[go: up one dir, main page]

TW201401459A - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TW201401459A
TW201401459A TW102106785A TW102106785A TW201401459A TW 201401459 A TW201401459 A TW 201401459A TW 102106785 A TW102106785 A TW 102106785A TW 102106785 A TW102106785 A TW 102106785A TW 201401459 A TW201401459 A TW 201401459A
Authority
TW
Taiwan
Prior art keywords
region
wiring
semiconductor device
mold
indentation
Prior art date
Application number
TW102106785A
Other languages
English (en)
Inventor
野田貴三
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201401459A publication Critical patent/TW201401459A/zh

Links

Classifications

    • H10W70/65
    • H10W46/00
    • H10W70/40
    • H10W70/635
    • H10W70/69
    • H10W74/01
    • H10W74/016
    • H10W74/47
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • H10W72/5522
    • H10W72/5525
    • H10W74/117
    • H10W90/754

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)

Abstract

本發明提供一種半導體裝置之製造方法及半導體裝置,兼顧形成封裝樹脂時的樹脂滲漏之抑制、及配線基板其功能配線區的損傷之抑制。半導體裝置之製造方法,具有以第1模具52與第2模具51將配線基板57合模的步驟。第2模具51具有:平坦部60,與配線基板57接觸;凹部53,形成封裝樹脂形成用之空腔;以及突起部23,形成於平坦部60中之與凹部53分離的位置,往第1模具52側突出並沿著配線基板57之第1邊延伸。

Description

半導體裝置之製造方法及半導體裝置
本發明係關於一種半導體裝置之製造技術,特別是關於一種,將如搭載於配線基板上之半導體晶片等電子零件以樹脂密封的技術。
作為半導體封裝件,有具有如下構件之單面封裝型的封裝件:配線基板;半導體晶片,搭載於配線基板上;以及封裝樹脂,以覆蓋半導體晶片的方式設置於配線基板上。
形成此等半導體封裝件之封裝樹脂時,使用具有支持配線基板之背面側的下模、以及與下模對向的上模之模具。上模具有:凹部,構成包圍半導體晶片之空腔;以及平坦部,在空腔的周圍中與配線基板的表面接觸(例如專利文獻1、2)。
配線基板,具有:絕緣膜;配線圖案,形成於此一絕緣膜上;以及抗焊層,覆蓋此一配線圖案。抗焊層,起因於配線圖案的厚度,成為在配線圖案上相對地隆起的凸部,其以外的部分成為凹部。因此,凹部中抗焊層與上模之間產生間隙,有自此等間隙發生樹脂滲漏的情形。另一方面,為了抑制此一樹脂滲漏,強力施行上模與下模的合模,則有凸部中配線基板損傷的可能性(例如專利文獻1、2)。
鑑於此等問題,專利文獻1揭露一種方法:將包圍空腔周圍之壁狀鉗塊設置為可對上模相對地上下作動,藉由以加壓機構將此一鉗塊下壓,而使鉗塊的下端面抵靠於配線基板之頂面中的空腔之鄰接部位,圍堵樹脂的流出。專利文獻1之鉗塊,配置於與空腔鄰接的位置,或空腔內。
另,專利文獻3揭露一種技術:於上模設置塊銷,在合模時,藉由使此一塊銷在配線基板之外側中與下模之頂面接觸,將該下模下壓,而抑制配線基板的變形與裂縫等。
[習知技術文獻] [專利文獻]
專利文獻1:日本特開2000-058571號公報
專利文獻2:日本特開2006-313801號公報
專利文獻3:日本特開2005-101407號公報
專利文獻1之技術,在與空腔鄰接的位置,或空腔內,配置鉗塊。
另一方面,專利文獻3為,塊銷將下模下壓,施行上模與配線基板之接觸壓力的調整之技術。
如此地,難以兼顧形成封裝樹脂時的樹脂滲漏之抑制、與配線基板其功能配線區的損傷之抑制。
本發明之目的係為,提供一種可兼顧樹脂滲漏抑制與配線損傷抑制之技術。上述目的與其他目的之新特徵,可自本說明書之記述及附圖中明瞭。 本發明所揭露之發明內容中,如同以下地對代表態樣之概要加以簡單說明。
亦即,本發明為半導體裝置之製造方法,在該樹脂封裝步驟中使用之封裝模具其上模具的與空腔周圍之配線基板接觸的平坦部,設置突起部,突起部被設置於與空腔分離的位置。
此外,本發明為半導體裝置,使壓痕在與該封裝樹脂分離的位置延伸。
依本發明,可兼顧形成封裝樹脂時的樹脂滲漏之抑制、及配線基板其功能配線區的損傷之抑制。
23‧‧‧突起部
50‧‧‧空腔
51‧‧‧上模具(第2模具)
52‧‧‧下模具(第1模具)
52a‧‧‧本體部
53‧‧‧凹部
54‧‧‧空腔塊
55‧‧‧板片彈簧
56‧‧‧半導體晶片
57‧‧‧配線基板
58‧‧‧通氣口
59‧‧‧澆口
60‧‧‧平坦部
61‧‧‧接合引線
62‧‧‧綴合部(第1電極端子)
63‧‧‧穿通孔
63a‧‧‧穿通孔
64‧‧‧封裝樹脂形成區域(第1區域)
65‧‧‧電鍍線(第2配線)
66‧‧‧功能配線(第1配線)
66a‧‧‧功能配線(第1配線)
68‧‧‧焊球(外部端子)
69‧‧‧壓痕
70‧‧‧基材
71‧‧‧配線
71a‧‧‧配線(第1配線)
71b‧‧‧配線(第2配線)
72‧‧‧抗焊層(絕緣性樹脂)
73‧‧‧周邊區域(第2區域)
74‧‧‧配線基板端
75‧‧‧薄毛邊
76‧‧‧突起部抵接線
77‧‧‧製品區域
78‧‧‧框部
79‧‧‧澆口圖案
80‧‧‧封裝樹脂
81‧‧‧安裝凹部
82‧‧‧凹部
83‧‧‧澆口對向區域
84‧‧‧通氣口對向區域
90‧‧‧安裝基底構件
圖1 顯示第1實施形態之半導體裝置用模具的構成之剖面圖。
圖2 顯示第1實施形態之半導體裝置用模具的第2模具之一例的底視圖。
圖3 顯示第1實施形態之半導體裝置用模具的第2模具之其他例的底視圖。
圖4 顯示第1實施形態之半導體裝置的圖。
圖5 顯示第1實施形態之半導體裝置的圖。
圖6 顯示變形例之半導體裝置的圖。
圖7 工程基板之俯視圖。
圖8 顯示第2實施形態之半導體裝置用模具的第2模具之剖面圖。
圖9 顯示第3實施形態之半導體裝置用模具的第2模具之剖面圖。
圖10 配線基板之剖面圖。
圖11 用於說明比較例的半導體裝置之製造方法的課題之剖面圖。
[實施本發明之最佳形態]
以下,使用附圖對本發明之實施形態加以說明。另,全體附圖中,對同樣的構成要素附加同一符號,並適當地省略說明。
〔第1實施形態〕
圖1為顯示第1實施形態之半導體裝置用模具的構成之剖面圖。圖2為顯示第1實施形態之半導體裝置用模具的上模具(第2模具)51之一例的底視圖。圖3為顯示第1實施形態之半導體裝置用模具的上模具51之其他例的底視圖。另,圖2及圖3中,為了易於了解突起部23的位置,在突起部23附加網線。
本實施形態之半導體裝置用模具,具有:第1模具(例如下模具52),對於搭載有半導體晶片56之配線基板57的背面(第2面),在合模時接觸;以及第2模具(例如上模具51),與第1模具對向;第2模具具有:凹部53,構成合模時包圍半導體晶片56之空腔50;以及平坦部60,合模時在空腔50之周圍中與配線基板57的表面(第1面)接觸;平坦部60,在與空腔50分離的位置中,將往配線基板57側突出之突起部23,以延伸為包圍空腔50之周圍的環狀形狀之方式設置。
下模具52,例如具有本體部52a、空腔塊54、及板片彈簧55。
本體部52a,形成為上端開口之半筐體狀。
空腔塊54,以可沿著此一本體部52a之內周上下滑動的方式,配置於本體部52a內。
板片彈簧55,在疊層複數個的狀態,配置於本體部52a之中空的底面,與空腔塊54的底面之間,將空腔塊54往上方偏壓。
藉由此一空腔塊54與板片彈簧55構成壓力釋放機構(浮動機構)。即便配線基板57的厚度不均,仍藉由浮動機構吸收配線基板57的厚度不均,能夠以適當的負載將配線基板57合模。
上模具51如同上述,具有凹部53及平坦部60。
凹部53的形狀,例如俯視為矩形,呈梯形的剖面形狀。
於此一平坦部60,將往配線基板57側突出之突起部23,以延伸為包圍空腔50之周圍的環狀形狀之方式設置。另,本實施形態的情況,上模具51,例如藉由金屬將包含突起部23之全體一體化地形成。
此處,上模具51中,在與後述之封裝樹脂形成區域64的短邊對向之區域的至少一部分,存在突起部23之未形成區域。此外,自平坦部60起的突起部23之突出長度,較後述配線71a上的抗焊層72之厚度更小。
此處,圖10為配線基板57之剖面圖。如圖10所示,配線基板57具備:基材70:配線71(後述之功能配線66)及穿通孔63,形成於此基材70上;以及抗焊層(絕緣性樹脂)72,覆蓋此等配線71及穿通孔63。
配線基板57的表面,例如如圖10所示,具有反映配線71等的形狀之微觀凹凸。抗焊層72,在液狀狀態下以輥塗機或印刷網版,往表面圖案形成有配線71的基材70上塗布,之後使其硬化。即便塗布時具有一定的平坦性,在硬化時仍因抗焊層中的溶劑揮發與反應收縮而體積縮小。此時配線71不存在的區域中之抗焊層72的厚度,較配線71上之抗焊層72的厚度更大,故有更大的體積收縮。因此,呈反映配線71等之凹凸形狀的形狀。因上述浮動機構僅可吸收宏觀的基板之厚度不均,故若使用未於平坦部60形成突起部23之上模具51,則如圖11所示,上模具51的平坦部60與配線基板57之間產生間隙。此等間隙自形成於上模具51之凹部(空腔)53其內部區域起往外部區域延伸的情況,難以抑制沿著間隙產生之樹脂滲漏。此外,若欲加強合模負載以抑制樹脂滲漏,則應力集中於配線基板57之微觀凹凸中的凸部,而於配線基板57產生裂縫(抗焊層72之裂縫、或配線71之斷線等)。
對於此等情況,本實施形態,在上模具51的平坦部60形成突起部23。於合模時,將突起部23與平坦部60一同抵緊配線基板57的表面,使配線基板57中與突起部23抵接的區域,被施加較配線基板57中與平坦部60抵接的區域更大之夾持壓力。藉此,即便在反映上述配線71形狀的間隙自形成於上模具51的凹部53其內部區域起往外部區域延伸的情況,仍抑制樹脂往較突起部23與配線基板57之接觸處更外側的滲漏。
此外本實施形態中,上模具51,其平坦部60抵接於配線基板57,且其突起部23抵接於配線基板57。在上模具51僅於突起部23中與配線基板57抵接的情況,成為當配線基板57具有宏觀的基板之厚度不均時,僅突起部23之抵接區域呈受夾持壓(例如板片彈簧55之抗力)的形式,故有局部性地施加強大壓力而使配線基板57受到破壞的疑慮。與此相對,藉由將平坦部60與突起部23一同抵接於配線基板57,夾持配線基板57,而可在廣大的面積承受夾持壓,可抑制夾持壓產生之配線基板57的破壞。
配線基板57與上模具51之抵接面積中,使平坦部60與上模具51之抵接面積,較突起部23與上模具51之抵接面積更大,在樹脂滲漏抑制與配線基板破壞抑制雙方觀點來看較佳。
此外,因突起部23係設置於與空腔50分離的位置,故抑制突起部23損傷配線基板57之功能配線(於後詳述)的情形。
此外,以使平坦部60與上模具51之抵接區域,存在於突起部23與上模具51之抵接區域的內側及外側雙方的方式,配置突起部23亦可。特別是,宜將平坦部60形成為:將較突起部23更內側的部分、與較突起部23更外側的部分,包含於同一平面。藉此,可抑制可抑制平坦部60中之較突起部23更內側的部分、與平坦部60中之較突起部23更外側的部分,此兩部分之壓力的不均。
如圖2或圖3所示,於上模具51形成:澆口59,作為對空腔50內注 入樹脂時的導入口;以及通氣口58,作為樹脂注入時使空腔50內之空氣釋放的排出口。
另,圖2顯示之構成係為,將澆口59形成於上部之所謂的頂閘型之上模具51。此例中,以4個通氣口58,與構成空腔50(圖1)之凹部53的4個角(角隅)分別連通而形成。
此外,圖3顯示之構成係為,將澆口59形成於側部之所謂的側閘型之上模具51。此例中,以凹部53的4個角中之1個與澆口59連通,3個通氣口58與剩餘3個角分別連通而形成。
上模具51中通氣口58及側閘型的澆口59構成為形成在平坦部60的溝。構成澆口59的溝較構成通氣口58的溝更深。此外,構成澆口59的溝可較構成通氣口58的溝更寬地形成平坦部60的寬度。
本實施形態中,突起部23於通氣口58的形成處中斷。如此地,藉由在通氣口58的形成處之至少一部分中,使突起部23不存在,而可使樹脂注入時推壓出的空氣確實地釋放。
另,頂閘型的情況,澆口59可不必非得配置於俯視時之凹部53的中央。同樣地,側閘型的情況,澆口59可不必非得配置於凹部53的角。
使用圖4說明本實施形態之半導體裝置。圖4(a)為本實施形態之半導體裝置的俯視圖;圖4(b)為半導體裝置的剖面圖;圖4(c)為放大示意圖4(a)之A部的圖;圖4(d)為圖4(c)之X-X線的剖面圖。另,圖4(c)顯示後述之透射封裝樹脂80與抗焊層72的配線71a。
本實施形態之半導體裝置具有:配線基板57、半導體晶片(半導體元件)56、封裝樹脂80、焊球(外部端子)68、及壓痕69。
配線基板57具有第1面(頂面)、以及係與第1面為相反側之面的第2面(背面)。配線基板57之俯視時的外形線,包含第1邊。具體而言,配線基板57,呈四角形,配線基板57之俯視時的外形線,包含4條邊。另,第1邊與其鄰接邊之交叉點(四角形之角部)不必非得為交叉為直角之形狀,可具備缺口形狀。
第1面具有第1區域(封裝樹脂形成區域64)、以及包圍第1區域之第 2區域(周邊區域73)。半導體晶片56,搭載於封裝樹脂形成區域64上。封裝樹脂80,不形成於周邊區域73上而形成於封裝樹脂形成區域64上,將半導體晶片56密封。焊球68,形成於配線基板57的背面。
壓痕69,於周邊區域73中,形成在與封裝樹脂形成區域64分離的位置,沿著配線基板57之第1邊延伸。
以下,詳細地加以說明。
本實施形態之半導體裝置,具備:配線基板57,於頂面具有封裝樹脂形成區域64、與包圍封裝樹脂形成區域64之周邊區域73;半導體晶片56,搭載於配線基板57之封裝樹脂形成區域64內;以及封裝樹脂80,覆蓋形成在配線基板57之封裝樹脂形成區域64上的半導體晶片56。於周邊區域73的表面,沿著配線基板57之外緣形成壓痕69。壓痕69係為,密封封裝樹脂80時使用之樹脂封裝模具其形成在與配線基板57的抵接面之突起部23所轉印。
本實施形態中封裝樹脂形成區域64為角部呈C倒角的四角形,此一四角形的4邊與矩形之配線基板57的邊略平行地形成,將角部(C倒角區域)配置於與配線基板之角部對向的位置。換而言之,則封裝樹脂形成區域64,為交互具有長邊與短邊的八角形,具有互相對向之長邊2對、以及互相對向之短邊2對。對向之長邊彼此互相平行地延伸,對向之短邊彼此互相平行地延伸。長邊與配線基板57的四邊分別平行地延伸,短邊與配線基板57之角部對向。
俯視時,封裝樹脂形成區域64之八角形的第1長邊、與配線基板57的第1邊,以封裝樹脂形成區域64為基準位於相同側,且互為平行,壓痕69與第1長邊互相平行地延伸。第1長邊與壓痕69之間的距離,較配線基板57的第1邊與壓痕69之間的距離更大。
配線基板57中,與封裝樹脂形成區域64的短邊對應之區域的至少一部分,存在壓痕69之未形成區域。
封裝樹脂形成區域64以上模具51之凹部53規定。更具體而言,以凹部53之側面與平坦部60相交的線規定。配線基板57之頂面中在封裝樹脂形成時與上模具51之凹部53對向的區域,為封裝樹脂形成區域64。配線基板57之頂面中與上模具51的平坦部60及突起部23接觸之區域,為周邊區域73。封裝樹脂80剖面呈梯形,該梯形狀的下底與封裝樹脂形成區域64對應。未在周邊區域73形成封裝樹脂80。
配線基板57具備:基材70,例如由如玻璃環氧板之絕緣材料構成;配線71a,由形成在基材70之頂面(形成封裝樹脂80之側)的導體構成;複數穿通孔63,具有貫通基材70的貫通孔與形成在該貫通孔之內壁的導體;以及抗焊層(第1絕緣膜)72,形成於基材70上及配線(第1配線)71a上。壓痕69,形成於配線基板57之頂面側的抗焊層72。壓痕69的深度,較配線71a上之抗焊層72的厚度更淺。
於基材70之底面形成配線(第2配線)71b,配線71a與配線71b介由穿通孔63相互地電性連接。於基材70之底面亦以覆蓋配線71b的方式形成抗焊層(第2絕緣膜)72。本實施形態中構成配線71a、71b與穿通孔63的導體為Cu(銅)或以Cu為主成分之合金。
配線基板57之頂面中將抗焊層72的一部分開口(除去)以露出配線71a的一部分,藉以構成綴合部(第1電極端子)62。於綴合部62表面形成與後述之接合引線61接合性良好的金屬膜(省略圖示)。此一金屬膜,由在配線71a上以電解電鍍形成的鍍Ni(鎳)層、及形成於其上的鍍Au(金)層所構成。
於配線基板57,形成複數穿通孔63。此等穿通孔63,介由配線71a(後述之功能配線66),與分別對應之綴合部62連接。在此等綴合部62,與接合引線61之一端接合,並將接合引線61之另一端對半導體晶片56之頂面的電極焊墊(省略圖示)接合。接合引線61為以Au或Cu為主成分之金屬細線。
配線基板57之底面中亦將抗焊層72的一部分開口(除去)以露出配線71b的一部分,藉以形成焊球區域。於焊球區域上形成使用於半導體裝置與其他電子機器之連接的焊球(外部端子)68。亦可在焊球區域與焊球68之接合界面具有由形成接合指部之金屬膜時形成的電解鍍Ni層所構成的金屬阻障層。
亦即半導體晶片56之電極焊墊,介由接合引線61、配線71a、穿通孔63及配線71b,與焊球68電性連接。
俯視時,位於最外周的焊球68,位於較壓痕69更接近封裝樹脂形成區域64側之位置。換而言之,焊球68未形成於壓痕69與配線基板57的第1邊之間。
此外,配線基板57具備複數穿通孔63,複數穿通孔63中,具有例如,位於封裝樹脂形成區域64內者(圖4(c)的下側之穿通孔63)、及位於周邊區域73內者(圖4(c)的上側之穿通孔63)。
複數穿通孔63,包含俯視時位於周邊區域73內且位於較壓痕69更接近封裝樹脂形成區域64側的第1穿通孔。
配線基板57,於封裝樹脂形成區域64具備綴合部62,配線71a,自綴合部62起橫跨第1穿通孔而延伸。配線基板57,進一步,於周邊區域73具備自第1穿通孔起,到達配線基板57之第1邊的電鍍線65。
其次,對配線71a與突起部23之更具體的配置例加以說明。
如圖4(c)所示地,配線71a包含:功能配線(第1配線)66,連接綴合部62與穿通孔63之間;以及電鍍線(第2配線)65,自穿通孔63起延伸至到達配線基板57之外緣(俯視時的配線基板57之邊)的位置為止。功能配線66,為半導體裝置運作上之必要配線,構成將係外部端子之焊球68、與半導體晶片56之電極焊墊(省略圖示)電性連接的路徑之一部分。 電鍍線65為在綴合部62以電解電鍍形成前述之金屬膜時用於供給電鍍用之電力的配線,電鍍後為不需要的配線。
本實施形態中,半導體裝置具備:未與壓痕69交叉之功能配線66、及與壓痕69交叉之電鍍線65。壓痕69,即因與上模具51之突起部23抵接而變形的區域,較與平坦部60抵接的區域被施加更大的壓力。在此一區域配置即便損傷仍對半導體裝置的運作上不造成問題的電鍍線65,僅在較其更內側的區域配置功能配線66,藉而可獲得將配線基板57上的面積有效率地利用,且可靠度高的半導體裝置。
此處,使用不具有突起部23之封裝模具(半導體裝置用模具)的情況,半導體裝置中與模具抵接的區域其全域中有配線損傷的疑慮。特別是在周邊區域73與封裝樹脂形成區域64的邊界因接觸模具之凹部的邊緣故損傷的疑慮大,若通過此處之功能配線損傷則半導體裝置無法運作。藉由將配線與壓痕69如同上述地配置,可兼顧毛邊抑制與半導體裝置的可靠度。
此處,將壓痕69所包圍的區域稱作有效配線區。
有效配線區,因不與突起部23而係與平坦部60接觸,故為配線損傷風險小的區域。因此越使有效配線區增寬(使壓痕69的形成區域接近配線基板57之外緣),則能夠以較少的設計限制實現高的可靠度。
壓痕69係藉由使突起部23抵緊略平坦地形成之抗焊層72而轉印形成。此時因突起部23的高度而於抗焊層72產生微細裂縫,依情況亦有導體的一部分露出之情形。一旦導體露出,則鄰接導體間之電性短路風險變大,故以導體未露出之程度為佳。
圖5(a)為用於說明本實施形態之半導體裝置的作用效果之示意平面圖;圖5(b)為圖5(a)之Y-Y線的剖面圖。配線基板57之4個角部中,於圖左上的角部形成澆口圖案。澆口圖案未形成抗焊層而露出金屬膜,故基本上未形成壓痕69,但亦可形成部分的接觸痕。於剩餘的3個角部形成 通氣口。因通氣口部形成有抗焊層故亦可形成壓痕69,但本實施形態中藉由不形成壓痕69以確保密封時的空氣釋放。
全部的穿通孔63不必於周邊區域73具備電鍍線65,例如亦可於配線基板之底面形成(省略圖示),或自較穿通孔更接近綴合部的區域起,即功能配線起分支(省略圖示)。
此外,配線基板57之導體層數不限為2層,亦可為3層或其以上的層數之配線基板。此一情況,最接近配線基板之晶片側的導體層為包含第1配線的層。
使自壓痕69起至配線基板端74為止的距離為100μm以上,宜為300μm以上。因一般係將封裝模具加溫,故配置之配線基板57亦伴隨熱產生之變形。本實施形態中若突起部23與配線基板57上偏移的位置(特別是後述之工程基板的狹縫位置)重疊則無法抑制薄毛邊75(圖6)之產生,但藉由確保上述距離,即便具備狹縫之配線基板57仍可將突起部23確實地與配線基板57抵接。
於上模具之平坦部60,在與空腔50分離的位置中,將往配線基板57側突出之突起部23,以延伸為包圍空腔50之周圍的環狀形狀之方式設置。
抑或,將突起部23,配置於與較配線基板57上的最外周之穿通孔63(圖4之穿通孔63a)更外側的部分接觸之位置更佳。依此一方式,亦抑制突起部23損傷有效配線區之功能配線66。
此處,作為原則,功能配線66,未配置於最外周之穿通孔63a的外側。然則,自設計上的限制來看,複數功能配線66中,亦如同圖5(a)之功能配線66a地,其一部分在較最外周之穿通孔63a更外側中迴繞。
抑或,突起部23,宜配置於自構成空腔50之凹部53起距離0.5mm以上的位置。亦即,宜配置於較圖4所示之封裝樹脂形成區域64往外側0.5mm 以上的位置。依此一方式,亦抑制突起部23損傷功能配線區之功能配線66。
接著,對自平坦部60起之突起部23的突出量加以說明。
平坦部60,具有鏡面加工的情況、及軋光加工的情況。
將平坦部60鏡面加工的情況,平坦部60的表面粗糙度(十點平均粗糙度Rz)為,例如1μm程度,此一情況之突起部23的突出量宜為1μm以上。
此外,將平坦部60軋光加工的情況,平坦部60的表面粗糙度(十點平均粗糙度Rz)為,例如5~10μm程度,突起部23的突出量宜為5μm以上。
即便此一情況,亦藉由突起部23延伸(連續地形成)而可加以識別,至少突起部23之形成區域可將突起部23對配線基板57以充足的力抵緊,可抑制樹脂自突起部23與配線基板57之間隙的滲漏。
宜使自突起部23之平坦部60起的突出量,較作為封裝對象之配線基板的,配線上之抗焊層厚度更低。藉此防止配線自抗焊層露出。
此外,宜使突起部23的突出量為30μm以下。藉此,可抑制配線基板57的變形與裂縫等。
另,於圖5(a),分別以虛線顯示:澆口對向區域83,係與上模具51之澆口59對向的區域;以及通氣口對向區域84,係與上模具51之通氣口58對向的區域。
圖6為說明變形例之半導體裝置的圖。圖6(a)為俯視圖,圖6(b)為沿著圖6(a)之Z-Z線的剖面圖。僅在形成延伸至突起部23與配線基板57抵接之區域為止的薄毛邊75此點與其他實施形態相異。在壓痕69與封裝樹脂形成區域64之間的周邊區域73上形成樹脂之薄毛邊75,且在較壓痕69更接近配線基板57之第1邊側的周邊區域73上未形成薄毛邊75。藉由使平坦部60與配線基板57之抵接壓力減小,而可獲得本實施形態之 半導體裝置。薄毛邊75係藉由使封裝樹脂80漏滲而形成。然則,由封裝樹脂80中所含的氧化Si(矽)等構成之填料的密度(例如在任意剖面觀察到之每單位面積的填料面積比),在薄毛邊75中,較封裝樹脂形成區域64上的封裝樹脂80更小。此乃由於填料難以進入平坦部60與配線基板57之間隙。或薄毛邊75的平均填料徑,較封裝樹脂形成區域64上的封裝樹脂80更小。
俯視時,薄毛邊75的一部分到達係突起部23與配線基板57抵接的線之突起部抵接線76(相當於壓痕69)為止,此一區域中,薄毛邊75,具有與配線基板57之邊平行的直線部。
本實施形態中,容許於配線基板57之周邊區域73上寬廣地形成薄毛邊75,並可確實地抑制薄毛邊75往較突起部抵接線76更外側之擴大。因與其他實施形態相較,對突起部23區域施加的壓力減小,故即便在例如導體上之抗焊層72較20μm更薄的情況等,仍可確實地抑制配線基板57之損傷。
本實施形態中,可形成壓痕69,亦可不形成壓痕69。即便為不形成壓痕69之程度的壓力(能夠以抗焊層72的彈性變形吸收之程度的推入量),因壓力集中於突起部抵接線76,仍可確實地抑制薄毛邊75往較其更外側之擴大。
另,在薄毛邊75過厚的情況,因呈現接近封裝樹脂80的色調,故固體的外觀亦產生變化。因此宜使薄毛邊75的厚度,為10μm以下,更宜為5μm以下。
而後,對本實施形態的半導體裝置之製造方法加以說明。
此一製造方法具備如下步驟:準備配線基板57的步驟、於配線基板57之封裝樹脂形成區域64上搭載半導體晶片56的步驟、將搭載有半導體晶片56之配線基板57合模的步驟、及將半導體晶片56以封裝樹脂80密封的步驟。
配線基板57具備:頂面,具有封裝樹脂形成區域64、與包圍封裝樹脂形成區域64之周邊區域73;以及背面,係與頂面為相反側的面。配線基板57之俯視時的外形線,包含第1邊。
將配線基板57合模的步驟,以下模具(第1模具)52、及與下模具52對向配置之上模具(第2模具)51,將配線基板57夾入而合模。
上模具51具有:平坦部60,與周邊區域73接觸;凹部53,形成在與封裝樹脂形成區域64對向的位置;以及突起部23,形成於平坦部60中的與凹部53分離之位置,往下模具52側突出,且沿著配線基板57之第1邊延伸。
將配線基板57合模的步驟包含如下步驟:以使背面與下模具52接觸的方式將配線基板57配置於下模具52上的步驟;及以下模具52與上模具51將配線基板57夾入而合模,使平坦部60及突起部23與周邊區域73接觸的步驟。
將半導體晶片56以封裝樹脂80密封的步驟為,於凹部53內充填樹脂,將與凹部53對應之形狀的封裝樹脂80形成於封裝樹脂形成區域64上。
以下,詳細地進行說明。
首先,準備圖7所示之工程基板。工程基板由以下部分構成:複數製品區域77,之後成為各個半導體裝置之配線基板57;以及框部78,包圍製品區域77且將製品區域77間連接。為隅角澆口的情況,在各個製品區域77將作為澆口之澆口圖案79自對應於空腔內的位置起至框部78形成於工程基板之頂面(晶片搭載面)。
其次,於配線基板57上搭載(安裝)半導體晶片56。接著,將半導體晶片56之頂面的電極焊墊(省略圖示)與配線基板57上的綴合部62先介由接合引線61加以引線接合。更具體而言,先將與功能配線66之前端連接的綴合部62與半導體晶片56上的電極焊墊引線接合。
而後,將如此而獲得之構造體,以配線基板57成為下側的方式載置於下模具52之空腔塊54上,進一步,將上模具51的平坦部60對此一配線 基板57之頂面抵緊,將配線基板57合模(圖1之狀態)。
因工程基板具有複數配線基板57(製品區域),故上模具具備複數個與各個配線基板57分別對應之獨立的空腔。
接著,介由澆口59(圖2、圖3)於空腔50內充填封裝樹脂後,使樹脂硬化,藉以形成封裝樹脂80(參考圖5)。進一步,將上模具51與下模具52分離,自其等之間起取出頂面形成有封裝樹脂80的工程基板。
而後,於配線基板57之背面側的電極上,形成焊球68。亦即,在將半導體晶片56以封裝樹脂80密封的步驟之後,施行於配線基板57之背面形成複數焊球68的步驟。此處,俯視時,位於最外周位置的焊球68,在配線基板57中,形成於較合模時與突起部23接觸的部位更接近封裝樹脂形成區域64側。
之後,藉由將配線基板57一一切斷分離而單片化,獲得各個半導體裝置。單片化步驟,可藉由刀片切割將配線基板57切斷分離,亦可藉由如下方式單片化:準備於配線基板57之角部以殘留支持區域的形式沿著配線基板57之邊預先形成狹縫的工程基板,在焊球68之形成步驟後藉由模具等切斷支持區域。如同上述,工程基板具有複數製品區域77。在配線基板57之背面形成複數焊球68的步驟之後,施行將工程基板單片化為各個製品區域77的步驟。
如此地,可獲得本實施形態之半導體裝置。
此處,以本實施形態之製造方法製造出的半導體裝置,具有以下特徵。亦即,以上模具51與下模具52將配線基板57合模時,突起部23被推壓往配線基板57之頂面,故於配線基板57之頂面,形成抵緊突起部23而產生之壓痕69。
另,焊球68,宜僅形成於較壓痕69更為內側。
另,本實施形態之製造方法,不以抑制往較接觸突起部23之部位更為 內側(封裝樹脂80側)之配線基板57表面上的樹脂滲漏為目的。因此,較接觸突起部23之部位更內側中,樹脂於配線基板57與平坦部60之間隙滲漏出,結果有在配線基板57表面上形成樹脂之薄層皮膜(薄毛邊75)的情形。然則,此一薄毛邊75,於配線基板57的表面上中在較接觸突起部23之部位更外側的形成情形被抑制。亦即,以壓痕69的形成處為邊界,可於內側存在薄毛邊75,但抑制薄毛邊75於外側的形成。
將半導體晶片56以封裝樹脂80密封的步驟,亦可於突起部23與封裝樹脂形成區域64之間的周邊區域73上形成樹脂之薄毛邊75,於較突起部23更接近配線基板57之第1邊側的周邊區域73上不形成薄毛邊75。
本實施形態之半導體裝置具有:配線基板57、搭載於配線基板57上之半導體晶片56、及以覆蓋半導體晶片56的方式設置於配線基板57上之封裝樹脂80;於配線基板57,將延伸為包圍封裝樹脂80之周圍的環狀形狀之壓痕69,形成於與封裝樹脂80分離的位置,且滿足以下3個條件中之至少任1條件:1)將壓痕69形成於較配線基板57上之功能配線區更外側的第1條件;2)將壓痕69形成於較配線基板57上的最外周之穿通孔63(63a)更外側的第2條件;3)在配線基板57上使薄毛邊75存在於較壓痕69更接近封裝樹脂80側,使薄毛邊75不存在於較壓痕69更外側的配線基板57上的第3條件。
依如上之第1實施形態,則於上模具51的平坦部60,使往配線基板57側突出之突起部23,以延伸為包圍空腔50之周圍的環狀形狀之方式設置。因此,合模時,突起部23抵緊配線基板57的表面,故抑制樹脂往較突起部23與配線基板57之接觸處更外側的滲漏。
再者,突起部23,設置於與空腔50分離的位置,故抑制突起部23損傷配線基板57之功能配線區。
簡而言之,可兼顧封裝樹脂80形成時的樹脂滲漏之抑制、及配線基板57其功能配線區的損傷之抑制。
另,若於功能配線區外,則即便配線基板57產生裂縫,仍因功能配線66不存在,而無須在意斷線產生之電氣特性不良。
另,突起部23係設置於上模具51的平坦部60,故除了使上模具51與下模具52相對地移動之移動機構外,不必另外設置使突起部23移動之移動機構。
此處,若與封裝樹脂形成區域64鄰接而設置突起部23,則由於至少在突起部23之空腔50側無任何部分與配線基板57抵接而推壓該配線基板57,故壓力集中於突起部23的區域而容易產生配線損傷。本實施形態中,在空腔50與突起部23之間具備與配線基板57抵接之平坦部60,藉以可解決此等課題。進一步,可將壓力集中區域配置於配線基板57之邊緣部,因而可獲得降低功能配線66之損傷風險的半導體裝置。配線基板57中,未在與空腔50和突起部23之間的平坦部60接觸之區域,形成封裝樹脂。亦即,因其係為以封裝樹脂形成區域64(空腔50)、無封裝樹脂之區域(平坦部60)、壓痕69的順序形成之半導體裝置,故能獲得兼顧到樹脂滲漏與基板損傷之抑制的半導體裝置。
此外,配線基板57具有:基材70,形成有複數穿通孔63;配線71a,形成於基材70上且形成於頂面側;以及抗焊層72,形成於配線71a上;壓痕69形成於抗焊層72。而複數穿通孔63,包含俯視時位於周邊區域73內並位於較壓痕69更接近封裝樹脂形成區域64側的位置之第1穿通孔。
藉此,於功能配線區內可配置穿通孔63,可提高半導體裝置之可靠度並減小配線基板57之設計上的限制。
此外,壓痕69的深度,較配線71a上之抗焊層72的厚度更淺,故獲得抑制配線71a之損傷的構造之半導體裝置。
此外,配線基板57,於封裝樹脂形成區域64具備綴合部62,配線71b,自綴合部62起橫跨上述之第1穿通孔而延伸。而配線基板57,更於周邊區域73具備自第1穿通孔起到達配線基板57之第1邊的電鍍線65。亦即使其為如下配置:配線71a(功能配線),於配線基板57中較抵接於突起部23之區域更往內側延伸;即便損傷仍未對半導體裝置的運作造成直接影響 的電鍍線65,於配線基板57中穿越與突起部23抵接的區域。藉此,可提高半導體裝置的可靠度並減小配線基板57之設計上的限制。
此外,封裝樹脂形成區域64,為交互具有長邊與短邊的八角形,俯視時,此一八角形的第1長邊、與配線基板57的第1邊,以封裝樹脂形成區域64為基準而位於相同側,且互為平行。而壓痕69與第1長邊互相平行地延伸。亦即,壓痕69,沿著配線基板57之外緣直線狀地延伸。藉此,可將壓痕69的形成區域,限定於配線基板57之最外周的狹窄區域,並可將壓痕69自第1邊起的距離於一定區域形成,可抑制壓痕69蓋住穿通孔63。
此外,封裝樹脂形成區域64之長邊至配線基板57之外緣為止的距離,較封裝樹脂形成區域64之短邊至配線基板57之端部為止的距離更小,故即便形成相同長度之薄毛邊75的場合,仍容易蓋住配線基板57之端部。一旦薄毛邊75蓋住端部則製造步驟中之毛邊落下風險變大。此外形成有狹縫之配線基板57,若薄毛邊75到達下模具52則有配線基板57的背面形成薄毛邊75,損害下模具62之功能的可能性。本實施形態,可抑制此等問題。
此外,藉由使壓痕69與第1邊平行地延伸而可確保寬廣的功能配線區,並亦有容易在複數製品間共用同一模具之優點。
此外,封裝樹脂形成區域64之第1長邊與壓痕69的距離,較配線基板57之第1邊與壓痕69的距離更大。藉此,將壓痕69形成於靠近配線基板57之第1邊(外緣),故可降低功能配線66之損傷風險,可確保寬廣的功能配線區。
此外,配線基板57中,與封裝樹脂形成區域64的短邊對應之區域的至少一部分,存在壓痕69之未形成區域。藉此,即便於封裝樹脂形成區域64的短邊形成澆口59與通氣口58等,仍可確保樹脂與空氣的流動性。
此外,半導體裝置具備複數焊球68,俯視時,位於最外周之焊球68,位於較壓痕69更接近封裝樹脂形成區域64側。藉此,將壓痕69形成於靠近配線基板57之第1邊(外緣),故可降低功能配線66之損傷風險,可確 保寬廣的功能配線區。
另,突起部23的長度,宜為突起部23的寬度(粗度)之10倍以上。藉此,可盡可能廣大地確保功能配線區,並獲得突起部23之壓力集中效果(若突起部23過粗則無法獲得壓力集中效果)。此外,突起部23的長度,宜較封裝樹脂形成區域64之長邊的長度更長。
〔第2實施形態〕
圖8為顯示第2實施形態之半導體裝置用模具的第2模具(例如上模具51)之剖面圖。
上述之第1實施形態,說明將包含突起部23之上模具51全體以金屬一體化地形成之例子。
與此相對,第2實施形態,如圖8所示,將突起部23,以彈性係數較上模具51更小的材質構成,安裝於平坦部60。另,本實施形態之情況,突起部23,無與空腔50分離之必要,可配置於與空腔50鄰接的位置。
突起部23,以例如O型環等構成,嵌入形成在上模具51的平坦部60之底面的安裝凹部81內而固定。另,突起部23,例如將平坦部60側平坦地形成(例如形成為剖面半圓形等),而對平坦部60黏接亦可。
此處,構成配線基板57之材料中彈性係數最低的材料,為抗焊層72,25℃時為2~5GPa,故突起部23,宜為較其更低彈性的材料。更具體而言,突起部23的彈性係數宜為1GPa以下。此外,突起部23,具有受到樹脂注入時的熱仍不熔融之程度的耐熱性。具體而言,突起部23,可例如以聚醯亞胺、矽酮橡膠、氟橡膠等構成。
此外,突起部23,宜可對安裝凹部81任意裝卸。藉此,因應製造之半導體裝置的種類等,可安裝相異突出量之突起部23。另,為了對相同形狀 之安裝凹部81,安裝相異突出量之突起部23,列舉例如將相對突出量小之剖面圓形的突起部23、與相對突出量大之剖面長圓形的突起部23,選擇性地安裝之方法。
依如上之第2實施形態,可獲得與上述第1實施形態同樣的效果。
另,本實施形態之情況,於合模時,藉由使突起部23而非配線基板57變形,吸收配線基板57的表面之微小凹凸,藉此,可抑制樹脂滲漏及配線基板57之裂縫等。
此外,本實施形態之情況,突起部23不具有與空腔50分離的必要,可將突起部23配置於功能配線區內,故與上述第1實施形態相比亦可擴大配線基板57之功能配線區。
〔第3實施形態〕
圖9(a)為顯示第3實施形態之半導體裝置用模具的第2模具(例如上模具51)之剖面圖;圖9(b)為圖9(a)中之A部的放大圖。
上述之第2實施形態,說明僅突起部23與上模具51為不同構件的例子,而第3實施形態,將突起部23,介由安裝基底構件90安裝於上模具51。此處,安裝基底構件90,宜為可對上模具51任意裝卸。
安裝基底構件90,例如剖面形狀為矩形,俯視形狀例如呈矩形框狀。將安裝基底構件90,安裝於形成在上模具51的凹部82。
安裝基底構件90之底面的位置,可較平坦部60更為上方(圖9之例),或較平坦部60更為下方。然則,任一情況,突起部23皆較平坦部60更往下方突出。自平坦部60起之突起部23的突出量,可藉由在凹部82與安裝基底構件90之間插設適當厚度之填隙片(間隔件)而加以調節。
如圖9(b)所示,上模具51中,突起部23之周邊的部分,雖可減低一層,但在合模時仍與配線基板57抵接。
對於上模具51之安裝基底構件90的固定,雖無特別限定,但列舉例如使用螺栓等之固定構件而固定、藉由緊密嵌合而固定。
依如上之第3實施形態,獲得與上述之第2實施形態同樣的效果。此外,藉由選擇安裝基底構件90,可調節突起部23的突出量。
上述之各實施形態,雖對突起部23係剖面圓形(突出之部分的形狀為剖面半圓形)的例子加以說明,但突起部23的剖面形狀,亦可為橢圓形、長圓形、梯形、三角形或四角等多角形狀。
此外,上述之各實施形態,說明在通氣口58的形成處以外,將突起部23配置為連續的環狀之例子。然則,突起部23,在通氣口58的形成處以外中,不必非得為連續地配置,例如,可於突起部23在其延伸方向中存在不連續地間隔。
此外,上述之各實施形態,雖對將突起部23單層配置之例子加以說明,但以複數層圍繞空腔50的方式配置突起部23亦可。
此外,上述之第2及第3實施形態,雖對以較上模具51彈性係數更小的材料構成突起部23全體之例子加以說明,但亦可與上述之第1實施形態同樣地,在形成為上模具51之一部分的突起部其表層,施加彈性係數較上模具51更小的材料之塗布,藉以使突起部23的(表層之)彈性係數較上模具51更小。
此外,上述之各實施形態,雖對於上模具51形成凹部53及平坦部60,並於此一平坦部60設置突起部23之例子加以說明,但亦可將上模具51之構成與下模具52之構成逆轉。亦即,可使上模具51為第1模具,下模具52為第2模具。
此外,上述之各實施形態,雖顯示引線連接之例子,但亦可為將形成 在半導體晶片表面之凸塊介由焊料與配線基板連接的,所謂的覆晶連接。
另,上述實施形態揭露以下發明。
(附記1)
一種半導體裝置用模具,具有:第1模具,對搭載有半導體晶片之配線基板的背面,於合模時接觸;以及第2模具,與該第1模具對向;其特徵為:該第2模具具有:凹部,於該合模時構成包圍該半導體晶片之空腔;以及平坦部,於該合模時,在該空腔之周圍中與該配線基板的表面接觸;於該平坦部,在與該空腔分離的位置中,將往該配線基板側突出之突起部,以延伸為包圍該空腔之周圍的環狀形狀之方式設置。
(附記2)
如附記1記載之半導體裝置用模具,其特徵為:該突起部,配置於與較該配線基板上之功能配線區更外側的部分接觸之位置。
(附記3)
如附記1或2記載之半導體裝置用模具,其特徵為:該突起部,配置於與較該配線基板上的最外周之穿通孔更外側的部分接觸之位置。
(附記4)
如附記1至3中任一項記載之半導體裝置用模具,其特徵為:該突起部,配置於自該凹部起距離0.5mm以上的位置。
(附記5)
如附記1至4中任一項記載之半導體裝置用模具,其特徵為:該突起部,與該第1模具一體化地形成。
(附記6)
如附記1至5中任一項記載之半導體裝置用模具,其特徵為:該突起部,以彈性係數較該第1模具更小的材料構成,安裝於該平坦部。
(附記7)
一種半導體裝置用模具,具有:第1模具,對搭載有半導體晶片之配線基板的背面,於合模時接觸;以及第2模具,與該第1模具對向;其特徵為: 該第2模具具有:凹部,於該合模時,構成包圍該半導體晶片之空腔;以及平坦部,於該合模時,在該空腔之周圍中與該配線基板的表面接觸;於該平坦部,將以彈性係數較該第1模具更小的材料構成,並往該配線基板側突出之突起部,安裝為以包圍該空腔之周圍的環狀形狀之方式延伸。
(附記8)
如附記6或7記載之半導體裝置用模具,其特徵為:該突起部,可對該平坦部任意裝卸。
(附記9)
如附記6至8中任一項記載之半導體裝置用模具,其特徵為:該突起部之彈性係數為1GPa以下。
(附記10)
如附記1至9中任一項記載之半導體裝置用模具,其特徵為:該平坦部為鏡面加工,該突起部的突出量為1μm以上。
(附記11)
如附記1至9中任一項記載之半導體裝置用模具,其特徵為:該平坦部為軋光加工,該突起部的突出量為5μm以上。
(附記12)
如附記1至11中任一項記載之半導體裝置用模具,其特徵為:該突起部的突出量為30μm以下。
(附記13)
如附記1至12中任一項記載之半導體裝置用模具,其特徵為:將該突起部配置為複數層。
23‧‧‧突起部
50‧‧‧空腔
51‧‧‧上模具(第2模具)
52‧‧‧下模具(第1模具)
52a‧‧‧本體部
53‧‧‧凹部
54‧‧‧空腔塊
55‧‧‧板片彈簧
56‧‧‧半導體晶片
57‧‧‧配線基板
60‧‧‧平坦部
61‧‧‧接合引線

Claims (21)

  1. 一種半導體裝置之製造方法,包含如下步驟:準備配線基板的步驟,該配線基板包含具有第1區域與包圍該第1區域之第2區域的第1面、以及係為與該第1面為相反側之面的第2面,且俯視時其外形線包含第1邊;於該第1區域上搭載半導體元件的步驟;藉由第1模具、及與該第1模具對向配置之第2模具,將搭載有該半導體元件之該配線基板合模的步驟;以及將合模狀態之該配線基板上的該半導體元件以封裝樹脂密封的步驟;該第2模具具有:平坦部,與該第2區域接觸;凹部,形成於與該第1區域對向的位置;以及突起部,形成於該平坦部中之與該凹部分離的位置,朝該第1模具側突出並沿著該第1邊延伸;將該配線基板合模的步驟,包含如下步驟;以使該第1模具與該第2面接觸的方式,將該配線基板配置於該第1模具上的步驟;以及以該第1模具與該第2模具將該配線基板夾入而合模,使該平坦部及該突起部接觸該第2區域的步驟;將該半導體元件以封裝樹脂密封的步驟為:於該凹部內充填樹脂,將與該凹部對應之形狀的該封裝樹脂形成於該第1區域上。
  2. 如申請專利範圍第1項之半導體裝置之製造方法,其中,該配線基板具有:基材,形成有複數穿通孔;第1配線,形成於該基材上,並形成於該第1面側;以及第1絕緣膜,形成於該第1配線上;該複數穿通孔,包含俯視時位於該第2區域內並位於較該突起部更接近該第1區域側的位置之第1穿通孔;該突起部,於合模時推壓該第1絕緣膜以在該第1絕緣膜形成壓痕。
  3. 如申請專利範圍第2項之半導體裝置之製造方法,其中,自該平坦部起之該突起部的突出長度,較該第1配線上之該第1絕緣膜的厚度更小。
  4. 如申請專利範圍第2或3項之半導體裝置之製造方法,其中,該配線基板,於該第1區域具備第1電極端子;該第1配線,自該第1電極端子起橫跨該第1穿通孔而延伸;該配線基板,更於該第2區域具備自該第1穿通孔起到達該第1邊之第2配線。
  5. 如申請專利範圍第1項之半導體裝置之製造方法,其中,該第1區域,為交互具有長邊與短邊之八角形;俯視時,該八角形的第1長邊,與該配線基板的該第1邊,以該凹部為基準位於相同側,且互為平行;該突起部與該第1長邊互相平行地延伸。
  6. 如申請專利範圍第5項之半導體裝置之製造方法,其中,該第1長邊與該突起部的距離,較該第1邊與該突起部的距離更大。
  7. 如申請專利範圍第5項之半導體裝置之製造方法,其中,該第2模具中,在與該第1區域之該短邊對向的區域之至少一部分,存在該突起部之未形成區域。
  8. 如申請專利範圍第1項之半導體裝置之製造方法,其中,將該半導體元件以封裝樹脂密封的步驟之後,施行於該第2面形成複數外部端子的步驟。
  9. 如申請專利範圍第8項之半導體裝置之製造方法,其中,俯視時,位於最外周位置之該外部端子,形成於較該配線基板中合模時與該突起部接觸之部位更接近該第1區域側。
  10. 如申請專利範圍第8項之半導體裝置之製造方法,其中,該配線基板具有複數之製品區域;於該第2面形成複數外部端子的步驟之後,施行將該配線基板單片化為各個該製品區域的步驟。
  11. 如申請專利範圍第1項之半導體裝置之製造方法,其中,於將該半導體元件以封裝樹脂密封的步驟,在該突起部與該第1區域之間的該第2區域上形成該樹脂之薄毛邊,在較該突起部更接近該第1邊側的該第2區域上不形成該薄毛邊。
  12. 一種半導體裝置,其特徵為具有: 配線基板,包含:具有第1區域與包圍該第1區域之第2區域的第1面、以及係為與該第1面為相反側之面的第2面,且俯視時外形線包含第1邊;半導體元件,搭載於該第1區域上;封裝樹脂,未形成於該第2區域上而形成於該第1區域上,將該半導體元件密封;外部端子,形成於該第2面;壓痕,形成於該第2區域中與該第1區域分離的位置,沿著該第1邊延伸。
  13. 如申請專利範圍第12項之半導體裝置,其中,該配線基板具有:基材,形成有複數穿通孔;第1配線,形成於該基材上,且形成於該第1面側;以及第1絕緣膜,形成於該第1配線上;該壓痕形成於該第1絕緣膜;該複數穿通孔,包含俯視時位於該第2區域內並位於較該壓痕更接近該第1區域側的位置之第1穿通孔。
  14. 如申請專利範圍第13項之半導體裝置,其中,該壓痕的深度,較該第1配線上之該第1絕緣膜的厚度更淺。
  15. 如申請專利範圍第13或14項之半導體裝置,其中,該配線基板,於該第1區域具備第1電極端子;該第1配線,自該第1電極端子起橫跨該第1穿通孔而延伸;該配線基板,更於該第2區域具備自該第1穿通孔起到達該第1邊之第2配線。
  16. 如申請專利範圍第12項之半導體裝置,其中,該第1區域,為交互具有長邊與短邊之八角形;俯視時,該八角形的第1長邊,與該配線基板的該第1邊,以該凹部為基準位於相同側,且互為平行;該壓痕與該第1長邊互相平行地延伸。
  17. 如申請專利範圍第16項之半導體裝置,其中, 該第1長邊與該壓痕的距離,較該第1邊與該壓痕的距離更大。
  18. 如申請專利範圍第16項之半導體裝置,其中,在與該第1區域之該短邊對應的區域之至少一部分,存在該壓痕之未形成區域。
  19. 如申請專利範圍第12項之半導體裝置,其中,俯視時,位於最外周位置之該外部端子,位於較該壓痕更接近該第1區域側。
  20. 如申請專利範圍第12項之半導體裝置,其中,該壓痕,係由形成於將該封裝樹脂密封時使用之樹脂封裝模具的與該配線基板之抵接面的突起部所轉印。
  21. 如申請專利範圍第12項之半導體裝置,其中,在該壓痕與該第1區域之間的該第2區域上形成樹脂之薄毛邊,並在較該壓痕更接近該第1邊側的該第2區域上不形成該薄毛邊。
TW102106785A 2012-03-27 2013-02-26 半導體裝置之製造方法及半導體裝置 TW201401459A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012071563A JP5878054B2 (ja) 2012-03-27 2012-03-27 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
TW201401459A true TW201401459A (zh) 2014-01-01

Family

ID=49233788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106785A TW201401459A (zh) 2012-03-27 2013-02-26 半導體裝置之製造方法及半導體裝置

Country Status (4)

Country Link
US (2) US9087826B2 (zh)
JP (1) JP5878054B2 (zh)
CN (1) CN103367173A (zh)
TW (1) TW201401459A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683328B (zh) * 2014-09-22 2020-01-21 日商日本貴彌功股份有限公司 電子零件及其製造方法
TWI814411B (zh) * 2015-08-28 2023-09-01 日商力森諾科股份有限公司 半導體裝置及半導體封裝

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5949667B2 (ja) 2013-06-03 2016-07-13 株式会社デンソー モールドパッケージおよびその製造方法
TWI564975B (zh) * 2014-04-09 2017-01-01 精材科技股份有限公司 晶片封裝體及其製造方法
DE102018201028B3 (de) 2018-01-23 2019-06-06 Conti Temic Microelectronic Gmbh Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
JP7474213B2 (ja) * 2021-03-16 2024-04-24 株式会社東芝 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
JPH08227960A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置用リードフレーム
US5744084A (en) * 1995-07-24 1998-04-28 Lsi Logic Corporation Method of improving molding of an overmolded package body on a substrate
JPH09266273A (ja) * 1996-03-28 1997-10-07 Hitachi Chem Co Ltd 半導体パッケ−ジ装置及び半導体パッケ−ジ装置の製造方法
JPH1158404A (ja) * 1997-08-28 1999-03-02 Sony Corp 半導体装置製造用金型
JP3061177B2 (ja) * 1997-11-25 2000-07-10 日本電気株式会社 樹脂封止型半導体装置およびその製造方法
JP3116913B2 (ja) 1998-07-31 2000-12-11 日本電気株式会社 半導体チップ樹脂封止用金型及びこれを用いた半導体チップ樹脂封止方法
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
TW476147B (en) * 2001-02-13 2002-02-11 Siliconware Precision Industries Co Ltd BGA semiconductor packaging with through ventilator heat dissipation structure
JP2005081695A (ja) * 2003-09-09 2005-03-31 Towa Corp 樹脂成形用金型
JP4094515B2 (ja) 2003-09-26 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006073586A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
JP2006313801A (ja) 2005-05-09 2006-11-16 Matsushita Electric Ind Co Ltd 配線基板およびモールド金型
JP2008066491A (ja) * 2006-09-07 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置用基板及びこれを用いた半導体装置
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8252615B2 (en) * 2006-12-22 2012-08-28 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
KR100895863B1 (ko) * 2007-11-20 2009-05-06 세메스 주식회사 기판 제조 장치 및 그 방법
JP2009267227A (ja) * 2008-04-28 2009-11-12 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージとその製造方法
JP5578704B2 (ja) * 2010-03-09 2014-08-27 Shマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP5697919B2 (ja) * 2010-07-29 2015-04-08 Towa株式会社 樹脂封止装置及び樹脂封止方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683328B (zh) * 2014-09-22 2020-01-21 日商日本貴彌功股份有限公司 電子零件及其製造方法
TWI814411B (zh) * 2015-08-28 2023-09-01 日商力森諾科股份有限公司 半導體裝置及半導體封裝

Also Published As

Publication number Publication date
US9087826B2 (en) 2015-07-21
US20130256851A1 (en) 2013-10-03
CN103367173A (zh) 2013-10-23
JP5878054B2 (ja) 2016-03-08
US20150235937A1 (en) 2015-08-20
JP2013206947A (ja) 2013-10-07

Similar Documents

Publication Publication Date Title
US8207607B2 (en) Semiconductor device with resin mold
CN101529584B (zh) 半导体元件的安装结构体及半导体元件的安装方法
TW201401459A (zh) 半導體裝置之製造方法及半導體裝置
JP7548743B2 (ja) 半導体装置
US8304918B2 (en) Method for manufacturing electronic device and electronic device
CN107623065A (zh) 半导体发光器件及其制造方法
US20080315381A1 (en) Lead frame, semiconductor device using same and manufacturing method thereof
TWI629761B (zh) 基板結構及半導體封裝元件之製造方法
US9437517B2 (en) Semiconductor apparatus including a heat dissipating member
CN101635280B (zh) 窗口型球栅阵列封装构造及其制造方法
CN101826495B (zh) 窗口型半导体封装构造
US9646907B2 (en) Mold package and manufacturing method thereof
TWM556409U (zh) 基板結構
JP2012015554A (ja) 半導体装置の製造方法、および積層型半導体装置の製造方法
US8062571B2 (en) Resin sealing method in stacked wiring substrate
CN101673720B (zh) 避免模流入口产生剥离的窗口型半导体封装构造
JP4698658B2 (ja) 半導体チップ搭載用の絶縁基板
JP2005303107A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
JP5271982B2 (ja) 半導体装置
TWI290759B (en) Semiconductor package and its fabricating process
TWI624021B (zh) 薄型功率器件及其製備方法
JP2004158755A (ja) 樹脂封止金型
TW202326993A (zh) 引線框結構
JP2005340309A (ja) 樹脂封止型半導体装置およびその製造方法
JPH11135526A (ja) 半導体装置の製造方法