[go: up one dir, main page]

TW201322407A - 具有屏蔽導通柱之半導體元件及其製造方法 - Google Patents

具有屏蔽導通柱之半導體元件及其製造方法 Download PDF

Info

Publication number
TW201322407A
TW201322407A TW101107997A TW101107997A TW201322407A TW 201322407 A TW201322407 A TW 201322407A TW 101107997 A TW101107997 A TW 101107997A TW 101107997 A TW101107997 A TW 101107997A TW 201322407 A TW201322407 A TW 201322407A
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
opening
substrate
inner metal
Prior art date
Application number
TW101107997A
Other languages
English (en)
Other versions
TWI456729B (zh
Inventor
鄭宏祥
林子智
洪常瀛
吳志偉
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Publication of TW201322407A publication Critical patent/TW201322407A/zh
Application granted granted Critical
Publication of TWI456729B publication Critical patent/TWI456729B/zh

Links

Classifications

    • H10W20/023—
    • H10W20/0245—
    • H10W20/0265—
    • H10W20/20—
    • H10W20/2125—
    • H10W20/2128—
    • H10W70/635—
    • H10W70/698—
    • H10W90/701—
    • H10W44/20—
    • H10W70/65—
    • H10W72/242—
    • H10W72/248—
    • H10W72/251—
    • H10W72/29—
    • H10W72/9223—
    • H10W72/923—
    • H10W72/9415—
    • H10W72/942—
    • H10W72/944—
    • H10W72/951—
    • H10W74/147—
    • H10W74/15—
    • H10W90/724—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明關於一種具有屏蔽層之半導體元件及其製造方法。該半導體元件包括一基板、一內金屬層、一屏蔽層、一絕緣材料、一金屬層、一鈍化層及一重佈層。該內金屬層係位於該基板之一貫穿孔內。該屏蔽層環繞該內環金屬。該絕緣材料係位於該內金屬層及該屏蔽層之間。該金屬層係位於該基板之一表面，且接觸該屏蔽層，而不接觸該內金屬層。該重佈層係位於該鈍化層之一開口以接觸該內金屬層。

Description

具有屏蔽導通柱之半導體元件及其製造方法
本發明係關於一種半導體封裝，詳言之，係關於三維(3D)半導體封裝。
習知形成矽穿孔之方法如下。首先，於一矽基板之一第一表面上形成複數個第一開口。接著，利用化學氣相沉積法(Chemical Vapor Deposition,CVD)形成一絕緣層於該等第一開口之側壁，且形成複數個容置空間。該絕緣層所使用之材質通常為二氧化矽。接著，填入一導電金屬(通常為銅)於該等容置空間內。最後，研磨或蝕刻該基板之該第一表面及一第二表面，以顯露該導電金屬，而形成複數個導通柱。
該習知方法之顯著缺點為，在傳遞訊號時，當訊號通過該等導通柱時會有較高之能量耗損，使得傳遞品質變差。
本揭露之一方面係關於一種半導體元件。在一實施例中，該半導體元件包括一基板，該基板具有一導通柱，該導通柱包含一內金屬層及一屏蔽層，該內金屬層係環繞該基板之一貫穿孔之一中心軸，該屏蔽層係環繞該內金屬層。一絕緣材料係位於該內金屬層及該屏蔽層之間。在本實施例中，該內金屬層及該屏蔽層係為環狀結構，其大致上係與該中心軸同軸，且該屏蔽層係位於該貫穿孔之一外側壁。該內金屬層係環繞一中心部，該中心部係為該基板本身之一部分或是位於基板內之不同材料(例如：金屬)。此外，一第一金屬層係位於該基板之一第一表面，且接觸該屏蔽層。
在一實施例中，該基板更具有一中心槽、一外圍第一開口及一隔離材料，其中該中心槽係由該內金屬層所定義，該外圍第一開口係圍繞該屏蔽層，且該隔離材料係位於該中心槽內及該外圍第一開口內。
該半導體元件更包括一第一鈍化層，其位於該第一金屬層上，且該第一鈍化層具有一第一開口以顯露該內金屬層；及一第一重佈層，位於該第一鈍化層之第一開口內以接觸該內金屬層。一第一保護層係位於該第一重佈層及該第一鈍化層上，且具有一第一開口以顯露部分該第一重佈層；一第一球下金屬層(UBM)係位於該第一保護層之第一開口內；及一第一凸塊係位於該第一球下金屬層上。
在一實施例中，該半導體元件更包括一第二金屬層，其位於該基板之一第二表面，且接觸該屏蔽層；一第二鈍化層，其位於該第二金屬層上，且該第二鈍化層具有一第二開口以顯露該內金屬層；一第二重佈層，位於該第二鈍化層之第二開口內以接觸該內金屬層；一第二保護層係位於該第二重佈層及該第二鈍化層上，且具有一第二開口以顯露部分該第二重佈層；一第二球下金屬層(UBM)係位於該第二保護層之第二開口內；及一第二凸塊係位於該第二球下金屬層上。
本揭露之另一方面係關於一種半導體元件，其包括一基板；一第一導通柱，包含一屏蔽層、一第一內金屬層及一絕緣材料，該屏蔽層係環繞該第一內金屬層，該第一內金屬層係環繞該基板之一第一貫穿孔之一中心軸，且該絕緣材料係位於該屏蔽層及該第一內金屬層之間；一第二導通柱，包含一第二內金屬層，該第二內金屬層係位於該基板之一第二貫穿孔之一側壁；及一金屬層，位於該基板之一表面，該金屬層覆蓋該第二導通柱且接觸該第一導通柱之該屏蔽層及該第二導通柱之該第二內金屬層。
該半導體元件更包括一鈍化層，位於該金屬層上，且具有一第一開口及一第二開口，該第一開口係顯露該第一內金屬層，且該第二開口係顯露部分該金屬層；及一重佈層，包含一第一重佈層部份及一第二重佈層部份，該第一重佈層部份係位於該鈍化層之該第一開口以接觸該第一內金屬層，且該第二重佈層部份係位於該鈍化層之該第二開口內以接觸該金屬層。
本揭露之另一方面係關於製造方法。在一實施例中，該製造方法包括：提供一基板，該基板具有一第一表面及一第二表面；形成一第一開口於該基板之第一表面，該第一開口係圍繞一中心部，且具有一內環壁、一外環壁及一底面；形成一內連結金屬層於該內環壁及該外環壁，以分別形成一內金屬層及一屏蔽層；形成一絕緣材料於該內連結金屬層上；形成一第一金屬層於該基板之第一表面，其中該第一金屬層係接觸該屏蔽層；及從該基板之第二表面薄化該基板，以移除部份該基板，俾顯露該內金屬層及該屏蔽層。
參考圖1，顯示本發明之半導體元件1之一實施例之剖視示意圖。該半導體元件1包括一基板11、一第一導通柱10、一第二導通柱40、一第一金屬層16、一第一鈍化層17、一第一重佈層18、一第一保護層19、一第一球下金屬層(UBM)20、一第一凸塊21、一第二球下金屬層20a及一第二凸塊21a。
在本實施例中，該基板11係為一矽基板或一晶圓，其具有一第一表面111及一第二表面112。該第一導通柱10包含一第一貫穿孔118、一內金屬層131、一屏蔽層132及一絕緣材料14。該第一貫穿孔118係貫穿該基板11。該內金屬層131係位於該第一貫穿孔118內，且顯露於該基板11之第一表面111及第二表面112。該內金屬層131係為環狀結構(Ring Structure)且環繞該第一貫穿孔118之一中心軸。
該屏蔽層132係位於該第一貫穿孔118內，且顯露於該基板11之第一表面111及第二表面112。該屏蔽層132係為一環繞該內金屬層131之環狀結構且與該內金屬層131同軸。可以理解的是，除了係為環狀結構，該內金屬層131及該屏蔽層132也可以具有圓環狀(Annular)或圓柱(Cylindrical)特徵。
該屏蔽層132係為一屏蔽結構(Shielding Structure)，可藉以調整訊號阻抗，而優化電性特性。在傳遞訊號時，當訊號通過該第一導通柱10時會有較低之能量耗損，而有效提高傳遞品質。
在本實施例中，該第一貫穿孔118係為環狀，亦即，該基板11更具有一中心部115，該中心部115係為該基板11之一部份且位於該第一貫穿孔118之中央內。該第一貫穿孔118係圍繞該中心部115，且具有一內環壁1131及一外環壁1132，該內環壁1131係位於該中心部115之外周面。該內金屬層131係位於該內環壁1131上，且該屏蔽層132係位於該外環壁1132上。
該絕緣材料14係位於該內金屬層131及該屏蔽層132之間。在本實施例中，該絕緣材料14係為聚合物(Polymer)。因此，該最終結構包含位於該內環壁1131之該內金屬層131，位於該外環壁1132之該屏蔽層132，及位於該內金屬層131及該屏蔽層132之間之該絕緣材料14。然而，可以理解的是，該絕緣材料14也可以是空氣。在該態樣中，該最終結構則會包含位於該內環壁1131之該內金屬層131，位於該外環壁1132之該屏蔽層132，而位於該內金屬層131及該屏蔽層132之間之區域則僅充滿了空氣。
該第二導通柱40包括一第二貫穿孔119、一側壁金屬134及該絕緣材料14。該第二貫穿孔119係貫穿該基板11，且具有一側壁1141。該側壁金屬134係位於側壁1141上，且顯露於該基板11之第一表面111及第二表面112，且定義出一容置空間。該絕緣材料14係位於該容置空間內。
如圖1所示，該第一金屬層16係位於該基板11之第一表面111。該第一金屬層16係接觸該第一導通柱10之屏蔽層132，且不接觸該第一導通柱10之內金屬層131。在本實施例中，該第一金屬層16更覆蓋該第二導通柱40，且接觸該側壁金屬134。該第一金屬層16係為一接地面或一電源面，其直接接觸該屏蔽層132。藉此，可有助於維持較佳之訊號品質，且對於佈線也比習知設計較有彈性。在本發明中，由於該接地面(該第一金屬層16)係位於該基板11內，所有需要接地之跡線(Trace)皆可連接至該接地面。如此之優點為，只需要一個外部銲墊即可連接該接地面(該第一金屬層16)及一有機基板之接地層。
如圖1所示，該第一鈍化層17係位於該第一金屬層16上，且具有一第一開口171及一第二開口172。該第一開口171係相對第一導通柱10，且顯露該內金屬層131。該第二開口172係相對第二導通柱40，且顯露部份該第一金屬層16。該第一鈍化層17之材質可為聚亞醯胺(PI)或聚丙烯(PP)等。
該第一重佈層18包括一第一部份181及一第二部份182，該第一部份181係位於該第一鈍化層17之第一開口171，以接觸該內金屬層131。該第二部份182係位於該第一鈍化層17之第二開口172內，以接觸該第一金屬層16。該第一部份181及該第二部份182係不電性連接。該第一重佈層18之第一部份181及第二部份182更延伸至該第一鈍化層17上方。
如圖1所示，該第一保護層19係位於該第一重佈層18及該第一鈍化層17上，且具有一第一開口191及一第二開口192。該第一開口191係顯露該第一重佈層18之第一部份181，且該第二開口192係顯露該第一重佈層18之第二部份182。該第一保護層19之材質與該第一鈍化層17之材質相同或不同。該第一球下金屬層(UBM)20係位於該第一保護層19之第一開口191內，且該第二球下金屬層(UBM)20a係位於該第一保護層19之第二開口192內。該第一凸塊21係位於該第一球下金屬層20上，且該第二凸塊21a係位於該第二球下金屬層20a上。該第一凸塊21係用以傳遞訊號，且該第二凸塊21a係接地或接電源。
參考圖2至圖14，顯示本發明半導體元件之製造方法之一實施例之示意圖。
參考圖2，提供一基板11，該基板11具有一第一表面111及一第二表面112。該基板11係可為一矽基板或一晶圓。接著，形成一第一光阻層12於該基板11之第一表面111，且於該第一光阻層12上形成一第一光阻層開口121及一第二光阻層開口122，其中該第一光阻層開口121係為一圓環狀開口。
參考圖3A，接著，根據該第一光阻層開口121及該第二光阻層開口122以蝕刻方式分別於該基板11之第一表面111上形成一第一開口113及至少一第二開口114。該第一開口113係為圓環狀，其圍繞該中心部115(該中心部115係為該基板11之一部分)，且具有一內環壁1131、該外環壁1132及一底面1133。該內環壁1131為該中心部115之一外周面。該第二開口114係為中空，且具有一側壁1141及一底面1142。
參考圖3B，其顯示圖3A之俯視圖。該第一開口113具有該內環壁1131、該外環壁1132及該底面1133，其中該內環壁1131及該該外環壁1132係大致上為圓形。該第二開口114係為中空，且具有該側壁1141及該底面1142，其中該側壁1141係大致上為圓形。
參考圖4A，移除該第一光阻層12。
參考圖4B，其顯示圖4A之俯視圖。該基板11之第一表面111係被顯露。該第一開口113係圍繞該中心部115，且該內環壁1131係為該中心部115之一外周面。
參考圖5A，利用電鍍方式形成一內連結金屬層13於該基板11之第一表面111、該第一開口113及該第二開口114。此時，在該第一開口113中，該內連結金屬層13於該內環壁1131、該外環壁1132及該底面1133分別形成一內金屬層131、一屏蔽層132及一底面金屬133；在該第二開口114中，該內連結金屬層13於該側壁1141及該底面1142分別形成該側壁金屬134及一底面金屬135。在本實施例中，該內連結金屬層13之材質係為銅。
參考圖5B，其顯示圖5A之俯視圖。該內連結金屬層13係覆蓋該基板11之第一表面111，且更位於該第一開口113及該第二開口114內。該內連結金屬層13並未填滿該第一開口113及該第二開口114。由於被該內連結金屬層13所覆蓋，該內環壁1131、該外環壁1132及該中心部115係以虛線表示。
參考圖6A，移除位於該基板11第一表面111上之內連結金屬層13，而保留該內金屬層131、該屏蔽層132、該底面金屬133、該側壁金屬134及一底面金屬135。
參考圖6B，其顯示圖6A之俯視圖。該基板11之第一表面111係顯露，且該內金屬層131、該屏蔽層132及該側壁金屬134係為環狀。
參考圖7A，形成一絕緣材料14於該內連結金屬層13(參考圖5)上，且填滿該第一開口113及該第二開口114。在本實施例中，該絕緣材料14係為一聚合物(Polymer)。
參考圖7B，其顯示圖7A之俯視圖。該內金屬層131之最大外徑係為d1，且該屏蔽層132之最大外徑係為d2，d2/d1之比值之選擇係根據特性阻抗設計需求及介電材料性質而定。
參考圖8，形成一第二光阻層15於該基板11之第一表面111。
參考圖9，移除部份該第二光阻層15，使得剩餘之該第二光阻層15覆蓋該內金屬層132及部份該絕緣材料14。
參考圖10，形成該第一金屬層16於該基板11之第一表面111。該第一金屬層16接觸該屏蔽層132及該側壁金屬134。之後，完全移除該第二光阻層15，以顯露該內金屬層132及部份該絕緣材料14。
參考圖11，形成該第一鈍化層(Passivation Layer)17於該第一金屬層16上，且具有該第一開口171及該第二開口172。該第一開口171係顯露該內金屬層131；該第二開口172係顯露部份該第一金屬層16。
參考圖12，形成該第一重佈層18於該第一鈍化層17上。該第一重佈層18包括該第一部份181及該第二部份182，該第一部份181係位於該第一鈍化層17之第一開口171，以接觸該內金屬層131。該第二部份182係位於該第一鈍化層17之第二開口172內，以接觸該第一金屬層16。該第一部份181及該第二部份182係不電性連接。該第一重佈層18之該第一部份181及該第二部份182更延伸至該第一鈍化層17上方。
參考圖13，形成該第一保護層19於該第一重佈層18及該第一鈍化層17上。接著，於該第一保護層19上形成該第一開口191及該第二開口192。該第一開口191係顯露該第一重佈層18之第一部份181，且該第二開口192係顯露該第一重佈層18之第二部份182。該第一保護層19之材質與該第一鈍化層17之材質相同或不同。
如圖13所示，形成該第一球下金屬層(UBM)20於該第一保護層19之第一開口191內；且形成該第二球下金屬層(UBM)20a於該第一保護層19之第二開口192內。接著，形成該第一凸塊21於該第一球下金屬層20上，且形成該第二凸塊21a於該第二球下金屬層20a上。
參考圖14，提供一載體22。接著，利用一黏膠23將該基板11貼附於該載體22上，其中該基板11之第一表面111係面對該載體22。接著，以研磨或蝕刻方式，從該基板11之第二表面112薄化該基板11。該等底面金屬133,135及部份該基板11係被移除，俾顯露該內金屬層131、該屏蔽層132、該絕緣材料14及該側壁金屬134。該內金屬層131與該屏蔽層132不電性連接。
接著，移除該載體22，且將該基板11翻轉180度即製得圖1所示之半導體元件1。
參考圖15至圖16，顯示本發明之半導體元件之製造方法之另一實施例之示意圖。
在本實施例中，”前半段”製程與圖2至圖14之製造方法中相同。本實施例之製造方法係接續圖14之步驟，且於該基板11之第二表面112形成與第一表面111上結構相同之結構。
如圖15所示，形成一第二金屬層24於該基板11之第二表面112。該第二金屬層24係接觸該屏蔽層132，但不接觸該內金屬層131。接著，形成一第二鈍化層25於該第二金屬層24上，且該第二鈍化層25具有一第一開口251及一第二開口252。該第一開口251係顯露該內金屬層131；該第二開口252係顯露部份該第二金屬層24。接著，形成一第二重佈層26於該第二鈍化層25上。該第二重佈層26包括一第一部份261及一第二部份262，該第一部份261係位於該第二鈍化層25之第一開口251，以接觸該內金屬層131。該第二部份262係位於該第二鈍化層25之第二開口252內，以接觸該第二金屬層24。該第一部份261及該第二部份262係不電性連接。
如圖15所示，接著，形成一第二保護層27於該第二重佈層26及該第二鈍化層25上，且於該第二保護層27上形成一第一開口271及一第二開口272。該第一開口271係顯露該第二重佈層26之第一部份261，該第二開口272係顯露該第二重佈層26之第二部份262。接著，形成一第一球下金屬層(UBM)28於該第二保護層27之第一開口271內；且形成一第二球下金屬層(UBM)28a於該第二保護層27之第二開口272內。接著，形成一第一凸塊29於該第一球下金屬層28上，且形成一第二凸塊29a於該第二球下金屬層28a上。
參考圖16，移除該載體22，且將該基板11翻轉180度以製得本實施例之半導體元件2。該半導體元件2與圖1所示之半導體元件1大致相同，其不同處在於，該半導體元件2更包括該第二金屬層24、該第二鈍化層25、該第一重佈層26、該第二保護層27、該第一球下金屬層(UBM)28、該第二球下金屬層(UBM)28a、該第一凸塊29及該第二凸塊29a。
如圖16所示，該第二金屬層24係位於該基板11之第二表面112。該第二金屬層24係接觸該屏蔽層132，但不接觸該內金屬層131。在本實施例中，該第二金屬層24更覆蓋且接觸該側壁金屬134。該第二金屬層24係為一接地面或一電源面。該第二鈍化層25係位於該第二金屬層24上，且具有一第一開口251及一第二開口252。該第一開口251係顯露該內金屬層131。該第二開口252係顯露部份該第二金屬層24。
如圖16所示，該第二重佈層26包括一第一部份261及一第二部份262，該第一部份261係位於該第二鈍化層25之第一開口251，以接觸該內金屬層131。該第二部份262係位於該第二鈍化層25之第二開口252內，以接觸該第二金屬層24。該第一部份261及該第二部份262係不電性連接。
如圖16所示，該第二保護層27係位於該第二重佈層26及該第二鈍化層25上，且具有一第一開口271及一第二開口272。該第一開口271係顯露該第二重佈層26之第一部份261，該第二開口272係顯露該第二重佈層26之第二部份262。該第一球下金屬層(UBM)28係位於該第二保護層27之第一開口271內；該第二球下金屬層(UBM)28a係位於該第二保護層27之第二開口272內。該第一凸塊29係位於該第一球下金屬層28上；該第二凸塊29a係位於該第二球下金屬層28a上。
參考圖17至圖19，顯示本發明之半導體元件之製造方法之另一實施例之示意圖。本實施例之製造方法與圖15至圖16之製造方法大致相同，其不同處如下。
參考圖17，(在圖11之步驟後)移除該中心部115以形成一中心槽116。
參考圖18，以一中心材料30填滿該中心槽116。可以理解的是，該中心材料30可以是一絕緣材料或一金屬材料。
參考圖19，本實施例之接續製程皆與圖15至圖16之製造方法中相同，以製得本實施例之半導體元件4。該半導體元件4與圖16所示之半導體元件2大致相同，其不同處在於，在該半導體元件4中，該基板11更具有該中心槽116及該中心材料30。該中心槽116係由該內金屬層131所定義，該中心材料30係填滿該中心槽116，且該內金屬層131係位於該中心材料30之一外周面上。較佳地，該中心材料30、該內金屬層131及該屏蔽層132之材質係相同。
參考圖20至圖22，顯示本發明之半導體元件之製造方法之另一實施例之示意圖。本實施例之製造方法與圖15至圖16之製造方法大致相同，其不同處如下。
參考圖20，在圖7A之步驟後移除該中心部115及該屏蔽層132外圍之基板以分別形成該中心槽116及一外圍第一開口117，該外圍第一開口117係圍繞該屏蔽層132。
參考圖21，形成一隔離材料31於該中心槽116內及該外圍第一開口117內。較佳地，該隔離材料31及該絕緣材料14之材質係相同。
參考圖22，本實施例之接續製程皆與圖15至圖16之製造方法中相同，以製得本實施例之半導體元件5。該半導體元件5與圖16所示之半導體元件2大致相同，其不同處在於，在該半導體元件5中，該基板11更具有一中心槽116、該外圍第一開口117及該隔離材料31，該中心槽116係由該內金屬層131所定義，該外圍第一開口117係圍繞該屏蔽層132，且該隔離材料31係位於該中心槽116內及該外圍第一開口117內。
在一實施例中，該第一金屬層16具有複數個開口，而形成一網格狀外觀，以增加該第一金屬層16與該第一鈍化層17間之附著力。在使用該第二金屬層之實施例中，該第二金屬層24可以具有複數個開口，而形成一網格狀外觀，以增加該第二金屬層24與該第二鈍化層25間之附著力。在上述情況下，較佳地，每一開口係為矩形。然而，可以理解的是，每一開口也可以是圓形或是其他幾何圖案。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1．．．本發明之半導體元件之一實施例
2．．．本發明之半導體元件之一實施例
3．．．本發明之半導體元件之一實施例
4．．．本發明之半導體元件之一實施例
5．．．本發明之半導體元件之一實施例
10．．．第一導通柱
11．．．基板
12．．．第一光阻層
13．．．內連結金屬層
14．．．絕緣材料
15．．．第二光阻層
16．．．第一金屬層
17．．．第一鈍化層
18．．．第一重佈層
19．．．第一保護層
20．．．第一球下金屬層(UBM)
20a．．．第二球下金屬層(UBM)
21．．．第一凸塊
21a．．．第二凸塊
22．．．載體
23．．．黏膠
24．．．第二金屬層
25．．．第二鈍化層
26．．．第二重佈層
27．．．第二保護層
28．．．第一球下金屬層(UBM)
28a．．．第二球下金屬層(UBM)
29．．．第一凸塊
29a．．．第二凸塊
30．．．中心材料
31．．．隔離材料
40．．．第二導通柱
111．．．基板之第一表面
112．．．基板之第二表面
113．．．第一開口
114．．．第二開口
115．．．中心部
116．．．中心槽
117．．．外圍第一開口
118．．．第一貫穿孔
119．．．第二貫穿孔
121．．．第一光阻層開口
122．．．第二光阻層開口
131．．．內金屬層
132．．．屏蔽層
133．．．底面金屬
134．．．側壁金屬
135．．．底面金屬
171．．．第一開口
172．．．第二開口
181．．．第一部份
182．．．第二部份
191．．．第一開口
192．．．第二開口
251．．．第一開口
252．．．第二開口
261．．．第一部份
262．．．第二部份
271．．．第一開口
272．．．第二開口
1131．．．內環壁
1132．．．外環壁
1133．．．底面
1141．．．側壁
1142．．．底面
圖1顯示本發明具有屏蔽層之半導體元件之一實施例之剖視示意圖；
圖2至圖14顯示本發明具有屏蔽層之半導體元件之製造方法之一實施例之示意圖；
圖15至圖16顯示本發明具有屏蔽層之半導體元件之製造方法之另一實施例之示意圖；
圖17至圖19顯示本發明具有屏蔽層之半導體元件之製造方法之另一實施例之示意圖；及
圖20至圖22顯示本發明具有屏蔽層之半導體元件之製造方法之另一實施例之示意圖。
1．．．本發明之半導體元件之一實施例
10．．．第一導通柱
11．．．基板
14．．．絕緣材料
16．．．第一金屬層
17．．．第一鈍化層
18．．．第一重佈層
19．．．第一保護層
20．．．第一球下金屬層
20a．．．第二球下金屬層
21．．．第一凸塊
21a．．．第二凸塊
40．．．第二導通柱
111．．．基板之第一表面
112．．．基板之第二表面
115．．．中心部
118．．．第一貫穿孔
119．．．第二貫穿孔
131．．．內金屬層
132．．．屏蔽層
134．．．側壁金屬
171．．．第一開口
172．．．第二開口
181．．．第一部份
182．．．第二部份
191．．．第一開口
192．．．第二開口
1131．．．內環壁
1132．．．外環壁
1141．．．側壁

Claims (12)

  1. 一種半導體元件，包括一基板，該基板具有一導通柱，該導通柱包含一內金屬層及一屏蔽層，該內金屬層係環繞該基板之一貫穿孔之一中心軸，該屏蔽層係環繞該內金屬層。
  2. 如請求項1之半導體元件，更包括一絕緣材料，位於該內金屬層及該屏蔽層之間。
  3. 如請求項1之半導體元件，更包括一第一金屬層，位於該基板之一第一表面，該第一金屬層係接觸該屏蔽層。
  4. 如請求項1之半導體元件，其中該內金屬層係環繞一中心部。
  5. 如請求項4之半導體元件，其中該內金屬層係位於該中心部之一外周面上。
  6. 如請求項1之半導體元件，其中該屏蔽層係位於該貫穿孔之一外側壁。
  7. 如請求項1之半導體元件，其中該基板更具有一中心槽、一外圍第一開口及一隔離材料，該中心槽係由該內金屬層所定義，該外圍第一開口係圍繞該屏蔽層，且該隔離材料係位於該中心槽內及該外圍第一開口內。
  8. 如請求項3之半導體元件，其中該第一金屬層係為一接地面或一電源面。
  9. 如請求項3之半導體元件，更包括：一第一鈍化層，位於該第一金屬層上，且該第一鈍化層具有一第一開口以顯露該內金屬層；及一第一重佈層，位於該第一鈍化層之第一開口內以接觸該內金屬層。
  10. 一種半導體元件，包括：一基板；一第一導通柱，包含一屏蔽層、一第一內金屬層及一絕緣材料，該屏蔽層係環繞該第一內金屬層，該第一內金屬層係環繞該基板之一第一貫穿孔之一中心軸，且該絕緣材料係位於該屏蔽層及該第一內金屬層之間；一第二導通柱，包含一第二內金屬層，該第二內金屬層係位於該基板之一第二貫穿孔之一側壁；及一金屬層，位於該基板之一表面，該金屬層覆蓋該第二導通柱且接觸該第一導通柱之該屏蔽層及該第二導通柱之該第二內金屬層。
  11. 一種半導體元件之製造方法，包括：(a)　提供一基板，該基板具有一第一表面及一第二表面；(b)　形成一第一開口於該基板之第一表面，該第一開口係圍繞一中心部，且具有一內環壁、一外環壁及一底面；(c)　形成一內連結金屬層於該內環壁及該外環壁，以分別形成一內金屬層及一屏蔽層；(d)　形成一絕緣材料於該內連結金屬層上；(e)　形成一第一金屬層於該基板之第一表面，其中該第一金屬層係接觸該屏蔽層；及(f)　從該基板之第二表面薄化該基板，以移除部份該基板，俾顯露該內金屬層及該屏蔽層。
  12. 如請求項11之方法，其中該步驟(b)包括：(b1)　形成一第一光阻層於該基板之第一表面；(b2)　於該第一光阻層上形成一環狀開口；及(b3)　根據該環狀開口於該基板上形成該第一開口。
TW101107997A 2011-11-29 2012-03-09 具有屏蔽導通柱之半導體元件及其製造方法 TWI456729B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/306,762 US8541883B2 (en) 2011-11-29 2011-11-29 Semiconductor device having shielded conductive vias

Publications (2)

Publication Number Publication Date
TW201322407A true TW201322407A (zh) 2013-06-01
TWI456729B TWI456729B (zh) 2014-10-11

Family

ID=46527864

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107997A TWI456729B (zh) 2011-11-29 2012-03-09 具有屏蔽導通柱之半導體元件及其製造方法

Country Status (3)

Country Link
US (1) US8541883B2 (zh)
CN (1) CN102610582B (zh)
TW (1) TWI456729B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474417B (zh) * 2014-06-16 2015-02-21 恆勁科技股份有限公司 封裝方法
US9911689B2 (en) 2013-12-23 2018-03-06 Intel Corporation Through-body-via isolated coaxial capacitor and techniques for forming same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994191B2 (en) * 2013-01-21 2015-03-31 Advanced Micro Devices (Shanghai) Co. Ltd. Die-die stacking structure and method for making the same
TWI517328B (zh) 2013-03-07 2016-01-11 矽品精密工業股份有限公司 半導體裝置
KR102295522B1 (ko) * 2014-10-20 2021-08-30 삼성전자 주식회사 반도체 패키지
US10045434B2 (en) 2014-12-15 2018-08-07 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Reducing impedance discontinuities on a printed circuit board (‘PCB’)
US10236208B2 (en) 2016-06-16 2019-03-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN109300863A (zh) * 2018-09-28 2019-02-01 中国科学院微电子研究所 半导体封装结构以及半导体封装方法
DE102019123600B4 (de) * 2019-05-31 2021-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Abschirmstruktur für rückseitige substrat-durchkontaktierungen (tsvs)
US11300727B2 (en) * 2019-07-31 2022-04-12 Advanced Semiconductor Engineering, Inc. Optical communication package structure and method for manufacturing the same

Family Cites Families (194)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761782A (en) 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
US4394712A (en) 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
US4499655A (en) 1981-03-18 1985-02-19 General Electric Company Method for making alignment-enhancing feed-through conductors for stackable silicon-on-sapphire
JPS59189142A (ja) 1983-04-12 1984-10-26 Ube Ind Ltd 導電性熱可塑性樹脂組成物
US4814205A (en) 1983-12-02 1989-03-21 Omi International Corporation Process for rejuvenation electroless nickel solution
US4807021A (en) 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US4897708A (en) 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US4842699A (en) 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
US5191405A (en) 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5160779A (en) 1989-11-30 1992-11-03 Hoya Corporation Microprobe provided circuit substrate and method for producing the same
US5166097A (en) 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
US5557142A (en) 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5166772A (en) 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5239448A (en) 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5386627A (en) 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5355016A (en) 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US5643831A (en) 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
AU3415095A (en) 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5677511A (en) 1995-03-20 1997-10-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
JP3432982B2 (ja) 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
US5998867A (en) 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
US5694300A (en) 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US6962829B2 (en) 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US6150193A (en) 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US5895229A (en) 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
JP3834426B2 (ja) 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP4255161B2 (ja) 1998-04-10 2009-04-15 株式会社野田スクリーン 半田バンプ形成装置
JP3447961B2 (ja) 1998-08-26 2003-09-16 富士通株式会社 半導体装置の製造方法及び半導体製造装置
US20020017855A1 (en) 1998-10-01 2002-02-14 Complete Substrate Solutions Limited Visual display
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6295730B1 (en) 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6329631B1 (en) 1999-09-07 2001-12-11 Ray Yueh Solder strip exclusively for semiconductor packaging
TW434854B (en) 1999-11-09 2001-05-16 Advanced Semiconductor Eng Manufacturing method for stacked chip package
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Industrial Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP4023076B2 (ja) 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US6757181B1 (en) 2000-08-22 2004-06-29 Skyworks Solutions, Inc. Molded shield structures and method for their fabrication
US6406934B1 (en) 2000-09-05 2002-06-18 Amkor Technology, Inc. Wafer level production of chip size semiconductor packages
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6448506B1 (en) 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US6740950B2 (en) 2001-01-15 2004-05-25 Amkor Technology, Inc. Optical device packages having improved conductor efficiency, optical coupling and thermal transfer
US6737740B2 (en) 2001-02-08 2004-05-18 Micron Technology, Inc. High performance silicon contact for flip chip
JP4113679B2 (ja) 2001-02-14 2008-07-09 イビデン株式会社 三次元実装パッケージの製造方法
JP2002270718A (ja) 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3718131B2 (ja) 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
JP3878430B2 (ja) 2001-04-06 2007-02-07 株式会社ルネサステクノロジ 半導体装置
US6614102B1 (en) 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
US6686649B1 (en) 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
JP2002373957A (ja) 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6740959B2 (en) 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
JP3875867B2 (ja) 2001-10-15 2007-01-31 新光電気工業株式会社 シリコン基板の穴形成方法
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
JP3904484B2 (ja) 2002-06-19 2007-04-11 新光電気工業株式会社 シリコン基板のスルーホールプラギング方法
CN1323435C (zh) 2002-07-19 2007-06-27 松下电器产业株式会社 模块部件
JP3738755B2 (ja) 2002-08-01 2006-01-25 日本電気株式会社 チップ部品を備える電子装置
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
JP4178880B2 (ja) 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US6781231B2 (en) 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
AU2003298595A1 (en) 2002-10-08 2004-05-04 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US6962869B1 (en) 2002-10-15 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SiOCH low k surface protection layer formation by CxHy gas plasma treatment
US6998532B2 (en) 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
JP2004228135A (ja) 2003-01-20 2004-08-12 Mitsubishi Electric Corp 微細孔への金属埋め込み方法
US20040150097A1 (en) 2003-01-30 2004-08-05 International Business Machines Corporation Optimized conductive lid mounting for integrated circuit chip carriers
TWI235469B (en) 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
JP2004273563A (ja) 2003-03-05 2004-09-30 Shinko Electric Ind Co Ltd 基板の製造方法及び基板
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US6908856B2 (en) 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
WO2004093506A2 (en) 2003-04-15 2004-10-28 Wavezero, Inc. Electomagnetic interference shielding for a printed circuit board
US6838776B2 (en) 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
JP4377157B2 (ja) 2003-05-20 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置用パッケージ
WO2004114731A2 (en) 2003-06-19 2004-12-29 Wavezero, Inc. Emi absorbing shielding for a printed circuit board
KR100541084B1 (ko) 2003-08-20 2006-01-11 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트
JP2005072095A (ja) 2003-08-20 2005-03-17 Alps Electric Co Ltd 電子回路ユニットおよびその製造方法
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US20050095835A1 (en) 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US6943423B2 (en) 2003-10-01 2005-09-13 Optopac, Inc. Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US7276787B2 (en) 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
EP1720794A2 (en) 2004-03-01 2006-11-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US20050258545A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Multiple die package with adhesive/spacer structure and insulated die surface
JP4343044B2 (ja) 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US7327015B2 (en) 2004-09-20 2008-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
TWI242869B (en) 2004-10-15 2005-11-01 Advanced Semiconductor Eng High density substrate for multi-chip package
TWI254425B (en) 2004-10-26 2006-05-01 Advanced Semiconductor Eng Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
JP3987521B2 (ja) 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
JP4369348B2 (ja) 2004-11-08 2009-11-18 新光電気工業株式会社 基板及びその製造方法
US7629674B1 (en) 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US7633170B2 (en) 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
US7656047B2 (en) 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
KR100687069B1 (ko) 2005-01-07 2007-02-27 삼성전자주식회사 보호판이 부착된 이미지 센서 칩과 그의 제조 방법
TWI264807B (en) 2005-03-02 2006-10-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
TWI244186B (en) 2005-03-02 2005-11-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US7285434B2 (en) 2005-03-09 2007-10-23 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
TWI303094B (en) 2005-03-16 2008-11-11 Yamaha Corp Semiconductor device, method for manufacturing semiconductor device, and cover frame
TWI261325B (en) 2005-03-25 2006-09-01 Advanced Semiconductor Eng Package structure of semiconductor and wafer-level formation thereof
DE602006012571D1 (de) 2005-04-21 2010-04-15 St Microelectronics Sa Vorrichtung zum Schutz einer elektronischen Schaltung
JP4614278B2 (ja) 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7942182B2 (en) 2005-06-14 2011-05-17 Cufer Asset Ltd. L.L.C. Rigid-backed, membrane-based chip tooling
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
JP2007027451A (ja) 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP4889974B2 (ja) 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7451539B2 (en) 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
US20090002969A1 (en) 2007-06-27 2009-01-01 Rf Micro Devices, Inc. Field barrier structures within a conformal shield
JP4716819B2 (ja) 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
US7488680B2 (en) 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
WO2007060784A1 (ja) 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
TWI311356B (en) 2006-01-02 2009-06-21 Advanced Semiconductor Eng Package structure and fabricating method thereof
TWI303105B (en) 2006-01-11 2008-11-11 Advanced Semiconductor Eng Wafer level package for image sensor components and its fabricating method
TWI287273B (en) 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287274B (en) 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
US7342303B1 (en) 2006-02-28 2008-03-11 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
US7304859B2 (en) 2006-03-30 2007-12-04 Stats Chippac Ltd. Chip carrier and fabrication method
DE102006019080B3 (de) 2006-04-25 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren für ein gehäustes Bauelement
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP5026038B2 (ja) 2006-09-22 2012-09-12 新光電気工業株式会社 電子部品装置
KR100826979B1 (ko) * 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
TWI315295B (en) 2006-12-29 2009-10-01 Advanced Semiconductor Eng Mems microphone module and method thereof
KR101057368B1 (ko) 2007-01-31 2011-08-18 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US7598163B2 (en) 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
TW200839903A (en) 2007-03-21 2008-10-01 Advanced Semiconductor Eng Method for manufacturing electrical connections in wafer
TWI335654B (en) 2007-05-04 2011-01-01 Advanced Semiconductor Eng Package for reducing stress
US7564115B2 (en) * 2007-05-16 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tapered through-silicon via structure
US7576415B2 (en) 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
US7553752B2 (en) 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
US7745910B1 (en) 2007-07-10 2010-06-29 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
US20090035895A1 (en) 2007-07-30 2009-02-05 Advanced Semiconductor Engineering, Inc. Chip package and chip packaging process thereof
TWI335059B (en) 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
TWI357118B (en) 2007-08-02 2012-01-21 Advanced Semiconductor Eng Method for forming vias in a substrate
TWI387019B (zh) 2007-08-02 2013-02-21 日月光半導體製造股份有限公司 在基材上形成穿導孔之方法
TWI344694B (en) 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
TWI345296B (en) 2007-08-07 2011-07-11 Advanced Semiconductor Eng Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same
JP5536322B2 (ja) 2007-10-09 2014-07-02 新光電気工業株式会社 基板の製造方法
EP2051298B1 (en) 2007-10-18 2012-09-19 Sencio B.V. Integrated Circuit Package
US7691747B2 (en) 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
TWI365483B (en) 2007-12-04 2012-06-01 Advanced Semiconductor Eng Method for forming a via in a substrate
US7838395B2 (en) 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
US7851246B2 (en) 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US8072079B2 (en) 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
US7741156B2 (en) 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
US7666711B2 (en) 2008-05-27 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of forming double-sided through vias in saw streets
TWI420640B (zh) 2008-05-28 2013-12-21 矽品精密工業股份有限公司 半導體封裝裝置、半導體封裝結構及其製法
US8101460B2 (en) 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
US7851893B2 (en) 2008-06-10 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of connecting a shielding layer to ground through conductive vias
US7863721B2 (en) 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
TWI365528B (en) 2008-06-27 2012-06-01 Advanced Semiconductor Eng Semiconductor structure and method for manufacturing the same
TWI453877B (zh) 2008-11-07 2014-09-21 日月光半導體製造股份有限公司 內埋晶片封裝的結構及製程
US7829981B2 (en) 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8183087B2 (en) 2008-09-09 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
US9559046B2 (en) 2008-09-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
US7772081B2 (en) 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US7838337B2 (en) 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8053902B2 (en) * 2008-12-02 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure for protecting dielectric layers from degradation
US7741148B1 (en) 2008-12-10 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support
US8017515B2 (en) 2008-12-10 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming compliant polymer layer between UBM and conformal dielectric layer/RDL for stress relief
US8283250B2 (en) 2008-12-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming a conductive via-in-via structure
US8900921B2 (en) 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US7786008B2 (en) 2008-12-12 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof
TWI387084B (zh) 2009-01-23 2013-02-21 日月光半導體製造股份有限公司 具有穿導孔之基板及具有穿導孔之基板之封裝結構
US20100207257A1 (en) 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
TWI470766B (zh) 2009-03-10 2015-01-21 日月光半導體製造股份有限公司 晶片結構、晶圓結構以及晶片製程
TWI380421B (en) 2009-03-13 2012-12-21 Advanced Semiconductor Eng Method for making silicon wafer having through via
TW201034150A (en) 2009-03-13 2010-09-16 Advanced Semiconductor Eng Silicon wafer having interconnection metal
TWI394253B (zh) 2009-03-25 2013-04-21 日月光半導體製造股份有限公司 具有凸塊之晶片及具有凸塊之晶片之封裝結構
TWI394221B (zh) 2009-04-30 2013-04-21 日月光半導體製造股份有限公司 具有測試銲墊之矽晶圓及其測試方法
US8294240B2 (en) * 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
US20100327465A1 (en) 2009-06-25 2010-12-30 Advanced Semiconductor Engineering, Inc. Package process and package structure
US8471156B2 (en) 2009-08-28 2013-06-25 Advanced Semiconductor Engineering, Inc. Method for forming a via in a substrate and substrate with a via
TWI406380B (zh) 2009-09-23 2013-08-21 日月光半導體製造股份有限公司 具有穿導孔之半導體元件及其製造方法及具有穿導孔之半導體元件之封裝結構
US8242604B2 (en) 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US8227708B2 (en) 2009-12-14 2012-07-24 Qualcomm Incorporated Via structure integrated in electronic substrate
KR20110134198A (ko) * 2010-06-08 2011-12-14 삼성전자주식회사 관통 전극을 갖는 반도체 장치
KR101692434B1 (ko) * 2010-06-28 2017-01-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP5141740B2 (ja) * 2010-10-04 2013-02-13 株式会社デンソー 半導体装置およびその製造方法
US8519515B2 (en) * 2011-04-13 2013-08-27 United Microlectronics Corp. TSV structure and method for forming the same
US20130015504A1 (en) * 2011-07-11 2013-01-17 Chien-Li Kuo Tsv structure and method for forming the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911689B2 (en) 2013-12-23 2018-03-06 Intel Corporation Through-body-via isolated coaxial capacitor and techniques for forming same
TWI662685B (zh) * 2013-12-23 2019-06-11 Intel Corporation 貫穿本體通孔隔離同軸電容器及其形成技術
TWI474417B (zh) * 2014-06-16 2015-02-21 恆勁科技股份有限公司 封裝方法

Also Published As

Publication number Publication date
CN102610582A (zh) 2012-07-25
US8541883B2 (en) 2013-09-24
US20130134601A1 (en) 2013-05-30
TWI456729B (zh) 2014-10-11
CN102610582B (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
TW201322407A (zh) 具有屏蔽導通柱之半導體元件及其製造方法
TWI707408B (zh) 天線整合式封裝結構及其製造方法
US10813214B2 (en) Cavities containing multi-wiring structures and devices
CN102386240B (zh) 圆柱形嵌入式电容器
TWI429023B (zh) 半導體裝置及其半導體製程
TWI685001B (zh) 封裝基材及同軸金屬柱的製造方法
TW201334136A (zh) 半導體元件及其製造方法
JP2013115382A (ja) 半導体装置及びその製造方法
US8791578B2 (en) Through-silicon via structure with patterned surface, patterned sidewall and local isolation
KR102444823B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
CN101800207A (zh) 半导体器件的封装结构及其制造方法
TWI532132B (zh) 電路結構及製造具有增強之接觸通孔電性連接的方法
WO2011151961A1 (ja) 半導体装置及びその製造方法
CN101807560A (zh) 半导体器件的封装结构及其制造方法
US9184113B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
CN110911370A (zh) 硅穿孔结构及其形成方法、半导体器件
US10340231B2 (en) Semiconductor package structure and method for forming the same
CN103219303B (zh) 一种tsv背面漏孔的封装结构及方法
JP2005285972A (ja) 伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット
CN102683264B (zh) 半导体结构的制作方法
TWI467722B (zh) 用於阻抗匹配及電性互連的矽穿孔結構
TW201411787A (zh) 射頻裝置封裝及其製造方法
JP2007134359A (ja) 半導体装置およびその製造方法
CN108346618A (zh) 半导体器件及其制作方法、电子装置
JP5266650B2 (ja) 半導体装置とその製造方法および電子機器