TW201011910A - Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar COMS DMOS device - Google Patents
Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar COMS DMOS device Download PDFInfo
- Publication number
- TW201011910A TW201011910A TW098129152A TW98129152A TW201011910A TW 201011910 A TW201011910 A TW 201011910A TW 098129152 A TW098129152 A TW 098129152A TW 98129152 A TW98129152 A TW 98129152A TW 201011910 A TW201011910 A TW 201011910A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- double
- semiconductor
- mos
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
- H10D10/861—Vertical heterojunction BJTs having an emitter region comprising one or more non-monocrystalline elements of Group IV, e.g. amorphous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
- H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
-
- H10P10/00—
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
201011910 六、發明說明: 【發明所屬之技術領域】 本發明侧於_種多晶魏極雙接面電晶體及其製造方法與 雙載子,互補式金氧半導體’雙概金氧轉難置及其製造方 法。 【先前技術】 -雙載子裝置、-互補式金氧半導體(CGinplementary Metal β OxideSem—OT,CMOS)n雙舰錢半導體(D〇uWe difiMonMC^DMOS)能夠透過使用一雙載子,互補式金氧半導 體’雙擴散金氧半導體(Bip〇lar-CM〇S-DMOS,BCD)製程形成 為-單晶片。除雙載子裝置之外,互補式金氧半導體及雙擴散金 氧半導體、一邏輯電路、一 P型金氧半導體(pM〇s)、一 N型金 氧半導體(NMOS)、-電阻、一電容以及一二極體能夠通過雙裁 子,互補式金氧半導體,雙擴散金氧半導體(BCD )製程整合於 ❹-單晶片中。舉例而言,當互補式金氧半導體及雙擴散金氧半導 體通過雙載子,互補式金氧半導體,雙擴散金氧半導體(Bcd) 製程製造時,能夠製造雙接面電晶體。 雙接面電晶體具有一使用一接面射極之結構。因此,在通過 習知技術之雙載子,互補式金氧半導體,雙擴散金氧半導艘(Bcd) 製程以製造雙接面電晶體之情況下,其用以提高高頻特性用以 增加放大增益及擊穿電壓以及用以加寬作業範圍之處理過程具有 限制。 5 201011910 【發明内容】 :此1於上述之問題’本發明關於—種多祕射極雙接面 電曰曰體及錄妓法,雙奸,式金 雙接面電晶體,以及—雙載子,互補式金氧半導體,雙擴散 金乳+導體(BCD)製程的雙接面電晶體之製造方法,一種雙載 子’互補式金氧半導體’雙擴散金氧半導觀置,以及使用雙載 子互補式金氧半導體’雙擴散金氧半導體(bcd)製程的雙載 子’互補式錄半導體,雙擴散金氧半導體之製造方法。 *本發明之實闕之—種多晶補極雙接面電㈣包含有一埋 藏層,其形成於-半導體基板之一頂部之上;一外延層,其形成 ;半導體基板之上’―集極區’其形成於外延層之上JL與喊層 相連接;-基極區,其形成於外延層之—頂部之—部份;以及一 多晶石夕射極區,其形成於基極區中之此半導體基板之一表面之上 且包含有一多晶梦材料。 本發明之實補之子,式錄半導體,雙擴散金 氧半導體裝置可包含有-多晶補極雙接面電晶體,其具有包含 有-多晶⑦材料之多晶魏極區;以及—互補式金氧半導體與_ 雙擴散金氧半導體令至少-個,其與多晶㈣極雙接面電晶體一 起形成於一單晶片之上。 本發明之實施例之一種多晶矽射極雙接面電晶體之製造方法 可包含形成一埋藏層於一半導體基板之一部份之上;形成一外延 201011910 層於半導體基板之上,並且形成一與埋藏層相連接之集極區於外 延層之上;形成一絕緣層,此絕緣層定義一基極區及一射極區; 形絲極區祕緣層之下的—基板區之上;形成—基極於基極區 之-頂部之上;以及形成—具有—多晶雜料的多晶補極區於 基極區之-頂部份之上’乡晶树極區透親騎與絲相間隔。 本發明之實施例之通過—雙載子,互赋金氧轉體,雙擴 散金氧半導體(BCD)製程製造一雙載子,互補式金氧半導體, ❿雙擴散金氧半導體裝置之方法可包含使用一多晶石夕材料形成一雙 接面電晶體之一多晶石夕射極區。 【實施方式】 以下’將結合圖式部份詳細描述一多晶魏極雙接面電晶體 方法’以及一雙載子,互補式金氧半導體,雙擴散金氧 +導體裝置及其製造方法。 ❹雷_第1 I偶本料之實_之—具衫晶頻極雙接面 電阳體的雙載子’互補式金氧半導體,雙擴散金氧半導體裝置之 側視圖。本剌之實施例之雙載子, 金氣本道㈣麥,s、M德井 飞金乳+導體’雙擴散 乳+導體裝置通過雙栽子,互補式金氧 導體(BCD)製程製造。在「第 雙擴散金氧+ *弟1圖」之實施例中,區 一雙接面電晶體區,區域々B" 场* 為 〇// 馮互補式金氧半導體區,並且區 域C為一雙擴散金氧半導體區。 並且匚 除多晶矽射極雙接面電晶體之外,雖然「 根據本發明之實施例之雙載子,式金氧半導想=氧 7 201011910 半導體之製造方法,一邏輯電路、一 p型金氧半導體、一 N型金 氧半導體、一尚電壓金氧半導體、一中間電壓金氧半導體、一低 電壓金氧半賴、-祕延伸錢轉體(Drain Extended M〇s, DEMOS )、一橫向雙擴散金氧半導體(Lateral D〇uble diffUsed M〇s, LDMOS)、-電阻、-電容、以及―二極雜夠整合於一單晶片 中。 請參閱「第1圖」,多晶石夕射極雙接面電晶體包含有形成於雙 接面電aa體2 A中之半導體基板上的一 n+型埋藏層11〇、一 外延層120、-用作集極區之n十型擴散區13〇、一用作基極區之p 型漂移區140、一基極160、一絕緣層15〇、以及一多晶矽射極17〇。 互補式金氧半導體在互補式金氧半導體區B中包含有一 p型 金氧半導體及一 N型金氧半導體。P型金氧半導體與N型金氧半 導體可分別包含有-埋藏層11()a、一重摻雜N型井2〇5、一 p型 井200、- N型井210、閘極215及225、以及源極/汲極區22〇 及230。閘極215及225可更包含有一閘極絕緣層及一間隔物。 雙擴散金氧半導體可包含有一埋藏層、一重摻雜n型井 300、 P型主體305、一絕緣層l5〇b,其用以絕緣每一區域、一 閘極320、一 P型離子注入區31〇及一第一 N型離子注入區315, 其形成於P型主體305之上、以及一第二N型離子注入區奶, 其形成於雙擴散金氧半導體區C中之閘極32〇之另一側面上。閑 極320與第一n型離子注入區325之間形成的絕緣層15〇b可延長 P型主體305與第二N型離子注入區325之間的—電流路徑,以 201011910 使得雙擴散金氧半導體可用作一高電壓裝置。 以下,將結合「第i圖」至「第7圖」詳細描述本發明之實 •施例之具有多晶魏極雙接面電晶體的雙載子,互補式金氧半導 體’雙紐金氧半導體之製造方法。在本發曰月之實施例中,多曰 石夕射極雙接面電晶體可與雙載子,互補式金氧半導體,雙擴散^ 氧半導體裝置同時製造,因此以下之描述將集中於雙接面電晶體 區A中形成的多晶石夕射極雙接面電晶體。以下將描述之每一製程 β可為-單㈣程或複雜製程’用以製造多射極雙接面電晶體、邏 輯電路、Ρ型金氧半導體、Ν型金氧半導體、高電壓金氧半導體、 中間電壓金氧半導體、低電壓金氧半導體、沒極延伸金氧半導體、 橫向雙擴散金氧半導體、電阻、電容、以及二極體中之一個或至 少兩個。 第2圖」至「第7圖」係為本發明之實關之多晶石夕射極 雙接面電晶_製造雜之剖簡m片狀態的半導體 基板100 ’例如’ 一單晶石夕基板可切割為一預定之厚度。半導體基 板100之-表面可被拋絲使得外延層120能夠形成於該表面之 上。 然後,如「第2圖」所示,一N型摻雜劑可摻雜於半導體基 板100之一頂部份中,用以形成N+型埋藏層11〇。然後,通過一 ”《、處理裝程可擴散—離子注人區。此時,埋藏層11Qa及1⑽也 可刀別形成於半導體基板100之互補式金氧半導體區B及雙擴散 金氧半導體區C之t。如「第3圖」所示,在形成n+型埋藏層 201011910 110之後’對半導體基板執行—外延生長製程可形成外延層 120。 如「第4圖」所示,在形成外延層12〇之後,一與n+型埋藏 層HO相連接之N+型擴散區13〇可形成於外延層12〇之上。n+ 型擴散區130可用作集極區。此時,能朗時形成重捧雜n 205 及 300。 然後,可形成絕緣層15G。如「第5圖」所示絕緣層⑼ 將基極區與射極__且定義基姆及射極區。此時,絕緣層 150a及15〇b能夠同時形成於互補式金氧半導體區b 氧半導舰C之中。峨,可執行—離子注人光罩製程及一離子 /主入製程用以在互補式金氧半導體區B中形成p型井2⑽及N型 井⑽且在雙擴散金氧半導體區c中形成p型主體奶。 如「第6圖」所示’可注人—P型摻雜咖以形成-P# 型漂移區14。用作基極區。在形成巧漂移請: 式金氧半導趙、雙擴散金氧半導想、低電壓 == =電^氧半频_邮執他^㈣調節間值 體之:雙擴散金㈣ 例之多晶”接㈣㈣之多轉射本發明之實摊 然後’絕緣層可形成於半物基板⑽之全部表面之上。該 201011910 絕緣層可形成圖案以使得此閘極絕緣層可形成於互補式金氧半導 體區B及雙擴散金氧半導體區c之中。此時,完全去除雙接面電 晶體區A中之絕緣層。 其後’一多晶石夕層可塗覆於基板之全部表面之上。一光阻抗 姓圖案可軸好晶㈣之上^該絲祕_定義互補式金氧 半導體、雙擴散金氧半導體之閘極215、225及320以及雙接面電 晶體之射極區。然後,透過使用光阻抗蝕圖案作為一蝕刻光罩蝕 ®刻多晶矽層,由此形成閘極215、225及320以及多晶矽射極17〇。 可通過上述製程可獲得「第1圖」所示之區域A中之多晶矽 射極雙接面電晶體。然後,一 N型輕摻雜汲極(Lightly D〇ped Drain, LDD)區及一 p型輕摻雜汲極(LDD)區可形成於每一金氧半導 體區之中。侧壁及間隔物可形成於閘極215、225及32〇之兩側。 在形成間隔物之後,源極/汲極區220及230可形成於互補 式金氧半導體區B中。P型離子注入區31〇、第一 n型離子注入 參區315以及第二N型離子注入區325可形成於雙擴散金氧半導體 區C之中。 然後,石夕化物可形成於多晶矽射極17〇、基極160、閘極215、 225、320、源極/淡極區220及230、以及P型離子注入區31〇、 第一 N型離子注入區315以及第二n型離子注入區325中至少一 個之上。此外,能夠進一步執行形成具有一多層結構之絕緣層、 一接觸插塞、一金屬連線以及一保護層之製程。 通過以上製程,能夠獲得本發明之實施例之具有多晶石夕射極 201011910 雙接面電晶體之雙載子,互補式金氧半導體,雙擴散金氧半導體 裝置。根據本發明之實施例,通過雙載子,互補式金氧半導體, 雙擴散金氧半導體(BCD)抛,多㈣雙接面電晶舰夠與雙 載子,互補式金氧半導體,雙擴散金氧半導體装置整體形成於一 單晶片中。因此,能夠獲得具有優良頻率特性、高放大增益及擊 穿電壓、以及寬作業範圍的雙接面電晶體。 本領域之技術人貞可以轉的是’賴本發明赠述之實施 例揭露如上,祕並非用以限定本發明。在不脫離本發明之精神 和範圍内,所為之更動與麟,均屬本發明之專娜護範圍。關 於本發明所界定之保護範圍請參考所附之申請專利範圍。 【圖式簡單說明】 第1圖係為本發明之實施例之一具有多晶石夕射極雙接面電晶 體的雙載子’互補式金氧半導體,魏散金氧半導體裝置之側視 圖;以及 第2圖至第7圖係為本發明之實施例之多晶石夕射極雙接面電 晶體的製造過程之剖視圖 【主要元件符號說明】 半導體基板 N+型埋藏層 埋藏層 外延層 N+型擴散區 100 110 110a、110b 120 130 201011910 ❹ e 140 P型漂移區 150、150a、150b 絕緣層 160 基極 170 多晶發射極 200 P型井 205 、 300 重摻雜N型井 210 N型井 215、225、320 閘極 220 源極區 230 〉及極區 305 P型主體 310 P型離子注入區 315 第一N型離子注入區 325 第二N型離子注入區 A 雙接面電晶體區 B 互補式金氧半導體區 C 雙擴散金氧半導體區 13
Claims (1)
- 201011910 七、申請專利範圍: 1. -種多晶魏極雙接面電晶體裝置,係包含有·· 一埋藏層,係形成於-半導體基板之—頂部之上; 一外延層’係形成於該半導體基板之上; 一集極區’係戦於該外延層之上且與該埋藏層相連接; -基極區’係形成於料延層之__頂部之—部份;以及 多曰曰石夕射極1,係形成於該基極區中之該半導體基板之 一表面之上且包含有一多晶矽材料。 如明求項第1項所述之多晶秒射極雙接面電晶體裝置,係包含 有: -基極’係形成於該基極1中該基板之該表面之上並且 與該多晶矽射極區相間隔;以及 一絕緣層,係定義該基極及該多晶矽射極區。 種雙載子’互補式金氧半導體,雙讎金氧半導體裝置係 包含有: -多晶魏極雙接面電晶體,係具有包含有—多晶石夕材料 之多晶矽射極區;以及 一互補式金氧半導體與一雙擴散金氧半導體中至少— 個,係與該多騎射極雙接面t晶體—起形成於—單晶片之 上。 如凊求項第3項所述之雙載子,互補式金氧半導體,雙擴散金 氧半導體裝置’其中該多晶石夕射極雙接面電晶體包含有: 201011910 一埋藏層,係形成於一半導體基板之一頂部份之上; 一外延層,係形成於該半導體基板之上; _集極區’係形成於料延層之上且與紐麟相連接; 以及 一基極區,係形成於該外延層之一頂部之中,其中該多晶 石夕射極區職於該集極區巾之辭導縣板之一表面之上。 5.如請求項S3項所叙雙鮮,互氣金氧半導體,雙繼金 〇 鮮導體裝置,其巾該互補式錄半導體包含有-井區、-閘 極、以及形成_外延層巾之雜/祕區,並且該雙擴散金 氧半導體包含有-形成於料延層中之井區…雜,一形成 於該閘極之-個側_ p型主體,形成於該p型主體中的一 p 型離子注人區及-第—N型離子注人區,以及—第二n型離 子庄入區#形成於該閘極之—另一側面且透過—絕緣層與該 p型主體相間隔。 © 6.如4求項第3綱述之魏子,互補式金氧半導體,雙擴散金 氧半導體裝置,更包含#在-單“祕之半導縣板上形成 的一邏輯電路、—高電壓金氧半導體、-中間電壓金氧半導 體低電壓金氧半導體、一汲極延伸金氧半導體、一橫向雙 擴散金氧半導體、—電阻、—電容以及—二極體中至少一個。 7.如請求項第5顿述之雙載子,互補式金氧半導體,雙擴散金 氧半導體裝置’其中該多晶魏極區、該互補式金氧半導體之 該閘極以及雜擴散金氧半導體之該雜包含有該同樣之多 15 201011910 晶碎材料。 8.如清求項第4項所述之雙載子,互補式金氧半導體,雙擴散金 氧半導體裝置’其中該多晶石夕射極雙接面電晶體包含有: 一基極,係形成於該基極區中之該半導體基板之該表面之 上且與該多晶石夕射極區相間隔;以及 絕緣層,係定義該基極及該多晶梦射極區。 9· -種多晶魏極雙接面電晶體之製造方法,係⑽以下步驟: 形成一埋藏層於一半導體基板之一部份之上; @ 形成一外延層於該半導體基板之上,並且形成一與該埋藏 層相連接之集極區於該外延層之上; 形成一絕緣層,該絕緣層定義一基極區及一射極區; 形成該基極區於該絕緣層之下的一基板區之上; 形成一基極於該基極區之一頂部之上;以及 形成-具有-多晶石夕材料的多晶石夕射極區於該基極區之 頂部份之上,該多晶發射極區透過該絕緣層與該基極相間❹ 隔。 10.如請求項第9顧叙多晶雜接面t晶體之製造方法, 其中形成該多晶石夕射極區包含: 形成一多晶矽層於具有該基極之該外延層之上; . 形成-光阻抗侧案,係用以暴露除透過該絕緣層定義之 該射極區之外的該多晶矽層;以及 透過使用該光阻抗_案作為光罩_該多晶石夕 16 201011910 層。 U.種雙載子,互補式金氧半導體,雙擴散金氧半導體之製造方 . 法,係包含以下步驟: 使用-多晶石夕材料形成一雙接面電晶體之一多晶石夕射極區。 12. 如明求項® 11項所述之雙載子’互補式金氧半導體,雙擴散 金氧半導體之製造方法,係包含: 形成複數個閘極於—半導體基板之-互補式金氧半導體 β 及-雙擴散金氧半導體區;以及 形成該多晶石夕射極區於一基極區之一頂部份,該多晶石夕射 極區在—雙接面電晶舰巾透過-絕緣層與-基極相間隔。 13. 如晴求項第12項所叙雙載子,互賦金氧半導體,雙繼 金氧半導體之製造方法’在形成該多晶㈣極區之前,係包 含: 形成概_藏層分躲該半導體基板巾之該雙接面電 晶體區、該互補式錢半導體區以及該雙舰錄半導體區之 頂部; 形成一外延層於該半導體基板之上; 形成-與該等域層她接之集顧㈣雙接面電晶體 品之外L層之上’形成疋義該基極區及—射極區之該絕緣 層,以及形成-井區於該互補式金氧半導體區及該雙擴散金氧 半導體區之該外延層之上;以及 形成該基極區於該雙接面電晶體之一基板區中,並且形成 17 201011910 該基極於該基極區之一頂部。 14.如請求項第n項所述 金氧丰雙載子,互補式金氧半導體,雙擴散 氧+導體之製造方法,其中該多晶购㈣通過-單—製程 鮮導魏賴雙舰錢半導_之該等閉 ==:'I所述之雙載子’互補式金氧半導體’雙擴散 …導體之製造方法’其中當形成該集極區時,-重摻雜井=成於該互補式金氧半導體區及該雙擴散金氧半導體區之 16.如研求項第13項所述之雙載子,互補式金氧半導體,雙擴散 金氧半導體之製造方法’其中在該互補式金氧半導體區及該雙 擴散金氣半導體(I之料延層之上形成該井區包含: P型井區及一N型井區中至 形成該互補式金氧半導體之一 少一個;以及开>成該雙擴散金氧半導體之一 p型主體。 如明求項第13項所述之雙載子,互補式金氧半導體,雙擴散 金氧半導體之製造方法,其中形成該閘極與該多晶石夕射極 含: 形成一絕緣層於具有該閘極及該絕緣層之該外延層之上. 透過形成該絕緣層之圖案形成該互補式金氧半導體區及 該雙擴散金氧半導體區之一閘極絕緣層,並且自具有該雙接面 電晶體區之該外延層去除該絕緣層; 18 201011910 及 形成-多晶㈣於具有該_絕緣層之料延層之上·以 透過形成該多晶石夕層之圖案形成複數個間極於該互 金氧半導體區及該雙擴散金氧半導體區之_極絕緣層之上 且形成該多晶德極於魏觀緣較義辆射極區之上。 18.:請相第11稱权雙好,互赋錄㈣體,雙舰 參金乳半導體之製造方法,其中一邏輯電路、一高電·氧半導 體、一中間電齡氧半導體、—低電壓錢轉體、一汲極延 伸金氧半導體、—橫向雙驗錄半频、—電阻、一電容以 及-二極體中至少—個與該雙接面電晶體—起整合於一單晶 片中。 19. ^請求項第13麟叙雙奸,互狱錢半導體,雙讎 氧半導體之製造方法,在形成該閘極及該多晶石夕射極之後, 係包含: $成複數個輕摻雜之汲顧於該互補式金氧半導體區及 該雙擴散金氧半導體區之該物極之兩侧面; 形成一間隔物;以及 p ,丨元成祕/及極區賊互補式金氧半導龍之巾,形成一 且ϋ#子1入區及一第一 n型離子注入區於該p型主體中,並 中=成帛一 N型離子注入區於該雙擴散金氧半導體區中,其 20 ^第一 N型離子注入區透過該絕緣層與該P型主體相間隔。 4求項第19項輯之雙鮮,互賦金氧半導體,雙擴散 201011910 金氧半導體之製造方法,包含在形成該源極/汲極區與該等離 子注入區之後,形成具有至少一個堆疊結構之絕緣層、一接觸 插塞、以及一金屬連線。20
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080086324A KR101126933B1 (ko) | 2008-09-02 | 2008-09-02 | 폴리에미터형 바이폴라 트랜지스터, bcd 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 bcd 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201011910A true TW201011910A (en) | 2010-03-16 |
Family
ID=41720014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098129152A TW201011910A (en) | 2008-09-02 | 2009-08-28 | Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar COMS DMOS device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8173500B2 (zh) |
| JP (1) | JP2010062564A (zh) |
| KR (1) | KR101126933B1 (zh) |
| CN (1) | CN101667591A (zh) |
| DE (1) | DE102009039573A1 (zh) |
| TW (1) | TW201011910A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI447861B (zh) * | 2011-04-20 | 2014-08-01 | Macronix Int Co Ltd | 半導體裝置及其製造方法 |
| TWI573400B (zh) * | 2013-03-04 | 2017-03-01 | 精工愛普生股份有限公司 | 電路裝置及電子機器 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100076952A1 (en) * | 2008-09-05 | 2010-03-25 | Xuejun Wang | Self contained multi-dimensional traffic data reporting and analysis in a large scale search hosting system |
| CN102054786B (zh) * | 2010-11-04 | 2013-01-09 | 电子科技大学 | 一种非外延高压bcd器件的制备方法 |
| CN102097389B (zh) * | 2011-01-12 | 2013-11-06 | 深圳市联德合微电子有限公司 | 一种ldmos、集成该ldmos的半导体器件及其制造方法 |
| CN102915975A (zh) * | 2011-08-05 | 2013-02-06 | 无锡华润上华半导体有限公司 | 一种BJT以及BiCMOS的制作方法 |
| KR101899556B1 (ko) * | 2012-02-03 | 2018-10-04 | 에스케이하이닉스 시스템아이씨 주식회사 | Bcdmos 소자 및 그 제조방법 |
| JP6120586B2 (ja) * | 2013-01-25 | 2017-04-26 | ローム株式会社 | nチャネル二重拡散MOS型トランジスタおよび半導体複合素子 |
| US9123642B1 (en) | 2013-07-22 | 2015-09-01 | Cypress Semiconductor Corporation | Method of forming drain extended MOS transistors for high voltage circuits |
| JP6034268B2 (ja) * | 2013-09-13 | 2016-11-30 | 株式会社東芝 | 半導体装置 |
| TWI559529B (zh) * | 2013-12-16 | 2016-11-21 | 旺宏電子股份有限公司 | 半導體元件及其製造方法 |
| US9306013B2 (en) * | 2014-05-23 | 2016-04-05 | Texas Instruments Incorporated | Method of forming a gate shield in an ED-CMOS transistor and a base of a bipolar transistor using BICMOS technologies |
| JP2017112219A (ja) * | 2015-12-16 | 2017-06-22 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| US10243048B2 (en) * | 2017-04-27 | 2019-03-26 | Texas Instruments Incorporated | High dose antimony implant through screen layer for n-type buried layer integration |
| CN109103187B (zh) * | 2018-08-21 | 2021-12-10 | 电子科技大学 | 一种具有复合埋层结构的bcd器件 |
| CN113013101A (zh) * | 2020-06-12 | 2021-06-22 | 上海积塔半导体有限公司 | 半导体器件的制备方法和半导体器件 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2633559B2 (ja) * | 1987-03-31 | 1997-07-23 | 株式会社東芝 | バイポーラ―cmos半導体装置の製造方法 |
| JPH07153860A (ja) * | 1993-11-26 | 1995-06-16 | Sanyo Electric Co Ltd | 半導体集積回路装置の製造方法 |
| JP2654607B2 (ja) * | 1994-09-22 | 1997-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100218689B1 (ko) * | 1996-12-09 | 1999-09-01 | 정선종 | 비씨디 소자의 제조 방법 |
| KR100223600B1 (ko) * | 1997-01-23 | 1999-10-15 | 김덕중 | 반도체 장치 및 그 제조 방법 |
| KR19990002164A (ko) * | 1997-06-19 | 1999-01-15 | 윤종용 | 바이폴라 트랜지스터 및 그 제조 방법 |
| JP3186691B2 (ja) * | 1998-04-07 | 2001-07-11 | 日本電気株式会社 | 半導体装置及びその形成方法 |
| JP2000077532A (ja) * | 1998-09-03 | 2000-03-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6262472B1 (en) * | 1999-05-17 | 2001-07-17 | National Semiconductor Corporation | Bipolar transistor compatible with CMOS utilizing tilted ion implanted base |
| KR20010058826A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 바이폴라 트랜지스터 제조방법 |
| CN1377065A (zh) * | 2001-03-27 | 2002-10-30 | 华邦电子股份有限公司 | 自我对准的双极性结型晶体管及其制造方法 |
| US6900091B2 (en) * | 2002-08-14 | 2005-05-31 | Advanced Analogic Technologies, Inc. | Isolated complementary MOS devices in epi-less substrate |
| US6753592B1 (en) * | 2002-09-06 | 2004-06-22 | Micrel, Inc. | Multi-technology complementary bipolar output using polysilicon emitter and buried power buss with low temperature processing |
| KR100523053B1 (ko) | 2002-10-31 | 2005-10-24 | 한국전자통신연구원 | 실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법 |
| KR100504204B1 (ko) * | 2003-04-01 | 2005-07-27 | 매그나칩 반도체 유한회사 | 시모스 프로세스를 이용한 바이폴라 트랜지스터 제조방법 |
| US6949424B2 (en) * | 2003-08-28 | 2005-09-27 | Texas Instruments Incorporated | Single poly-emitter PNP using DWELL diffusion in a BiCMOS technology |
-
2008
- 2008-09-02 KR KR1020080086324A patent/KR101126933B1/ko not_active Expired - Fee Related
-
2009
- 2009-08-24 US US12/546,259 patent/US8173500B2/en active Active
- 2009-08-28 TW TW098129152A patent/TW201011910A/zh unknown
- 2009-09-01 DE DE102009039573A patent/DE102009039573A1/de not_active Withdrawn
- 2009-09-02 JP JP2009202271A patent/JP2010062564A/ja active Pending
- 2009-09-02 CN CN200910171766A patent/CN101667591A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI447861B (zh) * | 2011-04-20 | 2014-08-01 | Macronix Int Co Ltd | 半導體裝置及其製造方法 |
| TWI573400B (zh) * | 2013-03-04 | 2017-03-01 | 精工愛普生股份有限公司 | 電路裝置及電子機器 |
| US11037927B2 (en) | 2013-03-04 | 2021-06-15 | Seiko Epson Corporation | Circuit device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100051946A1 (en) | 2010-03-04 |
| KR20100027415A (ko) | 2010-03-11 |
| KR101126933B1 (ko) | 2012-03-20 |
| CN101667591A (zh) | 2010-03-10 |
| US8173500B2 (en) | 2012-05-08 |
| JP2010062564A (ja) | 2010-03-18 |
| DE102009039573A1 (de) | 2010-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201011910A (en) | Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar COMS DMOS device | |
| US10038090B2 (en) | Power MOSFETs and methods for forming the same | |
| TWI380442B (en) | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers | |
| CN101290936B (zh) | 半导体器件及其制造方法 | |
| US8198673B2 (en) | Asymmetric epitaxy and application thereof | |
| TWI525811B (zh) | 半導體裝置及其製造方法 | |
| US8847224B2 (en) | Fin-based bipolar junction transistor and method for fabrication | |
| US20120267724A1 (en) | Mos semiconductor device and methods for its fabrication | |
| TW201724524A (zh) | 功率金屬氧化物半導體場效電晶體及用於製造其之方法 | |
| WO2013171873A1 (ja) | 半導体装置 | |
| JP2003234423A (ja) | 半導体装置及びその製造方法 | |
| CN107546276B (zh) | 带有注入式背栅的集成jfet结构 | |
| CN108231767A (zh) | 具有多个氮化层的装置结构 | |
| KR102830666B1 (ko) | 반도체 디바이스 및 이의 제조 방법 | |
| CN101366106B (zh) | 生产半导体器件的方法以及采用这种方法获得的半导体器件 | |
| KR100482950B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP2007299890A (ja) | 半導体装置の製造方法 | |
| TW201001559A (en) | Semiconductor device and method for fabricating the same, bipolar-CMOS (complementary metal-oxide-semiconductor transistor)-DMOS (double diffused metal-oxide-semiconductor transistor) and method for fabricating the same | |
| TW201739002A (zh) | 具有雙井區之金屬氧化物半導體元件及其製造方法 | |
| JP2004063918A (ja) | 横型mosトランジスタ | |
| TW201015715A (en) | Bipolar transistor and method for fabricating the same | |
| WO2019128555A1 (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| KR20050063315A (ko) | 고전압 트랜지스터 및 그 제조 방법 | |
| TW202439405A (zh) | 功率金屬氧化物半導體場效電晶體及其製造方法 |