TW201011879A - Package substrate and fabrication method thereof - Google Patents

Description

201011879 九、發明說明： 【發明所屬之技術領域】 •• 本發明係有關於一種半導體結構及製法，尤指一種封 '裝基板及其製法。 【先前技術】 隨著電子產業的蓬勃發展，電子產品之外型趨向輕薄 短小’在功能上則逐漸邁入高性能、高功能、高速度化的 研發方向。傳統上半導體封裝結構係將半導體晶片黏貼於 ❹封裝基板上’再進行打線接合（wire bonding)，或將半 導體晶片以覆晶接合（FI ip chip)電性連接至該封裝基 板，再於封裝基板之背面植以錫球以進行電性連接。 該打線接合係在一封裝基板上形成有相對應之打線 墊，將該半導體晶片以其非作用面接置於該封裝基板之置 晶區上’再以係如金線之導線以打線（wire b〇nding)電性 連接該封裝基板之打線墊及半導體晶片之電極墊，俾使該 半導體晶片電性連接至該封裝基板。 而覆晶式（Flip chip)半導體封裝技術為一種先進之 半導體封裝技術，在現行覆晶技術中，係於半導體積體電 路（Integrated Circuit ; 1C)晶片的表面上配置有電極焊 墊，並於該電極焊墊上形成有焊錫凸塊，且在一有機電路 封裝基板上形成有相對應之電性接觸墊與焊錫凸塊，俾提 供該晶片以電性接觸面朝下的方式設置於該封裝基板上。 請參閱第1圖，係為習知封裝基板上以打線及覆晶接 置半導體晶片之剖視圖；首先提供一基板本體1〇，該基 110889 5 201011879 板本體10具有相對應之置，晶面10 a及植球面1 〇 b，於該 置晶面10a具有複數覆晶墊101及打線墊1〇2,而該植球 •面l〇b具有複數植球墊1〇3,且該置晶面l〇a及植球面i〇b '分別設有第一絕緣保護層11a及第二絕緣保護層lib，該 第一絕緣保護層11a具有複數第一開孔ll〇a，以對應露 出各該覆晶墊101及打線墊102’而該第二絕緣保護層llb 具有複數第二開孔110 b，以對應露出各該植球塾1 〇 3，於 該打線墊102及植球墊103上形成有係為有機保焊劑 〇(organic solderability preservatives, 0SP)、化錫 (IT)、電鍍錄/金（Ni/Au)、或化鍍鎳/金（Ni/Au)之金屬層 12 ’而在該覆晶墊ιοί上形成有錫球13。 上述之覆晶墊101上的錫球13以覆晶方式對應接置 有第一半導體晶片14a，該第一半導體晶片14a具有作用 面141a及非作用面142a，於該作用面i4ia具有複數第 一電極墊143a，且在該第一電極墊14如上形成有焊錫凸 塊144a，使該焊錫凸塊144a接合該覆晶墊1〇1上之錫球 13’俾使該第一半導體晶片14a以覆晶電性連接至該基板 本體10;又於該第一半導體晶片14a之非作用面14託上 以結合材料15上接置第二半導體晶片Ub，該第二半導 體晶片14b具有作用面i4ib及非作用面142b，使該第二 半導體晶片14b以其非作用面142b藉由該結合材料15 接置於該第一半導體晶片14a之非作用面"肋上，於該 第二半導體晶片14b之作用面141b具有複數第二電極^ 143b’且該第二電極墊雇以係如金線之導線16電性連 110889 6 201011879 接至該打線墊l〇2，並y封膠材料17覆蓋於該第一絕緣 保護層11a、打線墊102、導線16、第一半導體晶片Ua 及第二半導體晶片14b上，藉以保護該打線墊1〇2、導線 16、第一半導體晶片14a及第二半導體晶片i4b。 惟’隨著電子裝置不斷朝向輕薄短小的方向推進，使 該些覆晶墊101、打線墊1〇2及植球墊1〇3之間的間距不 斷縮小’且該第一絕緣保護層丨丨a及第二絕緣保護層i ^ b 上的第一開孔1 l〇a及第二開孔丨1〇b ’亦相對縮小，使該 〇植球墊103露出之面積逐漸縮小，導致該植球墊1〇3與錫 球13之間的結合面積縮小，因而降低該植球塾1 〇 3與錫 球13之間的結合力，使該錫球丨3容易脫落而影響電性連 接之可靠度。另外，該覆晶墊101露出之面積逐漸縮小， 也使得該錫球13及覆晶墊ιοί之間結合性降低，而影響 電性連接之可靠度。 又該打線墊102及植球墊1〇3上形成之金屬層12係 ❹為化錫（it)、電鍍鎳/金（Ni/Au)、或化鍍鎳/金（Ni/Au) 等，或有機保焊劑（organic solderability preservatives, OSP) ’而該打線墊i〇2及植球墊i〇3通 常係為銅，若使用有機保焊劑或化錫，經長期使用該金屬 層12易產生銅遷移（Copper migrati〇n)效應，而產生硬 脆之介金屬化合物（Intermetallic Compound，IMC)，導 致該介金屬化合物不斷增厚或向外延伸，對於長期使用則 會造成短路或是延伸之介金屬互相干擾，而發生產品可靠 度降低。 ° 110889 7 201011879 電鍍錄/金則因電錢面積大小不同，而易造成厚度 •:生不L且金厚度較厚，不利於覆晶接合，尤其是在小開 :二之電1±連接塾上更易產生掉球，另外使用化錄/金雖無 月’J返問題，但其本身錄品質問題，而易產生掉球問題，而 不利於應用於電子產品上。 _因此’鑒於上述之問題’由於電子裝置不斷朝向輕薄 私小的方向推進’使該植球墊與錫球之間的結合力降低， 而影響電性連接之可靠度，以及形成於該打線塾及植球塾 〇上之金屬層易產生銅遷移現象，實已成目前電 者亟欲解決的課題。 業 【發明内容】 鑑於前述習知技術之缺失，本發明之主要目的係在提 供一種封裝基板及其製法，能避免絕緣保護層之開孔及電 性接觸墊縮+導致結合性降，而影響電性連接之缺失。 本發明之又一目的係在提供一種封裝基板及其製 法，能避免產生銅遷移現象，以降低封裝基板長期使用可 w靠度之影響。 本發明之另一目的係在提供一種封裝基板及其製 法’以提高植球墊與錫球之間的結合能力。 為達上述之目的，本發明之封裝基板，係包括：基板 本體，至少一表面具有複數電性接觸塾，且該電性接觸墊 嵌埋於該基板本體中，並顯露於該基板本體表面；絕緣保 ”蔓層’ k覆6又於該基板本體上’並露出該些電性接觸墊； 導電凸塊，係設於該電性接觸墊上；以及化鍍金屬阻障 110889 8 201011879 層 設於該導電凸塊上，且該化鍍金屬阻障層係為鎳 / #巴/金層。 依上述之封裝基板，該基板本體係為具有核心層之美 '板本體或無核心層之基板本體。 a 土 又依上述之封裝基板，該基板本體復包括線路，且該 線路係喪埋於該基板本體中’並顯露於該基板本體表^ 該電性接觸墊表面係低於、高於或齊平於基板本體表面； 該絕緣保護層具有一開口，以露出該些電性接觸墊； ©絕緣保護層具有複數開孔，以對應露出各該電性接觸塾二 且該絕緣保護層係為聚亞醯胺樹脂（PI，p〇ly_iroide)、介 電增層膜（ABF，Ajinomoto Build_up Film)、環 二 (Epoxy)或防焊層。 曰 ,依上述之結構，該導電凸塊係為銅；復包括焊接材 料’係形成於該化鑛金屬阻障層上。 本發明復提供一種封裝基板.製法，係包括：提供一基 板本體’該基板本體之至少-表面具有複數電性接觸^ 且該電性接觸墊嵌埋於該基板本體中，並顯露於該基板本 體表面；於該基板本體上形成有絕緣保護層，並露出咳些 電性接觸墊；於該絕緣保護層及電性接觸墊上形成有”導^ 層；於該導電層上形成有阻層，且該阻層中形成有貫穿Z 開口區，以對應露出該電性接觸墊上之部份導電層；'於該 開口區中之導電層上形成有導電凸塊；移除該阻層及』 所覆蓋之導電層；以及於該導電凸塊上形成有化鍍金屬 阻障層，該化鍍金屬阻障層係為鎳/把/金層。 110889 9 201011879 本發明再提供一種封裝基板製法，係包括：提供一基 板本體，該基板本體之至少一表面具有複數電性接觸墊， ••且該電性接觸墊嵌埋於該基板本體中，並顯露於該基板本 ，體表面；於該基板本體上形成有導電層；於該導電層上 形成有阻層，且該阻層中形成有貫穿之開口區，以對^露 出該電性接觸墊上之部份導電層；於該開口區中之導電 -層上形成有導電凸塊；移除該阻層及其所覆蓋之導電 ··層；於該基板本體上形成有絕緣保護層，並露出該些電性 0接觸墊；以及於該導電凸塊上形成有化鍍金屬阻障層，且 該化鍍金屬阻障層係為鎳/鈀/金層。 日 本發明又提供一種封裝基板製法，係包括：提供一基 板本體’該基板本體之至少一表面具有複數電性接觸塾土， 且該電性接觸墊嵌埋於該基板本體中，並顯露於該基板本 f表面，於該基板本體上形成有阻層，且該阻層中形成有 貝穿之開口區，以對應露出該電性接觸藝；於該開口區中 .電性接觸墊上化鑛方式形成有導電凸塊；移除該阻 ，於該基板本體上形成有絕緣保護層，並露出該些電性 接觸墊；以及於該導電凸境上形成有化鐘金屬阻障層，且 該化鍍金屬阻障層係為鎳/鈀/金層。 ^上奴各封裝基板製法，絲板本體係為具有核心 曰之基板本體或無核心層之基板本體。 且哕：:二各封裝基板製法’該基板本體復包括線路， :係肷埋於該基板本體中’並顯露於該基板本體表 生接觸塾表面係低於、高於或齊平於基板本體表 110889 10 201011879 面.，該緣保護層形成有—開σ，以露出該些電性接觸 墊；或該絕緣保護層形成有複數開孔，以對應露出各該電 •性接觸塾，該、絕、緣保護層係、4聚亞釀胺樹脂（π :Poly-!，）、介 t 增層膜 _，Ajin_〇 ilm)、環氧樹脂（Ep0xy)或防烊層。 • ^述之製法’該導電凸塊係為鋼；復包括於該化錢金 •屬阻障層上形成有焊接材料。 价封裝基板及其製法’係於該電性接觸墊上先 ΊΓ提導電凸塊’且該導電凸塊與電性接觸塾係為相 =免::：電性接觸塾與導電凸塊之間的結合性， 致Μ性降低、，保4層之開孔及電性接觸墊逐漸縮小導 U降低’而影響電性連接之缺失，·又該 ::有係為鎳，/金層之化鍍金屬阻障層，以避免產生銅 遷移，而影響長期使用 避免產生銅 提高植球墊上之導雷& 此糟由該化鍍金屬層 【實施方式】 塊與焊接材料的結合能力。 ❹，：:係藉由特定的具體實施例說明本發明之實施方 式，熟習此技藝之人士可 之只施方 瞭解本發明之其他優點與功效。胃所揭不之内容輕易地 [第一實施例] 晴參閱第2Α至^ 4 的剖視圖。 ，糸為本發明封裝基板及其製法 如第 2A 及 2Α，ϋΐ^ί·- 本體2。之至少=:，提供-基板本體2〇,該基板 表面具有複數係為銅之電性接觸墊 110889 11 201011879 201，且該電性接觸墊2〇1嵌埋於該基板本體2〇中，並顯 露於該基板本體20表面，如第2A圖所示；或該基板本體 .20之至少一表面具有複數電性接觸墊201及線路202,其 中該線路202係嵌埋於該基板本體2〇中，並顯露於該基 板本體20表面，如第2A，圖所示；之後以第^圖所示之 結構作說明。前述之該基板本體2〇係為具有核心層之基 •板本體或無核心層之基板本體’又該電性接觸墊2〇1表面 係低於、高於（圖未示）或齊平於該基板本體2〇表面。 ©十如第2B及2B，圖所示，於該基板本體2〇上形成絕緣 呆護層21，且該絕緣保護層21形成一開口 21 〇，以露出 該些電^接觸墊2〇1，如第2B圖所示；或該絕緣保護層 $成複數開孔210’，以對應露出各該電性接觸墊2〇 ^， 第2B圖所示，之後以第圖所示之結構作說明丨其 匕X、·巴緣保護層21可為感光性或非感光性之聚亞醯胺 = (PI’ Poly_imide)、介電增層膜（abf，幻 _ d up Fi lm)、環氧樹脂（Ep0Xy)或防焊層。 如第2C圖所示，於該絕緣保護層21及電性接觸塾 阻展上9形成有導電層22;接著，於該導電層22上形成有 庫1山3，且該阻層23中形成有貫穿之開口區230,以對 备出該些電性接觸墊2〇1上之部份導電層22。 成有：ί 2D圖所示’於該開口區230中之導電層22上形 銅之導電凸塊24;其中，該導電凸塊24之寬度 於=稭由控制該阻層23之開口區咖大小，以形成大 …小於該電性接觸墊201寬度之導電凸塊M。 110889 12 201011879 如ίΓΛ所/，移除該阻層23及其所覆蓋之導電芦 22，以露出該導電凸塊24。 守电層 •如第2F圖所示，於該導電凸塊Μ上形成有係為鋅/ 鈀/金（Ni/M/Au)層之化鍍金屬阻障層25。令係為鎳/ •如第2G圖所心於該化鍍金屬轉層25上復可 有焊接材料26;其中，該焊錫材料26係為錫與銀= -·銅、鋅或絲所組群組之一者之混合金屬。 -/ [第二實施例] ❹請參閱第3A至3E圖’係為本發明之另一實 方法，與前一實施不同處在該基彳 I扳本體之電性接觸墊上先 形成有導电凸塊，再於該基板本體 露出該導電凸塊。 &本體场成絕緣保護層，並 如弟3A圖所示，首弈据也 千夕紝姐^ 盲先鍉供一係如苐2A或2A，圖所 不之、4，並以第2A圖所示之 钱 體20上形成有導電声 於該基板本 古“ 接者’於該導電層22上形成 有阻層，且該阻層23令形 + ★ ❹對廊霞山w + 甲形成有貝牙之開口區230，以 露出該％性接觸墊201上之部份導電層22。 成有ΓΓ 3B圖所示，於該開口區230中之導電層22上形 成有係為銅之導電凸塊24。 以，==戶1示’移_且層23及其所覆蓋之導電層 路出該導電凸塊24。 緣保及3D,圖所示’於該基板本體20上形成有絕 露出=絕緣保護層2】形成有—開口210,以 电塊24 ’如第3D圖所示；或該絕緣保護層 110889 13 201011879 21形成有複數開孔210’，以對應露出各該電性接觸墊 2(Π ’如第3D’圖所示；之後以第3D圖所示之結構作說 ·.明；其中’該絕緣保護層21可為感光性或非感光性材料 '之聚亞醯胺樹脂（PI， P〇1y-imide)、介電增層膜 (ABF，Ajinomoto Build-up Film)、環氧樹脂（如〇灯）或防 焊層。 • 如帛3E圖所示，於該導電凸塊24上形成有化錢金屬 / 阻障層25。 ©[第三實施例] 請參閱第4A至4E圖，係為太路阳★ p — 货'两本發明之另一實施製造 方法，與前一實施不同處在於該導 %、吻等包凸塊24係以化學沉 請參閱第4A圖，提供一係如第2A或2A，圖所示之社 構’並以f 2A ®㈣之結構作朗；於縣板本體2°〇 上形成有阻層23,且該阻層23令形成有貫穿之開口區 230 ’以對應露出該電性接觸墊2〇1。 1如f 4B圖所示，於該開口㊣23〇中之電性接觸墊2〇1 上以化學沉積方式形成有係為銅之導電凸塊24。 如第4C圖所*，移除該阻層23,以露出該導電凸塊 24 ° 如第4D及4D’圖所示，於兮其此士她 於該基板本體20上形成有絕 緣保護層21 ’且該絕緣保護層21彡 艾屑ζ 1开> 成有一開口 21 〇，以 露出該些電性接觸墊2〇1，如第41) . # a。 $弟4D圖所不；或該絕緣保 4層21形成有複數開孔21〇,，以斟庵+ M對應路出各該電性接觸 110889 14 201011879 墊201，如第4D，圖所示；之後以第4D圖所示之結構作說 明，其中，该絕緣保護層21可為感光性或非感光性材料 •之I亞醯胺樹脂（PI，p〇ly_imide)、介電增層膜（abf -Ajinomoto Build-upFilm)、環氧樹脂（EpoXy)或防焊層。 如第4E圖所示，於該導電凸塊24上形成有化鍍金屬 阻障層25。 本發明復提供一種封裝基板，係包括：基板本體2〇， 至>、表面具有複數電性接觸塾201，且該電性接觸墊 ©201嵌埋於該基板本體2〇中，並顯露於該基板本體2〇表 面；絕緣保護層21，係覆設於該基板本體2〇上，並露出 該些電性接觸墊201;導電凸塊24,係設於該電性接觸墊 201上，以及化鍍金屬阻障層25,係覆設於該導電凸塊 24上，該化鍍金屬阻障層25係為鎳/鈀/金層。 依上述之封裝基板，該基板本體2〇係為具有核心層 之基板本體或無核心層之基板本體，又該電性接觸墊2〇1 ❹表面係低於、高於（圖未示）或齊平於基板本體2〇表面。 依上述之封裝基板，該基板本體2〇復包括線路2〇2, 且該線路202係嵌埋於該基板本體2〇中，並顯露於該基 板本體20表面；該絕緣保護層21具有一開口 21〇，以露 出該些電性接觸墊201;或該絕緣保護層21具有複數開 孔210’ ’以對應露出各該電性接觸墊2〇1;其中，該絕緣 保瘦層21可為感光性或非感光性材料之聚亞醯胺樹脂 (PI, Poly-imide)、介電增層膜（ABF，Ajin〇m〇t〇Buiid_叩

Film)、環氧樹脂（Epoxy)或防焊層。 110889 15 201011879 又依上述之結構，該導電凸塊24係為銅；復包括焊 接材料26 ’係形成於該化鍍金屬阻障層25上。 ' 言青參閱第5圖，於該基板本體20之另一表面具有 :數植球墊203,且於該表面上形成有另一絕緣保護層 21’ ’該絕緣保護層21，並露出該些植球墊2〇3，且於該植 球勢203上形成有錫球27; $提供一半導體晶片w，該 .半導體晶片31具有複數電極墊311，於該電極墊3ιι ^ -·形成有凸塊312，令該凸塊312以覆晶方式對應電性連接 ©該基板本體20之焊接材料26。 本發明之封裝基板及其製法，係於該電性接觸墊上先 成該導電凸塊’且該導電凸塊與電性接觸塾係為相 。材二提馬該電性接觸墊與導電凸塊之間的結合性， 且該半導體晶片以其焊錫凸塊電性連接至該導電凸塊，俾 緣保護層之開孔及電性接觸墊逐漸縮小導致 二㈣響電性連接之缺失；又該導電凸塊、打 ❹避免產二墊上形成有係為鎳/鈀/金層之化鍍金屬層，以 且遷λ現象，俾能降低封裝基板長期使用可靠度 與焊接材料：=力鑛仙 用以:ΐ::明:士::本發明之較佳實施例而已’並非 内容係廣義地定義二打内容範圍’本發明之實質技術 成之技術實體或方、去下Λ之申請專利範圍中，任何他人完 ,，右是與下述之申請專利範圍所定義 ^相同’亦或為同一等效變更，均將被視為涵蓋於 110889 16 201011879 此申請專利範圍中。 【圖式簡單說明】 第1圖係為習知封裝基板上以打線及覆晶接薏 *體晶片之剖視示意圖； 半導 第2A至2G圖係為本發明之封裝基板及其製法的* 實施例剖視示意圖； 、寒〜 第2A’圖係為第2A圖之另一實施例剖視示意圖； ’第2B’圖係為第2B圖之另一實施例剖視示意圖； Ο 第34至3E圖係為本發明之封裝基板及其製法的第_ 實施例剖視示意圖； 〜 弟3 D圖係為第3 D圖之另一實施例剖視示意圖· 第4A至4E圖係為本發明之封裝基板及其製法的第= 實施例剖視示意圖； — 第4D圖係為第4D圖之另·一實施例剖視示意圖.、 及 第5圖係為本發明之封裝基板以覆晶方式接置半導 體晶片之剖視示意圖。 【主要元件符號說明】 10、20 基板本體 101 覆晶墊 102 打線塾 103 、 203 植球墊 10a 置晶面 10b 植球面 110889 17 201011879 110a 110b '11a ：lib 12 13、27 '141a、141b • 142a、142b 143a 143b 144a 14a 14b 15 16 17 ❿201 202 2 卜 21， 210 210’ 22 23 230 第一開孔 第二開孔 第一絕緣保護層 第二絕緣保護層 金屬層 錫球 作用面 非作用面 第一電極墊 第二電極墊 焊錫凸塊 第一半導體晶片 第二半導體晶片 結合材料 導線 封膠材料 電性接觸墊 線路 絕緣保護層 開口 開孔 導電層 阻層 開口區 18 110889 201011879 24 導電凸塊 25 化鍍金屬阻障層 26 焊接材料 31 半導體晶片 311 電極墊 312 凸塊

〇 19 110889

Claims (1)

1. 201011879 十、申請專利範圍： 1. 一種封裝基板，係包括： . 基板本體’至少一表面具有複數電性接觸墊，且 該電性接觸墊嵌埋於該基板本體中，並顯露於該基板 本體表面； 絕緣保護層，係覆設於該基板本體上，並露出該 些電性接觸墊； 導電凸塊’係設於該電性接觸墊上；以及 化鍍金屬阻障層，係覆設於該導電凸塊上，且該 化鑛金屬阻障層係為鎳/把/金層。 2·如申請專利範圍第1項之封裝基板，其中，該基板本 體係為具有核心層之基板本體或無核心層之基板本 3.

   6.

   如申請專利範㈣1項之封裝基板，其中，該基板本 體復包括線路’且該線路係嵌埋於該基板本體中，並 辩員露於該基板本體表面。 如申請專利範圍第1項之封裝基板，其中，該電性接 觸墊表面係低於、高於或齊平於該基板本體表面。 利範圍第1項之封裝基板，其中，該絕緣保 ，、有開口 ’以露出該些電性接觸墊。 ::請專利範圍第1項之封裝基板，其中，該絕緣保 4曰具有複數開孔，以對應露出各該電性接觸墊。 軌圍弟1項之封裝基板，其中’該絕緣保 4層係為聚亞㈣樹脂（PI，PQly-imide)、介電增層 110889 20 201011879 臈（ABF，Aj inomoto Bui ld-up Fi lm)、環氧樹脂（Epoxy) 或防焊層。 ；8.如申請專利範圍第1項之封裝基板，其中，該導電凸 . 塊係為銅。 10 9.如申請專利範圍第丨項之封裝基板，復包括烊接材 料’係形成於該化鍍金屬阻障層上。 一種封裝基板製法，係包括： Ο 提供一基板本體，該基板本體之至少一表面具有 複數電性接觸墊，且該電性接觸塾嵌埋於該基板本體 中，並顯露於該基板本體表面； 肢 於該基板本體上形成有絕緣保護層，並 電性接觸墊，· 备出該些 層； 層； 於該絕緣保護層及電性接㈣上形成有導電 〇 於該開口區中之導電層上形成有導電凸塊； 移除該阻層及其所覆蓋之導電層H ;u導電凸塊上形成有化鍍金屬阻障層 鍍金屬阻障層係為鎳/鈀/金層。 該化 11.如申請專利範 ㈣乾圍第10項之封裝基板製法 基板本體係為具有核心層 ❹;、，该 基板本體。 溉+肢次無核心層之 】】0889 21 201011879 12·:申：專利範圍第i。項之封裝基板製法 基板本體復包括線路， ’、 該 :_，並顯露於該基板本體=路該基板本趙 13.:广請專利範圍第10項之封裝基板製法 電性接觸墊表面係低於 _ 、 八τ 該 面。 ;问於或齊平於該基板本體表 =申請料範圍第1G項之封裝基板製法，其中，該 ::::層形成有一開口，以露出該些電性接觸墊。 如申言月專利範圍第10項之封裝基板製法，1中，， 絕緣保護層形成有複數開孔，以對應露出各該電性接 觸墊。 X电庇接 14 ❹15 16.如申凊專利範圍第1〇項之封裝基板製法其中，該 絕緣保護層係為聚亞酿胺樹脂（pi，p〇ly七响、^ 電增層膜（ABF，Ajinomoto Build 一 叩 FUin)、環氧樹 脂（Epoxy)或防焊層。 Π·如申請專利範圍第10項之封裝基板製法’其中該 導電凸塊係為銅。 18·如申請專利範圍第10項之封裝基板製法，復包括於 該化鑛金屬阻障層上形成有焊接材料。 19· 一種封裝基板製法，係包括： k供一基板本體，該基板本體之至少一表面具有 複數電性接觸墊，且該電性接觸墊嵌埋於該基板本體 中’並顯露於該基板本體表面； 於該基板本體上形成有導電層； 】10889 22 201011879 !工％風有阻層 穿之開Π卜以對岸露中二—限^形成有貫 層； 讀應路出該電性接觸墊上之部份導電 於該開口區中之導電； 电增上形成有導電凸塊 移除該阻層及其所覆蓋之導電層； 於該基板本體上形成有絕緣保護層 電性接觸墊；以及 並露出該些 且該化 於該導電凸塊上形成有化鍍金屬阻障層 ❹ 鍍金屬阻障層係為鎳/鈀/金層。 20.如申請專利範圍第19項之封袭基板製法其中該 Ϊΐί:係為具有核心層之基板本體或無核心層之 21·如申請專·圍第19項之封I基板製法，其中，該 ^板本體復包括祕’且該線路係嵌埋於該基板本體 肀，並顯露於該基板本體表面。 〇22.如巾請專利範圍第19項之封裝基板製法，其中，該 =ί·生接觸墊表面係低於、高於或齊平於基板本體表 23.如申請專利範圍第19項之封裝基板製法，其令，該 24 ^緣保護層形成有—開°，以露出該些電性接觸塾。 *乃申請專利範圍第19項之封裝基板製法，其中，該 、巴緣保5蔓層形成有複數開孔，以對應露出各該電性接 觸塾。 5·如申請專利範圍帛19項之封裝基板製法，其中，該 110889 23 201011879 絕緣保護層係為聚亞醮胺樹脂（pi，p〇iy_iinide)、介 •=層膜upFllm)、環氧樹 如（Epoxy)或防焊層。 :26·如申請專利範圍第19項之封裝基板製法，其 導電凸塊係為銅。 2?.如申請專利範圍第19項之封震基板製法，復包括於 該化鍍金屬阻障層上形成有焊接材料。 28. —種封裝基板製法，係包括： 提供一基板本體，該基板本體之至少一表面且有 複數電性接觸塾，且該電性接觸墊嵌埋於該基板本體 中，並顯露於該基板本體表面； ^ ; ~基板本體上形成有阻層，且該阻層中形成有 貝穿之開口區，以對應露出該電性接觸墊； 於該開σ區中之電性接觸墊上以化鍵方 有導電凸塊； 移除該阻層； 於該基板本體上形成有絕緣保護層，並露出該些 電性接觸塾；以及 於該導電凸塊上形成有化鍍金屬阻障層，且該化 鐘金屬阻障層係為鎳/鈀/金層。 29·如申請專利範圍第28項之封裝基板製法，其中，該 基板本體係為具有核心層之基板本體或無核心層之 基板本體。 30.如申請專利範圍第28項之封裝基板製法，其中，該 110889 24 2〇l〇iig79 基板本體復包括t

   該 表 中， 、"，且該線路係嵌埋於該基板本 〒^露於該基板本體表面。 本 . •如申晴專利範圍望9 δ S 、項之料基板製法，其中， 面。 、面係低於、高於或齊平於基板本體 利範圍第28項之封裝基板製法，其中，該 33如%成有—開口 ’以露出該些電性接觸塾。 申請專利範圍第28項之封裝基板製法，其上 觸^保遴層形成有複數開孔，以㈣露出各該電性接 34. 如申凊專利範圍第28項之封裝基板製法，其中，該 絕緣保護層係為聚亞醯胺樹脂（pi, pGly_imide)、 電'曰層膜（ABF, Ajinomoto Build_up Film)、環氧樹 脂（Epoxy)或防焊層。 35. 如申請專利範圍第28項之封裝基板製法其中該 導電凸塊係為銅。 036.如中請專利範圍第28項之封裝基板製法復包括於 該化鍍金屬阻障層上形成有焊接材料。 110889 25