TWI579992B - 半導體裝置及製造該半導體裝置之方法 - Google Patents
半導體裝置及製造該半導體裝置之方法 Download PDFInfo
- Publication number
- TWI579992B TWI579992B TW102138054A TW102138054A TWI579992B TW I579992 B TWI579992 B TW I579992B TW 102138054 A TW102138054 A TW 102138054A TW 102138054 A TW102138054 A TW 102138054A TW I579992 B TWI579992 B TW I579992B
- Authority
- TW
- Taiwan
- Prior art keywords
- connection terminal
- film
- barrier metal
- metal film
- temperature
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
- B23K35/004—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of a metal of the iron group
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
- B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
- B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
- B23K35/0244—Powders, particles or spheres; Preforms made therefrom
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/264—Bi as the principal constituent
-
- H05K3/346—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- H10W20/033—
-
- H10W70/66—
-
- H10W90/701—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H10W72/016—
-
- H10W72/01935—
-
- H10W72/07234—
-
- H10W72/07236—
-
- H10W72/07255—
-
- H10W72/251—
-
- H10W72/252—
-
- H10W72/29—
-
- H10W72/923—
-
- H10W72/952—
-
- H10W74/15—
-
- H10W90/724—
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
在此說明之實施例係有關於一種半導體裝置及製造該半導體裝置之方法。
就安裝在一佈線基板上之半導體元件而言,其連接端子之數目增加,且在各連接端子之間之間隔亦越來越窄。倒裝晶片安裝法係用以應付連接端子數目增加及窄間隔之一安裝技術。
在倒裝晶片安裝法中,使由焊料凸塊等構成之連接端子迴焊,且因此透過該等連接端子互相連接一佈線基板及一半導體元件之電極。
該等連接端子之迴焊包括加熱該半導體元件及該佈線基板。但是,在該半導體元件與該佈線基板之間之熱膨脹係數差會在該迴焊時破壞該半導體元件。
為了防止該破壞,使用具有儘可能低熔點之一材料作為由焊料凸塊構成之連接端子的一材料,且因此降低在該迴焊時之加熱溫度是有效的。
無鉛焊料被廣泛地作為該等連接端子之一材料使用,但由於其高熔點,所以不適合該低溫迴焊。例如,一以Sn-Ag-Cu為主之無鉛焊料具有一217℃之高熔點。
因此,經常使用具有一139℃之低熔點且具有一共熔點組分的以Sn-Bi為主之焊料作為該等連接端子之材料。
但是,使用該以Sn-Bi為主之焊料形成之連接端子在增加與該等電極之接合強度方面具有改善空間。
請注意與本申請案相關之技術係揭露在日本公開專利第2012-157873及2010-167472號公報中。
本發明之一目的係在一半導體裝置及製造該半導體裝置之方法中增加連接端子與電極之間之接合強度。
依據以下揭露內容之一態樣,提供一種製造一半導體裝置之方法,包括:在一佈線基板之一第一電極及一半導體元件之一第二電極之至少一電極的一表面上形成一障壁金屬膜;在該等第一與第二電極之間提供一連接端子,且該連接端子係由含錫、鉍及鋅之焊料構成;及加熱該連接端子且保持該連接端子之溫度在不比該焊料之一固相線溫度低之一固定溫度一段固定時間,藉此接合該連接端子與該障壁金屬膜。
依據揭露內容之另一態樣,提供一種半導體裝置,包括:一佈線基板,包括一第一電極;一半導體元件,
包括一第二電極;一障壁金屬膜,係設置在該第一電極及該第二電極中任一電極之一表面上;及一連接端子,係設置在該等第一與第二電極之間,與該障壁金屬膜接合,且由含錫、鉍及鋅之焊料構成,其中由該障壁金屬膜之一材料及鋅構成之一合金層係形成在該障壁金屬膜與該連接端子之間。
依據以下揭露內容,在該連接端子之材料中含有之鋅防止當該連接端子熔化時在該連接端子中之鉍之偏析。因此,可防止由於機械地易脆之鉍而減少在該連接端子與該障壁金屬膜之間的接合強度。
1‧‧‧佈線基板
2‧‧‧第一電極
3‧‧‧鎳膜
4‧‧‧金膜
5‧‧‧第一障壁金屬膜
7‧‧‧合金層
8‧‧‧連接端子
10‧‧‧半導體元件
11‧‧‧第二電極
12‧‧‧鎳膜
13‧‧‧金膜
14‧‧‧第二障壁金屬膜
15‧‧‧半導體裝置
21‧‧‧佈線基板
22‧‧‧第一電極
23‧‧‧第一障壁金屬膜
23a‧‧‧鎳膜
23b‧‧‧金膜
23c‧‧‧鈀膜
24‧‧‧連接端子
25‧‧‧半導體元件
26‧‧‧第二電極
27‧‧‧第二障壁金屬膜
30‧‧‧合金層
31‧‧‧半導體裝置
34‧‧‧墊
36‧‧‧焊料凸塊
41‧‧‧第一期間
42‧‧‧第二期間
43‧‧‧第三期間
44‧‧‧第四期間
45‧‧‧第五期間
P1-P4‧‧‧樣本
A‧‧‧曲線
B‧‧‧曲線
S1-S21‧‧‧樣本
t‧‧‧時間
T0‧‧‧溫度
Tmax‧‧‧最大溫度
Tmp‧‧‧固相線溫度
△T‧‧‧預定溫度
X‧‧‧界面
Y‧‧‧界面
圖1A與1B係在用以檢查之製造半導體裝置之過程中一半導體裝置之放大橫截面圖;圖2A與2B係在依據一實施例之製造半導體裝置之過程中一半導體裝置之放大橫截面圖;圖3係依據該實施例之半導體裝置之整體橫截面圖;圖4係藉由檢查連接端子之接合強度獲得之圖;圖5A係依據該實施例之一第一例之一第一障壁金屬膜之橫截面圖,且圖5B係依據該實施例之一第二例之一第一障壁金屬膜之橫截面圖;圖6A與6B係當該連接端子與分別依據圖5A與5B之例之第一障壁金屬膜接合時依據橫截面BF STEM(亮視野掃描穿透式電子顯微鏡)影像畫出之圖;
圖7係顯示依據該實施例之一迴焊溫度曲線的圖;圖8係用以說明在一實驗中使用之第一障壁金屬膜之一樣本之一層結構的表;圖9係用以說明在該實驗中使用之一迴焊溫度曲線的表;圖10係顯示在該實驗中使用之第一障壁金屬膜之樣本與迴焊溫度曲線之組合的表;及圖11係顯示在該實驗中作為該等連接端子之材料使用之焊料樣本之組分的表。
在說明實施例之前,將先說明本申請案之發明人所進行之一檢查。
如上所述,為了減少在一半導體元件上之破壞,使用具有儘可能低之熔點之一焊料作為連接該半導體元件與一佈線基板的連接端子之一材料是有效的。
因此,在這檢查中,一被廣泛地作為一低熔點焊料使用之Si-Bi焊料被當作該等連接端子之材料使用以檢查在電極與該等連接端子之間的接合強度。
圖1A與1B係在該檢查時製造之過程中之一半導體裝置的放大橫截面圖。
首先,如圖1A所示,製備一佈線基板1及例如一LSI(大型積體電路)之一半導體元件10。
由銅製成之一第一電極2係設置在該佈線基板1
之一表面上,且一第一障壁金屬膜5係藉由依序積層一鎳膜3及一金膜4而形成在該第一電極2上。
該鎳膜3係藉由非電解電鍍形成一大約4μm至6μm之厚度,且含有包含在一電鍍液中之少量磷。又,該金膜4係藉由非電解電鍍形成一大約0.1μm至0.3μm之厚度。
同時,在該半導體元件10之一表面上,設置一由銅製成之第二電極11。在該第二電極11上,藉由依序積層一鎳膜12及一金膜13而形成一第二障壁金屬膜14。詳而言之,該鎳膜12係藉由電解電鍍形成一大約1μm至2μm之厚度,且該金膜4係藉由電解電鍍形成一大約0.1μm至0.3μm之厚度。
一連接端子8係事先與該第二障壁金屬膜14接合。該連接端子8之一材料係該Si-Bi焊料之一例的Sn-57Bi焊料,且其固相線溫度係低至139℃。
接著,使該連接端子8與該第一障壁金屬膜5接觸,且加熱而熔化該連接端子8。在這情形下,形成為各個障壁金屬膜5與14之最上方層的該等金膜4與13使該等障壁金屬膜5與14之表面具有該Sn-57Bi焊料之良好濕潤性。
又,形成在由銅製成之第一電極2上的該第一障壁金屬膜5防止銅由該第一電極2擴散進入該連接端子8。
在保持這狀態之情形下,在該熔化連接端子8中之錫與在各障壁金屬膜5與14中之鎳反應,如圖1B所示。因此,在各障壁金屬膜5與14中形成一錫與鎳之合金層7,且該連接端子8係透過該合金層7與該等電極2與11接合。
因此,獲得具有該半導體元件10安裝在該佈線基板1上之一半導體裝置15的一基本結構。
在此,在圖1B之步驟中形成該合金層7時,在該連接端子8比鉍更具反應性之錫與該等障壁金屬膜5與14優先地反應。因此,未反應鉍可留在界面X四週且在該連接端子8與該等障壁金屬膜5與14之間,這又造成鉍之局部偏析。
鉍有助於降低該連接端子8之熔點,但是機械地硬且易脆的。當鉍如上述地在該等界面X上偏析時,在該連接端子8與該等電極2與11之間的接合強度降低且因此降低該半導體裝置15之信賴性。
以下,將說明即使在使用鉍作為該連接端子之材料時,亦可防止該半導體裝置之信賴性降低的一實施例。
(實施例)
在本實施例中,藉由如下所述地添加具有與一障壁金屬膜良好反應性之鋅至該連接端子,防止鉍在一連接端子中之偏析。
圖2A與2B係在依此本實施例之半導體裝置製造程序中之一半導體裝置的放大橫截面圖。
首先,如圖2A所示,製備一佈線基板21及例如一LSI之一半導體元件25。
由銅製成之一第一電極22係設置在該佈線基板21之一表面上,且一第一障壁金屬膜23係形成在該第一電
極22上。又,由銅製成之一第二電極26係設置在該半導體元件25之一表面上,且一第二障壁金屬膜27係形成在該第二電極26上。
請注意稍後將說明該第一障壁金屬膜23及該第二障壁金屬膜27之一較佳層結構。
事先接合具有一大約0.6mm之直徑的一焊料凸塊作為一與該第二障壁金屬膜27之連接端子24。
作為該連接端子24之材料的焊料主要是由錫與鉍構成,且含有鋅作為一加入材料。該焊料之組分沒有特別限制。本實施例使用以Sn-57Bi-xZn(0.1x1)表示且具有一錫與鉍之共熔組分的一焊料。含有鉍降低該焊料之固相線溫度至大約139℃。
接著,在該連接端子24設置在該等第一與第二障壁金屬膜23與27之間的狀態下,加熱且藉由迴焊熔化該連接端子24。稍後將說明該迴焊之較佳條件。
如上所述,作為該連接端子24之材料的焊料具有大約139℃之低固相線溫度。因此,可降低用以熔化該連接端子24之溫度,且因此減少在該迴焊時在該半導體元件25上遭受破壞。
然後,藉由保持該連接端子24之熔化狀態,形成該連接端子24之材料的合金層30及該等障壁金屬膜23與27。因此,該連接端子24係透過該等合金層30與該等電極22與26接合。
在此,在該連接端子24中,包含在其中之鋅之
反應性比剩餘錫高很多。因此,在形成該等合金層30時,鋅與該等障壁金屬膜23與27比錫優先地反應。因此,該等合金層30主要是由錫合金形成。
此外,大部份具有比鋅低之反應性之錫與鉍以一未反應狀態共存在該連接端子24中。因此,防止鉍單獨在該連接端子24與該等障壁金屬膜23與27之間的界面Y偏析。因此,可防止在該連接端子24與該等電極22與26之間之接合強度由於機械地易脆之鉍而減少。
如上所述,藉由防止在該連接端子24中之錫與該等障壁金屬膜23與27反應,添加至該連接端子24之鋅扮演讓錫與鉍可在該連接端子24中共存之角色。
但是,由於鋅比錫更容易氧化,所以加入大量鋅至該連接端子24使一氧化物層形成在該連接端子24之表面上。這會使該等電極22與26無法透過該連接端子24良好地電氣連接。為了防止在該連接端子24上形成該氧化物層,在該連接端子24中之鋅濃度最好設定於等於或小於1wt%。
另一方面,當鋅濃度太低時,該低濃度之鋅不易防止鉍在該連接端子24中偏析。因此,最好藉由設定在該連接端子24中之鋅濃度於等於或大於0.1wt%來有效地防止鉍之偏析。
此外,為了防止該連接端子24被該迴焊氧化,最好該迴焊係在一氮環境中實施且氧濃度降低至等於或小於1000ppm。
又,提供該第一障壁金屬膜23防止銅由該第一電極22擴散進入該連接端子24。這防止由於在錫與銅之間的反應而使鉍之濃度在該連接端子24中相對增加,且防止鉍在該連接端子24中偏析。因此,增加在該連接端子24與該第一電極22之間的接合強度。類似地,該第二障壁金屬膜27亦防止銅由該第二電極26擴散進入該連接端子24。
因此,完成具有半導體元件25安裝在該佈線基板21上之一半導體裝置31的一基本結構。
圖3係該半導體裝置31之整體橫截面圖。
如圖3所示,由銅構成之多數墊34係設置在該佈線基板21之一主要表面上,且該主要表面係位在與安裝該半導體元件25之側相反的側上。又,多數焊料凸塊36與該等墊34接合,作為外連接端子。如此構成之半導體裝置31亦被稱為一BGA(球格柵陣列)半導體裝置。
請注意,為了增加在該佈線基板21與該半導體元件25之間之機械連接強度,可在其間設置一底部填充樹脂。
在上述實施例中,該連接端子24係添加具有一與該等障壁金屬膜23與27之反應性比錫高之鋅,因此防止鉍在該連接端子24中偏析。因此,增加在該連接端子24與該電極22與26之間的接合強度。
本申請案之發明檢查該連接端子24之接合強度增加多少。
圖4顯示該檢查之結果。
在這檢查中,在該連接端子24如上所述地接合該等電極22與26後,加熱該連接端子24至125℃以加速鉍之偏析,且因此進行一加速測試。
在圖4中,該水平軸表示如上所述地加熱該連接端子24之時間,而垂直軸表示在該第一電極22與該連接端子24之間的接合強度。請注意該接合強度係定義為在增加在該連接端子24由該佈線基板21剝離之一方向上的力時,當該連接端子24由該第一電極22剝離時所施加之力。
對使用Sn-57Bi-1.0Zn作為該連接端子24之材料及使用Sn-57Bi-0.5Zn作為其材料之各情形檢查該接合強度。請注意使用鎳作為該第一障壁金屬膜23之材料。
此外,在該檢查中,亦檢查在圖1B所示之該連接端子8與該第一電極2之間的接合強度作為一比較例。如上所述,在該比較例中使用未添加鋅之Si-57Bi焊料作為該連接端子8之材料。
如圖4所示,在該比較例中,該接合強度在一段時間後突然下降。這考慮係因連續加熱該連接端子8且因此加速鉍在該連接端子8中偏析造成。
在本實施例中,另一方面,在Sn-57Bi-1.0Zn及Sn-57Bi-0.5Zn之情形中都抑制接合強度下降。這確認藉由添加鋅至主要由錫與鉍構成之焊料且使用該焊料作為該連接端子24之材料,真正地保持在該連接端子24與該第一電極22之間之接合強度。
接著,將說明上述第一障壁金屬膜23之較佳層
結構。
圖5A係依據一第一例之第一障壁金屬膜23在接合該連接端子24之前之一狀態中的橫截面圖。
在這例中,在該第一電極22上依序形成一鎳膜23a及一金膜23b,且使用這些金屬層作為該第一障壁金屬膜23。
在這些膜中,該鎳膜23a防止銅擴散之能力極佳。因此,該鎳膜23a防止銅由該第一電極22擴散進入該連接端子24。
作為一形成該鎳膜23a之方法,有電解電鍍及非電解電鍍。當藉由非電解電鍍形成該鎳膜23a時,該鎳膜23a含有包含在一電鍍液中之一少量磷。如上所述地含磷之鎳亦被稱為NiP。
又,該鎳膜23a之厚度沒有特別限制。當藉由非電解電鍍形成該鎳膜23a時,該鎳膜23a之厚度係,例如,大約4μm至6μm。另一方面,當藉由電解電鍍形成一NiP膜作為該鎳膜23a時,該鎳膜23a之厚度係,例如,大約1μm至2μm。
同時,在該第一障壁金屬膜23之最上層中之金膜23b扮演增加該連接端子24在該第一障壁金屬膜23上之濕潤性的角色。該金膜23b係藉由,例如,非電解電鍍形成,且厚度係大約0.3μm。
圖5B係依據一第二例之第一障壁金屬膜23在接合該連接端子24之前之一狀態中的橫截面圖。
在該第二例中,一鈀膜23c係設置在第一例中所示之鎳膜23a與金膜23b之間。
該鈀膜23c具有如在該金膜23b之情形中地增加該連接端子24之濕潤性的功能。因此,保持該連接端子24之濕潤性,同時藉由該金膜23b之厚度減少用以形成昂貴金膜23b之成本。
雖然該鈀膜23c之厚度沒有特別限制,但是在這例子中該鈀膜23c係形成一大約0.05μm之厚度。
又,在該第二例中,該金膜23b可如上所述地減少厚度。因此,在本實施例中,該金膜23b係藉由快速電鍍形成一大約0.075μm之厚度。
請注意一形成該鎳膜23a之方法係與第一例中者相同。該鎳膜23a可藉由電解電鍍形成,或一NiP膜可藉由非電解電鍍形成為該鎳膜23a。當該鎳膜23a係藉由非電解電鍍形成時,該鎳膜23之厚度係,例如,大約4μm至6μm。另一方面,當該NiP膜藉由電解電鍍形成為該鎳膜23a時,該鎳膜23a之厚度係,例如,大約1μm至2μm。
雖然該第一障壁金屬膜23之層結構係如上所述,但是該第二障壁金屬膜27亦可採用與圖5A與5B所示之層結構相同的層結構。
圖6A與6B係當該連接端子24與分別依據圖5A與5B之例之第一障壁金屬膜23接合時依據橫截面BF STEM(亮視野掃描穿透式電子顯微鏡)影像畫出之圖。請注意在圖6A與6B之各例中,一NiP膜係藉由非電解電鍍形成
為該鎳膜23a。
在第一例中,如圖6A所示,在該鎳膜23a之一表面層部份與在該連接端子24中之鋅之間的反應使一主要由NiZn構成之合金層30可形成在該第一障壁金屬膜23與該連接端子24之間的一界面。請注意形成在該第一障壁金屬膜23之最上層中之該金膜23b是薄的且因此沒有出現在該BF STEM影像中。
同時,在第二例中,如圖6B所示,形成一含有AuZn及PbZn之合金層30。該合金層30係藉由該金膜23b及該鈀膜23c之一表面層部份與包含在該連接端子24中之鋅反應而形成。
在第一與第二例中,未與該第一障壁金屬膜23反應之未反應錫、鉍及鋅共存在該合金層30上方之該連接端子24中。
接著,將說明依據本實施例之該連接端子24的較佳迴焊條件。
如上所述,在本實施例中藉由在圖2B之步驟中之迴焊熔化該連接端子24。
圖7係顯示在該迴焊時一溫度曲線之圖。該水平軸表示迴焊時間,且該垂直軸表示該連接端子24之溫度。
又,在圖7中,以實線表示之曲線A代表依據本實施例之溫度曲線,而以虛線表示之曲線B代表依據比較例之溫度曲線。
請注意,如上所述,為了防止該連接端子24在迴
焊時氧化,在這例中該迴焊係在氧濃度減少至等於或小於1000ppm之一氮環境中。
如曲線A所示,在本實施例中之溫度曲線分成第一至第五期間41至45。
在第一期間41中,開始迴焊以提高該連接端子24之溫度,且接著在該連接端子24之溫度到達其固相線溫度Tmp之前停止提高該溫度。
在下一第二期間42中,藉由保持該連接端子24在固定溫度,保持該佈線基板21及該半導體元件25之構成組分為熱。
然後,在第三期間43中,繼續提高該連接端子24之溫度以加熱該連接端子24至等於或高於該連接端子24之固相線溫度Tmp,且因此熔化該連接端子24。
在此,在本實施例中,當該連接端子24到達比其固相線溫度Tmp高一預定溫度△T之溫度時,再停止提高溫度。接著,在第四期間44中,該連接端子24保持在一固定溫度T0(=Tmp+△T)。
藉由如上所述地保持該連接端子24在不比固相線溫度Tmp低之溫度T0,確保該第一障壁金屬膜23可與該熔化之連接端子24接觸之足夠時間。因此,促進上述合金層30之形成。因此,該合金層30係形成為在該第一障壁金屬膜23之整個表面上具有一均一厚度。因此,增加在該第一障壁金屬膜23與該連接端子24之間的接合強度。
雖然上述預定溫度△T沒有特別限制,最好採用
固相焊料及液相焊料共存在該連接端子24中之溫度△T。該固相焊料及該液相焊料之共存讓該合金層30之形成可比整個連接端子24在該液相中慢地進行。因此,具有一均一厚度之合金層30更容易形成,且藉由適當形狀之合金層30達成上述接合強度之有效增加。
請注意該固相焊料及該液相焊料如上所述共存之溫度△T係,例如,0℃△T10℃。
當第四期間44之時間t為短時,該合金層30之形成變成不同。因此,最好藉由設定該時間t為等於或大於15秒形成具有一足以增加該接合強度之厚度。
然後,在第五期間45中,繼續提高該連接端子24之溫度以加熱該連接端子24至該迴焊之最大溫度Tmax(大約180℃),因此使大致全部連接端子24呈液相。因此,減少在該連接端子24中之元素之組分的變化。緣是,更有效地抑制鉍在該連接端子24中之偏析。因此,可進一步增加在該連接端子24與該等電極22與26之間的接合強度。
接著,將該連接端子24冷卻至室溫而固化。因此,該佈線基板21及該半導體元件25係透過該連接端子24機械地連接。
在本實施例中,藉由如上所述地保持該連接端子24在不比第四期間44中之固相線溫度Tmp低之溫度T0,促進該合金層30之形成以增加在該連接端子24與該第一電極22之間的接合強度。
請注意比較例之曲線B沒有該連接端子保持在該溫度T0之期間。因此,該合金層30之快速形成使該合金層30之厚度是不均一的。因此,考慮以該合金層30增加在該連接端子24與該第一電極22之間的接合強度是困難的。
接著,將說明由本申請案之發明進行之一實驗。
圖8係用以說明在該實驗中使用之第一障壁金屬膜23之樣本P1至P4之一層結構的表。
如參照圖5A與5B所述,有該第一障壁金屬膜23之第一與第二例。此外,在該等第一與第二例中,該鎳膜23a都形成在該第一障壁金屬膜23中。如上所述,有兩種方法,電解電鍍及非電解電鍍,作為形成該鎳膜23a之方法。
在這實驗中,使用電解電鍍及非電解電鍍作為形成在第一與第二例之各例中之鎳膜23a的方法,如圖8所示。因此,總共形成四樣本P1至P4。
同時,使用圖9所示之四溫度曲線,作為迴焊溫度曲線。
各溫度曲線具有與圖7所示之曲線A相同之形狀。但是,在這實驗中,採用該固相線溫度及150℃作為在該第四期間44中之固定溫度T0(請參見圖7)且亦採用15秒及30秒作為在該第四期間44中之時間t,藉此總共使用四溫度曲線1至4。
請注意,在以該“固相線溫度”設定為該溫度T0之溫度曲線1與2中,採用該連接端子24之固相線溫度Tmp(大約139℃)作為在該第四期間44中之固定溫度T0。同時
在以“150℃”設定為該溫度T0之溫度曲線3與4中,採用比該連接端子24之固相線溫度Tmp(大約139℃)高大約10℃之150℃作為在該第四期間44中之固定溫度T0。
圖8中之四樣本P1至P4及圖9中之四溫度曲線對應於該第一障壁金屬膜23與該溫度曲線之總共十六(4×4)種組合。
圖10係顯示上述十六種組合之表。
在這實驗中,就所有十六種組合,使用具有以下組分之焊料測量在該第一電極22與該連接端子24之間之接合強度。
圖11係顯示在該實驗中作為該連接端子24之材料使用之焊料樣本S1至S21之組分的表。請注意在圖11中該等焊料組分係以質量百分比表示。又,空格表示沒有對應於這些格之組分。“Bal.”表示錫濃度係剩餘部份,使得整個焊料之質量百分比變成100wt%。
所有焊料樣本S1至S21係主要由錫與鉍構成,且使用鋅作為該加入材料。
請注意,在樣本S1至S3中,只使用鋅作為該加入材料且除了鋅以外沒有使用其他加入材料。
又,在樣本S4至S6中進一步使用銀(Ag)作為該加入材料,且在樣本S7至S9中進一步使用銻(Sb)作為該加入材料。此外,在樣本S10至S12中進一步使用鈷(Co)作為該加入材料,且在樣本S13至S15中進一步使用鎳(Ni)作為該加入材料。又,在樣本S16至S18中進一步使用鋁(Al)作為
該加入材料,且在樣本S19至S21中進一步使用鍺作為該加入材料。在樣本S22至S24中進一步使用磷作為該加入材料。
由於該實驗,在含有鋅作為該加入材料之焊料樣本S1至S24中,即使在圖10中之所有十六種組合之該第一電極22與該連接端子24接合且在125℃加熱500小時後,在該第一電極22與該連接端子24之間之接合強度亦等於或大於20N。
上述結果顯示鋅對於增加接合強度是有效的且即使當除了鋅以外添加銀、銻、鈷、鎳、鋁、磷及鍺之任一者至該焊料時,該接合強度亦增加。
亦確認的是,特別在如圖8中樣本P3與P4之情形一般地在該第一障壁金屬膜23中包括該鈀膜23c時,該接合強度係比其他樣本P1與P2高1.2倍或1.2倍以上。
另一方面,在如圖4所示地沒有添加鋅作為該連接端子24之情形下使用該Si-57Bi焊料的比較例中,當在與該實驗之條件相同之條件下設定加熱時間為500小時時,該接合強度減少至本實施例中之接合強度的大約一半。
這確認與圖8中之第一障壁金屬膜23之四層結構、圖9中之四溫度曲線及圖10中之所有二十一種組合的比較例比較,在該第一電極22與該連接端子24之間之接合強度增加。
此外,本申請案之發明人進行以下測試以評估依據本實施例之半導體裝置31(請參見圖3)之信賴性。
該測試係該半導體裝置31之冷卻及加熱在-25℃
與125℃之間重覆500次循環之溫度循環測試。在該溫度循環測試後,依據本實施例之半導體裝置31具有在該等電極22與26之間之電阻的良好上升速度,即等於或小於10%。此外,即使當該半導體裝置31留在溫度121℃且濕度85%之熱與濕條件中1000小時時,該電阻之上升速度係如在該溫度循環測試之情形中一般地保持低至等於或小於10%。
另一方面,在沒有添加鋅作為該連接端子24之情形下使用該Si-57Bi焊料的比較例中,在相同溫度循環測試後,該電阻之上升速度超過10%。此外,當依據比較例之半導體裝置留在溫度121℃且濕度85%之熱與濕條件中1000小時時,該電阻之上升速度超過10%。
這結果確認本實施例對於增加該半導體裝置之信賴性亦是有效的。
雖然以上詳細地說明本實施例,但是該實施例不限於以上者。
例如,雖然銀、銻、鈷、鎳、鋁、鍺及磷之任一者單獨添加至該焊料作為圖11中之連接端子24之材料,其任一組合亦可添加至該焊料。在這情形下,亦如上述情形地增加在該連接端子24與電極22與26之各蝕刻之間的接合強度。
此外,雖然該佈線基板21與該半導體元件25係透過依據圖3之實施例之該連接端子24連接,但是,任一主動元件或被動元件可透過該連接端子24與該佈線基板21連接。又,該佈線基板21之使用亦沒有特別限制。該佈線
基板21可用於例如一伺服器及一個人電腦之任一電子裝置。
21‧‧‧佈線基板
23‧‧‧第一障壁金屬膜
24‧‧‧連接端子
25‧‧‧半導體元件
27‧‧‧第二障壁金屬膜
31‧‧‧半導體裝置
34‧‧‧墊
36‧‧‧焊料凸塊
Claims (10)
- 一種製造半導體裝置之方法,包含:在一佈線基板之第一電極及一半導體元件之第二電極之至少一電極的表面上形成一障壁金屬膜,其中該障壁金屬膜至少包含金膜及鎳膜,且該金膜是設置在該障壁金屬膜的表面;在該等第一與第二電極之間提供一連接端子,且該連接端子係由含錫、鉍及鋅之焊料所構成,其中該焊料中鋅的濃度係大於0.1wt%且不大於1wt%;及藉由加熱該連接端子且保持該連接端子之溫度在不低於該焊料之固相線溫度的一固定溫度下一段時間,以接合該連接端子與該障壁金屬膜,其中該固定溫度係固相焊料與液相焊料共存在該連接端子中的溫度。
- 如請求項1之製造半導體裝置之方法,其中該障壁金屬膜係藉由依序積層該鎳膜、鈀膜及金膜而獲得之積層膜。
- 如請求項1之製造半導體裝置之方法,其中該固定溫度係不高於藉由將固相線溫度加10℃所獲得之溫度。
- 如請求項1或2之製造半導體裝置之方法,其中該段時間係等於或大於15秒。
- 如請求項1或2之製造半導體裝置之方法,其中,在加熱該連接端子時,在經過一段時間後提高該連接端子之溫 度至高於該固定溫度之溫度。
- 如請求項1或2之製造半導體裝置之方法,其中該焊料之主要組分係錫及鉍。
- 如請求項1之製造半導體裝置之方法,其中該連接端子的加熱是在氧濃度減少至1000ppm以下的氮氣氣體環境中實施。
- 一種半導體裝置,包含:一佈線基板,包括第一電極;一半導體元件,包括第二電極;一障壁金屬膜,係設置在該第一電極與該第二電極中之任一電極之表面上;及一連接端子,係設置在該等第一與第二電極之間,並與該障壁金屬膜接合,且由含錫、鉍及鋅之焊料構成,其中由該障壁金屬膜之材料及鋅所構成之合金層係形成在該障壁金屬膜與該連接端子之間,且該焊料中之鋅的濃度係大於0.1wt%且不大於1wt%,其中,該障壁金屬膜至少包含金膜及鎳膜,且該金膜是設置在該障壁金屬膜的表面。
- 如請求項8之半導體裝置,其中該障壁金屬膜係藉由依序積層該鎳膜、鈀膜及金膜所獲得之積層膜。
- 如請求項8至9中任一項之半導體裝置,其中該焊料之主要組分係錫及鉍。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013013433A JP6028593B2 (ja) | 2013-01-28 | 2013-01-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201431027A TW201431027A (zh) | 2014-08-01 |
| TWI579992B true TWI579992B (zh) | 2017-04-21 |
Family
ID=51222041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102138054A TWI579992B (zh) | 2013-01-28 | 2013-10-22 | 半導體裝置及製造該半導體裝置之方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9305875B2 (zh) |
| JP (1) | JP6028593B2 (zh) |
| CN (1) | CN103972115B (zh) |
| TW (1) | TWI579992B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014115798A1 (ja) * | 2013-01-28 | 2014-07-31 | 株式会社村田製作所 | はんだバンプの形成方法およびはんだバンプ |
| JP2014151364A (ja) * | 2013-02-13 | 2014-08-25 | Toyota Industries Corp | はんだ及びダイボンド構造 |
| JP6676308B2 (ja) * | 2015-08-07 | 2020-04-08 | ローム株式会社 | 半導体装置 |
| US20170066088A1 (en) * | 2015-09-04 | 2017-03-09 | Intel Corporation | Ball grid array (bga) apparatus and methods |
| JP6885701B2 (ja) * | 2016-10-17 | 2021-06-16 | ローム株式会社 | 半導体装置 |
| JP6217836B1 (ja) * | 2016-12-07 | 2017-10-25 | 千住金属工業株式会社 | 核材料および半導体パッケージおよびバンプ電極の形成方法 |
| DE112021001878T5 (de) * | 2020-03-26 | 2023-01-12 | Rohm Co., Ltd. | Halbleiterbauteil |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195885A (ja) * | 1998-12-24 | 2000-07-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2001308144A (ja) * | 2000-04-25 | 2001-11-02 | Tamura Seisakusho Co Ltd | フリップチップ実装方法 |
| TW200409575A (en) * | 2002-11-28 | 2004-06-01 | Phoenix Prec Technology Corp | Fine pad pitch organic circuit board with plating solder and method for fabricating the same |
| TW200512910A (en) * | 2003-09-29 | 2005-04-01 | Phoenix Prec Technology Corp | Integrated circuit package substrate with presolder structure and method for fabricating the same |
| TW200512911A (en) * | 2003-09-29 | 2005-04-01 | Phoenix Prec Technology Corp | Semiconductor package substrate for forming presolder material thereon and method for fabricating the same |
| JP2008135435A (ja) * | 2006-11-27 | 2008-06-12 | Toyota Motor Corp | 接合体製造方法 |
| TW201011879A (en) * | 2008-09-05 | 2010-03-16 | Phoenix Prec Technology Corp | Package substrate and fabrication method thereof |
| TW201231206A (en) * | 2011-01-31 | 2012-08-01 | Fujitsu Ltd | Solder, soldering method, and semiconductor device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184475B1 (en) * | 1994-09-29 | 2001-02-06 | Fujitsu Limited | Lead-free solder composition with Bi, In and Sn |
| JPH0985484A (ja) * | 1995-09-20 | 1997-03-31 | Hitachi Ltd | 鉛フリーはんだとそれを用いた実装方法及び実装品 |
| US6649127B2 (en) * | 1996-12-17 | 2003-11-18 | Sony Chemicals Corp | Lead-free solder material having good wettability |
| JP3475147B2 (ja) * | 2000-04-17 | 2003-12-08 | 株式会社タムラ製作所 | はんだ接続部 |
| JP3556922B2 (ja) * | 2001-05-07 | 2004-08-25 | 富士通株式会社 | バンプ形成方法 |
| US20040084206A1 (en) * | 2002-11-06 | 2004-05-06 | I-Chung Tung | Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method |
| JP4766831B2 (ja) | 2002-11-26 | 2011-09-07 | 株式会社村田製作所 | 電子部品の製造方法 |
| US7367489B2 (en) * | 2003-07-01 | 2008-05-06 | Chippac, Inc. | Method and apparatus for flip chip attachment by post collapse re-melt and re-solidification of bumps |
| US7112524B2 (en) | 2003-09-29 | 2006-09-26 | Phoenix Precision Technology Corporation | Substrate for pre-soldering material and fabrication method thereof |
| JP2006073574A (ja) * | 2004-08-31 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 配線基板とこれを用いた電子部品 |
| JP2006100739A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 接合体、半導体装置、接合方法及び半導体装置の製造方法 |
| JP5169871B2 (ja) | 2009-01-26 | 2013-03-27 | 富士通株式会社 | はんだ、はんだ付け方法及び半導体装置 |
-
2013
- 2013-01-28 JP JP2013013433A patent/JP6028593B2/ja active Active
- 2013-10-22 TW TW102138054A patent/TWI579992B/zh active
- 2013-10-25 US US14/063,866 patent/US9305875B2/en active Active
- 2013-11-21 CN CN201310594257.XA patent/CN103972115B/zh active Active
-
2016
- 2016-02-23 US US15/050,558 patent/US9620470B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195885A (ja) * | 1998-12-24 | 2000-07-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2001308144A (ja) * | 2000-04-25 | 2001-11-02 | Tamura Seisakusho Co Ltd | フリップチップ実装方法 |
| TW200409575A (en) * | 2002-11-28 | 2004-06-01 | Phoenix Prec Technology Corp | Fine pad pitch organic circuit board with plating solder and method for fabricating the same |
| TW200512910A (en) * | 2003-09-29 | 2005-04-01 | Phoenix Prec Technology Corp | Integrated circuit package substrate with presolder structure and method for fabricating the same |
| TW200512911A (en) * | 2003-09-29 | 2005-04-01 | Phoenix Prec Technology Corp | Semiconductor package substrate for forming presolder material thereon and method for fabricating the same |
| JP2008135435A (ja) * | 2006-11-27 | 2008-06-12 | Toyota Motor Corp | 接合体製造方法 |
| TW201011879A (en) * | 2008-09-05 | 2010-03-16 | Phoenix Prec Technology Corp | Package substrate and fabrication method thereof |
| TW201231206A (en) * | 2011-01-31 | 2012-08-01 | Fujitsu Ltd | Solder, soldering method, and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US9620470B2 (en) | 2017-04-11 |
| JP6028593B2 (ja) | 2016-11-16 |
| US20140210086A1 (en) | 2014-07-31 |
| CN103972115A (zh) | 2014-08-06 |
| US9305875B2 (en) | 2016-04-05 |
| JP2014146658A (ja) | 2014-08-14 |
| US20160172322A1 (en) | 2016-06-16 |
| CN103972115B (zh) | 2017-03-01 |
| TW201431027A (zh) | 2014-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI579992B (zh) | 半導體裝置及製造該半導體裝置之方法 | |
| KR101317019B1 (ko) | 전자 디바이스 및 납땜 방법 | |
| EP1987540B1 (en) | Method for fabricating a package-on-package stacked semiconductor device using sn-ag-pt solder bodies | |
| US8673762B2 (en) | Solder, soldering method, and semiconductor device | |
| JP3796181B2 (ja) | 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 | |
| WO2013132942A1 (ja) | 接合方法、接合構造体およびその製造方法 | |
| KR102240214B1 (ko) | 무연 땜납 합금 | |
| US20150258636A1 (en) | Solder alloy for low-temperature processing | |
| JP5376356B2 (ja) | 電子素子の実装方法および該実装方法によって実装された電子部品 | |
| JP6784053B2 (ja) | 電子装置の製造方法 | |
| JP6287310B2 (ja) | 電子部品、電子部品の製造方法及び電子装置の製造方法 | |
| JP2011216813A (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
| JP5231727B2 (ja) | 接合方法 | |
| JP2017107955A (ja) | 電子装置及び電子装置の製造方法 | |
| TWI795778B (zh) | 無鉛焊料合金、焊料球、焊膏及半導體裝置 | |
| JP4888096B2 (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
| JP4175857B2 (ja) | はんだ被覆ボールの製造方法 | |
| KR20220091404A (ko) | 무연 솔더 합금, 그를 포함하는 솔더 페이스트, 및 그를 포함하는 반도체 부품 | |
| JP2011014757A (ja) | 積層型半導体装置 | |
| JP4573167B2 (ja) | ロウ材シート | |
| JP4745878B2 (ja) | はんだ皮膜及びそれを用いたはんだ付方法 | |
| JP5744080B2 (ja) | 接合体および半導体装置 | |
| JP6197325B2 (ja) | 電子装置の製造方法 | |
| JP2017216308A (ja) | はんだ接合体、はんだ接合体の製造方法 | |
| JP2012019244A (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 |