[go: up one dir, main page]

TW201002167A - Printed circuit board and fabrication method thereof - Google Patents

Printed circuit board and fabrication method thereof Download PDF

Info

Publication number
TW201002167A
TW201002167A TW97122637A TW97122637A TW201002167A TW 201002167 A TW201002167 A TW 201002167A TW 97122637 A TW97122637 A TW 97122637A TW 97122637 A TW97122637 A TW 97122637A TW 201002167 A TW201002167 A TW 201002167A
Authority
TW
Taiwan
Prior art keywords
layer
circuit
conductive
core
dielectric layer
Prior art date
Application number
TW97122637A
Other languages
English (en)
Other versions
TWI401006B (zh
Inventor
Shih-Ping Hsu
Original Assignee
Phoenix Prec Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Prec Technology Corp filed Critical Phoenix Prec Technology Corp
Priority to TW97122637A priority Critical patent/TWI401006B/zh
Publication of TW201002167A publication Critical patent/TW201002167A/zh
Application granted granted Critical
Publication of TWI401006B publication Critical patent/TWI401006B/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

201002167 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種電路板及其製法,尤指一種電路 板之層間線路層的電性連接結構及其製法。 【先前技術】 隨著電子產業的蓬勃發展,電子產品亦逐漸邁入多功 能、高性能㈣發方向。足半導體封裝件高積集度 (Integration)以及微型化(Miniaturizati〇n)的封裝 而求承載半‘體晶片之封裝基板,逐漸由雙層板演變成 多層板(Miilti-layer Board),俾於有限的空間下,藉 由層間連接技術(interlayer c〇nnecti〇n)以擴大封裝 基板上可利用的線路面積,以因應高電子密度之積體電路 (I、ntegratedCircuit)的使用需求;為此,遂發展出一 種增層技術(build-up),亦即在一核心電路板(c〇re Circuit board)表面利用線路增層技術交互堆疊多層介 電層及線路層,並於該介電層中開設導電盲孔 (conductive via)以供上、下層線路之間電性連接。 •為因應微處理器、晶片組、緣圖晶片與特殊應用積體 电路(ASIC)等高效能晶片之運算需要,佈有線路之半導體 基板亦需提昇其傳遞晶片訊號、改善頻寬、控制阻抗 專功月b’以因應高i/G數封裝件的發U為符合半導體 封裝件輕薄短小 '多功妒古、击 > ·" 回速度、南線路密度及高頻化 方向,封裝基板已朝向細線路及小孔徑發展,·現有 + ¥體封裝基板製程從傳統⑽微米之線路尺寸,已縮減 110823 5 201002167 至現在的30微米以下,其中,包括導線寬度(Une 及線路間距(space)等持續朝向更小的線路精度進行研 發0 、凊芩閱第1人至圖所示’係顯示習知封裝基板之製 法’如第1A圖所示,提供一核心板1〇,該核心板1〇具 有兩相對之表面10a,於該表面1〇a上形成有核心線路層 101 ’並於該核心板丨0中形成有導電通孔丨〇2,以電性連 接該核心板10表面10a之核心線路層101;如第α 不於該核心板10之表面1〇a及其上之核心線路層⑻ 2 土有第-介電層12a,且該第一介電層12a中形 …電層開孔120a,以顯露部份之核心線路層101;如 弟1C圖所示,於該第一介電層i2a上及其介 形成有導電層13,且於該導電層13上 2 “’並使該阻層14中形成有開口區 導電層!3之部份表面,且部份 == 電層開孔12〇a;如第— 〇對應各該介 1/1Λ ^ 弟1D圖所不,於該阻層14之開口區 140中的導電層13上電鍍形成有第一 £ 弟"電層12a之介電層開孔施中形成有第 孔15la,以電性連接至該核心線路層⑻;如第 ^ 不,移除該阻層14及其所 ^山圖 一線路層^如第心^ ¥電層13’以露出該第 第一介電層12&上开4右 於該第一線路層❿及 包括有 护/成有增層結構丨6,該增層結構16係 二介電層i2b、形成於該第二介電層上: 弟-線路層15b、以及複數形成於該第三介電層之中並電 Π0823 201002167 ‘性連接該第二線路層之第二導電盲孔151b,其中部份之 •第二導電盲孔151b電性連接該第一線路層心:如第π 圖所示,於該增層結構16最外層之第二線路層i5b形 •有複數電性接觸塾164,且於該增層結構16之最外声 =成有防焊们7,並於該防焊層17中形成有複數個二焊 曰開孔1 70以對應露出各該電性接觸墊丨64。 又該雷射鑽孔形成之介電層開孔120a係為外大内 之錐形孔,且於該錐形孔之底部因雷射形成有膠渣,使 該介電層開孔12〇a之孔壁、介電層開孔12〇&中之 路層m等表面與導電層13之間的結合性不佳,必:$ ^去膠渣(De槪ar)之製程,然後再 j 渣製程未必能將膠渣完全去除,且當錐形孔之孔4 軸查對後續再形成線路之結合性的影響越大二= :電:開孔12〇a顯露該核心線路層1〇1之底部的口徑較 ::面積,使得該第-導電盲孔仙與核心 之間的結合性降低,進而影響電性連接的可靠^層1〇1 且各該雷射鑽孔之精度及開孔的孔徑有里限益 法持續縮小,因而影響高 、、,、 線路製程能力之提升。 便用而求,有礙於細 因此,如何提高形成於該介電層開孔中之導 電性連接之線路之間的結合強度、及縮小介電二二 孔徑以提高佈線密产 丨晃層開孔之 【發㈣W 料在其技術瓶頸而有待克服。 110823 7 201002167 鑑於以上所述習知技術之缺
山/ 之X目的係提供—種電路板及:M:製法,处L .南形成於該介電層開孔中之導電柱與其電I速處提 之間的結合強度。 /、/、' 妾之線路 發明之再-目的係提供—種電路板及其製法, J、Μ電層開孔之孔徑以提高佈線密度。 、 :達上述及其他目的’本發明揭露一種電路板 括.核心板,其具有相對之二表 路層.筮一入中a 衣®7於。亥表面具有核心線 設於211 係設於該核心板上;第一線路層,係 ;“ 電層上,且於該第一介電層中設有導電盲 孔以電性連接該ϋ路層;第二介電層,係設於該 二電層及第一線路層上;複數第一導電柱,係設於該第 二電層中’並電性連接該第—線路層,且該第—導電柱 之端,與第一介電層之表面齊平,·以及第二線路層,係設 ;/第"电層上,並具有複數電性連接墊以對應電性連 接至各該第一導電柱上。 -依上述之電路板,該核心板中具有導電通孔以電性連 接該核〜板之兩表面上的核心線路層;該電性連接墊係 大於、等於或小於該第一導電柱。 依上述之結構,復包括增層結構,係設於該第二介電 層及第二線路層上,該增層結構係包括有至少一第三介電 層、δ又於該第三介電層上之第三線路層、以及複數設於該 第二介電層之中並電性連接該第二及第三線路層之第二 8 110823 201002167 導電柱,該第二線路層復包括有複數電性連接墊,且該電 性連接墊係形成於該第二導電柱上,又該電性連接墊=大 於、等於或小於該第二導電柱。 依上所述,復包括複數電性接觸墊,係設於該增層結 構最外層之第三線路層,於該增層結構之最外層上設有防 焊層’並於該防焊I中設有複數個防焊層職, 出各該電性接觸墊。 〜 本發明復-種電路板,係包括:核心板,係具有相對 之二表面,於該表面具有核心線路層;第一介電層,係設 於該核心板上;第-線路層,係設於該第一介電層中並: 該第-介電層齊平,且該第一線路層具有複數第一導電 孔,以電性連接至該核心線路層;複數第一導電柱,係設 於該第一線路層上;以及增層結構,係設於該第一介; 層、第-線路層、及第-導電柱上,該增層結構並具有第 -線路層,且該第二線路層具有複數電 k:. 設於各該第一導電柱上。 按登以對應 依上述之電路板,該核心板中設有導電通孔 表面上的核心線路層;該第-介電層= 數弟-開孔及第一開槽’且該第一開孔露出部份之核 :各該第一線路層係設於該第一開槽中,並具有設 '各該第—開孔中之第一導電孔 路層’域電料接㈣切 依上述之結構,該增層結構係包括有至少—且 開槽之第二介/、有弟一 弟"電層、没於該第二介電層之第二開槽中之第 110823 9 201002167 二線路層、以及複數設於該第二介電 .m⑨中並電性連接該第 -搞層之第—導電柱,又該第二線路層之表面盘第 :層之表面齊平,該第二線路層復包括有複數電性軸 墊,且該些電性連接墊係對應設於各該第二 該電性連接塾係大於'等於或小於該第二導電柱。’且 外心所Ϊ二包括電性接觸墊,係設於該增層結構最 曰之第一線路4 ’於該增層結構之最外層上 層,並設有複數防焊層開孔, θ叹 ,^ τ題、路出各該電性接觸墊。 本毛明復提供-種電路板之製 心板,係具有相對之二表面,於_面係;;括4供一核 該核心板上形成有第一介電層;於該第 上形成有第一線路層,並 電0 孔,以電性連接# 介電層中形成有導電盲 錢形成有料層;”份之第-料層上電 -導電Γ上二=’於該第一介電層、第-線路層及第 π电狂上形成有第二介 ^ 層,以露出該第—道带L 曰 示口 Ρ份之第二介電 ΏΑ 電柱之端面,·於該第二介電層及導電 柱之碥面上形成有第丨^及導電 有第三阻層,且於兮s於該第二導電層上形成 以露出部份之第二:―阻層中形成有複數第三開口區, -導電柱之端面上的第:::之第三開口區對應該第 成有具有複數電性連接塾H層線路於声該第三開口區中形 墊對應電性遠M s A <弟一線路層,使該些電性連接 錢*主各該第—墓Φ · 層及其所覆蓋之第二導電層。I以及移除該第三阻 依上述電路板之製法,該核心板中形成有導電通孔以 110823 10 201002167 電性連接該核心板之兩表 •又依上述之製法,該第一=:線路層。 法’係包括:於該第一介電層中;及弟-導電桂之製 份之核心線路層上形層、盲孔之孔壁'及部 為成有弟-阻層,且該第— 弟-電層 露出部份之第-導電層,且部份c 一開口區以 -線路層,並於該盲孔中形成有導電盲:,=成有第 核心線路層;於該第一阻声 J'連接該 阻層,且該第二阻層Μ成曰有/二—線口路層上形成有第二 第一線路層;於該第二門口F由讦區,以露出部份之 柱;以及移除該第二阻形成有第-導電 電層。 "p 且層及其所覆蓋之第一導 後包括於該第二介電層及第二線路層上 ^構,該增層結構係包括有至少一第三介電層增層 弟二介電層上之室二綠放思 θ /成於s亥 μ “層、以及複數形成於該第三介雷 曰一並電性連接該第二及第三線路層之第二導 該第三線路層復包括有複數電性 ,又 成於各該第二導電柱上,且該=== 於、等於或小於該第二導電柱。 ’、大 復包括於該增層結構最外層之第三線路層步 數電性接觸墊,於該增層結構之最外層上形成有防^硬 亚於该防桿層中形成有複數個防焊層開孔’以對應露出曰各 110823 11 201002167 該電性接觸墊。 本發明復提供1電路板之製法 :板,係具有相對之二表面,於該表面上且有 =供一核 層;於該核心板上形成有 入 ,、有核心線路 •中开{忐古榮 w電層;於該第—介畲思 ::成有弟-線路層’且該第_線路層與 芦:層 士平,並於該第-介電層中形成有第電曰表面 接至該核心線路層;於邙 電孔,以電性連 二:電柱;以及於該第一介電層、第 =有 導電柱上形成有增層結構,該择 及弟一 路層,且該第-線路芦且古θ、、Ό 並形成有第二線 4-線路層具有複數電 於各該第-導電柱上。 侵! w對應形成 依上述電路板之製法,該核心板中 電性連接該核心板之兩表面上的核心線路成層有導電通孔以 依上述之製法,該增層結構係包括有至少一且 開槽之第二介電層、形成於該第二介 一 路層、以及複數設於該第二介電層中並電性連接該 :-線路層之第二導電柱,又該第二線路層之表面盘第二 二電層之表面齊平’該第二線路層復包括有複數電性連接 墊,且該些電性連接墊係對應形成於各該第二導電柱上, 且該电性連接墊係大於、等於或小於該第二導電柱。 復包括於該增層結構最外層之第:線路層形成有複 、電性接觸墊,於該增層結構之最外層上形成有防谭層, 並於該防焊層中形成有複數個防焊層開孔以對應露出各 該電性接觸墊。 110823 12 201002167 成本發明之電路板及其製法,能形成導電柱作為層 路層之電性連接,而突 / s '、、 大砜_知猎由雷射於介電層進行開 可靠度 免產生膠渣的問題’以提高佈線密度及 【實施方式】 式,孰特定的具體實施例說明本發明之實施方 …技技人士可由本說明書所揭示之内容輕易地 瞭解本發明之其他優點及功效。 [第一實施例] 請參閱第2Α至2Μ圖,係顯示本發明 第-實施例之剖面示意圖。 ^月之電路板之製法 如弟2Α圖所示,首弁接很 ,. 之亥心板20 ’其具有相對 & ’於該表& 2〇a具有核心線路層2(Π,且节 核心板20中具有導雷诵?丨9η9 、,& 藏 之兩矣而1电性連接該核心板20 之兩表面20a上的核心線路層2〇1。 如第㈣所示’於該核心板2〇上形成有第一介電居 a且遠第一介電層21a中形成有複數盲孔 、: 出部份之核心線路層2 〇 1。 a以路 如第2C圖所示,於該第—介電 孔壁、及部份之核心線路層2〇1上 目孔210&之 ^之後,於該第一導電層22a上形成=弟-導電層 且該第-阻層23a中形成有第—開 阻層23a’ 之第-導電層22a,且部份之第= \23〇a以露出部份 孔2l〇a及其孔端周圍之第_導電層仏區230a對應該盲 110823 13 201002167 .緣路:=圖所示:於該第—開口區⑽中形成有第-線路層24a,亚於該盲孔2iGa中形成有導電盲孔 以電性連接至該核心線路層。 a, , %第2E圖所示,於該第-阻層23a上形成有第_r 層^’且該第二阻層挪中以曝光顯影方式快 複數第:開口區通’以露出部份之第一線路層%。有 如弟2F圖所示,藉由該第—導電層仏及第 二:=電流傳導路徑,以於該第二開口區_中: 23^-^23a 及第一導電柱25a。 #、線路層24a 如第2H圖所示,於該第一介電層2i MAI 成有第二介電層21b。 電声21b ,ν 1Φ^以係如刷磨方式移除部份之第一介 罨暦21b,以露出該第一 乐一)丨 如第2J圖所-導電柱25a之端面251a。 ❿之端面251a€^21b及第—導電柱 二導電層22b上形成有弟一導^層22b;接著,於該第 ., 巧第二阻層23c’且於兮筮- 230c,^;,;;;^ 層22b,且部份之第二 纷® °丨伤之第二導電 之端面251a上的第::口區23〇C對應該第-導電柱25a 弟一導電層22b。 如第2K圖所示,於 、〜第二開口區230c中形成具有複 110823 14 201002167 2電性連接墊242b之第二線路層24b,且該電性連接整 .242b位於該第一導電柱25a上,該電性連接墊地並大 •於、等於或小於該第一導電柱25a。 ' 如第2L圖所示,移除該第三阻層23c及其所覆蓋之 .第二導電層22b,以露出該第二線路層24b。 孤 ' 如第2M圖所示,於該第二介電層21b及第二線路層 24^上形成有增層結構26,該增層結構26係包括有至少 -第三介電層21c、形成於該第三介電層上之第三線路二 …24c以及複數形成於該第三介電層之中並電性連接該第 二線路層之第二導電柱25b,其中部份之第二導電柱25b 電性連接該第二線路層24b,該第三線路層仏復包 數電性連㈣242c,且該電性連純处係形成於該第 二導電柱25b上,該電性連接墊242c係大於、等於或小 於該第二導電柱25b,又於該增層結構26最外層之第三 線路層24c形成有複數電性接觸塾m,且於該^層^ ν. 26之最外層上形成有防焊層27,並於該防焊層^中开;成 ^复數個防焊層開孔27G以對應露出各該電性接 Z64 〇 本發明復提供-種電路板,係包括:核心板2〇,係 具有相對之二表面20a,於該表面2〇a具有核心線路層 201,第-介電層21a,係設於該核心板2()上;第—線路 層24a’係設於該第一介電層21a上,且於該第一介電層 21a中設有導電盲孔241a,以電性連接該核心線路^ 201,弟一介電層21b,係設於該第—介電層…及第一 ]10823 15 201002167 線路層24a上;複數第一導餘❿,係設於該第二 層21b中,並電性連接該第一線路層 、心之端面251a與第二介電層21b之表面電 線路層24b,係設於該第二介電層21b上,並具 性連接塾242b’以對應電性連接至各該第一導電柱❿ 上。 依上述之電路板,該核心板2〇中具有導電通孔2〇2 Γ〇Γ=該Γ板20之兩表面2 一 201’復包括增層結構26,係設於該第二介電層2ib 二線路層24b上’該增層結構26係包括有至少人 =广形成於該第三介電層上之第三線路層2二 介電層之中並電性連接該第三線路 其中部份之第二導電柱25b電性連 連接 1 =路層24b’該第三線路層24c復包括複數電性 242c,且該電性連接塾⑽係形成於 = 連接塾2版係大於、等於或小於= ^开成有Γ於該增層結構26最外層之第三線路層 =成有稷數電性接㈣264,且於該增層結構%之最 :=1Γ,27’!於該防焊層27中形成有複數 Γ ^ 270以對應露出各該電性接觸墊264。 !_第—貫施例j 閱第3Α至3Ρ圖’係顯示本發明之電路板之製法 乐一霄施例之剖面示意圖。 如第3Α圖所示’提供一係如第2α圖所示之結構。 Π0823 16 201002167 如第3β圖所示,於該核心板20上形成有第—介電層 21a,且於該第一介電層21a中形成有複數第一開孔 及第一開槽212a,且該第一開孔211a露出部份之核心線 路層 201。 乂。、” 如第3C圖所示,於該第一介電層21a、第—開孔Mi 及第一開槽212a之孔壁、及部份之核心線路層2〇1上形 成有第一導電層22a。 乂 如第3D圖所示 金屬層24卜且於該第-開槽212a中形成有第一線❹ 24a,並於該第一開孔211a中形成有第一導電孔Mu。曰 如第3E及3E,圖所示,薄化該第一金屬層24丨,以 為第-薄化金屬層241,,如第3£圖所示;或完全 形成該第-線路層24a及第一導電孔2仙之第 241及為該第一金屬層所覆蓋之第-導電層22a,以心 該第一線路層24a及第一導雷a 9yMu 出 a 01 ^ 乐V電孔241b,再於該第一介 層21a、第一線路層24a及第一 ^ 、、· 入禾 v電孔241b上形成有另 一導電層22a,,如第3E,圖所干· > & ^ 有另 結構作說明。 所示之 如弟圖所示 ^ 得化金屬層24Γ上形忐士 弟一阻層23a,且於該第—阻 成有 _ ΟΟΛ 阻層23a中形成有複數第一 ρ气 口區230a,以對應露出部份 開 ,^ qr ^ ^ _ 1仞之弟一缚化金屬層241,。 如弟3G圖所不,於辞耸 %逆弟一開口 金屬層241,上電鍍形成有 2施中之第—薄化 如第3H圖所示,移除 往25a °〆弟一阻層23a及其所覆蓋之 110823 17 201002167 第-薄化金屬層241,及第_導電層22a,以露出該第一線 路層24a’並於該第一線路| 24&上形成該第一導電柱 25a’且使該第-線路層24a與第—介電層…之表 平。 如第31圖所示’於該第一介電層…、第一線路層 2如、及第-導妹25a上形成有第二介電層心,且於 該第-;I電層21b中形成有複數第二開槽2Ub,且該第 二開槽2Ub露出該些第一導電柱25a之端面251&。 如第3J圖所示’於該第二介電層別、第二開槽 之孔壁、及第一導電柱25a之端面251a上形成有第二導 電層22b。 如第3K圖所示,於該第二導電層奶上形成有第二 金屬層242’且於該第二開槽mb中形成具有複數電性 連接墊242b之第二線路層24b,且該電性連接墊2伽位 於該第-導電柱25a上,該電性連接墊242b並大於、等 於或小於該第一導電柱25a。 卜—及3L’圖所示,薄化該第二金屬層242,以成 為第二薄化金屬層242,,如第3L圖所示;或移除未形成 該第二線路層24 b及電性連接塾之第二金屬層如 及第二導電層22b 再於該第二介電層⑽、該第二線 路層24b及電性連接墊_上形成有另一導電層挪,, 如第3匕圖所不’之後以第礼圖所示之結構作說明。 〃如第3M圖所不,於該第二薄化金屬|⑽,上形成有 第-阻層23b’且於該第二阻層伽中形成有複數第二開 110823 18 201002167 口區230b,以露出部份夕哲 _ ®丨伤之第二薄化金屬層242 中形成有 如弟3 N圖所示,;^守货 第 丁於該弟二開口區230b 導電柱25b。 如第30圖所*,移除該第二阻層聊及 第二薄化金屬層242,及第二導電層⑽,以露出該J盍: 路層24b及第二導電柱25b。 乐—綠 如第3P圖所示,重覆前述之第31至3〇圖 以形成增層結構26,該增層結構26係包括有至少一: 第f開槽㈣之第二介電層21b、形成於該第二介電層 之弟二開槽211b中之第-綠曰 弟—線路層24b、以及複數形成於 該弟一;I電層中並電性連接該第二線路層2牝之第二導 電柱25b,又該第二線路層24b之表面與第二介電層一2ib 之表面齊平;於該增層結構26最外層之第二線路層S 2仆 形成有複數電性接觸塾264,且於該增層結構26之最外 層上形成有防焊層27,並於該防焊層27中形成有複數個 防焊層開孔270以對應露出各該電性接觸墊264。 本發明復提供一種電路板,係包括:核心板2〇,係 具有相對之二表面20a,於該表s 2〇a #有核心線路層 201’第一介電層21a,係設於該核心板2〇上,並設有複 =第—開孔211a及第一開槽212a,且該第—開孔2Ua 露出部份之核心線路層201;第一線路層24a,係設於該 第開槽212a中,並具有複數第一導電孔241b,且對應 設於各該第一開孔211a中,以電性連接至該核心線路層 2〇1,又該第一線路層24a之表面與第一介電層21a之表 110823 19 201002167 面齊平,複數第一導電柱25a,係設於該第一線路層24a 上’以及增層結構2 6,係設於該第一介電層21 a、第一 線路層24a、及第一導電柱25a上,該增層結構26並具 有第二線路層24b,且該第二線路層24b具有複數電性連 接墊242b,以對應設於各該第一導電柱25&上。 依上述之電路板,該核心板2〇中設有導電通孔202 以電性連接該核心板20之兩表面20a上的核心線路層 20卜 依上述之結構’該電性連接墊242b係大於、等於或 小於該第一導電柱25a。 又依上所述,該增層結構26係包括有至少一具有第 二開槽211b之第二介電層21b、設於該第二介電層2化 之第一開槽211b中之第二線路層24b、以及複數設於該 $二介電層21b中並電性連接該第二線路層2扑之第二導 電柱25b,又該第二線路層2扑之表面與第二介電層 之表面齊平;該第二線路層24b復包括有複數電性連接 =242b’且該些電性連接墊2421)係對應設於各該第二導 電柱25b上;又該電性連接塾襲係大於、等於或小於 該第二導電柱25b;復於該增層結構26最外層之第二線 路層2U電性接觸塾264,於該增層結構^之最 有防焊層27 '該防焊層27並設有複數防焊層 開孔270,以對應露出各該電性接觸墊264。 路父板及其製法’能形成導電柱作為層間線 電連接’而可突破習知藉由雷射於介電層進行開 110823 20 201002167 .孔之孔㈣似避免產生膠㈣_,以提高佈線密度及 可靠度。 • 上述實施例係用以例示性說明本發明之原理及其功 效’而非用於限制本發明。任何熟習此項技藝之人士均可 在不違背本發明之精神及範訂,對上述實施例進行修 改。因此本發明之權利保護範圍,應如後述之申請專利範 圍所列。 【圖式簡單説明】 第1A至1G圖係為習知電路板及其製法之剖視示意 圖; 第2A至2M圖係為本發明電路板及其製法第一實施例 剖視圖; 第3A至3P圖係為本發明電路板及其製法第二實施例 剖視圖; 【主要元件符號說明】 10、20 核心板 10a ' 20a 表面 101 、 201 核心線路層 102 、 202 導電通孔 12a、21a 第一介電層 12b 、 21b 弟—介電層 120a 介電層開孔 f3E’圖係為第3E圖之另一實施例剖視圖;以及 第3L圖係為第3L圖之另一實施例剖視圖。 21 110823 201002167 13 * 14 '140 15a 、 24a ' 151a 15b > 24b 151b 16、26 164 、 264 17、27 170 、 270 210a 211a 212a 211b 21c
K 22a 22b 22c 22a,,22b, 23a 230a 23b 230b 導電層 阻層 開口區 第一線路層 第一導電盲孔 第二線路層 第二導電盲孔 增層結構 電性接觸墊 防焊層 防焊層開孔 盲孔 第一開孔 第一開槽 第二開槽 第三介電層 第一導電層 第二導電層 第三導電層 另一導電層 第一阻層 第一開口區 第二阻層 第二開口區 201002167 23c 230c '241 241’ "242 241a 241b 242’ 242b ' 242c 24c 25a 251a 25b 第三阻層 第三開口區 第一金屬層 第一薄化金屬層 第二金屬層 導電盲孔 第一導電孔 第二薄化金屬層 電性連接墊 第三線路層 第一導電柱 端面 第二導電柱 23 110823

Claims (1)

  1. 201002167 十、申請專利範圍: 1 · 一種電路板,係包括: 於該表面具有核 核心板,其具有相對之二表面 心線路層; w電層’係設於該核 第一線路層,係設於該第一介電岸 介電層中設有導雷畜^丨 且於該第 層 丁叹,V電盲孔,以電性連 ; 钱孩核心線路 f 上; 第二介電層,係設於該[介電層及第_線路層 導電柱,係設於該第二介 性連接該第一線路層,且該第一導 I中亚電 介電層之表面齊平H ^之端面與第二 2. 第二線路層’係設於該第二介電層上,並且 數電性連接塾以對應電性連接至各該第—導電^上 專利範圍第1項之電路板,其中,該核心板中 :“電通孔以電性連接該核心板之兩表面上的核 心線路層。 3.如申請專利範圍第i項之電路板,其中,該電性連接 墊係大於、等於或小於該第一導電柱。 .如申明專利範圍第1項之電路板,復包括增層結構, 係设於該第二介電層及第二線路層上。 5.如申請專利範圍帛4項之電路板,其中,該增層結構 係包括有至少一第三介電層、設於該第三介電層上之 110823 24 201002167 第三線路層、以及複數設於該第三介電層之中並電性 連接δ亥第二及第二線路層之第二導電柱。 如申請專利第5項之電路板,其中,該第三線路 層復包括有錢電性麵墊,且該電輯婦係形成 於該第二導電柱上。 7·如申請專利範圍第6項之電路板,其中,㈣性連接 墊係大於、等於或小於該第二導電柱。 8. 如申請專利範圍第4項之電路板,復包括複數電性接 觸墊,係設於該增層結構最外層之第三線路層。 9. 如申請專利範圍第8項之電路板,復包括防谭層,係 設於該增層結構之最外層上,並於該防谭層中設 數個防焊層開孔,以對應露出各該電性接觸塾。 10· —種電路板,係包括: 於該表面具有核 核心板,係具有相對之二表面 心線路層; 第一介電層,係設於該核心板上; 介電層中並與該第— 有複數第一導電孔, 第一線路層,係設於該第一 介電層齊平,且該第一線路層具 以電性連接至該核心線路層; 複數第—導電柱,係設於該第-線路層上;以及 / 曾層結構’餘於該第—介電層、第-線路層、 及第4電枝上,該增層結構並具有第二線路層,且 該第二線路層具有複數電性連純,以對應設於各該 第一導電柱上。 110823 25 201002167 11. ,其中,該核心板 '^板之兩表面上的 如申請專利範圍第10項之電路板 中設有導電通孔以電性連接該核, 核心線路層。 12. ^ί專利範圍第1Q項之電路板,$中,該第一介 電層没有複數第一開孔及第一開样, 屮邱彳八夕, ^ 糟且該第一開孔露 出邛知之核心線路層,該第—線 梓巾,廿目女* 吩嘈係叹於該第一開 槽中並具有&於各該第—開孔巾之第—導電孔 電性連接至該核心線路層。 13. 如申請專利範圍第項電 ^ ^ 板,其中,該電性連 接墊係大於、等於或小於該第一導電柱。 14. 如申請專利範圍第1G項之電路板,纟中,該增層結 構係包括有至少-具有第二開槽之第二介電層、設於 該第二介電層之第二開槽中之第二線路層、以及複數 設於該第二介電|中並電性連接該第二線路層之第 二導電柱,又該第二線路層之表面與第二介電層之表 面齊平。 15.如申請專利範圍第14項之電路板’其中,該第二線 路層復包括有複數電性連接墊,且該些電性連接墊係 對應設於各該第二導電柱上。 16. 如申請專利範圍第15項之電路板,其中,該電性連 接塾係大於、等於或小於該第二導電柱。 17. 如申請專利範圍第1〇項之電路板,復包括電性接觸 墊’係δ又於該增層結構最外層之第二線路層。 18. 如申請專利範圍第17項之電路板,復包括防焊層, 110823 26 201002167 開 f該增層結構之最外層上,並設 孔,以對應露出各該電性接觸墊。數防知層 19. -種電路板之製法,係包括: :上具=:::;,係具有相對之二表面,於該表面 ’ 於該核心板上形成有第一介電層; 一介電層上形成有 一介電層中形成有導 m並於該第 層; 盲孔,以電性連接該核心線路 於部份之筮 i 柱; 帛一線路層1電鍍形成有第-導電 於該第一介雷恳 成有第二介電層,· 移除部份之 端面; • 層、苐一線路層及第—導電柱上形 二介電層,以露出該第—導電柱之 於該第二介番庶 之端面上形成有第二 導電層; 丨電層及導電柱 於該第二導領》s 阻層中形成有複數形成有第三阻層’且於該第 第三開口 且部份之第二„ 區,以露出部份之第二導 上的第二導電層; 區對應該第-導電柱之端面 於該第三開 之第二錄區中形成有具有複 電層, … 數電性連接墊 該第-導電I二〜電性連接墊對應電性連接至各 路層’使該4L 以及 110823 27 201002167 移除該第三阻層及其所覆蓋之第二首。 :20·如申請專利範圍· 19項之電路板之^電層。 核心板中形成有導電通孔以電性連接誃,其中,該 表面上的核心線路層。 ^核心板之兩 21.如申請專利範圍第19項之電路板之 第一線路層及第一導電柱之製法,係包括其中,該 於該第-介電層中形成有複數盲孔,以 之核心線路層; 乂路出部份 於該第—介電層、盲孔之孔壁、及部 路層上形成有第一導電層; π之核心線 於該第-導電層上形成有第一阻層 層中形成有第一開且該弟一阻 邮” 路出部份之第—導雷屏 電層; ,、札知周園之第一導 ;該第一開口區中形成 一 孔中形成有導雷亡$ 、 層’並於該盲 於嗲 电性連接該核心線路層; 層,且兮楚 尺格層上形成有第二阳 尽且该弟二阻層中形成有第 随 之第一線路層; 从路出部份 及於該第二開口區中電錢形成有第一導電柱; 電層移除該弟二阻層、第-阻層及其所覆蓋之第〜 導 22·如申請專利範圍第】9項之電路板 之製法,復包括 於 110823 28 201002167 .該第f介電層及第二線路層上形成有增層結構。 .利範圍第22項之電路板之二,其中,該 介電声上之望-Π 電層、形成於該第三 >之層、以及複數形成於該第三介電 ‘:之中並電性連接該第二及第三線路層之第二導: 24· ϋ:利範圍第23項之電路板之製法,其中,該 第一線路層復包括有複數電性 〇χ 卜料係對應形成於各該第二導電柱上該些電性連 25. 如申請專㈣㈣24項之電路 =接塾係大於、等於或小於該第柱中’該 26. 如申請專利範圍第22項之電路板之譽法以 ::層結構最外層之第三線路層形成有複數 a 項之電路板之製法,復包括於 觸塾。數個料層開孔,以對應露出各該電性接 28'種電路板之製法,係包括: :供-核心板,係具有相對之二表面, 上具有核心線路層; 、"X表面 於該核心板上形成有第一介電層; 線路一介謝形成有第-線路層,且該第一 線路層與弟-介電層表面齊平,並於該第一介電層第中 110823 29 201002167 201002167 29 30. 31. 32. 33. 形成有第一導電孔’以電性連接至該核心線路層; 於部份之第一線路層上電鍍形 柱;以及 又啕弟一導電 於該第一介電層、第一線路層、及第一 形成有增層結構’該增層結構中並形成;電:上 層,且該第二線路層具有複數電性連 _路 成於各該第一導電柱上。 M對應形 .如申請專利範圍第28項之電路板之製法, ▲ :心板中形成有導電通孔以電性連接該核心、之: 表面上的核心線路層。 ^兩 如申請專職圍第28項之電路板之製法, :層結構係包括有至少一具有第二開槽之第二介; :、形成於該第二介電層之第二開槽中之第二 層、以及複數設於該第二介電層中並電性連接該第二 :路層之第二導電柱,又該第二線路層之表面與第; 介電層之表面齊平。 如申請專利範圍第30項之電路板,其中,該第 路層復包括有複數電性連接墊,且該些電性連接塾係 對應形成於各該第二導電柱上。 ’、 如申請專利範圍第31項之電路板,其中,該電性連 接墊係大於、等於或小於該第二導電柱。 如申請專利範圍第28項之電路板之製法,復包括於 該增層結構最外層之第二線路層形成有複 觸墊。 节丨土丧 110823 30 201002167 34.如申請專利範圍第33項之電路板之製法,復包括於 該增層結構之最外層上形成有防焊層’並於該防焊声 =成有複數個防焊層開孔以對應露出各該電性接
    110823 31
TW97122637A 2008-06-18 2008-06-18 電路板及其製法 TWI401006B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97122637A TWI401006B (zh) 2008-06-18 2008-06-18 電路板及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97122637A TWI401006B (zh) 2008-06-18 2008-06-18 電路板及其製法

Publications (2)

Publication Number Publication Date
TW201002167A true TW201002167A (en) 2010-01-01
TWI401006B TWI401006B (zh) 2013-07-01

Family

ID=44825096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97122637A TWI401006B (zh) 2008-06-18 2008-06-18 電路板及其製法

Country Status (1)

Country Link
TW (1) TWI401006B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550745B (zh) * 2015-07-29 2016-09-21 恆勁科技股份有限公司 封裝基板及其製作方法
CN118888529A (zh) * 2024-03-21 2024-11-01 芯爱科技(南京)有限公司 半导体封装件及其制法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314878A (ja) * 1993-04-30 1994-11-08 Toppan Printing Co Ltd プリント配線板の製造方法
JP3629375B2 (ja) * 1998-11-27 2005-03-16 新光電気工業株式会社 多層回路基板の製造方法
JP2002324974A (ja) * 2001-04-24 2002-11-08 Sony Corp 多層プリント配線基板及び多層プリント配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550745B (zh) * 2015-07-29 2016-09-21 恆勁科技股份有限公司 封裝基板及其製作方法
CN118888529A (zh) * 2024-03-21 2024-11-01 芯爱科技(南京)有限公司 半导体封装件及其制法

Also Published As

Publication number Publication date
TWI401006B (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
JP5714026B2 (ja) 半田拡散保護を伴う半導体チップデバイス
JP6013336B2 (ja) 冗長シリコン貫通ビアを伴う半導体チップ
JP5331958B2 (ja) 配線基板及び半導体パッケージ
TWI351903B (en) A circuit board structure with concave conductive
US7605460B1 (en) Method and apparatus for a power distribution system
CN105023906B (zh) 具电性连接结构的基板及其制法
TW201637138A (zh) 半導體元件的堆疊結構
TW201011872A (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
TWI365024B (en) Printed circuit board and fabrication method thereof
CN105448755A (zh) 一种铜柱凸点的封装方法及封装结构
TW201528469A (zh) 多晶片疊合封裝結構及其製作方法
TW200910561A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
JP2011129729A (ja) 配線基板及び半導体装置
CN101651122B (zh) 立体导通结构及其制造方法
TW201002166A (en) Printed circuit board and fabrication method thereof
TW201002167A (en) Printed circuit board and fabrication method thereof
JP2010206021A (ja) 電子部品実装構造体、およびその製造方法
CN104064545A (zh) 半导体封装结构
CN103887187B (zh) 半导体封装结构的形成方法
CN103681586A (zh) 无核心封装基板及其制法
JP2011228484A (ja) 半導体装置及びその製造方法
JP5171726B2 (ja) 半導体装置
TW200939442A (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
CN118488651A (zh) 玻璃核心基板及其制造方法
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein