TW201528469A - 多晶片疊合封裝結構及其製作方法 - Google Patents

Abstract

本發明公開了一種多晶片疊合封裝結構及其製作方法，所述封裝結構包括晶片承載體和多層晶片，每一層晶片至少包括一塊晶片；除最上層以外的其他層中的一層或多層晶片上設有導電孔，上下相鄰兩層晶片的下層晶片背面覆設有圖案化導電層，上下相鄰兩層晶片之間設有導電凸塊，下層晶片的導電孔經圖案化導電層並通過導電凸塊與上層晶片實現電連接。由於採用本發明，通過導電孔經圖案化導電層重新佈線，並經導電凸塊實現多層晶片疊合後的電連接，不僅節省了晶片空間，無需引線就可實現不同層晶片的電氣連接，提高了電氣連接的彈性。

Description

多晶片疊合封裝結構及其製作方法

本發明關於電子封裝領域，具體關於一種多晶片疊合封裝結構及其製作方法。

隨著電子裝置集成化程度不斷加深，且電子產品趨於小型化發展，這也就意味著，一定的封裝空間內要容納更多的裝置。這不僅要求單個產品的小型化，也對電子裝置的封裝技術提出了更高的要求。尤其是對於晶片的封裝來說，若將多塊晶片放置於同一水準高度進行封裝，則佔用面積大，導致晶片在一些小型化產品中難以應用。

於是，人們開始採用晶片疊裝技術來解決上述問題，即將多塊晶片在空間上進行疊合放置，並通過引線與基板進行電氣連接。該現有技術雖能部分解決多晶片佔用面積大的問題，但封裝在一起的多晶片之間往往需要相互連接和互相配合，而現有技術的封裝後的多晶片之間沒有電氣連接，需要通過外部電路的連接才能實現各個晶片之間的連接。故而，現有技術的多晶片疊合封裝結構還存在難以實現多層晶片之間電連接的問題。

本發明要解決的技術問題是，提供了一種便於多層晶片之間電連接的多晶片疊合封裝結構及其製作方法。

本發明的技術解決方案是，提供一種以下結構的多晶片疊合封裝結構，包括晶片承載體和多層晶片，每一層晶片至少包括一塊晶片；除最上層以外的其他層中的一層或多層晶片上設有導電孔，上下相鄰兩層晶片的下層晶片背面覆設有圖案化導電層，上下相鄰兩層晶片之間設有導電凸塊，下層晶片的導電孔經圖案化導電層並通過導電凸塊可與上層晶片相導通。

較佳為，所述的晶片承載體為引線框架。

較佳為，所述的圖案化導電層為金屬導電層。

較佳為，所述的多層晶片至少包括第一層晶片和第二層晶片，所述第一層晶片和第二層晶片均至少包括一塊晶片。

較佳為，所述的第一層晶片包括兩塊或兩塊以上晶片，第二層晶片包括一塊晶片。

較佳為，所述的第二層晶片包括兩塊或兩塊以上晶片，第一層晶片包括一塊晶片。

較佳為，在下層晶片背面與圖案化導電層之間設有絕緣層。

本發明的另一技術解決方案是，提供一種以下結構的多晶片疊合封裝結構的製作方法，所述的製作方法基於多 層晶片，包括以下步驟：所述的多層晶片至少包括兩層晶片，將最下層晶片的有源面通過導電凸塊電連接在晶片承載體上；在其中上下相鄰的兩層晶片的下層晶片上製作導電孔，並在上層晶片的背面對導電孔重新佈線從而圖案化導電層，所述的重新佈線是指在上層晶片背面先沉澱一層導電層，然後蝕刻導電層，從而形成圖案化導電層；將上層晶片的有源面通過導電凸塊連接到所述下層晶片的圖案化導電層上，從而實現上層晶片與下層晶片的電連接；或實現將上層晶片上的電極引出。較佳為，所述的晶片承載體為引線框架。

在製作導電孔之前，在下層晶片背面覆設一層絕緣層。

採用本發明的結構和方法，與現有技術相比，具有以下優點：由於多層晶片疊合封裝，並在晶片上設有導電孔，通過導電孔和導電凸塊實現多層晶片疊合後的電氣連接，不僅節省了晶片空間，同時無需引線就可實現不同層晶片的電連接，下層晶片的導電孔經圖案化導電層重新佈線與上層晶片電連接，提高了電連接的靈活性，擴大了本發明的適用範圍。

1‧‧‧第一層晶片

2‧‧‧第二層晶片

3‧‧‧晶片承載體

4‧‧‧導電孔

5‧‧‧圖案化導電層

6‧‧‧導電凸塊

7‧‧‧絕緣層

8‧‧‧第三層晶片

圖1為本發明多晶片疊合封裝結構的結構示意圖(實施例1)； 圖2為本發明多晶片疊合封裝結構的結構示意圖(實施例2)；圖3為本發明多晶片疊合封裝結構的結構示意圖(實施例3)；圖4為本發明多晶片疊合封裝結構的結構示意圖(實施例4)。

下面將結合附圖以及實施例來進一步詳細說明本發明。

本發明的多晶片疊合封裝結構，包括晶片承載體和多層晶片，每一層晶片至少包括一塊晶片；除最上層以外的其他層中的一層或多層晶片上設有導電孔，上下相鄰兩層晶片的下層晶片背面覆設有圖案化導電層，上下相鄰兩層晶片之間設有導電凸塊，下層晶片的導電孔經圖案化導電層並通過導電凸塊可與上層晶片相導通；所述的晶片背面是指相對有源面來說的，本實施例中，有源面位於晶片的下表面，背面則指的是晶片的上表面。

實施例1：

如圖1所示，採用兩層晶片結構，第一層晶片1和第二層晶片2均包括一塊晶片，第一層晶片1位於第二層晶片2的下方，第一層晶片1通過焊塊6焊接於晶片承載體3(引線框架)上，在第一層晶片1上設置導電孔4，在 第一層晶片1上表面依次覆設絕緣層7和圖案化導電層5，經圖案化導電層5重新佈線後，相應導電孔4與第二層晶片2電氣連接。

實施例2：

如圖2所示，實施例2與1的不同在於第一層晶片1包括兩塊晶片，兩塊晶片中均設有導電孔4，在兩塊晶片的上表面上依次覆設絕緣層7和圖案化導電層5，即對兩塊晶片的導電孔4進行重新佈線後與第二層晶片2電氣連接。當然，本實施例還存在一些變形，例如，第一層晶片包括兩塊以上晶片；第一層晶片中的兩塊或兩塊以上晶片中的其中一塊或多塊與第二層晶片電氣連接。

實施例3：

如圖3所示，實施例3與實施例1的區別在於第二層晶片2包括兩塊晶片。在第一層晶片1上設置導電孔，並在第一層晶片1的上表面上依次覆設絕緣層7和圖案化導電層5，重新佈線後，第一層晶片1的一塊晶片上的導電孔4與第二層晶片2的兩塊晶片電氣連接。本實施例也同樣存在變形，例如，第二層晶片包括兩塊以上晶片；第一層晶片的導電孔僅與第二層晶片的其中一塊晶片電氣連接。

實施例4：

各個實施例在結構上並非完全獨立的，可以相互組合和變形。如圖4所示，實施例4主要是綜合實施例1-3的結構，形成三層晶片結構，第一層晶片1和第二層晶片2均包括兩塊晶片，第三層晶片8包括一塊晶片。第一層晶片1的兩塊晶片上設有導電孔4並經導電孔與第二層晶片2的兩塊晶片電氣連接，第二層晶片2的兩塊晶片內也設有導電孔，並經導電孔與第三層晶片8電氣連接。

對於實施例4的變形，包括但不限於以下幾種，例如，只有第一層晶片與第二層晶片存在電氣連接，第二層晶片與第三層晶片無電氣連接；或只有第二層晶片與第三層晶片存在電氣連接，第一層晶片與第二層晶片無電氣連接。再如，第一層晶片的全部或部分導電孔通過第二層晶片上的導電孔而直接與第三層晶片電氣連接，這一變形主要是針對技術特徵“上下相鄰兩層晶片之間通過焊塊焊接固定並可通過導電孔經焊塊實現電氣連接”的進一步解釋說明，此時的第二層晶片和第三層晶片可以視為符合該技術特徵的上下相鄰兩層。

本發明的多晶片疊合封裝結構的製作方法，所述的製作方法基於三層晶片(以三層為例)，包括以下步驟：將最下層晶片的有源面焊接於晶片承載體上，所述的晶片承載體包括但不限於引線框架；在第一層晶片和第二層晶片上均製作有導電孔，在設置導電孔之前先鋪設一層絕緣層，導電孔穿過絕緣層，然後在絕緣層上覆設圖案化導電層，第一層晶片上的導電 孔經圖案化導電層重新佈線後與第二層晶片電氣連接；第二層晶片上的導電孔經圖案化導電層重新佈線後與第三層晶片電氣連接；或者第一層晶片的導電孔不與第二層晶片存在直接的電氣連接，而經過第二層晶片的導電孔與第三層晶片電氣連接，此時第二層晶片就起到了導電“媒介”的作用，將起到了將晶片上的電極引出的功能。

所述絕緣層為PI絕緣層，所述導電孔穿透絕緣層；所述圖案化導電層採用RDL技術，可重新安排壓焊點到晶片上合理位置，圖案化導電層的製作一般是先在晶片背面或絕緣層上設置導電層，再通過蝕刻的方式刻出相應電路，從而實現重新佈線。對於導電孔的製作，可以採用化學腐蝕來實現，導電孔可以是通孔，也可以是盲孔，例如，要實現上下層晶片電連接時，並不一定要打通下層晶片，只需要下層晶片上的導電孔能與下層晶片內的裝置連接即可，再通過導電凸塊與上層晶片電連接。

以上所述的實施方式，並不構成對該技術方案保護範圍的限定。任何在上述實施方式的精神和原則之內所作的修改、等同替換和改進等，均應包含在該技術方案的保護範圍之內。

1‧‧‧第一層晶片

2‧‧‧第二層晶片

3‧‧‧晶片承載體

4‧‧‧導電孔

5‧‧‧圖案化導電層

6‧‧‧導電凸塊

7‧‧‧絕緣層

Claims (10)

1. 一種多晶片疊合封裝結構，包括晶片承載體和多層晶片，每一層晶片至少包括一塊晶片；其特徵在於：除最上層以外的其他層中的一層或多層晶片上設有導電孔，上下相鄰兩層晶片的下層晶片背面覆設有圖案化導電層，上下相鄰兩層晶片之間設有導電凸塊，下層晶片的導電孔經圖案化導電層並通過導電凸塊可與上層晶片相導通。
2. 根據申請專利範圍第1項所述的多晶片疊合封裝結構，其中，該晶片承載體為引線框架。
3. 根據申請專利範圍第1項所述的多晶片疊合封裝結構，其中，該圖案化導電層為金屬導電層。
4. 根據申請專利範圍第1或2項所述的多晶片疊合封裝結構，其中，該多層晶片至少包括第一層晶片和第二層晶片，該第一層晶片和第二層晶片均至少包括一塊晶片。
5. 根據申請專利範圍第4項所述的多晶片疊合封裝結構，其中，該第一層晶片包括兩塊或兩塊以上晶片，第二層晶片包括一塊晶片。
6. 根據申請專利範圍第4項所述的多晶片疊合封裝結構，其中，該第二層晶片包括兩塊或兩塊以上晶片，第一層晶片包括一塊晶片。
7. 根據申請專利範圍第1或2項所述的多晶片疊合封裝結構，其中，在下層晶片背面與圖案化導電層之間設有絕緣層。
8. 一種多晶片疊合封裝結構的製作方法，該製作方法基於多層晶片，其特徵在於：包括以下步驟：該多層晶片至少包括兩層晶片，將最下層晶片的有源面通過導電凸塊電連接在晶片承載體上；在其中上下相鄰的兩層晶片的下層晶片上製作導電孔，並在上層晶片的背面對導電孔重新佈線從而圖案化導電層，該重新佈線是指在上層晶片背面先沉澱一層導電層，然後蝕刻導電層，從而形成圖案化導電層；將上層晶片的有源面通過導電凸塊連接到該下層晶片的圖案化導電層上，從而實現上層晶片與下層晶片的電連接；或者，實現將上層晶片上的電極引出。
9. 根據申請專利範圍第8項所述的多晶片疊合封裝結構的製作方法，其中，該晶片承載體為引線框架。
10. 根據申請專利範圍第8項所述的多晶片疊合封裝結構的製作方法，其中，在製作導電孔之前，在下層晶片背面覆設一層絕緣層。