TW200935517A - Method of manufacturing semiconductor device - Google Patents

Description

200935517 六、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置之製造方法。 【先前技術】 作爲被搭載於攜帶型電子機器等所代表之小型電子機 器上的半導體裝置，已知一種具有與半導體基板大致相同 大小（平面尺寸及容積（dimension))之 CSP(chip size package) 構造。在CSP中，以晶圓狀態完成封裝並藉由切割而分割 成各個半導體裝置者，亦被稱爲WLP(Wafer Level Package)。 習知之此種半導體裝置具有：在設於半導體基板上之 絕緣膜上面設置配線，而於配線之連接墊部上面設置柱狀 電極，並於包含配線之絕緣膜的上面設置封裝膜，以使該 封裝膜的上面與柱狀電極的上面成爲同一面，並於柱狀電 極上面設置焊球者（例如，參照日本專利公開 2004-34946 1 號公報）。 然而，上述此種之半導體裝置具有：在半導體基板與 絕緣膜之間設置由層間絕緣膜及配線的積層構造所構成之 層間絕緣膜配線積層構造部者。在此情況，當層間絕緣膜 配線積層構造部之配線間的間隔隨著微細化而減小時，該 配線間之容量會增大，會造成傳遞於該配線之信號延遲亦 增大。 爲了改善此點，作爲層間絕緣膜之材料，一種介電常 數比作爲層間絕緣膜之材料而普遍被採用之氧化矽的介電 常數4.2〜4.0更低之被稱爲low-k材料等的低介電常數材 -4- 200935517 料，正受到矚目。作爲low-k材料，可列舉在氧化矽（SiCh) 摻碳（C)之SiOC或再含Η的SiOCH等。另外，爲了更進一 步減低介電常數，亦針對含有空氣之多孔性（porous)型的低 介電常數膜進行了檢討。 但是，在具有由作爲層間絕緣膜之低介電常數膜及配 線的積層構造所構成之低介電常數膜配線積層構造部的半 導體裝置之製造方法中，在晶圓狀態之半導體基板上積層 地形成低介電常數膜及配線，並於其上面形成絕緣膜、上 〇 層配線、柱狀電極、封裝膜及焊球，然後，藉由切割而分 割成各個半導體裝置。 然而，當以切刀（dicing blade)切°斷低介電常數膜時， 因低介電常數膜較爲脆弱，所以，會於低介電常數膜之切 斷面產生多個切口、破損。在此，還進行了以下之檢討： 在較早之階段藉由雷射光束之照射將形成於晶圓狀態之半 導體基板上的低介電常數膜中與切割道相對應的部分、和 〇 由形成於其上面之氮化矽等的無機材料所構成之鈍化 (passivation)膜一倂除去。 【發明內容】 (發明所欲解決之課題） 然而，在較早之階段藉由雷射光束之照射將形成於晶 圓狀態之半導體基板上的低介電常數膜中與切割道相對應 的部分 '和形成於其上面之鈍化膜一倂除去的半導體裝置 的製造方法中，藉由雷射光束之照射而形成的除去面之低 200935517 介電常數膜與鈍化膜之間的密接強度低’而有從該除去面 產生缺落物的情況。此種缺落物會在以後之步驟中造成某 種程度的障礙。 在此，本發明之目的在於提供一種半導體裝置的製造 方法，其能夠難以從低介電常數膜之因雷射光束之照射而 形成的除去面產生缺落物。 (解決課題之手段） 此半導體裝置的製造方法，其包含有： Ο 準備晶圓加工體的步驟，該晶圓加工體在半導體晶圓 (21)的一面上分別具有複數個半導體形成區域（22a，22b)，其 包含積層有低介電常1數膜（4)及配線（5)之低介電常數膜配 線積層構造部（3)且平面尺寸相異； 形成槽（25,26，42,43)之步驟，其選定該半導體形成區域 (22a，22b)中至少一個平面尺寸之半導體形成區域（22a,22b) 作爲必要半導體形成區域（22a)，並選定該半導體形成區域 〇 (22a，22b)中該必要半導體形成區域（22a)之切割道（23)橫穿 於該半導體形成區域（22a，22b)的區域內的至少另一個平面 尺寸之半導體形成區域（22a，22b)作爲不必要半導體形成區 域（22b)，對包含該必要半導體形成區域（2 2 a)之切割道（23) 的預定寬度區域及該預定寬度區域之直線延長範圍上照射 雷射光束’以除去與該必要半導體形成區域（22a)之該預定 寬度區域及該不必要半導體形成區域（22b)的該預定寬度區 域之直線延長範圍上對應之該低介電常數膜配線積層構造 200935517 部（3)的區域，而形成槽（25,26,42,43); 形成保護膜（9)之步驟，至少在形成於該不必要半導體 形成區域（22b)內之該槽（26,43)內及該低介電常數膜配線積 層構造部（3)上，形成保護膜（9); 形成上層配線（11)之步驟，於該必要半導體形成區域 (22a)內之該保護膜（9)上，形成與該低介電常數膜配線積層 構造部（3)的該配線（5)連接之上層配線（11); 赢 形成封裝膜（15)之步驟，於該必要半導體形成區域（22a) 〇 內之該低介電常數膜配線積層構造部（3)上及該上層配線 (11)上，形成封裝膜（15);以及 斷步驟，沿該切割道（23)切斷至少該保護膜（9)及該 封裝膜（15)之一方、以及該半導體晶圓（21)。 (發明效果） 根據本發明，低介電常數膜之因雷射光束之照射而形 成的除去面的至少一部分，係由保護膜所被覆，所以，使 〇 得不容易從除去面產生缺落物。 【實施方式】 (第1實施形態） 第1圖爲顯示藉由本發明之第1實施形態的製造方法 所製造之半導體裝置的一例之剖視圖。此半導體裝置具備 矽基板（半導體基板）1。在矽基板1之上面設有預定功能之 積體電路（未圖示），在上面周邊部設置雖只圖示2個但實 際上卻爲多個之由鋁系金屬等所構成且與積體電路連接之 200935517 連接墊2。 在矽基板1上面設置低介電常數膜配線積層構造部 3。低介電常數膜配線積層構造部3係成爲由多層、例如4 層之低介電常數膜4與相同層數之鋁系金屬等所構成的配 線5交錯地積層而形成之構造。在此情況，各層之配線5 係於層間被相互連接。最下層之配線5的一端部，係透過 設於最下層之低介電常數膜4的開口部6而連接於連接墊 2。最上層之配線5的連接墊部5a，係配置於最上層之低介 ❹ 電常數膜4的上面周邊部。 低介電常數膜4之材料，可列舉具有Si-Ο鍵及Si-H 鍵之聚砂氧院系材料（HSQ: Hydrogen silsesquioxane、比介 電常數爲3.0)、具有Si-0鍵及Si-CH3鍵之聚矽氧烷系材料 (MSQ: Methylsilsesquioxane、比介電常數爲 2·7 〜2.9)、添 碳氧化砂（SiOC: Carbon doped silicon oxide、比介電常數 爲2.7〜2.9)、有機聚合物系之low-k材料等，可採用比介 〇 電常數爲3.0以下且玻璃轉移溫度爲400 °c以上者。 作爲有機聚合物系之l〇w-k材料，可列舉Dow Chemical 公司製之「SiLK(比介電常數爲2.6)」、Honeywell Electronic Materials公司製之「FLA RE(比介電常數爲2.8)」等。在此， 所謂玻璃轉移溫度爲400°C以上，係爲了能充分承受後述之 製造步驟中的溫度。又，亦可使用上述各材料之多孔性型。 另外，作爲低介電常數膜4之材料，除上述以外，雖 通常狀態下之比介電常數比3·0還大，但藉由作成多孔性 200935517 型，仍可採用比介電常數爲3.0以下且玻璃轉移溫度爲400 °C以上者。例如，添氣氧化较（FSG: Fluorinated Silicate Glass、比介電常數爲 3.5〜3.7)、添硼氧化矽（BSG : Boron-doped Silicate Glass、比介電常數爲 3.5)、氧化砂（比 介電常數爲4.0〜4.2)。 在包含最上層配線5之最上層的低介電常數膜4上 面，設置由氮化矽等之無機材料所構成的鈍化膜7。在與 最上層配線5之連接墊部5a對應的部分中之鈍化膜7上設

D 置開口部8。於鈍化膜7上面設置由聚醯亞胺系樹脂等的 有機材料所構成的保護膜9。在與鈍化膜7之開口部8對應 的部分之保護膜9設置開口部10。在上述中，鈍化膜7不 一定要由無機材料所形成，亦可由與低介電常數膜4相同 之材料所形成。 在保護膜9上面設置上層配線11。上層配線11係構成 爲由設於保護膜9上面之銅等所構成的襯底金屬層12、及 0 由設於襯底金屬層12上面之銅所構成的上部金屬層13的2 層構造。上層配線11之一端部係透過鈍化膜7及保護膜9 之開口部8,10而連接於最上層配線5的連接墊部5a。 在上層配線11之連接墊部上面設置由銅所構成的柱 狀電極14。在包含上層配線11之保護膜9的上面，設置由 環氧系樹脂等之有機材料所構成的封裝膜15，且使其上面 與柱狀電極14上面成爲同一面。在柱狀電極14上面設有 焊球1 6。 200935517 其次，針對此半導體裝置之製造方法的一例進行說 明。在此情況，如第2圖所示，晶圓狀態之矽基板（以下’ 稱爲半導體晶圓21)之一部分的長方形區域22內，係構成 平面形狀（正方形或長方形）及平面尺寸相異之多個半導體 裝置形成區域22a，22b及其以外之剩餘區域22c。 另外，在半導體晶圓21上面，且在各半導體裝置形成 區域（元件區域）22a，2 2b形成有各種之積體電路（未圖示）。 ^ 針對此情況而予附加說明，此半導體晶圓2 1係爲了製造少 〇 量生產用或試驗用的半導體裝置，而於一片之半導體晶圓 21上形成多種類之積體電路者，並只取出需要之積體電路 作成半導體裝置。在此，符號22a所示之2個半導體€置 形成區域，係形成有本次所需要而欲從此半導體晶圓21取 出之積體電路的區域，此外之符號2 2b所示半導體裝置形 成區域，係形成有本次不需要取出作爲積體電路裝置之積 體電路的區域。依此，以後稱半導體裝置形成區域2 2a爲 〇 必要半導體形成區域，稱半導體裝置形成區域22b爲不必 要半導體形成區域。但是，當然亦可將半導體裝置形成區 域22b之任一方作爲必要區域，將其他之半導體裝置形成 區域22b及半導體裝置形成區域22a作爲不必要區域。 在此種條件下，最終只將符號22a所示之2個必要半 導體裝置形成區域個片化分離，而忽略此外之符號22b所 示之不必要半導體裝置形成區域及剩餘區域22c。其結果， 在第3圖中如二點虛線所示，直線狀之切割道23係設定於 -10- 200935517 沿2個必要半導體裝置形成區域22a的各四邊之直線上， 此切割道23對於不必要半導體裝置形成區域22b及剩餘區 域22c，雖產生橫穿於此等區域內之部分，但此情況在取出 必要半導體裝置形成區域22a的方面，並不會造成任何障 礙。 又，在從半導體晶圓21之必要半導體裝置形成區域 22a製造第1圖所示的半導體裝置的情況，首先，準備如第 4(A)、（B)圖所示之晶圓加工體。在此情況，第4(A)圖爲沿 〇 著第3圖之IVa-IVa線的部分中之必要半導體裝置形成區域 22a的部分之剖視圖，第4(B)圖爲沿著第3圖之IVb-IVb線 的部分中之不必要半導體裝置形成區域」2b的部分之剖視 圖。 在此準備完之構件中，在必要半導體裝置形成區域22a 之部分、及不必要半導體裝置形成區域22b的部分之任一 方中，均在半導體晶圓21上形成有連接墊2、各四層之低 φ 介電常數膜4及配線5、和鈍化膜7，而最上層之配線5的 連接墊部5a之中央部，係透過形成於鈍化膜7之開口部8 而露出。 作爲低介電常數膜4之材料，如上述列舉者，包含成 爲多孔性型者在內，可採用比介電常數爲3.0且玻璃轉移 溫度爲400°C以上者。又，在第4(A)、（B)圖中，符號23 所示區域係對應於切割道之區域。 在此，在沿第3圖之IVA-IVA線的必要半導體裝置形成 -11- 200935517 區域22a中，沿其四邊之區域成爲對應於切割道23之區 域。在沿第3圖之IV β-IVb線的不必要半導體裝置形成區域 22b中，僅沿其右邊之區域成爲對應於切割道23之區域， 在其左邊側及上邊側’成爲切割道2 3橫穿於該不必要半導 體裝置形成區域2 2b內的區域。 因此，在第4(A)圖所示必要半導體裝置形成區域22a 的部分，連接墊2及配線5係配置於切割道23之內側。另 一方面，在第4(B)圖所示不必要半導體裝置形成區域22b 的部分，右側之連接墊2係配置於比切割道23更靠近元件 區域之內側（左側），左側之連接墊2係配置於比切割道2 3 更靠近外側（左側）’且配’線5之一部分係與切割道23重疊。 又，在準備完第4(A)、（B)圖所示構件後，接著，如第 5(A)圖所不’在與沿必要半導體裝置形成區域22a之四邊 的切割道23對應的區域中的鈍化膜7，藉由光微影法形成 第1槽（雷射槽形成預備槽）24。在此情況，如第5(B)圖所 示，在不必要半導體裝置形成區域22b中，在鈍化膜7不 形成此種槽。 接著，如第6(A)圖所示，在必要半導體裝置形成區域 22a的部分，藉由照射雷射光束之雷射加工，在與鈍化膜7 之第1槽24(即，切割道23)對應的區域之4層低介電常數 膜4形成第2槽2 5。在此狀態下，切割道23上之半導體晶 圓21上面，透過第1、第2槽24,25而露出。另外，積層 於半導體晶圓21上之4層低介電常數膜4及鈍化膜7，係 -12- 200935517 由第1、第2槽24,25所分隔，藉以形成第1圖所示之低介 電常數膜配線積層構造部3。 另外，如第6(B)圖所示，在不必要半導體裝置形成區 域2 2b的部分，藉由照射雷射光束之雷射加工，在切割道 23上之鈍化膜7及4層低介電常數膜4形成槽26。在此情 況，在不必要半導體裝置形成區域22b中，配線5之一部 分與切割道23重疊，所以，此重疊部分中之配線被除去。 ^ 另外，切割道23上之半導體晶圓21上面係透過槽26而露 ❹ 出。 在此，在藉由雷射光束之照射而加工第2槽25及槽26 的情況/當雷射光束照射於半導體晶圓21上面時，會將半 導體晶圓21上面熔化，並從半導體晶圓21上跳起後落下 至半導體晶圓21上，所以，第2槽25及槽26之底面成爲 凹凸。 然而，在不必要半導體裝置形成區域22b中，因藉由 Ο 雷射光束之照射，除去對應於切割道23上之鈍化膜7、低 介電常數膜4及配線5而形成左側之槽26，所以，此等除 去面被露出。在此情況，低介電常數膜4與鈍化膜7及配 線5之間的密接強度降低，而有從該除去面產生缺落物的 情況。另外，因藉由雷射光束之照射，除去對應於切割道 23上之鈍化膜7及低介電常數膜4而形成右側之槽26，所 以，會有從該除去面產生缺落物的情況。 另一方面，在必要半導體裝置形成區域22a的部分， -13- 200935517 在沿其四邊之切割道23中，在藉由光微影法而於飼 形成第1槽24後，藉由雷射光束之照射，僅除去4 介電常數膜4而形成第2槽25，所以，4層之低介 膜4的除去面相互間之密接強度，比上述異種材料 接強度還高，較不容易從該除去面產生缺落物。 在此，如第7(A)、（B)圖所示，藉網版印刷法、 布法等，在包含透過必要半導體裝置形成區域22 a 膜7的開口部8而露出之最上層的配線5之連接墊i 上面、透過第1、第2槽24,25而露出之半導體晶B 上面、及透過槽26而露出之半導體晶圓21的上面 膜7的上面，形成由聚醯亞胺系樹脂等的有機材料 的保護膜9。 接著，如第8(A)圖所示，在必要半導體裝置形 22a之部分，藉由光微影法而於與最上層之配線5的 部5a對應之部分的保護膜9及鈍化膜7形成開口剖 〇 且於僅處於沿必要半導體裝置形成區域22a之四邊 道23上之保護膜9、鈍化膜7及4層之低介電常數 成槽27(另外之槽），並在此以外之區域中的切割道 例如，如第8(B)圖所示，不形成此種槽。 藉此，在此狀態下，例如，如第8(B)圖之左側 鈍化膜7、低介電常數膜4及配線5之由雷射光束之 形成的除去面係由保護膜9所被覆，所以，可在盡 段確實地防止從該除去面產生缺落物的情況。又， 化膜7 層之低 電常數 間的密 旋轉塗 之鈍化 形5a的 ϋ 21的 之鈍化 所構成 成區域 連接墊 10,8 -的切割 膜4形 23上， 所示， 照射而 早之階 例如， -14 - 200935517 如第8(B)圖右側所示，鈍化膜及低介電常數膜4之由雷射光 束之照射所形成的除去面係由保護膜9所被覆，所以，可在 盡早之階段確實地防止從該除去面產生缺落物的情況》 另一方面’如第8(A)圖所示，在必要半導體裝置形成 區域22a之部分，雖然低介電常數膜4之由雷射光束的照 射而形成的除去面係透過槽27而露出，但如上述，因爲較 不容易從該除去面產生缺落物，所以即使維持此狀態亦無 大的障礙。又，在第8(A)圖所示之步驟中，亦可僅形成開 口部8,10，而不形成槽27。在此種之情況，可確實地防止 從該除去面產生缺落物的情況。 接著，如第9(A)、（B)圖所示，在包含透過必要半導體 裝置形成區域22a之鈍化膜7及保護膜9的開口部8,10而 露出之最上層的配線5之連接墊部5a的上面、及透過槽27 而露出之半導體晶圓21的上面的保護膜9的整個上面，形 成襯底金屬層12。在此情況，襯底金屬膜12可爲藉由無電 解電鍍所形成之銅層，另外’亦可僅爲藉由濺鍍所形成之 銅層，或在藉由濺鍍所形成之鈦等的薄膜層上藉由濺鍍形 成銅層者。 接著，在襯底金屬層12之上面，採用光微影技術將抗 鍍膜28形成圖案。在此情況’在對應於必要半導體裝置形 成區域22a之上部金屬層13形成區域之部分的抗鍍膜28, 形成開口部29。然後’藉由進行以襯底金屬層12作爲電鍍 電流通路之銅的電解電鍍’在抗鍍膜28之開口部29內的 -15-

200935517 襯底金屬層12上面，形成上部金屬層13。接著，將 2 8剝離。 然後’如第10(A)、（B)圖所示，在包含上部金屬 之襯底金屬層12上面將抗鍍膜30形成圖案。在此惰 在對應於上部金屬層13之連接墊部（柱狀電極14形成 之部分的抗鍍膜30形成開口部31。接著，藉由進行β 金屬層12作爲電鍍電流通路之銅的電解電鍍，在抗鍍 之開口部31內的上部金屬層13之連接墊部上面，形 度爲50〜150/zm的柱狀電極14。 接著，將抗鍍膜3 0剝離，然後，當以上部金屬 作爲遮罩而蝕刻除去襯底金屬層12之不要部分時， 1 1(A)圖所示，僅在上部金屬層13下殘留有襯底金屬丹 在此狀態下，藉由襯底金屬層12及上部金屬層13Λ 層構造之上層配線11。在此，如第11(B)圖所示，右 要半導體裝置形成區域22b中，因是不要區域，所必 成上層配線及柱狀電極。 然後，如第12(A)、（B)圖所示，藉由網版印刷 轉塗布法等，在包含上層配線11、柱狀電極14之保 上面及透過槽27而露出之半導體晶圓21上面，形 氧系樹脂等之有機材料所構成之封裝膜15，並將其 成爲比柱狀電極14之高度厚。藉此，在此狀態下’ 極14之上面係由封裝膜15所被覆。 接著，藉由適宜地硏削封裝膜15的上面側 :鍍膜 層13 丨況， 區域） .襯底 膜30 :成高 層13 如|| ，12° 多成2 :不必 I不形 卜旋 蒦膜9 [由環 [度形 ί狀電 如第 •16- 200935517 13(A)、（B)圖所示，以使柱狀電極14之上面露出，同時將 含此露出之柱狀電極14上面的封裝膜15的上面加以平坦 化。亦可在此封裝膜15的上面之平坦化時，與封裝膜15 一倂地將柱狀電極14的上面部硏削數〜十幾；/m。 接著，如第14(A)、（B)圖所示，在柱狀電極14之上面 形成焊球16。接著，如第15(A)、（B)圖所示，沿切割道23 來切割封裝膜15、保護膜9及半導體晶圓21。於是，可從 必要半導體裝置形成區域22a之部分獲得第1圖所示之半 導體裝置，而從不必要半導體裝置形成區域22b之部分獲 得不要之半導體裝置。 (第2實施形態） ’ 第16圖爲藉由本發明之第2實施形態的製造方法所製 造之半導體裝置的一例之剖視圖。在此半導體裝置中，與 第1圖所示之半導體裝置的差異在於：將低介電常數膜配 線積層構造部3、鈍化膜7及保護膜9之周側面5 1設於比 Q 矽基板1之周側面52更靠內側處，並將封裝膜15設於保 護膜9之上面及低介電常數膜配線積層構造部3之外側的 矽基板1的周邊部上面之點。 其次，針對此半導體裝置之製造方法的一例進行說 明。在此情況時，在準備完如第4(A)、（B)圖所示之構件之 後’如第17(A)圖所示，在沿必要半導體裝置形成區域22a 之四邊的切割道23及其兩側之區域的鈍化膜7，藉由光微 影法形成第1槽（雷射槽形成預備槽）41。在此情況，如第 -17- 200935517 17(B)圖所示，在不必要半導體裝置形成區域22b中，亦不 在鈍化膜7形成有此種槽。 接著，如第18(A)圖所示，在必要半導體裝置形成區域 2 2a的部分，藉由照射雷射光束之雷射加工，在與鈍化膜7 之第1槽41(即，切割道23及其兩側之區域）對應的區域之 4層低介電常數膜4形成第2槽42。在此狀態下，切割道 23及其兩側之區域之半導體晶圓21的上面，係透過第1、 第2槽41,42而露出。 ❹ 另外，如第18(B)圖所示，在不必要半導體裝置形成區 域2 2b的部分，藉由照射雷射光束之雷射加工，在切割道 23及其兩側之區域之鈍化1膜7及4層低介電常數膜4形成 槽43。在此情況，在不必要半導體裝置形成區域22b中， 配線5之一部分亦與切割道23重疊，所以，此重疊部分中 之配線被除去。另外，在此狀態下，切割道23上及其兩側 之區域之半導體晶圓21上面係透過槽43而露出。 φ 接著，如第19(A)' (B)圖所示，藉網版印刷法、旋轉 塗布法等，在包含透過必要半導體裝置形成區域22a之鈍 化膜7的開口部8而露出之最上層的配線5之連接墊部5a 的上面、透過第1、第2槽41,42而露出之半導體晶圓21 的上面、及透過槽43而露出之半導體晶圓21上面之鈍化 膜7的上面，形成由聚醯亞胺系樹脂等的有機材料所構成 的保護膜9。 接著，如第20(A)圖所示，在必要半導體裝置形成區域 -18- 200935517 22 a之部分，藉由光微影法而於與最上層之配線5的連接墊 部5a對應之部分的保護膜9及鈍化膜7形成開口部10,8， 且於僅處於沿必要半導體裝置形成區域22a之四邊的切割 道23上及其兩側之區域之保護膜9、鈍化膜7及4層之低 介電常數膜4形成槽（另外之槽）44。露出於槽44之保護膜 9、鈍化膜7及4層之低介電常數膜4,構成第16圖之周側 面51。在必要半導體裝置形成區域22a以外之區域，在切 ^ 割道23及其兩側之區域上，例如，如第20(B)圖所示，不 〇 形成槽44。 以下，一旦經歷與藉由上述第1實施形態說明的第 9(A)、（B)i〜第14(A)、（B)圖相同的步驟，便可從必要半 導體裝置形成區域22 a之部分獲得第16圖所示之半導體裝 置，而從不必要半導體裝置形成區域22b之部分獲得不要 之半導體裝置。在此情況時，在必要半導體裝置形成區域 22a中，如第16圖所示，矽基板1之周側面52與封裝面 ❹ 15之周側面爲同一面，保護膜9、鈍化膜7及4層之低介 電常數膜4，位於比矽基板1之周側面5 2更靠內側。如此， 在從必要半導體裝置形成區域22a之部分獲得的半導體裝 置中，在完成後之狀態下，在除矽基板1上之周邊部以外 的區域設有低介電常數膜配線積層構造部3，低介電常數 膜配線積層構造部3、鈍化膜7及保護膜9之周側面51被 封裝膜15所被覆，所以，可構成低介電常數膜配線積層構 造部3不容易從矽基板1剝離的構造》 -19- 200935517 (第3實施形態） 第21圖爲藉由本發明之第3實施形態的製造方法所製 造之半導體裝置的一例之剖視圖。在此半導體裝置中，與 第1圖所示之半導體裝置的差異在於：在矽基板1之上面 且除了連接墊2外側的周邊部以外之區域設置低介電常數 膜配線積層構造部3’並在低介電常數膜配線積層構造部3 外側之砂基板1的周邊部上面，橫跨砂基板1之整個範圍， 設置上面平坦的保護膜9，再於此保護膜9上設置封裝膜 ❹ 1 5之點。 其次，針對此半導體裝置之製造方法的一例進行說 明。在此情況時’在第20圖所不之步驟中，僅形成開口部 8，10’而不形成槽44。換言之，如第19(A)圖所示，維持在 槽44內殘留有保護膜9的狀態。以下，一旦經歷與上述第 1實施形態的情況相同的步驟，便可從必要半導體裝置形 成區域22a之部分獲得第21圖所示之半導體裝置，而從不 〇 必要半導體裝置形成區域22b之部分獲得不要之半導體裝 置。但是，在從必要半導體裝置形成區域22a之部分獲得 的第21圖所示半導體裝置中，在完成後之狀態下，在除矽 基板1之周邊部以外的區域設有低介電常數膜配線積層構 造部3’低介電常數膜配線積層構造部3及鈍化膜7的側面 係由保護膜9所被覆’所以’可完成低介電常數膜配線積 層構造部3不容易從矽基板1剝離的構造。 (其他之實施形態） -20- 200935517 雖然在上述各實施形態，係具有在保護膜9上形成上 層配線11，並於此上層配線11之連接墊部上形成柱狀電極 14的構造者，但本發明亦可應用於在保護膜9上形成僅由 連接墊部所構成之上層配線，並於僅由此連接墊部所構成 之上層配線上形成焊球16等之外部連接用凸塊電極的構 造。 【圖式簡單說明】 第1圖爲藉由本發明之第1實施形態的製造方法所製 〇 造之半導體裝置的一例之剖視圖。 第2圖爲用於說明試製用之半導體晶圓的一部分平面 狀態之俯視圖。 第3圖爲對第2圖所示半導體晶圓之切割道進行說明 用之俯視圖。 第4圖爲顯示在製造第1圖所示半導體裝置時，當初 準備之構件之剖視圖，第4(A)圖爲沿第3圖之IVA-IVA線的 ❹ 部分之必要半導體裝置形成區域的部分之剖視圖，第4(B) 圖爲沿第3圖之iVb_IVb線的部分之不必要半導體裝置形成 區域的部分之剖視圖。 第5(A)、（B)圖爲繼第4圖之步驟的剖視圖。 第6(A)、（B)圖爲繼第5圖之步驟的剖視圖。 第7(A)、（B)圖爲繼第6圖之步驟的剖視圖。 第8 ( A )、（ b )圖爲繼第7圖之步驟的剖視圖。 第9 ( A )、（ B )圖爲繼第8圖之步驟的剖視圖。 -21- 200935517 第10(A)、（B)圖爲繼第9圖之步屋 第11(A)、（B)圖爲繼第10圖之步 第12(A)、（B)圖爲繼第11圖之步 第13(A)、（B)圖爲繼第12圖之步 第14(A)、（B)圖爲繼第13圖之步 第15(A)、（B)圖爲繼第14圖之步 第16圖爲藉由本發明之第2實施形 造之半導體裝置的一例之剖視圖。 第17(A)、（B)圖爲在製造第16 時，與第4圖相同之預定步驟之剖視圖 第18(A)、（B)圖爲繼第17圖之步 第19(A)、（B)圖爲繼第18圖之步 第20(A)、（B)圖爲繼第19圖之步 第21圖爲顯示藉由本發明之第3實 所製造之半導體裝置的一例之剖視圖。 【主要元件符號說明】 1 矽基板 2 連接墊 3 低介電常數膜配線積層才 4 低介電常數膜 5 配線 7 鈍化膜 9 保護膜 艮的剖視圖。 驟的剖視圖。 驟的剖視圖。 驟的剖視圖。 驟的剖視圖。 驟的剖視圖。 態的製造方法所製 圖所示半導體裝置 〇 驟的剖視圖。 驟的剖視tt[。 驟的剖視圖。 施形態的製造方法 造部 -22- 200935517 11 上層配線 14 柱狀電極 15 封裝膜 16 焊球 21 半導體晶圓 22a 必要半導體裝置形成區域 22b 不必要半導體裝置形成區域 22c 剩餘區域

23 切割道 24.41 第1槽（雷射槽形成預備槽） 25.42 第2槽 26.43 槽 27.44 槽（另外之槽）

-23-

Claims (1)

1. 200935517 七、申請專利範圍： 1· 一種半導體裝置的製造方法，其包含有： 準備晶圓加工體的步驟，該晶圓加工體在半導體晶圓 (21)的一面上分別具有複數個半導體形成區域 (22a，22b) ’其包含積層有低介電常數膜（4)及配線（5)之低 介電常數膜配線積層構造部（3)且平面尺寸相異； 形成槽（25，26,42,43)之步驟，其選定該半導體形成區域 (22a，22b)中至少一個平面尺寸之半導體形成區域 ❹ (2 2a，22b)作爲必要半導體形成區域（22a)，並選定該半導 體形成區域（22a，22b)中該必要半導體形成區域（22a)之切 割道（23)橫穿於該半導體形成區域（22a，22b)的區域內的 至少另一個平面尺寸之半導體形成區域（2 2a，22b)作爲不 必要半導體形成區域（22b)，對包含該必要半導體形成區 域（22a)之切割道（23)的預定寬度區域及該預定寬度區域 之直線延長範圍上照射雷射光束，以除去與該必要半導 Q 體形成區域（22a)之該預定寬度區域及該不必要半導體形 成區域（22b)的該預定寬度區域之直線延長範圍上對應之 該低介電常數膜配線積層構造部（3)的區域，而形成槽 (25,26,42,43)； 形成保護膜（9)之步驟，至少在形成於該不必要半導體 形成區域（2 2 b)內之該槽（26,43)內及該低介電常數膜配線 積層構造部（3)上，形成保護膜（9); 形成上層配線（11)之步驟’於該必要半導體形成區域 -24- 200935517 (22a)內之該保護膜（9)上，形成與該低介電常數膜配線積 層構造部（3)的該配線（5)連接之上層配線（11); 形成封裝膜（15)之步驟，於該必要半導體形成區域（22a) 內之該低介電常數膜配線積層構造部（3)上及該上層配線 (1 1)上，形成封裝膜（15);以及 切斷步驟，沿該切割道（23)切斷至少該保護膜（9)及該 封裝膜（15)之一方、以及該半導體晶圓（21)。 2. 如申請專利範圍第1項之半導體裝置的製造方法，其中 形成該槽（25,26,42,43)之步驟中的該預定寬度區域’實質 上具有與切割道（23)相同之寬度。 3. 如申請專利範圍第1項之半導體裝置的製造方法，其中 在形成於該不必要半導體形成區域（22b)內之該槽（26,43) 內及該低介電常數膜配線積層構造部（3)上形成保護膜（9) 的步驟，包含有：在必要半導體形成區域（22a)內之該槽 (25，42)內及必要半導體形成區域（22a)內之該槽（26，43) 內形成該保護膜（9)的步驟。 4. 如申請專利範圍第3項之半導體裝置的製造方法，其中 在形成於該不必要半導體形成區域（22b)內之該槽（26,43) 內及該低介電常數膜配線積層構造部（3)上形成保護膜（9) 的步驟，包含有：除了形成於該不必要半導體形成區域 (22b)內之該槽（26,43)內以外，除去形成於該必要半導體 形成區域（22a)內之該槽（25, 42)內的該保護膜（9)而形成 另外之槽（27,44)的步驟。 -25- 200935517 5. 如申請專利範圍第1項之半導體裝置的製造方法，其中 在該必要半導體形成區域（22a)內之該保護膜（9)上，形成 與該低介電常數膜配線積層構造部（3)之該配線（5)連接 的上層配線（11)之步驟，包含有：在該上層配線（11)上形 成柱狀電極（14)的步驟。 6. 如申請專利範圍第1項之半導體裝置的製造方法，其中 形成該槽（42,43)之步驟中的該預定寬度區域，係包含該 切割道（23)且具有比其更寬的寬度。 〇 7. 如申請專利範圍第6項之半導體裝置的製造方法，其中 在形成於該不必要半導體形成區域（22b)內之該槽（43)內 ' 及該低介電常數膜配線積層構造部（3)上形成保護膜（9) 的步驟，包含有：在必要半導體形成區域（22a)內之該槽 (4 2)內及必要半導體形成區域（22a)內之該槽（43)內形成 該保護膜（9)的步驟。 8. 如申請專利範圍第7項之半導體裝置的製造方法，其中 0 在形成於該不必要半導體形成區域（22b)內之該槽（43)內 及該低介電常數膜配線積層構造部（3)上形成保護膜（9) 的步驟’包含有：除了形成於該不必要半導體形成區域 (22b)內之該槽（26,43)內以外，除去形成於該必要半導體 形成區域（22a)內之該槽（4 2)內的該保護膜（9)而形成另外 之槽（44)的步驟。 9. 如申請專利範圍第6項之半導體裝置的製造方法，其中 沿該切割道（23)切斷至少該保護膜（9)及該封裝膜（15)之 -26- 200935517 —方、以及該半導體晶圓（21)的步驟，係以比該預定寬度 區域更狹窄之該切割道（2 3)的寬度切斷該封裝膜（15)、該 保護膜（9)及該半導體晶圓（21)的步驟。 10.—種半導體裝置的製造方法，其包含有： 準備晶圓加工體的步驟，該晶圓加工體在半導體晶圓 (21)的一面上分別具有複數個半導體形成區域 (22a,22b)，其包含積層有低介電常數膜（4)及配線（5)之低 介電常數膜配線積層構造部（3)且平面尺寸相異； 〇 形成槽（42,43)之步驟，其選定該半導體形成區域 (22a,22b)中至少一個平面尺寸之半導體形成區域 (22a，2 2b)作爲必要半導體形成區域（22 a)，並選定該半導 體形成區域（22a，22b)中該必要半導體形成區域（22a)之 切割道（23)橫穿於該半導體形成區域（22a，22b)的區域內 的至少另一個平面尺寸之半導體形成區域（22a，22b)作爲 不必要半導體形成區域（22b)’對包含該必要半導體形成 〇 區域（22a)之切割道（23)且比其更寬的預定寬度區域及該 預定寬度區域之直線延長範圍上照射雷射光束，以除去 與該必要半導體形成區域（22a)之預定寬度區域及該不 必要半導體形成區域（22b)的該預定寬度區域之直線延 長範圍上對應之該低介電常數膜配線積層構造部（3)的 區域，而形成槽（42,43); 形成保護膜（9)之步驟，至少於形成於該不必要半導體 形成區域（22b)內之該槽（43)內及該低介電常數膜配線積 -27- 200935517 層構造部（3)上，形成保護膜（9); 形成上層配線（11)之步驟’於該必要半導體形成區域 (22a)內之該保護膜（9)上’形成與該低介電常數膜配線積 層構造部（3)的該配線（5)連接之上層配線（11); 形成封裝膜（1 5)之步驟’於該必要半導體形成區域 (22a)內之該低介電常數膜配線積層構造部（3)上及該上 層配線（11)上、以及該槽（4 2)內，形成封裝膜（15);及 切斷步驟，以比該預定寬度區域更狹窄之該切割道（23) 〇 的寬度，沿該切割道（2 3)切斷該封裝膜（15)、該保護膜（9) 及該半導體晶圓（21)。 11.一種半導體裝置的製造方法，其包含有： 準備晶圓加工體的步驟，該晶圓加工體係在半導體晶 圓（21)的一面上分別具有：包含積層有低介電常數膜（4) 及配線（5)之低介電常數膜配線積層構造部（3)的預定平 面尺寸之必要半導體形成區域（2 2 a)，以及包含積層有低 〇 介電常數膜（4)及配線（5)之低介電常數膜配線積層構造 部（3)的平面尺寸與該必要半導體形成區域（22a)相異之 不必要半導體形成區域（22b); 對包含該必要半導體形成區域（22a)之切割道（23)的 預定寬度區域及該預定寬度區域之直線延長範圍上照射 雷射光束，以除去與該必要半導體形成區域（22 a)之該預 定寬度區域及該不必要半導體形成區域（22b)的該預定 寬度區域之直線延長範圍上對應之該低介電常數膜配線 -28- 200935517 積層構造部（3)的區域，而形成槽（27,26,44,43); 形成保護膜（9)之步驟，於形成於該不必要半導體形成 區域（22b)內之該槽（26,43)內及該低介電常數膜配線積 層構造部（3)上，形成保護膜（9); 形成柱狀電極（14)之步驟，於該必要半導體形成區域 (22a)內之該保護膜（9)上，形成與該低介電常數膜配線積 層構造部（3)的該配線（5)連接之柱狀電極（14); 形成封裝膜（15)之步驟’於該必要半導體形成區域 (22 a)內，且在該低介電常數膜配線積層構造部（3)上之該 柱狀電極（14)間、及該槽（27,43)內，形成封裝膜（15);及 切斷步驟，以比該預定寬度區域更狹窄之該切割道（23) 的寬度’沿該切割道（23)切斷該封裝膜Π5)、該保護膜（9) 及該半導體晶圓（21)。 ❹ -29-