JP7065741B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7065741B2 JP7065741B2 JP2018178254A JP2018178254A JP7065741B2 JP 7065741 B2 JP7065741 B2 JP 7065741B2 JP 2018178254 A JP2018178254 A JP 2018178254A JP 2018178254 A JP2018178254 A JP 2018178254A JP 7065741 B2 JP7065741 B2 JP 7065741B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polymer
- polymer film
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10W20/035—
-
- H10P14/683—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D1/00—Processes for applying liquids or other fluent materials
- B05D1/60—Deposition of organic layers from vapour phase
-
- H10P14/6334—
-
- H10P14/6339—
-
- H10P14/65—
-
- H10P14/662—
-
- H10P14/69215—
-
- H10P14/69433—
-
- H10P50/283—
-
- H10P50/286—
-
- H10P50/287—
-
- H10P50/73—
-
- H10W20/033—
-
- H10W20/039—
-
- H10W20/045—
-
- H10W20/0526—
-
- H10W20/056—
-
- H10W20/072—
-
- H10W20/075—
-
- H10W20/076—
-
- H10W20/077—
-
- H10W20/081—
-
- H10W20/098—
-
- H10W20/46—
-
- H10W20/47—
-
- H10W20/495—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
-
- H10P52/403—
-
- H10W20/062—
-
- H10W20/0765—
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Description
[半導体装置の製造方法]
図1は、本開示の第1の実施形態における半導体装置の製造方法の一例を示すフローチャートである。また、図2~図6、図8~図10、および図12~図14は、それぞれの工程における被処理体Wの状態の一例を示す断面図である。
第1の実施形態では、配線材料17を含む複数の構造物が形成された後に、それぞれの構造物の側方に空隙18’が形成され、それぞれの構造物の間に層間絶縁膜21が埋め込まれた。これに対し、本実施形態では、絶縁性を有する部材により構成された複数の構造物が形成された後に、それぞれの構造物の側方に空隙が形成され、それぞれの構造物の間に配線材料17が埋め込まれる点が第1の実施形態とは異なる。
図16は、本開示の第2の実施形態における半導体装置の製造方法の一例を示すフローチャートである。また、図17~図24は、本実施形態の製造方法に含まれるそれぞれの工程における被処理体Wの状態の一例を示す断面図である。なお、以下の説明では、図2および図3も参照される。また、以下の説明において、第1の実施形態と同様の内容については、重複する説明を省略する。
上記した各実施形態では、配線材料17の側方に重合体膜18の形状に応じた空隙18’が形成される。これに対し、本実施形態では、ソース、ドレイン、およびゲートを有する構造体において、ゲートの上方に重合体膜18の形状に応じた空隙18’が形成される。以下、本実施形態における半導体装置の製造方法の一例について、図24~図29を参照しながら説明する。
なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
10 ベース基板
10s ソース領域
10d ドレイン領域
11 絶縁膜
12 ハードマスク膜
13 反射防止膜
14 レジスト膜
15 凹部
16 下地膜
17 配線材料
18 重合体膜
18’ 空隙
19 酸化膜
20 保護膜
21 層間絶縁膜
22 空隙
23 ゲートシリコン膜
4 成膜装置
5 アニール装置
Claims (7)
- 基板上に設けられ、第1の材料を含む複数の構造物の周囲に、複数種類のモノマーの重合により生成された尿素結合を有する重合体の膜である重合体膜を積層する第1の積層工程と、
前記重合体膜の形状を調整する調整工程と、
前記重合体膜を覆うように前記重合体膜の上に仮封止膜を積層する第2の積層工程と、
前記重合体膜を加熱することにより前記重合体を前記複数種類のモノマーに解重合させ、解重合された前記複数種類のモノマーを、前記仮封止膜を介して脱離させる加熱工程と、
前記加熱工程の後に、前記仮封止膜を覆うように前記仮封止膜の上に保護膜を積層する第3の積層工程と、
前記保護膜上であって、隣接する前記構造物の間に、第2の材料により構成された部材を埋め込む埋め込み工程と
を含む半導体装置の製造方法。 - 前記調整工程では、
エッチングにより、それぞれの前記構造物の側方に前記重合体膜が配置されるように、前記重合体膜の形状が調整される請求項1に記載の半導体装置の製造方法。 - 前記第1の材料は、導電性または半導電性を有する材料であり、
前記第2の材料は、絶縁性を有する材料である請求項1または2に記載の半導体装置の製造方法。 - 前記第1の材料は、絶縁性を有する材料であり、
前記第2の材料は、導電性または半導電性を有する材料である請求項1または2に記載の半導体装置の製造方法。 - 前記第1の積層工程では、
第1のモノマーを含むガスと、第2のモノマーを含むガスとが前記基板が収容された容器内に供給され、前記第1のモノマーと前記第2のモノマーとの蒸着重合により生成された前記重合体膜が前記複数の構造物の周囲に積層される請求項1から4のいずれか一項に記載の半導体装置の製造方法。 - 前記第1の積層工程は、前記加熱工程より低い温度で行われる請求項1から5のいずれか一項に記載の半導体装置の製造方法。
- 前記仮封止膜は、酸化膜または窒化膜である請求項1から6のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018178254A JP7065741B2 (ja) | 2018-09-25 | 2018-09-25 | 半導体装置の製造方法 |
| KR1020190115008A KR102583706B1 (ko) | 2018-09-25 | 2019-09-18 | 반도체 장치의 제조 방법 |
| TW108133491A TWI743564B (zh) | 2018-09-25 | 2019-09-18 | 半導體裝置之製造方法 |
| US16/577,658 US10957531B2 (en) | 2018-09-25 | 2019-09-20 | Method of manufacturing semiconductor device |
| CN201910893160.6A CN110942978B (zh) | 2018-09-25 | 2019-09-20 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018178254A JP7065741B2 (ja) | 2018-09-25 | 2018-09-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020053446A JP2020053446A (ja) | 2020-04-02 |
| JP7065741B2 true JP7065741B2 (ja) | 2022-05-12 |
Family
ID=69883349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018178254A Active JP7065741B2 (ja) | 2018-09-25 | 2018-09-25 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10957531B2 (ja) |
| JP (1) | JP7065741B2 (ja) |
| KR (1) | KR102583706B1 (ja) |
| CN (1) | CN110942978B (ja) |
| TW (1) | TWI743564B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10896848B1 (en) * | 2019-10-15 | 2021-01-19 | Nanya Technology Corporation | Method of manufacturing a semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003342375A (ja) | 2002-05-27 | 2003-12-03 | Jsr Corp | 多層配線間の空洞形成用熱分解性有機系ポリマー、膜および多層配線間の空洞形成方法 |
| JP2004266244A (ja) | 2002-09-13 | 2004-09-24 | Rohm & Haas Electronic Materials Llc | エアギャップ形成 |
| JP2010147495A (ja) | 1997-01-21 | 2010-07-01 | Bf Goodrich Co | 超低静電容量配線のためのエアギャップを備える半導体装置の製造 |
| JP2018098220A (ja) | 2016-12-07 | 2018-06-21 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07115115A (ja) * | 1993-10-15 | 1995-05-02 | Toshiba Corp | 半導体基板不純物の回収方法及び回収装置 |
| JPH07258370A (ja) * | 1994-03-28 | 1995-10-09 | Ulvac Japan Ltd | ポリ尿素膜の製造方法 |
| US5461003A (en) * | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
| JP3373320B2 (ja) * | 1995-02-10 | 2003-02-04 | 株式会社アルバック | 銅配線製造方法 |
| JP3863934B2 (ja) * | 1995-11-14 | 2006-12-27 | 株式会社アルバック | 高分子薄膜の形成方法 |
| JP2004079901A (ja) * | 2002-08-21 | 2004-03-11 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP4020874B2 (ja) * | 2003-03-13 | 2007-12-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP2006135224A (ja) * | 2004-11-09 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008028058A (ja) * | 2006-07-20 | 2008-02-07 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体 |
| US20090087562A1 (en) * | 2007-09-27 | 2009-04-02 | Long Hua Lee | Method of preparing cross-linked organic glasses for air-gap sacrificial layers |
| JP4596001B2 (ja) * | 2007-12-12 | 2010-12-08 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| JP5560144B2 (ja) | 2010-08-31 | 2014-07-23 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US20130323930A1 (en) * | 2012-05-29 | 2013-12-05 | Kaushik Chattopadhyay | Selective Capping of Metal Interconnect Lines during Air Gap Formation |
| TWI544609B (zh) * | 2015-01-27 | 2016-08-01 | 旺宏電子股份有限公司 | 記憶體元件的製作方法 |
| TWI689988B (zh) * | 2016-07-21 | 2020-04-01 | 日商東京威力科創股份有限公司 | 半導體裝置之製造方法、真空處理裝置及基板處理裝置 |
| JP6763325B2 (ja) * | 2017-03-10 | 2020-09-30 | 東京エレクトロン株式会社 | 半導体装置の製造方法、基板処理装置及び真空処理装置 |
| JP6960839B2 (ja) * | 2017-12-13 | 2021-11-05 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP7045929B2 (ja) * | 2018-05-28 | 2022-04-01 | 東京エレクトロン株式会社 | 半導体装置の製造方法および基板処理装置 |
| JP7045974B2 (ja) * | 2018-11-14 | 2022-04-01 | 東京エレクトロン株式会社 | デバイスの製造方法 |
-
2018
- 2018-09-25 JP JP2018178254A patent/JP7065741B2/ja active Active
-
2019
- 2019-09-18 TW TW108133491A patent/TWI743564B/zh active
- 2019-09-18 KR KR1020190115008A patent/KR102583706B1/ko active Active
- 2019-09-20 US US16/577,658 patent/US10957531B2/en active Active
- 2019-09-20 CN CN201910893160.6A patent/CN110942978B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010147495A (ja) | 1997-01-21 | 2010-07-01 | Bf Goodrich Co | 超低静電容量配線のためのエアギャップを備える半導体装置の製造 |
| JP2003342375A (ja) | 2002-05-27 | 2003-12-03 | Jsr Corp | 多層配線間の空洞形成用熱分解性有機系ポリマー、膜および多層配線間の空洞形成方法 |
| JP2004266244A (ja) | 2002-09-13 | 2004-09-24 | Rohm & Haas Electronic Materials Llc | エアギャップ形成 |
| JP2018098220A (ja) | 2016-12-07 | 2018-06-21 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110942978A (zh) | 2020-03-31 |
| US10957531B2 (en) | 2021-03-23 |
| JP2020053446A (ja) | 2020-04-02 |
| TWI743564B (zh) | 2021-10-21 |
| KR20200035214A (ko) | 2020-04-02 |
| KR102583706B1 (ko) | 2023-10-04 |
| US20200098561A1 (en) | 2020-03-26 |
| CN110942978B (zh) | 2024-07-30 |
| TW202027219A (zh) | 2020-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4090740B2 (ja) | 集積回路の作製方法および集積回路 | |
| US6724086B1 (en) | Hydrogenated oxidized silicon carbon material | |
| EP2251899B1 (en) | Dielectric barrier deposition using nitrogen containing precursor | |
| US8993435B2 (en) | Low-k Cu barriers in damascene interconnect structures | |
| JPH09246264A (ja) | 低誘電率非晶質フッ素化炭素皮膜およびその製法 | |
| KR20020041304A (ko) | 상호접속 구조의 금속 내 용량을 감소시키는 에어 갭금속화 방식의 제조 방법 | |
| JP7045929B2 (ja) | 半導体装置の製造方法および基板処理装置 | |
| JP4194508B2 (ja) | 半導体装置の製造方法 | |
| US20040195659A1 (en) | Hydrogenated oxidized silicon carbon material | |
| KR100589456B1 (ko) | 마이크로전자 구조물 및 그 제조방법 | |
| US12087692B2 (en) | Hardened interlayer dielectric layer | |
| JP7065741B2 (ja) | 半導体装置の製造方法 | |
| EP1289004B1 (en) | Semiconductor device manufacturing method | |
| CN111192854B (zh) | 半导体存储器的制造方法 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| US20050101157A1 (en) | Method for manufacturing semiconductor device | |
| US20090085210A1 (en) | Structures and methods for reduction of parasitic capacitances in semiconductor integrated circuits | |
| JP3384487B2 (ja) | 絶縁膜の形成方法および多層配線 | |
| US7902641B2 (en) | Semiconductor device and manufacturing method therefor | |
| US7897505B2 (en) | Method for enhancing adhesion between layers in BEOL fabrication | |
| EP1460685A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20040108599A (ko) | 반도체 장치의 제조 방법 | |
| KR100645194B1 (ko) | Mim 캐패시터 형성 방법 | |
| KR100326814B1 (ko) | 반도체 소자의 금속배선간 층간 절연막 형성방법 | |
| US20050287796A1 (en) | Methods of fabricating metal lines in semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220426 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7065741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |