TW200819004A - Circuit board structure having embedded passive components - Google Patents

Description

200819004 ‘ 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種嵌埋被動元件之電路板結構，尤 指一種將被動元件嵌埋於電路板中之結構。 【先前技術】 隨著電子產業的蓬勃發展，電子產品亦逐漸邁入多功 - 能、高性能的方向研發。為滿足半導體封裝件高積集度 - (Integration )以及微型化的封裝需求，提供多數主、被 馨動元件及線路載接之電路板，亦逐漸由單層板演變成多層 板，俾於有限的空間下，藉由層間連接技術擴大電路板上 可利用的電路面積以因應高電子密度之積體電路之使用需 求0

為提高電路板之佈線精密度，業界發展出一種增層技 術（Build-up)，亦即在一核心板表面利用線路增層技術交互 形成複數介電層及線路層，並於該介電層中形成有複數導 電結構，如導電盲孔（Conductive via)及電鍍導通孔（plating through hole，PTH)以供上下層線路之間的電性連接。 此外，又隨著各式電子產品輕薄短小化之發展趨勢， 業界遂發展出將如半導體晶片等主動元件，或係如電阻、 電容、電感等被動元件嵌埋於電路板中，之後於該電路板 上製作線路，藉以形成嵌埋主、被動元件之電路板結構。 習知在電路板中嵌埋被動元件及製作電鍍導通孔的 方式，請參閱第1A至1H圖。 如第1A圖所示，提供一係如樹脂壓合銅箔之核芯板 5 19707 200819004 Π，該核芯板11之表面具有薄金屬層lla，且於該核芯板 11中形成有至少一貫穿開孔11()。 如第1B圖所示，於該核芯板n表面之薄金屬層lla 及開孔110中形成有一導電層12，藉由該導電層12具有 導電之特性以供後續之電鍍製程。 如第1C圖所示，於該核芯板i丨表面之薄金屬層} J a 及開孔110中的導電層12表面電鍍形成一金屬層13，以 於该開孔110中形成一空心部i 12的導電結構。 如第1D圖所示，接著於該開孔11〇中的空心部112 真入係如树爿曰之基孔材料丨4，以將該空心部丨〗2填滿，避 免在電路板結構中因空洞所包含的氣泡導致後續熱循環製 程中產生爆板的情況。 如第1E圖所示，然後該金屬層13、導電層12及薄金 屬層lla進订圖案化製程以在核芯板u表面形成第一線路 層15及至少一第一電極墊16a，並且於該開孔中形 一電鍍導通孔15a。 如第1F圖所示，於該核芯板Π、線路層15及第一電 極墊16a上形成一高介電材料層16七。 如第1G圖所示，於該高介電材料層i6b表面形成第 二線路層17及相對應於該第一電極塾16&之第二電極墊 16c’使該第一電極墊16a、高介電材料層⑽及第二電極 塾16c構成一電容元件1 $。 如第1H圖所示’於該第二線路層17及第二電極墊16c 表面形成-線路增層結構18，該線路增層結構i8係包括 6 19707 200819004 有介電層181、疊置於該介電層上 於贫介+β^ - θ上之、、泉路層182,以及形成 、η黾層中之導電結構183，且該導帝蛀M + α _ 接至該第1靜17 ”“ 亥W結構183電性連 弟_、.泉路層17，又該線路增層結構Μ外表面且有 硬數-电性連接墊〗84，另 — 另於°亥、'泉路增層結構18外表面覆蓋 ，：g 且5亥防焊層19中具有複數開孔190以露出 该、、泉路增層結構18外表面之電性連接墊184。 X前述習知嵌埋有電容元件16之電路板結構，於 .電性連接時，必須藉由形成於該核芯板π :===:線路層15作㈣ ,^板11兩表面的電容元件16所經之路徑增長，因 =增加佈線的複雜度’且因訊號傳導路徑較長而增加阻 抗’故降低電性功能。 又_以供電容作串聯電性導接之電料通孔⑸必 、’、土孔材料14，在製程上來說必須增加製作步驟，因 而增加製程_難度及複雜度；且對於厚度較小之核芯板 不易進行基孔製程，導致薄化電路板結構的困難度增 並且於„玄包鍍導通孔丨5a中必須填入塞孔材料14，故 =開孔m之孔徑不宜過小，否則該塞孔材料14無法在電 二導通孔15a形成後被填人，使得該電料通孔⑸無法 縮小尺寸，而不利於高密度佈線之需求。 、是以，習知電鍍導通孔必須充填塞孔材料之製程，不 僅流程複雜、製造成本高’尤其為其製程設備投資更是昂 貴，且製程時間（Cycletime)冗長，因而不利於大量生產。 再者，於後續熱製程中，該第一及第二電極墊16&、 19707 7 200819004 16c與高介電材料層16b或高介電材料層16b與塞孔材料 14之間的熱膨脹係數（CTE)不同，因熱應力不同而容易產 生分層（Delamination)的情況，導致可靠度問題增加，且影 響電容值之精確度，嚴重影響製程之良率。 是故，如何有效解決上述習知技術之缺失，而獲取一 製程簡化、成本下降且良率提昇之電路板結構及其製造方 法，實已成為目前亟欲解決之課題。 【發明内容】

有鑑於上述習知之缺失，本發明之目的係在提供一種 嵌埋被動元件之電路板結構，係以一導電柱直接電性連接 兩電容元件，俾得縮短路徑以提升電性品質。 本發明之主要目的係在提供一種嵌埋被動元件之電 路板結構，得藉由導電柱作為電性連接以減少佈線空間， 並可提南導線佈線密度。 本發明之另一目的係在提供一種嵌埋被動元件之電 路板結構，得避免電容元件之局介電材料層及第二電極塾 間或高介電材料與電鍍導通孔中之塞孔材料兩者間熱膨脹 係數之差異造成分層之問題。 本發明之又一目的係在提供一種嵌埋被動元件之電 路板結構，得以導電柱取代習知塞孔之電鍍導通.孔，俾得 縮小核芯板的厚度。 為達上述之目的及其它目的，本發明一種嵌埋被動元 件之電路板結構，係包括：核芯板，具有至少一貫穿之開 孔；導電柱，係電鍍形成於該核芯板之開孔中；高介電材 8 19707 200819004 料層，係形成於該核芯板及導電柱上； 該高介電材斜羼本& 电極墊，係形成於 置，俾料十曰i ’而該電極墊係位於對應該導電柱位 置俾使该電極墊、高介電材料厗β才位 1 %材糾料妹構成-電容元 依上述之結構，該核芯板係為陶瓷板 線路之電路板，·声今紅外 匕各傲Α具有 上，一Μ _又一弟一線路層係形成於該核芯板表 弟了，路層係形成於該高介電材料層表面，且該 層儀藉ώ道發a w Μ工h . 面上

第二線路層係藉由導電A構以™ ’且έ 另本發明之電路板結構復 0 拎“祕料結構，該線路 構具有介電層、疊置於該介電層上之線路層，以及 形成於該介電層中之缉_ + έ士士接 導t 該料增層結構中具有 、包、。f %性連接至該第二線路層’又該線路增層 1 卜有複數電性連接塾，及於該線路增層結構夕^面 防焊層’且該防焊層中具有複數開孔以露出該線 曰層結構外表面之電性連接墊。 本發明之歲埋被動元件之電路板結構另一實施例係 括U ’具有至少—貫穿之開孔；導電柱，係電鑛 形成於該核芯板之開孔中；第一電極墊，係形成於該核芯 =表面上’且該第-電極㈣形成於該導電柱之端面；高 介電材料層，係形成於該核芯板及第一電極墊上；以及第 二電極墊，係形成於該高介電材料層表面以對應於該導電 柱端面之第一電極墊位置，俾使該第一電極墊、高介電材 料層及第二電極墊構成一電容元件。 又依上述之結構，該核芯板係為陶瓷板、絕緣板或具 19707 9 200819004 之板::包括-第-線路層係形成於該核芯板 該第二線路高介電材料層表 層，其中4 = 以電性連接至該第-線路 八甲„亥罘一線路層係電性連接該+ =一線路增層結構，係形成於該第二線路;包 :上’且遠線路增層結構係包括有介電層、疊；二：人2 層上之線路層，以及形成於該介電層中之導二構二： - 之線路層你、秦、a、苦 等包、、、口構’其中 ’、、過‘電結構以電性連接至兮笛_ 6 並於該線路增層結構外表面， $路增層結構外表面覆蓋有—防焊層， 中^該 數=以露出該線路增層結構外表面之電性連有锼 ^二匕命本發明之巍埋被動元件之電路板結構，係以導 电 电性連接位在核芯板兩相對表面之電容元件，而 可免除習知必須經由線路 ， 失，因而得縮短路徑以提升乂 !：阻抗及佈線之缺 為恭性魏，； f’·且直接以導電柱作 :: 可免除習知技術必須填入塞孔材料，以避 t㈣係數不同導致熱製程中造成分層之缺失；又以該 導电柱私1•生連接核芯板兩表面的電容元件，得免除習知夷 孔材料填孔，而可縮小隸，㈣減少佈線提土 =並且可減少核芯板的厚度，以達薄化電路板 【實施方式】 、以下係藉由特定的具體實施例說明本發明之實施方 式，熟悉此技藝之人士可由本說明書所揭示之内容輕易地 19707 10 200819004 瞭解本發明之其他優點與功效。 [第一實施例] 睛茶閱第、 電路板結構第之係為本發明之嵌埋被動元件之 她之製法剖面示意圖。 線路=二I:、提:一㈣ --貫穿開孔21。板21，於該核芯板21中形成有至少 ^ 如第2B及2Γ闰仏- •電鑛形成有—實二、曾斤不’於該核芯板21之開孔210中 面形成一第一線 #於_心板21表 線路層2 3之夢法# \ =而该電錢形成導電柱2 2及第一 如 為成热之技術，於此不再為文贅述。 -線路層23 i开所Γ ’然後於該核芯板2卜導電柱22及第 — 形成一高介電材料層24。 如第2E圖所示，再於該高介狄一 線路層25及電極塾％，該 :曰^ (導乐^士 構⑸以Μ料㈡25係可透過導電結 形成於該高介電 /路層2 3，而該電極墊2 6係 俾使該電極塾26 j 1 對應至該導電柱22位置， 容元件2a。 ^電材料層24及導電柱22構成一電 第2F圖所示，於該第二線路岸25及+ μ轨^ 形成線路增岸妹爐Μ分治々、，峪層25及甩極墊26上 層27卜疊置: 增層結構27係包括有介電 電層中之導乂Λ 上之線路層272,以及形成於該介 屯曰Τ <導電結構273， /1 至該第二線路展7S， ， ^ ·电、、々構273係可電性連接 θ ’又該線路增層結構27外表面具有複 19707 11

I 200819004 數電性連接墊274’另於該線路增層結構27外表面覆蓋一 防焊層28,且該防焊層28中具有複數開孔28〇以露出該 線路增層結構27外表面之電性連接墊274。 依上述之製法，本發明亦揭示一種嵌埋被動元件之電 路板結構，係包括：核芯板21，具有至少―貫穿之開孔 21〇’導電柱22’係電鍍形成於該核芯板21之開孔21〇中; 線路層23,係形成於該核芯板21表面上；高介電材 ;:;層24’係形成於該核芯板21、導電柱^及第一線路層 I3方’以及第二線路層25及電極墊26,係形成於該高介 电材料層24表面，該第二線路層^可透過導電結構⑸ 電性連接至該第-線_23，該電極墊 南介電材料層24表面對應於該導電柱22之位置 :a極塾26、局介電材料層“及導電柱22構成—電容元件 本結構於導電柱端面並未形成有延伸出之 本貫施例係可減少佈線空間並提高佈線密度。 又依上述之電路板結構，復包括有線路增層 亥第二線路層25及電極墊26上，該線路增岸 構⑺係可電性連^至\層第之Γ結構273，且該導電結 甩注連接至该昂二線路層25，又誃 構27外表面具有複數電性連接塾274,另於^敗冒層結 構W外表面覆蓋有-防焊層28，且該防谭結 數開孔280以露出該線路增層結構27外表=有複 〜兔性連接墊 19707 12 200819004 274。 [弟二實施例] 凊參閱第3A至3P Rj々 ^好圖，係為本發明之嵌埋被動元件之 $路板結構弟二實施之製法剖面示意圖 同處在於該導電柱鱼箧.,^ a 一 戶、轭例不 狂，、昂一線路層相連接。 如弟3 A圖所示，接獻^一 49- ^ a -瓷板、料m 士“一核心才反31 ’該核芯板係為陶 瓦板％緣板或具有線路之電路板 壓合銅箔之核芯板31作1明相、， 况月係以树月曰 • 31之#而且古疒人.乍月’仁亚不以此為限，·該核芯板 々八有溥至屬層31 a，且於琴按# ^ 少-貫穿開孔31〇。 、氣板”中形成有至 如第3B圖所示，於

及㈣；1Λ 士， 、°亥核心板31表面之薄金屬層3U 汗1孔310中形成有一導電層32，藉由該 導電之特性以供後續之電鍍製程。^ 、、有 如弟3 C圖所示，於琴仿γ 士 Ή〇 . ^ 、〜杉心板31表面之薄金屬層3la 及開孔3H)中的導電層32表面電鑛形成 於該開孔310中形成—實心之導電柱34。 以 如第3D圖所示’然後該金屬層33、導電層3 屬層31 a進行圖幸介制4口丨、，产上务&上 寻隻 路厚…『一 芯板11表面形成第-線 r θ 乂一乐—電極墊36a;其中該第一電極墊36a 係形成於該導電柱34之端面。 如第3E圖所示，然後於該核芯板21、 介電材料層灿表面形成第二線路層37及第二電極塾门 36c，且該第二線路層37係可透過導電結構奶電性連接 19707 13 200819004 至該第一線路層35，俾 恭 層36b及第二帝搞孰Q以 电極墊3以、高介電材料 -線路層35及1 t 成一電容元件36。其中，該第 表示）。^ 一電極塾36係可相互電性連細式中未 如第3F圖所示，於該第二線路層3 上形成線路增層姓椹μ _ ,, 包極塾36c =%μ 381 θ 、'° ，该、，泉路增層結構％係包括有介 包曰381、畳置於該介電 介電層中之導電，構二曰之線路層382’以及形成於該 籲結構383帝性、隶垃s 以供線路層382透過該導電 38外表面覆蓋：防=妾=4’另於該線路增層結構 防J：干層39，且該防焊層39中且 孔390以露出該線路 有&數開 384。 屑、、、口構38外表面之電性連接墊 I之衣法，本發明係提供一種嵌埋被動元件之帝 板、:構’係包括：核芯板31，具有至少一貫穿之開孔 =0’導電柱34,係電鑛形成於該核芯板31之開孔31〇中； 弟一線路層35及第-電極墊36a，係形成於該核芯板幻 表面上，且該第一電極墊36a係形成於該導電柱Μ之端 面；高介電材料層36b，係形成於該核芯板31、第一線路 層35及第一電極墊36a上；以及第二線路層”及第二電 極墊36c ’係形成於該高介電材料層36b表面，該第二綠 路層37係藉由導電結構371以電性連接至該第一線路層 35’而該第二電極墊36c係對應該導電柱34端面之第—電 極塾36a位置，且形成於該高介電材料層36b表面，俾^ 14 19707 200819004 . 該第一電極墊36a、高介電材料芦 構成電容元件36。包材抖層灿及弟二電極墊36c 此外，該第-電極塾36a係可電性連接 35,使該核芯板31其中_表 +- 乐、求峪層 . 表面之電谷兀件36得單獨使用， 或者可直接藉由該導電柱34串聯另一夺面 以合併使用。 表面之電容元件36 -因此^發明之嵌埋被動元件之電路板結構，係在該 柱之兩W卿成電容元件’而可藉由該導電柱直接 t性連接位在該核芯板兩相對表面之電容元#，㈣㈣ ==及免除佈線，因而得以提升電性品f;且直接以實心 ^電柱作電性連接，而得免㈣知技術填人塞孔材料造 係數不同導致熱製程中造成脫層之缺失；又以該 ^ ^性連接核芯板兩表面的電容元件，得免除習知塞 L =料填孔，而可縮小孔徑’以達減少佈線空間提高佈線 ^ ’並且可減少核芯板的厚度，以達薄化電路板結構之 ㈢的。 上述實施例僅為例示性說明本發明之原理及苴功 效，而非用於限制本發明。任何熟習此項技藝之^士均可 ^違背本發明之精神及範訂，對上述實施例進行㈣ ^交化。因此，本發明之權利保護範圍，應如後述之 專利範圍所列。 【圖式簡單說明】 …第1A至1H圖係習知電容元件形成於核芯板表面並以 兔鍍導通孔電性連接之製程剖視圖； 19707 15 200819004 , 第2A至2F圖係為本發明之嵌埋被動元件之電路板結 構之第一實施例之製法剖面示意圖；以及 第3A至3F圖係為本發明之嵌埋被動元件之電路板結 構之第二實施例之製法剖面示意圖。 【主要元件符號說明】 11、21、31 核芯板 110、210、310 核芯板開孔 . 190、280、390 防焊層開孔 _ 112 空心部 11a、31a 薄金屬層 12、32 導電層 13 > 33 金屬層 14 基孔材料 15、182、272、382 線路層 15 > 23 〜35 第一線路層 15a 電鐘導通孔 16、2a、36 電容元件 16a、36a 第一電極墊 16b、24、36b 南介電材料層 16c、36c、17 第二電極墊 18、27、38 線路增層結構 181、271、381 介電層 183、251、273 、371、383 導電結構 184、274、384 電性連接墊 16 19707 200819004 . 19、28、39 防焊層 22、32、34 導電柱 25、37 第二線路層 26 電極塾 17 19707

Claims (1)

1. 200819004 十、申請專利範圍： 種嵌埋被動元件之電路板結構，係包括·· 核芯板，具有至少一貫穿之開孔； 導電柱，係形成於該核芯板之開孔中； 高介電材料層，係形成於該核芯板及導電柱上 電極塾，係形成於該高介電材料層表面對應於該 蜍包柱位置，俾使該電極墊、高介電材 構成一電容元件。 日及蛉电柱 2· 3· 4· 5· ^申請專利範圍第！項之餘被動元件之電路板姓 二:其=板係為陶一緣板及一 :申”：範圍第μ之嵌埋被動元件之電路板結 f由：包括一第-線路層係形成於該核芯板表面上。 =申^專利範圍第3項之嵌埋被動元件之電路板处 :面復包括一第二線路層，係形成於該高介刪層 =申請專利範圍第4項之㈣被動元件 該第二線路制藉由導電結構以電=接 王邊弟一線路層。 :申請，範圍第5項之喪埋被動元件之電路板結 及古2括有線路增層結構，係形成於該第二線路層 及向介電材料声卜，R # & 構以電性、*^ 且t泉路增層結構中具有導電結 电眭連接至該第二線路層。 19707 18 200819004 , 7. 如申請專利範圍第6項之喪埋被動元件之電路板結 構，其中，該線路增層結構係包括有介電層、疊置於 該介電層上之線路層，以及形成於該介電層2 + 結構。 「电 8. 如申請專利範圍第7項之後埋被動元件之電路板結 ^ j其中，該線路增層結構外表面具有複數電性^接 9. 如申:"利範圍第8項之嵌埋被動元件之電路板結 構，復包括有覆蓋於該線路增層結構外表面之防烊 $ ’且該防焊層中具有複數開孔以露出該線路增層結 構外表面之電性連接墊。 ^ ^ 1嵌埋被動元件之電路板結構，係包括： 核芯板’具有至少一貫穿之開孔； ^包桂’係形成於該核芯板之開孔中； ，一電極墊，係形成於該導電柱之端面； 鬲介電材料層，係形成於該核芯板及第一電極 上；以及 第二電極墊，係形成於該高介電材料層表面 執该主端面之第一電極塾位置，俾使該第一電極 I j 门；丨包材料層及第二電極墊構成一電容元件。 •^申=專利範圍第1〇項之嵌埋被動元件之電路板結 /、中，该核芯板係為陶瓷板、絕緣板及具有線 12 :電：板其中-者。 、 月專引範圍第10項之嵌埋被動元件之電路板結 19707 19 200819004 構，设包括-第一線路層，係形成於該核芯板表面上。 申明專利範圍第12項之嵌埋被動元件之電路板结 構#中，该第一線路層係電性連接該第-電極墊。 4·如申請專利範圍第13項之嵌埋被動元件之電路板結 2奴包括-第二線路層，係形成於該高介電材料層 15·如申請專利範圍 構’其中，該第 至該第一線路層

   第14項之嵌埋被動元件之電路板結 二線路層係藉由導電結構以電性連接 16·:申5利範圍第15項之嵌埋被動元件之電路板結 及高^材層結構’係形成於該第二線路層 構以電性連接至該第二線路層。 有—“ 17·::申：Γ"1圍第16項之嵌埋被動元件之電路板結 該介^上=路增層結構係包括有介電層、疊置於 ，士構 線路層’以及形成於該介電層中之導電 18·如申請專利 構，其中， 墊〇 範圍第17項之嵌埋被動元件之電路板結 該線路增層結構外表面具有複數電性連接 :青專利範圍第18項之喪埋被動元件之電路板結 層，蓋於該線路增層結構外表面之防焊 構外=^層巾具有複數開孔以露出該線路增層結 稱外表面之電性連接f。 19707 20