TW200816372A - Interconnection structure and manufacturing method thereof - Google Patents
Interconnection structure and manufacturing method thereof Download PDFInfo
- Publication number
- TW200816372A TW200816372A TW095134566A TW95134566A TW200816372A TW 200816372 A TW200816372 A TW 200816372A TW 095134566 A TW095134566 A TW 095134566A TW 95134566 A TW95134566 A TW 95134566A TW 200816372 A TW200816372 A TW 200816372A
- Authority
- TW
- Taiwan
- Prior art keywords
- barrier layer
- conductor
- nickel
- layer
- interconnect structure
- Prior art date
Links
Classifications
-
- H10W20/4462—
-
- H10P14/432—
-
- H10W20/037—
-
- H10W20/057—
-
- H10W20/425—
-
- H10W20/0554—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
200816372 20953twf.doc/006 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種積體電路結構及其製作方法,且 特別是有關於一種内連線結構及其製作方法。 【先前技術】 在高積集度的半導體元件中,一般都具有兩層以上的 内連線金屬層’稱為多重金屬内連線(multilevel interconnects) ’其目的是用以適應元件的密度增加而形成 的立體的配線結構。 圖1A為習知一種内連線結構之剖面示意圖。請參照 圖1A ’内連線結構i〇a包括基底、銅導線1〇2、金屬 阻障層104、氮化矽阻障層106、介電層1〇8以及銅插塞 110。銅導線102配置於基底1〇〇中。介電層配置於基 底100上。氮化矽阻障層106配置於介電層108與基底1〇〇 之間。氮化矽阻障層106與介電層108中具有開口 1〇9, 開口 109暴露出銅導線1〇2。銅插塞11〇配置於開口 1〇9 :且與銅導線102電性連接。金屬阻障層104配置於銅插 基110與開口 109的侧壁與底部之間,以及基底1〇〇盥 導線102之間。 一 ^ 、、由於氮化矽阻障層1〇6具有較高的介電常數,往往會 =成RC延遲,為了解決此問題,一般會在銅導線1〇2 L表面配置一層磷化鈷鎢(c〇wp)來取代具有高介電常數 ^虱=矽阻障層1〇6。圖1B為習知另一種内連線結構之剖 示思圖。請參照圖1B,内連線結構10b包括基底1〇〇、 200816372 20953twf.doc/006 銅導線102、介電層108、銅插塞11〇以及磷化鈷鎢層112。 銅導線102配置於基底1〇〇中。磷化鈷鎢層U2配置於銅 導線102上。介電層1〇8配置於基底1〇〇上。介電層1〇8 中具有開口 109’開口 1〇9暴露出構化钻鎢層112。銅插塞 110配置於開口 1〇9中且與磷化鈷鎢層112電性連接。金 屬阻障層104配置於銅插塞no與開口 1〇9的側壁與底部 之間,以及基底1〇〇與銅導線1〇2之間。 然而’隨著科技的日益發展,積體電路之元件尺寸也 不斷縮小,使得開口 109的直徑也隨著縮小。當開口 ι〇9 的直徑越來越小時,流經銅插塞110中單位面積的電流會 越大而對元件造成損害,進而導致元件的可靠度降低。此 外,金屬阻障層104的材料通常為鈕(Ta)/氮化鈕(TaN)、鈕 或氮化組,使得金屬阻障層1〇4的阻值比銅插塞11()高, 因此Μ元件尺寸縮小時,導致金屬阻障層1Q4對於銅插塞 110的比例相對增加,而造成插塞阻值增加的問題。 此外’還可以利用奈米碳管(carb〇n nan〇tube,CNT) 來取代銅插塞110,藉由奈米碳管的高電流承載密度(銅電 流承載密度的1000倍)來增進内連線結構的效能。圖1C 為習知又一種内連線結構之剖面示意圖。請參照圖1C,内 連線結構10c包括基底1〇〇、銅導線102、金屬阻障層丨〇4、 介電層108、组阻障層114、鈷(或鎳)金屬層116以及奈米 碳管118。銅導線102配置於基底1〇〇中。金屬阻障層1〇4 配置於基底100與銅導線102之間。介電層1 〇8配置於基 底100上。钽阻障層114配置於介電層1〇8與基底1〇〇之 200816372 2Uy^3twt:doc/006 間。介電層108中具有開口 1〇9,開口 1〇9暴露出鈕阻障 層114。钻(或鎳)金屬層!丨6配置於開口 1〇9中,且位於组 阻I1早層114上。奈米碳管118配置於開口 1〇9中,且位於 钻(或錄)金屬層116上。 然而,在内連線結構10c中,鈕阻障層114為導電層, 在製作過程中是以沈積的方式形成在整個晶片上,會使得 位於组阻障層114下方的銅導線1〇2藉由组阻障層ιΐ4與 其他區域的導電結構電性連接,而產生短路的現象,但^ 又口為元件饴度的提尚無法精確地將晶片上的鈕阻障屑 114 :案化,導致内連線結構1〇c在製程中面臨無法‘ 的問題。此外’為了在開p中形成奈米碳f 118,必 形成作為觸媒之用的銘(或鎳)金屬層m,也使得製程步 更佳複雜困難,同時增加了生產成本。 【發明内容】 本發明的目的就是在提供一種内連線結構,可以 元件效能以及提高可靠度。 曰運 、本發明的另-目的是提供一種内連線結構的 法,可以簡化製程以及降低生產成本。 本發明提連線結構,此喊線結構 底減導體阻障層、介電層與奈米碳管。基底中具有土 2阻障層配置於導電區上,且導體阻障層中含二 或鎳。介電層配置於基底上。奈料管配胁 銘 與導體阻障層電性連接。 9中且 依照本發明實施例所述之内連線結構,上述之導體随 200816372 ^u^jjiwi.doc/006 障層的材料例如為以鐵、鈷或鎳為基底的化合物。 立依照本發明實施例所述之内連線結構,上述之導體阻 障層的材料例如為磷化鈷鎢(C0WP)、磷化鎳鎢(Niwp)、硼 化鈷鎢(CoWB)、硼化鎳鎢(NiWB)、磷化鈷鉬(c〇M〇p)、磷 化鎳鉬(NiMoP)或其衍生物。 ^依照本發明實施例所述之内連線結構,上述之導體阻 障層的材料例如為磷化鈷鎢,且導體阻障層的厚度例如介 於5 nm至20 nm之間。 依照本發明實施例所述之内連線結構,上述之 例如為銅導線。 、^ 依照本發明實施例所述之内連線結構,上述之介電層 的材料例如為二氧化矽或低介電常數絕緣材料。 屯曰 依照本發明實施例所述之内連線結構,更可以於導+ 區與基底之間配置有阻障層。 、、甩 依知本發明實施例所述之内連線結構,上述之阻障声 的材料例如為鈕(Ta)/氮化鈕(TaN)、磷化鈷鎢、磷化鎳=曰、 硼化鈷鎢、硼化鎳鎢、磷化鈷鉬或磷化鎳鉬。
^ 本發明提出一種内連線結構的製作方法,此方法是 提供一基底,此基底中具有導電區。然後,於導電區= 成導體阻障層,且導體阻障層中含有鐵、鈷或鎳Γ接著f 於基底上形成介電層。之後,於介電層中形成奈米碳总, 此奈米碳管與導體阻障層電性連接。 人B 依照本發明實施例所述之内連線結構的製作方法,上 述之V體阻障層的材料例如為以鐵、钻或鎳為基底的化人 200816372 ‘v^jj»iwi:doc/006 物 依照本發明實施例所述之内連線結構的製作方、 述之脰阻P早層的材料例如為構化钻鎢、嶙化錄 上 銘鶴、ί朋化鎳鶴、磷化銘鉬、填化鎳鉬或其衍生物蝴化 依妝本發明實施例所述之内連線結構的製作方 述之$體阻卩早層的材料例如為鱗化铦鎢, p上 厚度例如介於5 nm至2G nm之間。 —體阻P早層的 依照本發明實施例所述之内連線結構的製作方法,上 述之‘體阻障層的形成方法例如為無電鍍⑻沉加卜% Plating)法。 依照本發明實施例所述之内連線結構的製作方法,上 述之形成奈米碳管的方法例如為化學氣相沈積法。 依照本發明實施例所述之内連線結構的製作方法,上 述之形成奈米碳管時的溫度例如介於3〇〇。〇至45〇。〇之 間’且壓力例如介於丨torr至2〇t〇rr之間,所通入的氣體 例如為乙炔(QH2)、氳(H2)氣、與氬(Ar)氣 依照本發明貫施例所述之内連線結構的製作方法,上 述之乙炔的流量例如介於1 SCCm至1〇〇 sccm之間。 依照本發明實施例所述之内連線結構的製作方法,上 述之氫氣的流量例如介於100 seem至500 seem之間。 依照本發明實施例所述之内連線結構的製作方法,上 述之氬氣的流量例如介於〇 sccm至5〇〇 seem之間。 在本發明之内連線結構的製作過程中,由於直接將奈 米碳管形成於含有形成奈米碳管之用的鐵、鈷或鎳的導體 200816372 zuyD3twt.doc/006 11 11 早二上省去了額外形成奈米碳管的觸媒層之步驟,因 此使付製^更為簡單,且導體阻障層使用無電鍍法來形 成,也不需進行額外的圖案化製程來移除晶片上其他區域 上的導體阻障層,因而達到了量產的目的。 此外’本發明同時彻具有高導電率的奈米碳管作為 内連線結_插塞以及利用含有填化_等具有低介電常 數的材料來作為導體轉層,更可財效地提高元件的可 责廢。 μ為讓本發明之上述和其他目的、特徵和優點能更明顯 易憧’下文特舉實施例,並配合所附圖式,作詳細說明如 下。 【實施方式】 圖2Α至圖2C為依照本發明實施例所繪示的内連線結 構之製作流程剖面圖。首先,提供基底200,基底200中 具^導電區202。導電區2〇2例如為銅導線,形成方法例 如是先對基底200進行微影製程與蝕刻製程,以於基底2〇〇 中形成開π 203。然後,於基底2〇〇上沈積銅金屬層(未緣 示)。之後,進行化學機械研磨製程,以移除開口 2⑽外的 銅至屬層此外,在沈積銅金屬層之前,可以選擇性地於 開口 203的側壁以及底部形成阻障層2〇4。阻障層2〇4的 材料例如為鈕、氮化钽、钽/氮化钽、磷化鈷鎢、磷化鎳鎢、 硼化鈷鎢、硼化鎳鎢、磷化鈷鉬或磷化鎳鉬。 請繼續參照圖2Α,於導電區202上形成導體阻障層 206。導體阻障層206的材料例如為鐵、姑或鎳為基底的化 200816372 20953twf.doc/006 $物,因此導體阻障層206除了玎以作為導電區2〇2的阻 障層之外,還可以以作為後續形成奈米碳管時所需的觸 媒。導體阻障層206的材料例如為填化姑鎢、嶙化^嫣、 硼化鈷鎢、硼化鎳鎢、磷化鈷鉬、磷化鎳鉬或其衍生物, 形成方法例如為無電鍍法。當導體阻障層2〇6的材料為磷 化鈷鎢’其厚度例如介於5 nm至20 nm之間。 特別一提的是,由於導體阻障層206是採用無電鍍法 直接形成於導電區202上,因此不會形成在晶片上其他區 域,也就是說,不需要再進行額外的圖案化製程來移除晶 片上其他&域的上的導體阻障層206,因此可以在高元件 密度的條件下進行量產。 接著’請參照圖2B,於基底200上形成介電層208。 介電層208的材料例如為二氧化矽或低介電常數絕緣材 料。繼之,進行微影製程與蝕刻製程,以於介電層2〇8中 形成開口 210。開口 21〇暴露出部分導體阻障層2〇6。
之後’請參照圖2C,於介電層208中形成奈米碳管 212,且奈米碳管212與導體阻障層206電性連接。奈米碳 嘗212的方法例如為化學氣相沈積法。更詳細地說,奈米 碳管212例如在介於300°C至45(TC之間的溫度下,且壓力 例如介於1 torr至20torr之間形成,所通入的氣體例如為 乙炔(02¾)、氫(¾)氣、與氬(Ar)氣,其中乙炔的流量例如 介於1 seem至100 seem之間,氫氣的流量例如介於1〇〇 seem至500 seem之間,氬氣的流量例如介於〇 sccm至5〇〇 seem之間。在一較佳的實施例中,溫度例如是介於38〇°C 11 200816372 2U^^Jtwt.doc/006 至410 C之間’壓力例如介於5 torr至10 torr之間,乙快 的流量例如介於1 seem至60 seem之間,氫氣的流量例如 介於100 seem至500 seem之間,氬氣的流量例如介於〇 seem至450 seem之間。在一更佳的實施例中,溫度例如 是400°C,壓力例如是1〇 torr之間,乙炔與氫氣的流量比 例如是7 : 500。 值得一提的是,由於作為導電區202的阻障層的導體 阻障層206中已含有形成奈米碳管212時所需的觸媒,而 不需額外地在形成奈米碳管212之前先形成一層觸媒層, 因此使得製程更為簡單並降低了生產成本。 以下將以圖2C為例,對本發明之内連線結構作說明。 請參照圖2C,本發明之内連線結構包括基底2〇〇、導 電區202、導體阻障層206、介電層208與奈米碳管212。 導電區202配置於基底200中。導體阻障層206配置於導 電區202上,且導體阻障層206中含有形成奈米碳管212 之用的鐵、姑或鎳。介電層208配置於基底200上。奈米 碳管212配置於介電層208中且與導體阻障層206電性連 接。此外,導電區202與基底200之間選擇性地配置有阻 障層204。 在本實施例中,直接將奈米碳管212配置於含有形成 奈米碳管212之用的鐵、鈷或鎳的導體阻障層2〇6上,同 時利用導體阻障層206作為導電區202的阻障層來避免產 生RC延遲的問題以及利用奈米碳管212作為本發明之内 連線結構中的插塞來達到降低電阻的目的,因而提高了元 12 200816372 ^U^^Jtwi.doc/006 件的可罪度’且由於不需額外地於奈米碳管212與導電區 202之間配置奈米碳管212的觸媒層,進而降低了生產成 ° ^ /綜上所述,在本發明之内連線結構中,直接將奈米碳 賞心成於έ 成奈米碳管之用的鐵、#或鎳的導體阻障 ,上了以省去額外形成奈米碳管的觸媒層之步驟,因而 簡化了製程,且導體阻障層使用無電鍍法來形成,不需進 行額外的圖案化製絲移除晶>1上其他區域上的導體阻障 層’更達到了量產的目的。此外,湘具有高電流承載密 度的奈米碳管作勒連線結構的齡以及含有雜銘鎢等 具有低介電常數的㈣來料導體阻障層,更可以有效地 提高元件的可靠度。 雖然本發明已以實施例揭露如上,然其並非用以限定 本發明任何熟訊技藝者,在不麟本發明之精神和範 圍内胃可作些*之更動與潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1Α為習知一種内連線結構之剖面示意圖。 圖1Β為習知另一種内連線結構之剖面示意圖。 圖1C為習知又一種内連線結構之剖面示意圖。 圖2Α至圖2C為依照本發明實施例所繪示的内連線結 構之製作流程剖面圖。 【主要元件符號說明】 l〇a、l〇b、i〇c ··内連線結構 13 200816372 2Uy^Jtwt:doc/006 100、200 :基底 102 :銅導線 104 :金屬阻障層 106 :氮化矽阻障層 108、 208 :介電層 109、 203、210 :開 π 110 :銅插塞 112 :磷化鈷鎢層 114 :钽阻障層 116 :鈷(或鎳)金屬層 118、212 :奈米碳管 202 :導電區 204 :阻障層 206 :導體阻障層 14
Claims (1)
- 200816372 20953twf.doc/006 十、申請專利範圍: 1·一種内連線結構,包括: 一基底,該基底中具有一導電區; 一導體阻障層,置於該導 中含有鐵、銘或鎳; 上’且該導體阻障層 一介電層,配置於該基底上;以及 性連接。;、“㉟置㈣介電層巾且賴導體阻障層電 2.如申請專利範圍第卜員所述之 導體;且:申,r為以鐵,或鎳為基上= 導體阻障層的材料包㈣化_、 觸鶴、她自、侧蝴彳職鶴、 4·如申請專利範圍第3項 導體阻障層的材料為_•,且該;==; 於5_至2〇_之間。 知體_層的厚度介 導電it:::利範圍第1項所述之内連線結構,其中該 介電圍第1項所述之内連線結構,其中該 包括二氧化矽或低介電常數絕緣材料。 —阻“,ϊΐϋ範圍第1項所述之内連線結構,更包括 曰配置於該導電區與該基底之間。 阻产it申請專利範圍第7項所述之内連線結構,並中该 早θ的材料包括崎化组,匕_、碟化鎳鎮、、^ 15 200816372 20953twf.doc/006 鈷鎢、硼化鎳鎢、磷化鈷鉬或磷化鎳鉬。 9.一種内連線結構的製作方法,' 拓. 提供一基底,該基底中具有一導電區. 含有形成一她障層;導體阻障層中 於该基底上形成一介電層;以及 阻障切成—奈料f,妓米奸與該導體 方法10二材2述之内連線結構的製作 化合物。 Μ的材枓為以鐵 、鈷或鎳為基底的 方法,利乾圍帛10項所述之内連線結構的製作 石朋化減 障層的材料包括磷化_、磷化鎳鶴、 或其衍生物。 方法,並圍弟11項所述之内連線結構的製作 障層的厚度層2:=:一該娜 方法:二=:第線結構的製作 14如由w ㈣成方法包括無電鑛法。 方法,=㈣9 1請述之_線結構的製作 亥t米碳管的方法包括化學氣相沈積法。 方法,其中形14項所述之内連線結構的製作 門,且芦六^ Μ不米碳官時的溫度介於300°c至450°c之 B )丨於1咖至20如之間,所通入的氣體包括 16 200816372 zuv^jtwi.doc/006 乙炔、氫氣、與氬氣。 16. 如申請專利範圍第15項所述之内連線結構的製作 方法,其中乙快的流量介於1 seem至100 seem之間。 17. 如申請專利範圍第15項所述之内連線結構的製作 方法,其中氫氣的流量介於1〇〇 seem至500 seem之間。 18. 如申請專利範圍第15項所述之内連線結構的製作 方法,其中氬氣的流量介於〇 seem至5⑻seem之間。 19. 如申請專利範圍第9項所述之内連線結構的製作 方法’其中該導電區為銅導線。 20. 如申請專利範圍第9項所述之内連線結構的製作 方法,其中該介電層的材料包括二氧化矽或低介電常數絕 緣材料。 17
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095134566A TWI315560B (en) | 2006-09-19 | 2006-09-19 | Interconnection structure and manufacturing method thereof |
| US11/756,853 US20080067681A1 (en) | 2006-09-19 | 2007-06-01 | Interconnection structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095134566A TWI315560B (en) | 2006-09-19 | 2006-09-19 | Interconnection structure and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200816372A true TW200816372A (en) | 2008-04-01 |
| TWI315560B TWI315560B (en) | 2009-10-01 |
Family
ID=39187741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095134566A TWI315560B (en) | 2006-09-19 | 2006-09-19 | Interconnection structure and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080067681A1 (zh) |
| TW (1) | TWI315560B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI670821B (zh) * | 2012-03-08 | 2019-09-01 | 日商東京威力科創股份有限公司 | 半導體裝置、半導體裝置之製造方法 |
| CN118136601A (zh) * | 2023-10-04 | 2024-06-04 | 林君明 | 半导体结构以及半导体结构制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012083036A2 (en) * | 2010-12-17 | 2012-06-21 | Cleveland State University | Nano-engineered ultra-conductive nanocomposite copper wire |
| US10020439B2 (en) * | 2015-05-28 | 2018-07-10 | Honda Motor Co., Ltd. | Electrostrictive element |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5695810A (en) * | 1996-11-20 | 1997-12-09 | Cornell Research Foundation, Inc. | Use of cobalt tungsten phosphide as a barrier material for copper metallization |
| US6100184A (en) * | 1997-08-20 | 2000-08-08 | Sematech, Inc. | Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer |
| US6924538B2 (en) * | 2001-07-25 | 2005-08-02 | Nantero, Inc. | Devices having vertically-disposed nanofabric articles and methods of making the same |
| US6515325B1 (en) * | 2002-03-06 | 2003-02-04 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
| US6831017B1 (en) * | 2002-04-05 | 2004-12-14 | Integrated Nanosystems, Inc. | Catalyst patterning for nanowire devices |
| US6975032B2 (en) * | 2002-12-16 | 2005-12-13 | International Business Machines Corporation | Copper recess process with application to selective capping and electroless plating |
| US7060619B2 (en) * | 2003-03-04 | 2006-06-13 | Infineon Technologies Ag | Reduction of the shear stress in copper via's in organic interlayer dielectric material |
| JP3647853B1 (ja) * | 2003-10-24 | 2005-05-18 | 沖電気工業株式会社 | 半導体装置の配線構造及びその製造方法 |
| US6979625B1 (en) * | 2003-11-12 | 2005-12-27 | Advanced Micro Devices, Inc. | Copper interconnects with metal capping layer and selective copper alloys |
| US6969651B1 (en) * | 2004-03-26 | 2005-11-29 | Lsi Logic Corporation | Layout design and process to form nanotube cell for nanotube memory applications |
| US7300860B2 (en) * | 2004-03-30 | 2007-11-27 | Intel Corporation | Integrated circuit with metal layer having carbon nanotubes and methods of making same |
| US7312531B2 (en) * | 2005-10-28 | 2007-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and fabrication method thereof |
-
2006
- 2006-09-19 TW TW095134566A patent/TWI315560B/zh not_active IP Right Cessation
-
2007
- 2007-06-01 US US11/756,853 patent/US20080067681A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI670821B (zh) * | 2012-03-08 | 2019-09-01 | 日商東京威力科創股份有限公司 | 半導體裝置、半導體裝置之製造方法 |
| CN118136601A (zh) * | 2023-10-04 | 2024-06-04 | 林君明 | 半导体结构以及半导体结构制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI315560B (en) | 2009-10-01 |
| US20080067681A1 (en) | 2008-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4549002B2 (ja) | カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法 | |
| KR100881621B1 (ko) | 반도체 장치 및 그 형성방법 | |
| CN101617394B (zh) | 降低BEoL互连结构中的总介电常数的工艺集成方案 | |
| US7842600B2 (en) | Methods of forming interlayer dielectrics having air gaps | |
| TWI406361B (zh) | 於互連應用中形成可靠介層接觸之結構及方法 | |
| US7893535B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100827524B1 (ko) | 반도체 소자의 제조 방법 | |
| US8124524B2 (en) | Methods of forming metal interconnection structures | |
| WO2004051726A1 (ja) | 半導体装置およびその製造方法 | |
| US9484302B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| TW201101448A (en) | Interconnection structure of semiconductor integrated circuit and method for making the same | |
| CN101188210A (zh) | 半导体结构的形成方法 | |
| JP2001319928A5 (ja) | 半導体集積回路装置 | |
| CN103219279A (zh) | 具有铜内部互连的半导体设备及其制造方法 | |
| US12469748B2 (en) | CMOS-compatible graphene structures, interconnects and fabrication methods | |
| US6569756B1 (en) | Method for manufacturing a semiconductor device | |
| US7250366B2 (en) | Carbon nanotubes with controlled diameter, length, and metallic contacts | |
| TWI495059B (zh) | 半導體元件與半導體裝置與其形成方法 | |
| TW200933816A (en) | Interconnection structure and manufacturing method thereof | |
| JP5699164B2 (ja) | 方向転換されたカーボンナノチューブで作られた相互接続構造 | |
| US8338822B2 (en) | Electrical connection structure having elongated carbon structures with fine catalyst particle layer | |
| TW200816372A (en) | Interconnection structure and manufacturing method thereof | |
| CN118692987B (zh) | 金属互连结构的形成方法及金属互连结构 | |
| CN101217128A (zh) | 具有过孔的集成电路的制造方法 | |
| JP2008172250A (ja) | カーボンナノチューブを有する電気配線構造及びその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |