CN101217128A - 具有过孔的集成电路的制造方法 - Google Patents

Abstract

本发明涉及一种集成电路，以及一种用于制造集成电路的方法。在一个实施例中，在衬底上形成导电材料的至少一个接触部。在衬底上将层沉积至接触部的预定高度。在层中通过接触部提供导电过孔。

Description

具有过孔的集成电路的制造方法

相关申请的交叉参考

本发明要求于2007年1月4日提交的德国专利申请第DE102007001130.1号的优先权，其全部内容结合于此作为参考。

背景技术

在各个技术领域中都使用具有半导体的集成电路，该集成电路具有过孔(即，在两个层表面之间的电接触部)。例如，在三维集成的存储装置领域中使用过孔，以使单个存储芯片彼此连接。在过孔的制造中，由于被钝化且由导电材料填充的过孔的大纵横比，所以存在增加的要求。此外，电过孔需要满足多个技术参数，例如，电阻、电容、和电感应当较小。

出于这些和其他原因存在对本发明的需求。

发明内容

本发明的实施例提供了一种集成电路以及一种具有过孔的集成电路的制造方法。在第一过程中，一个实施例可以制造电接触部。然后，使电接触部绝缘，并随后构成层。以这种方式，可以制造具有高纵横比的电接触部，即，具有考虑到与其直径相比的接触部长度的高比例。

在其他实施例中，接触部由碳构成。

在其他实施例中，接触部由诸如碳管的碳纤维构成。碳纤维的结构允许制造具有高欧姆电阻和高纵横比的接触部。

在其他实施例中，层由诸如硅的半导体材料组成。可以通过使用技术上简单的工艺来形成半导体材料层。使用用于形成层的硅允许在层中进一步集成机械和/或电组件和电路，例如，存储芯片或逻辑芯片。

在其他实施例中，可以在衬底上外延地生长硅。

在其他实施例中，可以制造碳纤维束形状的接触部。以这种方式，可以使用一种工艺技术来制造具有良好电特性的接触部。

在一个实施例中，在衬底上沉积氧化硅层。在氧化硅层上沉积硅层。用于接触部的具有预定面积的凹陷部被引入硅层中，从而，凹陷部达到埋入的氧化硅层。催化剂材料被引入凹陷部中。然后，将碳沉积到催化剂材料上，并生成接触部。这使得接触部被轮廓分明地形成。在其他实施例中，催化剂材料可以用于形成碳接触部。适当的催化剂可以例如是镍、铁、或钴，或者其组合。

在该方法的其他实施例中，在衬底和接触部上沉积隔离层，以使接触部绝缘。然后，去除从衬底表面到包围接触部的壳层表面的隔离层。之后，在未覆盖的衬底和壳层表面上沉积层。

可以通过高温分解含碳的气体来产生碳。例如，可以使用乙烯和水蒸气来生长碳管。

接触部可以具有1到500μm的高度和10nm到100μm的直径。

当由碳形成接触部时，在另一实施例中，通过高温分解地沉积的碳来覆盖碳管。从而，通过碳来填充碳管之间的间隔。这提高了接触部的电特性。此外，碳管被机械稳定。在其他实施例中，碳管接触部掺杂有电荷载流子，从而，提高了过孔的传导率。在其他实施例中，高温分解地沉积的碳掺杂有电荷载流子。这也提高了过孔的传导率。

在其他实施例中，在衬底上形成导电层，该导电层由碳管毡构成。然后，通过高温分解地沉积的碳(例如，使用碳层)来渗透碳管。然后，在单个接触束中构成导电层，其中，导电层被向下去除直至接触束。通过隔离层围绕接触束，并且从隔离层中去除半导体表面并进行清洁。通过半导体层来填充在接触束之间的间隔。以这种方式，可以容易地生产接触部，并且该接触部具有独特的几何形状。

在本发明方法的另一实施例中，以具有至少一个接触凹陷部的隔离层的形式设置一个层。该隔离层被涂覆到衬底上，从而，接触部被插入到接触凹陷部中。通过一种材料来填充在接触部与隔离层之间的间隔。以这种方式来生成包括过孔的层。所描述的方法提供了以下优点，即包括接触凹陷部的层可以被制造而不论衬底是否包括接触部。因此，可以使用不同的工艺以形成接触部和层。

在该方法的一个实施例中，通过聚合物来填充在接触部和接触凹陷部之间的间隔。

在其他实施例中，至少部分地通过高温分解地沉积的碳来覆盖碳管。

本发明的一个实施例涉及一种方法，其中，在衬底上形成露出的接触部，并且其中，至少接触部的壳层表面被隔离层顺序覆盖。然后，通过诸如半导体材料的材料来填充在接触部之间的间隔。此后，将电路引入到材料中，并且过孔以导电的形式连接到电路。接着，可以在进一步的处理中去除衬底。通过使用这一过程，可以获得诸如半导体材料薄材料层，该薄材料层包括例如在进一步的处理中可以从层的两侧进行电接触的过孔。由于新的过程，使得过孔可以具有高纵横比，这是因为与传统方法不同，不是通过产生一个过孔并填充该过孔来制造该过孔的。在该过程中，首先，制造用于过孔的接触部，然后制造在其中设置有过孔的层。以这种方式，可以生成具有较高纵横比的过孔。在制造期间，可以使用各种不同的导电材料。在一个实施例中，由碳(例如，由碳管)来制造接触部。碳纳米管也可以用于这一目的。与金属不同，允许对使用的材料和方法进行高温进一步处理，如通常在半导体技术中使用的。

附图说明

附图是为了进一步理解本发明，并且并入并构成本说明书的一部分。附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。由于参考以下详细描述更好地理解本发明，所以将会容易地理解本发明的其它实施例和本发明的一些预期优点。附图中的元件不一定彼此相对按比例绘制。相同的参考标号表示对应的相似部件。

图1示出了用于提供过孔的第一方法。

图2示出了用于提供过孔的第二方法。

图3示出了用于提供过孔的第三方法。

图4示出了用于提供过孔的第四方法。

图5示出了用于提供过孔的第五方法。

图6示出了用于提供过孔的第六方法。

图7示出了衬底的其他实施例。

具体实施方式

在以下的详细描述中，参考构成本文一部分的附图，其中，通过可以实现本发明的示例性具体实施例示出了附图。对此，参考所描述图的方向使用方向术语(例如，“顶部”、“底部”、“正面”、“背面”、“前端”、“尾部”等)。由于本发明实施例中的元件可以定位于许多不同的方向，因此，方向术语是用来说明而不是用来限制的。可以理解，可利用其它实施例，并且在不背离本发明范围的情况下，可对结构或逻辑进行改变。因此，以下详细的描述不是用来限制本发明的，本发明的范围由所附权利要求限定。

图1A至图1F示出了第一制造工艺的各个过程。在图1A的第一过程中，提供衬底1。在衬底1上沉积隔离层2。衬底1可以是任一种类的衬底，例如，硅晶片形状的硅。隔离层2可以由各种材料(例如，氧化硅或氮化硅)构成。在隔离层2上的独立基础区3中沉积催化剂层。铁、钴、或镍可被用作催化剂。例如，层可以具有0.5nm的厚度。由于基础区3的布置和形状，从而确定了接触部4的布置和横截面积。在催化剂区上形成电接触部4。为了这个目的，可以使用各种形成工艺和各种导电材料。例如，可以通过CVD工艺生长成纤维或管状(例如，单层管或多层管)的碳。在单层管的情况下，管可以具有0.4nm到5nm的直径，以及在多层管的情况下，管可以具有1nm到100nm的直径，因此，可以考虑纳米管。从而，例如，在基础区3上形成多个管。例如，可以通过使用乙烯CVD工艺来生长碳管，其中，乙烯、氩或氦、以及氢或水汽被用于该CVD工艺。可以在10分钟以内执行沉积工艺。在CVD沉积工艺中，例如，使用具有50cm或更大的直径的石英炉以及具有100cm长度的加热区。通过增湿器以气流的形式提供水蒸气。可以将纯氩(99.99％)或纯氦(99.99％)与40％的氢与1000cm³/min的气流可以被一同用作使用水蒸气的CVD工艺的气体环境。在10分钟的沉积时间期间，以温度750℃通过10到150cm³/min的乙烯流和在10到500ppm之间的湿选来实现CVD沉积工艺。作为催化剂，包含厚度为10nm的氧化铝和具有厚度为1nm的铁的层可以涂覆到包括具有厚度为1nm到1000nm的氧化硅层的硅晶片上。

代替已描述的方法，也可以使用其它方法，其中，以碳纤维束(具体为碳管)的形式形成接触部4。还可以通过使用导电的其他材料来生成接触部4，并且通过沉积工艺来生成接触部4。

如图1C所示，在形成接触部4之后，至少接触部4通过第二隔离层来覆盖。例如，氧化硅和氮化硅可以用作第二隔离层5。为了这个目的，第二隔离层5可以仅直接沉积在接触部4上。在其它实施例中，第二隔离层5可以广泛地沉积在接触部4的表面上和隔离层2上。此后，从隔离层2的表面上去除第二隔离层5，从而，边缘区残留有包围接触部4的壳层。因此，根据所选的实施例，隔离层2还可以保持由第二隔离层5覆盖。

在进一步的方法过程中，如图1D所示的结果，通过层6来填充在接触部4之间的间隔。诸如半导体材料的各种材料可以用来形成层6。在一个实施例中，层6可以是硅。可以在温度750℃到800℃时沉积硅。通过在过程压力100mTorr处使用70sccm的硅烷流(SiH₄)，可以实现120nm/h的沉积速度。根据本方法使用的实施例，接触部4也可以被沉积层6覆盖，然后，可以通过去除处理去除覆盖在接触部4的顶端区域中的沉积层，从而，层6的表面被设计为平面。因此，可以使用CMP抛光工艺和湿蚀刻工艺。可以通过在1000到1200℃范围内的热处理可以进一步改进半导体材料的质量。

最后，如图1D所示，包括呈接触部4形式的过孔的层6可以被用于其它处理和/或应用。

在一个实施例中，如图1E所示，电路7被合并到层6中或层6上，电路被电连接至接触部4。电路可以为各种类型，例如，诸如ASIC电路、数据处理电路、或存储电路(具体地为DRAM存储电路或闪存电路)的集成电路。存储电路还可以基于用于存储或处理数据的自旋效应(MRAM)或者相变(PCRAM)或电阻式组件(CBRAM、氧化物)。电路7还可以作为简单的电导体来工作，例如，用于传感器或微机械应用(具体地用于纳机械应用)。电路7可以通过接触线路23连接至接触部4，该接触线路23可以导电的方式附着到层6的上表面和/或合并到层6中。在图1E和图1F中，以阴影线的方式示出了层6的顶端区域，以示出制造电路7所需的层6的其它处理。

在其它处理中，如图1F所示，可以去除衬底1和隔离层2。为了去除衬底1和/或隔离层2，可以使用诸如CMP抛光、湿蚀刻、喷水分离(water jet splitting)、或打磨技术的已知技术。

图2A至图2E示出了用于形成包括至少一个过孔的层6的其它方法。图2A示出了包括隔离层2的衬底1。隔离层2覆盖了衬底1的表面。隔离层2可以由诸如氧化硅的氧化物形成。在隔离层2上，沉积其它层8。其它层8包括已在其中填充有催化剂层10的凹陷部9。催化剂层10通常包括比其它层8更小的厚度。当以硅的形式形成其它层8时，通过使用光刻掩模处理和随后的蚀刻处理来形成凹陷部9。因此，其它层8被向下去除直至隔离层2的表面。例如，催化剂层10可以为圆形或矩形，并具有从10nm到100μm之间的宽度或直径。例如，催化剂表面10的材料可以为镍、铁或钴、或者其组合。催化剂材料可以作为催化剂层10直接沉积在凹陷部9中，或者通过剥离(liff-off)法构成并插入到凹陷部9中。

隔离层2可以具有10到100nm的厚度。同样，其他层8可以具有10到200nm的厚度。例如，催化剂层10可以具有0.5nm的厚度，并且包括镍、铁或钴。

在其它处理中，在催化剂层10上生长碳管束。束的高度可以在1至500μm之间，例如，在1到100μm之间。为了沉积碳管，可以使用各种方法，因此如图1中描述的，可以使用作为碳源的乙烯和水蒸气来沉积碳。结果，可以获得接触部4，从而如图2B所示的，由碳管束形成每个接触部4。

在其它处理中，通过第二隔离层5来覆盖接触部4的表面和其它层8的表面。例如，可以由氮化硅和/或氧化硅来形成第二隔离层5。沉积的第二隔离层5被向下去除直至壳层表面5，从而露出其它层8的一部分表面。例如，第二(其他)层8的整个表面被向下露出直至壳层表面5的基础区。例如，可以通过回蚀刻来去除第二隔离层5。还可以由结晶硅层来形成其它层8。

接着，在接触部4之间(即，在壳层表面5之间)形成层6。在一个实施例中，层6被作为外延地沉积的硅层来形成，从而，可以实现150到300nm/min的硅生长速度。例如，以低温外延处理来沉积硅，通过使用热化学气相沉积以超真空来选择性地沉积硅。在该处理中，可以在800℃的温度处将乙硅烷(Si₂H₆)、氢气、和氯气用作在CVD反应器中的沉积物。因此，生成了外延生长的硅层，从而，层的生长可以在温度为800℃且压力为大约24mTorr处达到不大于150nm/min。在该处理中，适用具有最小硅∶氯比为1的10％的硅烷以及氢和氯。通过描述的沉积技术可以实现对于氧化硅和氮化硅的更好的选择性，因此，较低的局部氯压力被满足，以确保选择性。以这种方式，在一个实施例中，形成作为外延淀积硅层的层6。然后，电路7被引入层6上和/或层6中。图2C示出了处理的这一阶段。

在其它处理中，例如，通过蚀刻工艺来去除衬底1和隔离层2。以这种方式，可以获得组件层13。可以在彼此的顶部布置多个组件层13，从而获得组件层13的堆叠14。单个组件层13可以通过粘合和/或焊接技术彼此电连接和机械连接。因此，例如，一个或多个组件层13的电接触部彼此连接。此外，一个或多个组件层13的电路可以彼此电连接。组件层13可以彼此相同或不同。以这种方式，可以制造组件层13的堆叠14。不同的组件层13的接触部4通过电层或者直接彼此连接。可以在晶片之间、晶片上的管芯之间、或者管芯上的管芯之间执行焊接处理。

图3A至图3F示出了制造包括过孔的层6的第三方法。

图3A示出了包括隔离层2和其它层8的衬底1，该其它层8包括有在其中结合有催化剂层10的凹陷部9。根据图2A生成该布置。

最后，在催化剂层10上沉积由碳纤维(具体为碳管)构成的接触部4。接触部4可以为由多个碳纤维或碳管构成的束的形式。分别根据已结合图1解释的方法来生成碳纤维或碳管。图3B示出了该处理阶段。

接下来，在其它处理中，在接触部4上以碳层15的形式高温分解地沉积碳。因此，通过碳来分别覆盖碳纤维或碳管。结果，例如，至少部分地或者全部地填充在碳纤维或碳管之间的自由间隔。

图3C示出了在沉积高温分解的碳之后的图3B的放大截面图，从而，示出了呈包括有几个碳管20的束的形状的接触部4，从而，通过高温分解的碳15来填充管之间的间隔。高温分解地沉积的碳15改善了导电性以及纤维的机械稳定性。因此，也可以由高温分解地沉积的碳15来覆盖其它层8。可以从其它层8的表面上去除碳层15。为了沉积碳，使用诸如甲烷或乙炔的前体，其在例如750℃到1200℃的温度处高温分解，并以碳的形式沉积。高温分解地沉积的碳可以包括被设计为薄片的具有高密度的各向异性层结构。在750℃范围内的低沉积温度处形成具有各向同性特性的层结构。

在其它实施例中，还可以通过使用电荷载流子来掺杂碳层15。可以在碳的高温分解的沉积期间，或者在沉积碳层15之后进行掺杂。为了进行掺杂，可以使用氮、磷、砷、或硼。

在沉积碳层15之后，涂覆第二隔离层5。第二隔离层5可以由氮化硅或氧化硅构成。图3C示出了该处理阶段。

在其它实施例中，从其它层8的表面上去除碳层15，然后，仅沉积第二隔离层5。去除从其它层8到围绕接触部4的环形区域的第二隔离层5。最后，在接触部4之间沉积由诸如硅的材料构成的层6。例如，可以通过选择的外延沉积方法来沉积硅。在此之后，在层6内或上分别沉积电路7。电路7可以导电的形式通过接触线路23电连接至接触部4，接触线路23沉积在层6内或上。图3D示出了该处理阶段。

在其它处理中，去除衬底1和隔离层2。以这种方式，获得第二组件层16。在图3E中示出了该处理阶段。通过使用几个第二组件层16，可以生成具有第二组件层16的堆叠，如通过结合图2E的组件层13的堆叠14所示出的一样。

图4示出了制造包括过孔4的层6的第四方法。图4A示出了通过隔离层2覆盖的衬底1。通过其它层8覆盖隔离层2。通过催化剂层10来覆盖其它层8。衬底1可以是任一类型的衬底，例如，硅晶片。例如，沉积在衬底1上的隔离层2可以由氧化硅构成。隔离层2包括1到500nm的厚度。沉积在隔离层2上的其它层8可以由硅构成，并具有10到200nm的厚度。可以由氧化硅层覆盖由硅构成的层8的表面，其厚度在0.5到4nm的范围内。沉积在其它层8上的催化剂层10可以具有0.2到3nm(例如，0.5nm)的厚度。例如，可以使用镍、铁或钴作为催化剂层10的材料。

通过使用上述方法，在催化剂层10上生长由碳管20构成的碳层17。碳层17可以使碳管20的毡(felt)。代替碳管20，也可以提供碳纤维。因此，碳管20在催化剂层10上生长，并包括不大于100μm的长度。基本垂直于催化剂层10的表面来设置碳管20。图4B示出了该处理阶段，从而以放大截面图的形式示出了碳管。通过使用结合图1描述的、用于沉积由碳构成的接触部4的方法来执行由碳管构成的层的生长。可以通过高温分解的碳15来部分地覆盖由碳管20构成的碳层17。图4B的放大截面图示出了高温分解地沉积的碳15的层，其至少部分地填充在碳管20之间的间隔。根据所选的实施例，可以通过高温分解地沉积的碳15完全填充间隔。

在其它处理中，如图4C所示，构建由碳管20和高温分解的碳15构成的碳层17，以生成电接触部4。为了进行构建，可以将硬质掩模用于使用氢、氧、或空气的各向异性蚀刻处理中。

根据所选的实施例，在以碳管20的束的形式构建碳层17之后还可以执行通过高温分解的碳15的涂覆。

然后，通过第二隔离层5来覆盖被配置为碳管20的束的接触部4。通过蚀刻技术从硅层10的接触部4之间完全去除在硅层10上的隔离层5和天然氧化物层。因此，隔离层的间隔层蚀刻(spaceretching)与使用稀氢氟酸的湿蚀刻清洁一起被采用。此后，层6被形成在接触部4之间。因此，例如，根据上述方法来形成作为外延硅层的硅。然后，在层6内和/或上沉积电路7。电路7可以通过使用接触线路23以导电的方式连接至接触部4。图4D示出了该处理阶段。

在其它处理中，去除衬底1和隔离层2。图4E示出了该处理阶段。

如图4F所示，根据图4E示出的第四组件层24可以生成包括多个第四组件层24的堆叠14。单个组件层13可以通过诸如晶片焊接的焊接技术彼此电连接和机械连接。此外，不同的第四组件层24的电路7可以通过接触部4以导电的方式彼此连接。

图5A至图5G示出了制造包括过孔4的层6的第五方法。首先，如图5A所示，提供包括催化剂层10的衬底1。衬底1可以具有载体晶片的形状或者SOI晶片的形状，该载体晶片包括具有0.5到4nm的厚度的氧化硅表面，以及该SOI晶片包括具有10到500nm的厚度的隔离介质层和具有0.5到4nm的厚度的氧化硅表面。然而，还可以使用用于形成衬底的其它材料。催化剂层10覆盖衬底表面1，并且例如可以包括镍、铁或钴。催化剂层10可以具有0.2到1nm(例如，0.5nm)的厚度。

在接下来的处理中，如图4所示，在催化剂层10上生长由碳管20构成的碳层17。如结合图4所述的，可以通过高温分解的碳15来覆盖(即，渗透)碳层17。以这种方式，可以实现碳管20的机械稳定性。此外，在沉积期间或者在沉积之后，可以通过离子注入或者通过添加具有硼、磷、砷、或氮的气体的现场掺杂来掺杂高温分解的碳15。图5B示出了该处理阶段。

此后，可以构建由碳管20构成的碳层17，以生成呈碳管20形状的单个接触部4。为了这个目的，使用例如蚀刻掩模和各向异性蚀刻处理。根据选取的实施例，在形成接触部4之前，可以不在接触部4上沉积高温分解的碳层15，从而可以执行离子注入以及其他掺杂技术。图5C示出了该处理阶段。在构建接触部4之后，通过第二隔离层5覆盖接触部4的表面。第二隔离层5可以由氮化硅或氧化硅构成。

图5D示出了该过程。图5D示出了一个局部层24，该局部层被插入到相应地成形的第二局部层26中，该相应地成形的第二局部层包括具有接触凹陷部18的层6。图5E示出了该处理阶段。第二局部层26包括第二衬底19，该第二衬底包括具有已集成的电路7的层6。在层6中，根据几何形状和接触部4的布置来形成接触凹陷部18。如上所述，层6可以由硅或其他材料构成。在装配期间，接触部4被插入到接触凹陷部18中。根据选取的实施例，接触部4可以被插入到具有或者不具有第二隔离层5的接触凹陷部18中。在接触凹陷部18的区域中，在第二衬底19上形成导电层30。导电层30以导电的方式直接或者通过连接线路23连接至电路7。图5E示出了该处理阶段。

在其它处理中，去除衬底1，并获得根据图5F的布置。通过液体隔离材料27(例如，通过聚合物)分别填充在电接触部4和层6之间或者在第二隔离层5和层6之间的空腔。此后，还可以去除第二衬底19。此外，可以去除其上仍布置有催化剂层16的接触部4的顶端区域。以这种方式获得如图5G所示的第三组件层28。

在回流焊接处理中，通过使用导电层20的焊接来连接接触部4。以这种方式改进了导电层20与接触部4之间的电接触。

通过使用结合图5A至图5G描述的方法，可以获得具有过孔的层，该过孔包括具有高纵横比的接触部4，从而能够以各种工艺来生成接触部4和具有接触凹陷部18的层6，并且它们彼此独立。这可以提供更灵活的制造工艺。

图6示出了制造包括具有接触部4的过孔的层6的其他方法，具有电路7和接触部4的层6可以通过使用已描述的方法来生成。然后，在接下来的处理中，去除接触部4，并获得第二接触凹陷部22。当形成碳管束形状的接触部4时，通过使用氧等离子体或氢等离子体来去除碳管束。在图6A中示出了该处理阶段。为了简化处理，在沉积第二隔离层5之前，在接触部4上沉积由钽层和/或氮化钽层构成的其他导电涂层29。还可以沉积其他难熔、导电材料。导电支撑板21被涂覆到层的底端，其由诸如钛或氮化钛的金属构成。

层6已经包括有电路7。以这种方式，获得包括电路7和第二接触凹陷部22的层6。

在其它处理中，通过导电材料(例如，经过电镀的铜)来填充第二接触凹陷部22。以这种方式，获得如图6B所示的具有接触部4的层6。接触部4通过接触线路23连接至电路7。

根据选取的实施例，能够以堆叠的形式在彼此顶部设置多个层。在图6C中示出了该实施例。图6D示出了具有表示电接触部4的具有填满的第二接触凹陷部22的堆叠。

图7A示出了使用硅作为衬底1的其他实施例，该衬底上设置有在硅层之下的硅-锗层，硅层对应于层8。在硅-锗层上外延生长硅层。硅-锗层是一个独立的层。以这种方式，可以代替SOI衬底，提供不太昂贵的结构。根据使用的实施例，还可以利用硅在其上外延生长的其他结构。在如上图所述地沉积接触部4之后，在硅层上外延地沉积硅。以这种方式，获得包括接触部4的外延硅层，接触部4具有高纵横比。硅-锗层可以具有10到100nm的厚度。

图7B示出了包括硅、SiGe、和硅层的衬底，催化剂层10被沉积在SiGe层上，因此，在催化剂层10上生长接触部4，具体地，接触部4由碳管构成，因此在接触部4之间形成层6。可以通过高温分解地沉积的碳来覆盖和渗透碳管。可以通过湿蚀刻处理选择性地溶解对应于硅层的硅-锗层。从而，获得具有过孔4的薄硅层。

尽管于此已示出并且描述了特定的实施例，但本领域技术人员应当意识到，在不背离本发明范围的情况下，不同的替换和/或等同的实现可以替代已示出和描述的特定实施例。该应用应当覆盖这里论述的特定实施例的任何改编或者变化。因此，意味着本发明仅仅由权利要求及其等同物所限制。

Claims (53)

1.一种制造集成电路的方法，包括：

在衬底上由导电材料形成至少一个接触部；以及

在所述衬底上沉积直至所述接触部的预定高度的层，包括在所述层中通过所述接触部来提供导电过孔，所述过孔从所述层的一侧引导到相对侧。

2.根据权利要求1所述的方法，包括：在所述层上或者所述层中形成电路。

3.根据权利要求1所述的方法，其中包括：所述接触部至少部分地由碳构成。

4.根据权利要求3所述的方法，其中包括：所述接触部由碳纤维构成。

5.根据权利要求1所述的方法，包括：以碳纤维束的形式沉积一接触部。

6.根据权利要求4所述的方法，包括：形成作为碳纤维的碳管。

7.根据权利要求1所述的方法，包括：涂覆用于在所述衬底的预定区域上沉积碳的催化剂材料，从而沉积所述碳并通过所述催化剂材料来生成所述接触部。

8.根据权利要求1所述的方法，包括：由半导体材料来沉积所述层。

9.根据权利要求8所述的方法，包括：由硅来形成所述层。

10.根据权利要求9所述的方法，包括：外延沉积所述硅。

11.根据权利要求1所述的方法，包括：沉积具有厚度大于所述接触部高度的所述层，并向下去除所述层直至所述接触部的顶端。

12.根据权利要求1所述的方法，包括：在所述衬底上沉积氧化硅层，在所述氧化硅层上沉积硅层，将用于所述接触部的凹陷部引入到所述硅层中并达到埋入的氧化硅层，以及沉积用于在所述凹陷部中沉积所述碳的催化剂材料，并且在所述催化剂材料上沉积碳管并形成所述接触部。

13.根据权利要求12所述的方法，包括：沉积具有1到500nm的厚度的所述氧化硅层。

14.根据权利要求12所述的方法，包括：沉积具有10到200nm之间的厚度的所述氧化硅层。

15.根据权利要求11所述的方法，其中包括：从由镍、铁、或钴组成的组中选取的至少一种材料被作为催化剂来沉积。

16.根据权利要求1所述的方法，包括：在所述衬底和所述接触部上沉积隔离层，用于隔离所述接触部，然后，向下去除所述衬底表面上的所述隔离层直至在所述接触部周围的壳层表面，并且所述接触部保持被所述隔离材料覆盖。

17.根据权利要求16所述的方法，其中包括：所述隔离层由氮化硅或氧化硅组成。

18.根据权利要求1所述的方法，包括：形成由碳管构成的所述接触部，并通过乙烯和水蒸气来沉积所述碳管。

19.根据权利要求1所述的方法，其中包括：所述接触部具有1到500μm的高度。

20.根据权利要求1所述的方法，其中包括：所述接触部具有10nm到100μm的直径。

21.根据权利要求1所述的方法，包括：形成由碳管构成的所述接触部，并通过经过高温分解地沉积的碳来覆盖所述碳。

22.根据权利要求1所述的方法，其中包括：所述接触部由碳构成，并且所述碳通过电荷载流子掺杂。

23.根据权利要求20所述的方法，其中包括：通过高温分解地沉积的所述碳被掺杂。

24.根据权利要求1所述的方法，包括：在所述衬底上形成碳纤维的导电层，所述导电层被图样化，以生成单个接触部，并通过隔离层来覆盖所述接触部。

25.根据权利要求24所述的方法，包括：在图样化所述接触部之前，通过高温分解地沉积的碳来渗透碳纤维的所述导电层。

26.根据权利要求24所述的方法，包括：形成作为碳管的所述碳纤维。

27.根据权利要求1所述的方法，包括：以隔离层的形式提供具有至少一个接触凹陷部的一个层，在所述衬底上涂覆所述隔离层，在所述接触凹陷部和在所述接触部之间的中间部中沉积所述接触部，以及利用材料来填充所述隔离层。

28.根据权利要求27所述的方法，包括：在载体上形成所述隔离层，在将所述隔离层连接到所述衬底之后，去除所述载体。

29.根据权利要求27所述的方法，包括：通过聚合体来填充所述中间部。

30.根据权利要求27所述的方法，包括：在所述隔离层中或所述隔离层上形成电路，将所述电路以导电的方式连接至至少一个所述接触部。

31.根据权利要求1所述的方法，包括：使用所述接触部作为牺牲接触部，在形成所述隔离层时去除所述接触部并获得接触凹陷部，通过导电材料来填充所述接触凹陷部，以及获得第二电接触部。

32.根据权利要求1所述的方法，包括：

通过钽/氮化钽层来覆盖所述接触部；以及

在所述钽/氮化钽层上沉积所述隔离层。

33.一种集成电路装置，包括：

衬底，具有由碳纤维束构成的接触部，所述束作为过孔被嵌入到层中。

34.根据权利要求33所述的装置，其中包括：所述束具有小于100μm的直径。

35.根据权利要求33所述的装置，其中包括：将具有过孔的多个层设置为堆叠。

36.根据权利要求33所述的装置，其中包括：所述碳纤维掺杂有杂质。

37.根据权利要求33所述的装置，其中包括：所述碳纤维被形成为碳管。

38.根据权利要求33所述的装置，其中包括：所述碳纤维至少部分地被由高温分解生成的碳所覆盖。

39.根据权利要求38所述的装置，其中包括：通过高温分解地沉积的碳来填充在所述碳纤维之间的所述中间部。

40.根据权利要求33所述的装置，其中包括：所述装置被制造成电路的一部分。

41.根据权利要求33所述的装置，其中包括：所述装置被制造成存储电路的一部分。

42.根据权利要求33所述的装置，其中包括：所述隔离层被形成为所述束周围的壳层，所述壳层被沉积的硅层围绕。

43.根据权利要求42所述的装置，其中包括：所述硅为外延沉积的硅。

44.根据权利要求33所述的装置，其中包括：所述束具有在1μm到100μm之间的高度。

45.根据权利要求33所述的装置，其中包括：所述束具有在10nm到100μm之间的直径。

46.根据权利要求33所述的装置，其中包括：具有接触部的多个层被设置为过孔，所述多个层通过焊接连接彼此机械连接，以及所述层的所述接触部彼此电连接。

47.一种集成电路，包括：

衬底；

至少一个接触部，形成在所述衬底上且由导电材料构成；层，所述层沉积在所述衬底上直至所述接触部的预定高度，包括在所述层中通过所述接触部提供的导电过孔，所述过孔从所述层的一侧引导到相对侧。

48.根据权利要求47所述的集成电路，包括：

形成在所述层上或所述层中的电路。

49.根据权利要求47所述的集成电路，其中包括：至少部分地由碳构成的所述接触部。

50.根据权利要求49所述的集成电路，其中包括：由碳纤维构成的所述接触部。

51.根据权利要求47所述的集成电路，包括：以碳纤维束的形式沉积的一接触部。

52.根据权利要求50所述的集成电路，包括：作为碳纤维形成的碳管。

53.根据权利要求47所述的集成电路，包括：

在所述衬底上的氧化硅层；

沉积在所述氧化硅层上的硅层；

凹陷部，用于所述接触部的所述凹陷部被引入到所述硅层中并达到埋入的氧化硅层；以及

催化剂材料，用于在所述凹陷部中沉积所述碳，以及沉积在所述催化剂材料上并形成所述接触部的碳管。

Images