SU1008921A1 - Устройство дл цикловой синхронизации при двоичном сверточном кодировании - Google Patents

Abstract

УСТРОЙСТВО .ДЛЯ ЦИКЛОи ВОЙ СИНХРОНИЗАЦИИ ПРИ ДВОИЧНОМ СВЕРТОЧКОМ КОДИРОВАНИИ, содержащее последовательно соединенные коммутатору формирователь проверочной последовательности, формирователь синдромной последовательности, к друг« му входу которого подключен другой выход коммутатора, а также пороговый счетчик, формирователь запрещающих сигналов и счетчик объема выборки, вход которого объединен с соответст вующим входом коммутатора и подклю- чей к выходу формировател  тактовых импульсов, отличающеес  тем, что, с целью сокращени  времени вхождени  в синхронизм, в него введены блоки совпадени ,счетный триг гер и формирователь временного внтер вала перезаписи информации, при этом выход формировател  сшшрс  ной пооледовательности соединен с первым БХ.ОПЯМ первого блока совпадени , выход которого через пороговый счетчик соединен с первым входом формировател  запрещающих сигналов, второй вход котсфого объединен с другим входом порогового счетчика   установочным входом счетного триггера и nof ключен к выходу счетчика объема выборки , выход формировател  защ е1цак щих сигналов соедини с управл ющим входом коммутатора, а пр мой выход S счетного тригг а соединен с первым входетл второго блока совпадени , вто-, рой вход которого подключен к выходу формировател .- тактовых импульсов , выход второго блока совпадени  через формирователь временного интер- . вала перезаписи информации соединен со счетным вход ом счетного триггера, .инверсный выход которого соединен с X) вторым входом первого блока совпа;о -дени . Nd

Description

Изобретение относитс  к электросв зи и может быть использованр дл  цикловой синхронизации в аппаратуре повышени  достоверности передачи данных при двоичном сверточном кодировании

Известно устройство дл  цикловой синхронизашш при двоичном сверточном кодировании, содержащее последовательно соединенные запрещающий блок, коммутатор , ключи, блок дл . обнаружени  ошибок, блок, дл  исправлени  ошибок, а также последовательно соединенные бдок формировани  тактовых импульсов , выход которого соединен с первым входом запрещающего блока, счетчик объема выборки, формирователь импульсов , установки нул , элемент ИЛИ, пороговый счетчик, триггер и формирователь запрещающих импульсов, выход которого соединен с вторым входом запрещающего блока Lll .

Однако известное устройство имеет сравнительно большое врем  вхождени  в сйлкронизм..

Цель изобрете1ш  - сокращение вр Meiffl вхождени. в синхронизм.

Поставленна  цель достигаетс  тем, что в устройство введены блоки совпадени , счетный триггер и формирователь временного интервала перезаписи информации, при этом вы.ход формировател  синдромной последовательнооти соединен с первым в.ходом первого блока совпадени , выход которого через пороговый счетчик соединен с первым входом формировател  запрещак ШИ .Х сигналов, второй в.ход которого объединен с другим входом порогового счетчика и установочным входом счетного триггера « подключен выходу счетчика объема выборки, выход формировател  запрещающих сигналов соединен с управл ющим входом коммутатора , а пр мой выход счетного триггера соединен с первым входом второго блока совпадени , второй вход которого подключен к выходу формировател  тактовых импульсов, выход

-второго блока совпадени  через формирователь временного интервала перезаписи информации соединен со счетным входом счетного триггера, инвероный выход которого соединен с вторым входом первого блока совпадени .

На чертеже приведена структурна  электрическа  схема предлагаемого устройства.

Устройство содержит коммутатор 1, формирователь 2 проверочной последовательн ,ости, формирователь 3 синдромиой последовательности, первый биок-4 совпадени  пороговый счетчик 5 рователь 6 запрещающих сигналов, фо1 мирователь 7 тактовых импульсов, счеа . чик 8 фбъема выборки, счетный триггер 9, второй блок 10 совпадени , и формирователь 11 временного интервала .перезаписи ,

Устройство работает следующим о&разом .

Входна  кодова  последовательность раздел етс  в коммутаторе. 1 на инфор-. мационную. и проверочную последовательности. Символы информационной последовательности следуют на вход формировател , .который вьфабатывает из ЭТИХ,сигналов проверочную последоватвльност .ь. Последн   совместно

Q с проверочной последовательностью,

снимаемой с соответствующего выхоjfla коммутатора 1, поступает на два входа формировател  3, формирующего синдромную последовательность путем

J сравнени  указанных последовательностей символов по модулю 2, Вид синдромной последовательности зависит как от установлени  цикловой синхронизации,так и от наличи  ошибок в информашюнной п)следовательт

JJ ности. При установлении цикловой синхронизаши и отсутствии ощибок формируетс  нулева  синдромна  последовательность. Во всех других случа х формируетс  ненулева  синдромна  пооледовательность , причем в случа х отсутствий цикловой синхронизашш (,при наличии или отсутствии ошибок в информационной последовательности) количество ненулевых символов в синдромной после- довательности значительно превышает их количество по сравнению со случаем, когда циклова  синхронизаци  установлена и присутствуют . ощибки в инфорцмационной последовательности,

Синдромна  последовательность ч& рез первый блок 4 совпадени  поступает на вход порогового счетчика 5, на другой вход которого следуют импульсы с выхода счетчика 8 объема выборки. Если по окончании времени

анализа синдромной последовательности , определ емого периодом следовани  импульсов с выхода счетчика 8, на выходе порогового счетчика 5 отсутствует импульсный сигнал,

5 то формирователь 6 не вырабатывает СИГН4/1, запрещающий прохох денне тактовых импульсов, поступающих с выхода формировател  7 тактовых импульсов на вход коммутатора 1, Этот случай соответствует наличию о кповой синхронизации. Есш1 по окончании времени анализа число ненулевых символ ж сищфомной последовательно сти превысит выбранную пороговую величину, то на выходе счет чнка 5 по витс  импульснь1й сигнал. Под действием последнего.в формирог вателе 6 вырабатываетс  зап ещаюпшй сигнал (совпадаюишй по-фазе с выходным импульсным с-лгналом счетчика 8 объема выборки), который преп тствует: прохождению одного импульса указанной последсеатедьности тактовых импульсов на вход коммутатора 1. Запрет тактовых импульсов щшводит к сдвигу по фазе принимаемой информации в кетлмутаторе 1, в результате чего обеспечиваетс  циклова  синхронизаии  декодера. Импульсы с выхода Счетчика 8 объе ма выборки поступают также на устано .вочный вход счетного триггера 9, уста навлива  его в состо ние 1. При . этом сигналом с лнверсного выхода счетного триггера 9 запираетс  блок 4 совпадени , прекраща  тем самым поступ ление синдромной последовательности , на вхйд Порогового счётчика 5, а сигна лом с пр мого выхода счетного триггера 9 отпираетс  блок 1О совпадини  ,и тактовые импульсы с выхода зрмироват&и  7 тактовых импульсов следуют на вход формировател  11 1 214 временного интервала перезаписи инфо| машга. На выходе последнего вьфабатываеФ с  импульсный сигнал, задержанный по отношению к входному сигналу наинтервал времени, требуемый дл  перезаписи информашш в регистре формировател  2-проверочной комбинации после очередного запрета тактового импул: са в кокшутаторе 1. Импульс с выхода формировател  11 переводит счетнь1й триггер 9 в исходное состо ние . При этом запираетс  блок 10,. совпадени  прекраща  тем самым посту- ппение тактовых импульсов на вход формировател  11 временного интервала перезаписи информашш, а также отпираетс  блок 4 совпалени  пропуска  на вход Порогового счетчика 5 синдромную носледовательность. В предлагаемом устройстве за счет преткращени  поступлени  синдромной последовательности на вход порогового счетчика 5 в течение времени перезаписи ин- фсфмашш в регистре формировател  2 проверочной последовательности, обеспечиваетс  уменьщение числа ненулевых символов синдромной последовательное-. ти, образованных за счет пам ти формировател  2. При этом уменьшаетс  веро тность пропуска момента сфази- ровани  цикловой синхронизации декодера , благодар  чему сокращаетс  вр&м  вхождени  в синхронизм.

т1

CzJ

Claims (1)

1. УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ ПРИ ДВОИЧНОМ СВЕРТОЧНОМ КОДИРОВАНИИ, содержащее последовательно соединенные. коммутатор, формирователь проверочной последовательности, формирователь синдромной последовательности, к другому входу которого подключен другой выход коммутатора, а также пороговый счетчик, формирователь запрещающих сигналов и счетчик объема выборки, вход которого объединен с соответствующим входом коммутатора и подклю- чен к выходу формирователя тактовых Импульсов, отличающееся тем, что, с целью сокращения времени вхождения в синхронизм, в него

   Введены блоки совпадения,счетный трип⁴· гер и формирователь временного интер·вала перезаписи информации, при этом выход формирователя синдромной пооледовательности соединен с первым входом первого блока совпадения, выход которого через пороговый счетчик ' соединен с первым входом формирователя запрещающих сигналов, второй вход которого объединен с другим входом порогового счетчика и установочным входом счетного триггера и подключен к выходу счетчика объема выборки, выход формирователя запрещающих сигналов соединен с управляющим входом коммутатора, а прямой выход счетного триггера соединен с первым входом второго блока совпадения, второй вход которого подключен к выходу формирователя- тактовых импульсов , выход второго блока совпадения через формирователь временного интер- . вала перезаписи информации соединен со счетным входомечетного триггера, инверсный выход которого соединен с вторым входом первого блока совпадения.

   ΙΖ6800Γ^,,υ7Τ§·

   3*