SE527922C2 - Halvledaranordning av kiselkarbid - Google Patents
Halvledaranordning av kiselkarbidInfo
- Publication number
- SE527922C2 SE527922C2 SE0500865A SE0500865A SE527922C2 SE 527922 C2 SE527922 C2 SE 527922C2 SE 0500865 A SE0500865 A SE 0500865A SE 0500865 A SE0500865 A SE 0500865A SE 527922 C2 SE527922 C2 SE 527922C2
- Authority
- SE
- Sweden
- Prior art keywords
- silicon carbide
- semiconductor substrate
- substrate
- film
- formation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H01L29/045—
-
- H01L29/78—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
- H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
- H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
-
- H10P90/129—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
Landscapes
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
527 922 2 en defekt orsakad av polering i en MOS-transistor. MOS-transistorn innefattar ett emitterom- ràde, ett kollektorområde, en grindoxidfilm och en grindelektrod formad på en ytdel av sub- stratet. Närmare bestämt, när felet orsakat av polering uppstår på substratets yta, inträffar lätt strömläckage vid grindoxidfilmen.
Vidare, när en anordning formas på SiOZ-substratet efter epitaxitillväxten, exempelvis, kan ett kristallfel orsakat av ett fel orsakat av polering på substratets yta uppstå i anordning- ens epitaxilager (dvs. dioden), så att strömläckage (dvs. PN-förbindelseläcka) lätt inträffar.
Anordningen har epitaxilagret pà substratet, där ett ledande område av P-typ formas, och har en anodelektrod och en katodelektrod. l beaktande av ovannämnda problem är det ett syfte med uppfinningen att åstadkom- ma en halvledaranordning av kiselkarbid och ett förfarande för att tillverka en halvledaran- ordning av kiseikarbid, där anordningen har lågt motstånd vid på-tillstàndet.
Det är ett annat syfte med uppfinningen att åstadkomma ett halvledarsubstrat av kisel- karbid och ett förfarande för tillverkning av ett halvledarsubstrat av kiseikarbid, där substratet har ett utmärkt yttillstånd och utmärkt jämnhet med undertryckande av fel.
För att åstadkomma nämnda syfte har en halvledaranordning av kiselkarbid en grind- isolerande film innefattande en film med hög dielektrisk konstant. Anordningen har ett kanal- lager av stapeltyp, som kontaktar grindisoleringsfilmen.
Följaktligen är filmen med hög dielektrisk konstant formad på ytan av kanallagret, sä att gränssnittstillståndet inte koncentreras med hög densitet nära ledningsbandet. Därigenom kan problemet med att reducera kanalmobiliteten orsakad av gränssnittstillståndet påverkan- de strömflödet lösas. Följaktligen har kanalmobiliteten förbättrats. Följaktligen har anordning- en ett lågt motstånd vid på-tillstànd.
Företrädesvis åstadkommer en stapelkonstruktion av en film med hög dielektrisk kon- stant och oxidfilmen formad på ytan av filmen med hög dielektrisk konstant grindisolerings- filmen.
Följaktligen är gränssnittstillståndet inte koncentrerat med hög densitet nära lednings- bandet vid en del av grindisoleringsfilmen anliggande mot kanallagret. Vidare är oxidfilmen formad på filmen med högre dielektrisk konstant, så att en skillnad AEc uppmätt från en kant av en energinivà Ec hos kiselkarbiden kan bli större. Följaktligen höjs energitröskeln för alst- ring av en grindläckström, så att grindläckströmmen förhindras att alstras.
Företrädesvis är halviedarsubstratet ett enkelt kristallsubstrat av kiselkarbid med hu- vudytan snedställd med mellan 10° och 20° från en (O001)-Si-yta. Här tillverkas halvledar- substrat med olika förskjutningsvinklar, och en korrelation mellan förskjutningsvinkeln och en densitet hos fel orsakade av polering studeras. Det bekräftas att poleringsdefekterna påtag- ligt reduceras när förskjutningsvinkeln är lika med eller större än 10°. Vidare är det bekräftat att ytans grovhet reduceras, så att halviedarsubstratet med små kristalldefekter formas.
KI\Patent\1 10-\1101299008E\050524översätt.d0t: 10 15 20 25 30 35 527 922 3 Följaktligen, när ytan snedställd med mellan 10° och 20° från (O001)-Si-ytan används, reduceras gränssnittstillståndet, jämfört med andra ytor. (OOOU-Si-ytan kan tillhandahålla en liten mängd kristalldefekter. Följaktligen reduceras påverkan av gränssnittstillståndet på strömflödet. Följaktligen har kanalmobiliteten hos effekt-MOSFET ytterligare förbättrats.
Företrädesvis är halvledarsubstratet ett enkristallsubstrat av kiselkarbid med huvudytan försedd med åtminstone två ytor, där den ena är snedställd med mellan 10° och 20° från en (O001)-Si-yta, och den andra är (0001)-Si-ytan. Enkristallsubstratet av kiselkarbid med den ena ytan snedställd med mellan 10° och 20° från (OOOU-Si-ytan och (0001)-Si-ytan som hu- vudyta åstadkommer reduktion av gränssnittstillståndet, jämfört med enkristallsubstratet av kiselkarbid med den andra ytan som huvudyta. Följaktligen har påverkan av gränssnittstill- ståndet på strömflödet påtagligt reducerats. Följaktligen har kanalmobiliteten hos effekt- MOSFET ytterligare förbättrats.
Företrädesvis har ytan snedställd med mellan 10° och 20° i förhållande till (0OO1)-Si- ytan en area större än arean för (0001)-Si-ytan. I detta fall reduceras ovannämnda påverkan påtagligt. Vidare, såsom beskrivs i krav 6, är en yta snedställd med mellan 10° och 20° iför- hållande till (üOütl-Si-ytan snedställd mot en <1t-20>-riktning. I detta fall reduceras ovan- nämnda påverkan påtagligt, så detta är att föredra. l synnerhet är ytan snedställd med mellan 10° och 20° i förhållande till (OOOU-Si-ytan en (11-2N)-yta, där N uppfyller ekvationen 17 s N s 38. l detta fall reduceras ovannämnda påverkan påtagligt, så detta är att föredra.
Vidare, i ett halvledarsubstrat av kiselkarbid, är huvudytan för substratet en yta sned- ställd med 10° eller mer i förhållande till en (OOO1)-Si-yta. Följaktligen har ytan ett utmärkt yttillstånd och utmärkt jämnhet med en undertryckning av fel, jämfört med ett substrat med en förskjutning om 8°, som år ett halvledarsubstrat av kiselkarbid med en huvudyta sned- ställd med 8° i förhållande till (OOOU-Si-ytan. Följaktligen har ytan ett homogent och stabilt yttillstånd i substratytans area, så att ytan tillhandahåller en yta för bildande av halvledaran- ordning.
Här ligger företrädesvis en vinkel lika med eller större än 10° av halvledarsubstratet av kiselkarbid i intervallet mellan 10° och 20°. Företrädesvis ligger vinkeln lika med eller större än 10° i intervallet mellan 13° och 20°.
Vidare är ett epitaxilager format på huvudytan av halvledarsubstratet av kiselkarbid. l detta fall har epitaxilagret ett utmärkt yttillstånd och vidare kan alstring av kristallfel förhind- ras. i Vidare, i ett halvledarsubstrat av kiselkarbid, består substratets huvudyta av två ytor, där den ena är en (0001)-Si-yta, och den andra är en yta snedställd med 10° eller mer i för- hållande till (0001)-Si-ytan. Följaktligen har ytan ett utmärkt yttillstånd och utmärkt jämnhet K:\Patent\1 10-\1 10129900SE\050524översättdoc 10 15 20 25 30 35 527 922 4 med undertryckande av fel, jämfört med ett substrat med en förskjutning om 8°, som är ett halvledarsubstrat av kiselkarbid med en huvudyta snedställd med 8° i förhållande till (0001)- Si-ytan. Följaktligen har ytan ett homogent och stabilt yttillstånd i en area hos substratytan, så att ytan tillhandahåller en yta för bildande av halvledaranordning.
Det föredras att, i beaktande av arean för ytan snedställd med 10° eller mer i förhållan- de till (O001)-Si-ytan och en area hos (OOOU-Si-ytan, där arean hos ytan snedställd med 10° eller mer från (O001)-Si-ytan är större än arean hos (O001)-Si-ytan hos halvledarsubstratet av kiselkarbid.
Det föredras att ytan snedställd med10° eller mer i förhållande till (O001)-Si-ytan är en (11-2N)-y'ta, där N uppfyller ekvationen 17 s N s 38 i halvledarsubstratet av kiselkarbid.
Vidare innefattar ett förfarande för framställning av ett halvledarsubstrat av kiselkarbid stegen: ett första steg för tillverkning av ett halvledarsubstrat av kiselkarbid med en huvudyta snedställd med 10° eller mer i förhållande till en (0001)-Si-yta med ett ritsningsförfarande; ett andra steg att spegelpolera huvudytan hos halvledarsubstratet av kiselkarbid; och ett tredje steg att bilda ett epitaxilager pä huvudytan på ett sådant sätt att epitaxilagret växer epitaxiskt på huvudytan hos halvledarsubstratet av kiselkarbid.
Vidare innefattar ett förfarande för tillverkning av ett halvledarsubstrat av kiselkarbid stegen: ett första steg att tillverka ett halvledarsubstrat av kiselkarbid med en huvudyta be- stående av åtminstone två ytor, där den ena är en yta snedställd med 10° eller mer i förhål- lande till en (0001)-Si-yta, och den andra är (0001)-Si-ytan, där två ytor har formats på ett sådant sätt att det spegelpolerade halvledarsubstratet av kiselkarbid förformas med värme- behandling i vakuum och i en atmosfär innefattande kisel, så att de två ytorna formas på hu- vudytan hos halvledarsubstratet av kiselkarbid med ett stegvis klungningsförfarande; och ett andra steg att bilda ett epitaxilager på huvudytan på ett sådant sätt att epitaxilagret växer epitaxiskt på huvudytan hos halvledarsubstratet på kiselkarbid.
Vidare innefattar ett förfarande för tillverkning av ett halvledarsubstrat av kiselkarbid stegen: ett första steg att tillverka ett halvledarsubstrat med en huvudyta bestående av åt- minstone två ytor, där den ena är en yta snedställd med 10° eller mer i förhållande till en (0O01)-Si-yta, och den andra är (O001)-Si-ytan, där de två ytorna är formade på ett sådant sätt att det spegelpolerade halvledarsubstratet av kiselkarbid tillverkas med värmebehandling i vakuum, i en vätgasatmosfär och vätekloridgasatmosfär, så att de två ytorna formas på hu- vudytan hos halvledarsubstratet av kiselkarbid med ett stegvis klungningsförfarande; och ett andra steg att bilda ett epitaxilager på huvudytan på ett sådant sätt att epitaxilagret växer epitaxiskt på huvudytan av halviedarsubstratet av kiselkarbid.
Ovannämnda och andra syften, egenskaper och fördelar hos uppfinningen framgår vid läsning av följande detaljerade beskrivning med hänvisning till de bifogade figurerna, där: K:\Patent\1 10-\110129900SE\050524översätt.doc 10 15 20 25 30 35 527 922 5 Fig. 1 visar ett tvärsnitt av en effekt-MOSFET enligt en första utföringsform av uppfin- ningen.
Fig. 2A - 2C visar tvärsnittsvyer förklarande ett förfarande för tillverkning av effekt- MOSFET i fig. 1.
Fig. 3A - 3C visar tvärsnittsvyer förklarande ett förfarande för tillverkning av effekt- MOSFET i fig. 1.
Fig. 4A - 4C visar tvärsnittsvyer förklarande förfarandet för tillverkning av effekt- MOSFET i fig. 1.
Fig. 5A visar en energibandkonstruktion i ett fall, där en grindisoleringsfilm består av en film med hög dielektrisk konstant. och fig. 5B visar en annan energibandkonstruktion i ett annat fall, där grindisoleringsfilmen består av en oxidfilm (dvs. SiOz).
Fig. 6 visar ett en förstorat tvärsnittsvy illustrerande en effekt-MOSFET enligt en andra utföringsform av uppfinningen.
Fig. 7 visar en energibandkonstruktion nära grindisoleringsfilmen i den effekt-MOSFET, som visas i fig. 6.
Fig. 8A till 8C visar tvärsnittsvyer illustrerande ett förfarande för tillverkning av ett le- dande halvledarsubstrat av Nïtyp, enligt en tredje utföringsform av uppfinningen, Fig. 9A och 9B visar tvärsnittsvyer illustrerande ett förfarande för tillverkning av en ef- fekt-MOSFET enligt en fjärde utföringsform av uppfinningen.
Fig. 10A till 10C visar vertikala tvärsnittsvyer illustrerande ett förfarande för tillverkning av ett halvledarsubstrat av kiselkarbid enligt en femte utföringsform av uppfinningen.
Fig. 11 visar en tvärsnittsvy illustrerande ett halvledarsubstrat av kiselkarbid enligt den femte utföringsformen.
Fig. 12 visar en graf illustrerande ett resultat av en förskjuten vinkel av substratet och defektdensitet orsakad av polering, enligt den femte utföringsformen.
Fig. 13a och 13b visar vertikala tvärsnittsvyer illustrerande ett förfarande för tillverkning av ett halvledarsubstrat av kiselkarbid enligt en sjätte utföringsform av uppfinningen.
Fig. 14A - 14F visar vertikala tvärsnittsvyer förklarande förfarandet för tillverkning av halvledarsubstratet av kiselkarbid enligt den sjätte utföringsformen.
Fig. 15 visar en tvärsnittsvy förklarande en konstruktion av en substratyta enligt den sjätte utföringsformen. _ Fig. 16 visar en tvärsnittsvy förklarande konstruktionen av substratytan enligt den sjätte utföringsformen. " Fig. 17 visar en tvärsnittsvy förklarande konstruktionen av substratytan, enligt den sjät- te utföringsformen.
Fig. 18 visar en tvärsnittsvy förklarande konstruktionen av substratytan enligt den sjätte utföringsformen. ' Ki\Palent\'l 10-\1 10129900SE\050524ÖverSäfl.d0C 10 15 20 25 30 35 527 922 i s Fig. 19A och 198 visar tvärsnittsvyer förklarande konstruktionen av substratytan enligt den sjätte utföringsformen.
Fig. 20 visar en schematisk vy illustrerande en tvärsnittsvy och en planvy av en halvle- darskiva enligt en jämförelse av den femte utföringsformen.
Fig. 21 visar en tvärsnittsvy illustrerande halvledarskivan enligt jämförelsen av den femte utföringsformen.
Fig. 22 visar en tvärsnittsvy illustrerande en MOS-transistor enligt jämförelsen av den femte utföringsformen.
Fig. 23 visar en tvärsnittsvy illustrerande en diod enligt en jämförelse av den femte ut- föringsformen.
(Första utföringsform) Fig. 1 visar en tvärsnlttsvy illustrerande en normal från-typ-N-kanalplanerare typ MOSFET (dvs. en vertikal effekt-MOSFET) enligten femte utföringsform av uppfinningen.
Anordningen används företrädesvis för en likriktare hos en växelriktare eller en inverterare hos ett fordon. Konstruktionen för den plana MOSFET beskrivs med hänvisning till fig. 1 en- ligt nedan. l synnerhet tillhandahåller anordningen en fälteffekttransistor av isoleringsgrindtyp för användning vid hög effekt.
Ett ledande halvledarsubstrat av Nïtyp 1 av kiselkarbid har en ovansida som en hu- vudyta 1a, och en undersida som en undre yta 1b, som är mittemot huvudytan ta. Ett ledan- de epitaxilager av Nïtyp (dvs. ett ledande epitaxilager av Nïtyp) 2 är staplad på huvudytan ta hos det ledande halvledarsubstratet av Nïtyp 1. Det ledande epitaxilagret av N"-typ 2 är gjort av kiselkarbid och har en dopantkoncentration lägre än för substratet 1. Här är ovansi- dan av det ledande halvledarsubstratet av Nïtyp 1 och ovansidan av det ledande epitaxilag- ret av N'-typ 2 en (0001)-Si-yta. Emellertid kan ovansidan av det ledande halvledarsubstratet av Nïtyp 1 och ovansidan av det ledande epitaxilagret av N"-typ vara en (11-20)-A-yta. När (0001)-Si-ytan används, fås den lägre ytdensiteten för tillståndet och dessutom àstadkoms kristallen utan skruvdislokationer.
Ett ledande basområde av P'-typ 3a och ett ledande basområde av Pïtyp 3b formas separat pá ett förutbestämt område pà ytdelen av det ledande epitaxilagret av N'-typ 2. De ledande basomràdena av Pïtyp 3a och 3b har ett förutbestämt djup. Djupa basområden 30a, 30b är formade i basomràdena 3a, 3b. Varje djupt basområde 30a, 30b har en del som är delvis förtjockad. Det djupa basområdet 30a, 30b är format på en del, som inte överlappar mot det ledande emitterområdet av Nïtyp 4a, 4b. Den tjocka delen hos det ledande basom- rådet av kiselkarbid av P'-typ 3a, 3b. den tjocka delen där det djupa basområdet 30a, 30b är format, har en orenhetskoncentration högre än hos en tunn del, där det djupa basområdet 30a, 30b inte är format.
K:\Patenl\1 10-\110129900SE\050524översätl.dOC 10 15 20 25 30 35 527 922 7 Tjockleken hos det ledande epitaxilagret av N'-typ 2 anordnat under det djupa basom- rådet 30a, 30b blir tunnare enligt det djupa basområdet 30a, 30b (dvs. avståndet mellan det ledande halvledarsubstratet av Nïtyp 1 och det djupa basområdet 30a, 30b blir mindre).
Följaktligen ökar fältstyrkan. Det är följaktligen lätt hänt att ett lavingenombrott inträffar.
De ledande emitterområdena av Nïtyp 4a, 4b är formade på förutbestämda områden hos ytdelen av de ledande basområdena av P'-typ 3a respektive 3b. De ledande emitterom- rådena av Nïtyp 4a, 4b är grundare än basområdena 3a, 3b. Vidare har ett ledande ytka- nallager av N-typ 5 av kiselkarbid sin utsträckning på ytorna för det ledande epitaxilagret av Nïtyp 2 och det ledande basområdet av Pïtyp 3a, 3b och är anordnat mellan det ledande emitterområdet av Nïtyp 4a och det ledande emitterområdet av Nïtyp 4b. Följaktligen är det ledande kanallagret av N-typ 5 anordnat på ytorna av de ledande basområdena av Pïtyp 3a, 3b för att åstadkomma en förbindelse mellan emitterområdena 4a, 4b och det ledande epi- taxilagret av Nïtyp 2.
Detta ledande ytkanallager av N-typ 5 innefattar ett ledande lager av Nïtyp 5a med en låg koncentration av orenheter och ett ledande lager av N'-typ 5b med en hög koncentration av orenheter. Det ledande lagret av Nïtyp 5a är lokaliserat på ytdelen av de ledande basom- rådena av P"-typ 3a, 3b. Det ledande lagret av N'-typ 5b är anordnat på ytdelen av det le- dande epitaxilagret av Nïtyp 2. Det ledande kanallagret av N-typ 5 arbetar med en del för bildande av kanal på en anordningsyta när anordningen används. Ytdelen av de ledande baslagren av Pïtyp 3a, 3b i det ledande kanallagret av Nïtyp 5 består av det ledande lagret av Nïtyp 5a med en låg koncentration orenheter, så att koncentrationen av orenheter hos den del som skall bilda en kanal väsentligen styrs. Vidare består ytdelen av det ledande epi- taxilagret av Nïtyp 2 av det ledande lagret av Nïtyp 5b med en hög koncentration orenhe- ter, så att det inre motståndet hos det ledande kanallagret av N-typ 5 reduceras. Följaktligen reduceras motståndet vid på-tillståndet.
En grindisoleringsfilm 7 är formad på ovansidan av ytkanallagret 5 och ovansidan av de ledande emitterområdena av Nïtyp 4a, 4b. Vidare är en polykristallkiselgrindelektrod 8 . formad på grindisoleringsfilmen 7. Polykristallkiselgrindelektroden 8 är täckt med en iso- lerande film 9. Den isolerande filmen 91 ärfgjord av en LTO-film (Low Temperature Oxide: lågtemperaturoxid). En emitterelektrod 10 är formad på den isolerande filmen 9, så att emit- terelektroden 10 kontakter de ledande emitterområdena av Nïtyp 4a, 4b och de ledande basområdena av Pïtyp 3a, 3b. En kollektorelektrod 11 har en baksideselektrod formad på baksidesytan 1b hos det ledande halvledarsubstratet av Nïtyp 1.
En J-FET-del tillhandahålls med en del av'det ledande epitaxilagret av N'-typ 2 anord- nat mellan de ledande basområdena av P'-typ 3a och 3b.
Nu förklaras ett förfarande för tillverkning av en vertikal effekt-MOSFET som visas i fig. 1, med hänvisning till fig. 2A - Fig. 4C.
Ki\Patent\1 10-\11012990OSE\050524över$ätI.d0C 10 15 20 25 30 35 527 922 (Förfarande visat i fig. 2A) Först visas ett ledande SiC-substrat av N-typ med 4H-, 6H- eller ßC-kristallkonstruktion som ledande halvledarsubstrat av Nïtyp 1. Exempelvis har det ledande halvledarsubstratet av Nïtyp 1 en tjocklek om 400 pm och en huvudyta 1a hos en (0001)-Si-yta eller en (11-20)- A-yta. Det ledande epitaxilagret av N"-typ 2 är anordnat på huvudytan 1a hos substratet 1 med ett epitaxitillväxtförfarande. Det ledande lagret av Nïtyp 2 har en tjocklek om 5 pm.
Följaktligen har det ledande epitaxilagret 'av N'-typ 2 samma kristallinitet som substratet 1 som en bas, så att det ledande epitaxilagret av N'-typ 2 tillhandahåller ett ledande 4H-, 6H- eller 3C-SiC-lager av N-typ.
(Förfarande visat i tig. 2B) LTO-fllmen 20 år anordnad på en förutbestämd area hos det ledande epitaxilagret av N"-typ 2. LTO-filmen 20 fungerar som en mask, så att Bïjoner (eller Al-joner) implanteras.
Följaktligen har de ledande basomràdena 3a, 3b av P'-typ formats. Vid denna tidpunkt är villkoren för jonimplantering sådana att temperaturen är 700°C, och dosen joner är 1 x 10" cm? (Förfarande visat i fig. 2C) Efter att LTO-filmen 20 har avlägsnats implanteras Nïjonerna från ovansidan av sub- stratet 1, så att ytkanallagret 5 formas på ytdelen hos det ledande epitaxilagret av N"-typ 2 och ytdelen (dvs. ytlagret) hos de ledande basomràdena av P'-typ 3a, 3b. Vid denna tidpunkt är villkoren för jonimplantering sådana att temperaturen är 700°C, och dosen joner är 1 x 1016 cm"2. Följaktligen kompenseras ytkanallagret 5 vid ytdelen hos de ledande basomràde- na av Pïtyp 3a, 3b, så att den ledande koncentrationen orenheter av N-typ blir ett tunt le- dande lager av Nïtyp 5a. Vidare blir den ledande koncentrationen av N-typ orenheter vid ytdelen hos det ledande epitaxilagret av N'-typ 2 det tjocka ledande lagret av Nïtyp 5b. l syfte att forma den vertikala effekt-MOSFET av typen normalt frånslagen, bestäms ovannämnda villkor för jonimplantering på ett sådant sätt att den totala storleken på utarm- ningsomràdets utbredning har en utsträckning från de ledande basomràdena av PF-typ 3a. 3b och utbredningen för utarmningsområdet med sin utsträckning från grindisoleringsfilmen 7 är lika med eller större än en tjocklek för ytkanallagret 5.
Ovannämnda vertikala effekt-MOSFET som vanligtvis är frànkopplad har på tillförlitligt sätt jämförts med en MOSFET av den typ som normalt är påslagen. Detta eftersom den van- ligtvis frånslagna MOSFET:en kan stoppa strömflödet därigenom, även när spänning inte matas till grindelektroden på grund av fel.
(Förfarande visat i fig. 3A) En LTO-film 21 är anordnad på en förutbestämd area av ytkanallagret 5. LTD-filmen 21 arbetar som en mask för jonimplantering av Nïjoner. Följaktligen har ledande emitterområ- Kï\Paterlt\1 10-\110129900SE\050524Översält.doc 10 15 20 25 30 35 527 922 9 den av Nïtyp 4a, 4b formats. Vid denna tidpunkt är villkoren för en jonimplantering sådan att temperaturen är 700°C, och dosen joner är 1 x 10" cm'2.
(Förrarande visar i fig. se) f' Efter att LTO-filmen 21 har avlägsnats formas en annan LTO-film 22 på en förutbe- stämd area hos ytkanallagret 5 genom att använda ett fotomotstândsförfarande. LTO-filmen 22 arbetar som en mask för ett reaktivt jonetsningsförfarande. Följaktligen etsas eller avlägs- nas ytkanallagret 5 anordnat på de ledande basområdena av kiselkarbid av P'-typ 3a, 3b partiellt. ' (Process visad i fig. 3C) Vidare implanteras Bïjonen genom användning av LTO-filmen 22 som en mask, så att de djupa baslagren 30a, 30b formas. Följaktligen blir en del av basområdet 30a, 30b tjocka- re, så att det djupa baslagret 30a, 30b tillhandahålls. Det djupa baslagret 30a, 30b formas på en del, som inte överlappar det ledande emitterområdet av Nïtyp 4a, 4b. Den del av det le- dande basomrádet av P"-typ 3a, 3b, där det djupa baslagret 30a, 30b är format, så att dess tjocklek blir större, har en koncentration av orenheter som är högre än i den andra delen av det ledande basområdet av Pïtyp 3a, 3b, där det djupa baslagret 30a, 30b är format, så att dess tjocklek blir liten, (Process visad i fig. 4A) Efter att LTO-filmen 22 har avlägsnats formas HfOz-filmen som en film med hög di- elektrisk konstant, så att grindisoleringsfilmen 7 formas på substratet. Samtidigt formas ex- empelvis HfOz-filmen med att katodförstoftningsförfarande med en substrattemperatur om 500°C. Efter katodförstoftningen bearbetas substratet med värmebehandling i en 02- atmosfär, om så erfordras. i (Process visad i fig. 4B) Sedan avlägsnas överskottet av grindisoleringsfilmen 7. Därefter formas isoleringsfil- men 9 gjord av LTO i syfte att täcka grindisoleringsfilmen 7. Vid denna tidpunkt sätts fäll- ningstemperaturen för LTO till att vara 425°C, och därefter, efter fällningen, härdas substratet vid 1000°C.
(Process visad i fig. 4C) Emitterelektroden 10 och kollektorelektroden 11 formas vid rumstemperatur med ett metalliskt katodförstoftningsförfarande. Vidare, efter katodförstoftning, härdas substratet vid 1000°C. På detta sätt färdigställs den vertikala effekt-MOSFET, som visas i fig. 1.
Nu beskrivs driften (dvs. funktionen) för den vertikala effekt-MOSFET. MOSFET funge- rar vid normal ackumuleringsmod av från-typ. När ingen spänning anbringas till kiselgrind- elektroden av polykristallin typ, utarmas en bärare i ytkanallagret 5 i hela arean för ytkanal- lagret 5 med en skillnad i elektrostatisk potential mellan det ledande basområdet av P'-typ K'.\Patent\1 10-\1 101299008E\050524Översätt.d0C 10 15 20 25 30 35 527 922 10 3a, 3b och ytkanallagret 5, och skillnaden i arbetsfunktion mellan ytkanallagret 5 och den polykristallina kiselgrindelektroden 8. När spänning matas till den polykristallina kiselgrind- elektroden 8, förändras den elektriska potential, som alstras från summan av den tillförda spänningen från den yttre kretsen och skillnaden hos arbetsfunktionen mellan ytkanallagret 5 och den polykristallina kiselgrindelektroden 8. På detta sätt styrs kanalens tillstànd. l synnerhet definieras arbetsfunktionen för den polykristallina kiselgrindelektroden 8 som den första arbetsfunktionen, och arbetsfunktionen för det ledande basområdet av Pïtyp 3a, 3b definieras som den andra arbetsfunktionen, och arbetsfunktionen för ytkanallagret 5 definieras som den tredje arbetsfunktionen. I detta fall bestäms nämnda första till tredje funk- tioner, koncentrationen av orenheter och tjockleken hos ytkanallagret 5 pà ett sådant sätt att den ledande bäraren av N-typ i ytkanallagret 5 utarmas genom användning av nämnda första till tredje arbetsfunktionen i När anordningen befinner sig i fràn-tillståndet formas utarmningsomràdet i ytkanallagret 5 genom det elektriska fält som alstras av det ledande basområdet av Pïtyp 3a, 3b och den polykristallina kiselgrindelektroden 8. När den positiva förspänningen matas till den polykris- tallina kiselgrindelektroden 8 i ovannämnda tillstànd, formas kanalområdet vid gränssnittet mellan grindisoleringsfilmen (dvs. SiO2) 7 och ytkanallagret 5. Kanalområdet har sin ut- sträckning i en riktning frán det ledande emitterområdet av Nïtyp 4a, 4b till det ledande drift- området av Nïtyp 2. På detta sätt omkopplas anordningen från fràn-tillstànd till pà-tillstånd.
Vid denna tidpunkt flyter elektroner från det ledande emitterområdet av N'-typ 4a, 4b till det ledande epitaxilagret av N'-typ 2 via ytkanallagret 5. När elektronerna när det ledande epi- taxilagret av N"-typ 2 (dvs. driftomràdet), flyter elektronerna till det ledande halvledarsubstra- tet av N'-typ 1 bestående av kollektorområdet i den vertikala riktningen.
Följaktligen matas den positiva spänningen till grindelektroden 8 så att kanalen av ac- kumuleringstyp induceras vid ytkanallagret 5. Följaktligen flödar bäraren mellan emitterelek- troden 10 och kollektorelektroden 11.
Följaktligen, i MOSFET av plan typ. blir driftmod ackumuleringsmod, där kanalen indu- ceras utan att omkasta ledningstypen för det lager som skall bilda kanal. Följaktligen ökas kanalmobiliteten för anordningen, så att motståndet vid på-tillstànd reduceras, jämfört med en MOSFET med ett omkastningsmod, där kanalen induceras genom omkastning av led- ningstypen för det lager som skall bilda kanal.
I denna utföringsform är grindisoleringsfilmen 7 för effekt-MOSFET med ovannämnda konstruktion gjord av HfOz-film som film med hög dielektrlsk konstant. Här visas i fig. 5A en energibandkonstruktion i ett fall där grindisoleringsfilmen 7 är gjord av en film med hög di- elektrisk konstant, och fig. 58 visar en energibandkonstruktion i ett fall, där grindisoleringsfil- men 7 är gjord av en oxidfilm (SiOz) enligt teknikens ståndpunkt. Fig. 5A och 5B visar ener- gibandet vid en tvärsnittsdel, som visas som V-Vi fig, 1. ï K.\Patent\1 10-\1101ZQQOOSBOSOSZ-Sóversátt.doc 10 15 20 25 30 35 527 922 11 När grindisoleringsfilmen 7 är gjord av oxidfilmen, såsom visas i fig. 5, är gränssnittstill- ståndet för den negativa laddningen formad i närheten av ledningsbandet med hög densitet.
Följaktligen påverkar gränssnittstillståndet strömflödet, så att kanalmobiliteten reduceras.
A andra sidan, när grindisoleringsfilmen 7 är gjord av filmen med hög dielektrisk kon- stant, såsom visas i fig. 5A, även om gränssnittstillstàndet existerar, är gränssnittstillståndet inte är koncentrerat i närheten av ledningsbandet med hög densitet. Följaktligen påverkar inte gränssnittstillståndet påtagligt strömflödet, så att kanalmobiliteten inte reduceras.
Såsom beskrivs ovan, hos effekt-MOSFET enligt denna utföringsform, är grindisole- ringsfilmen 7 gjord av filmen med hög dielektrisk konstant. Följaktligen kan gränssnittstill- ståndet inte koncentreras i närheten av ledningsbandet med hög densitet, Följaktligen har problemet att kanalmobiliteten reduceras under påverkan av gränssnittstillståndet för ström- flödet reducerats. På detta sätt har kanalmobiliteten förbättrats.
(Modifieringar) Hos ovannämnda första utföringsform, även om HfOZ-filmen har använts som film med hög dielektrisk konstant, vilken bildar grindisoleringsfilmen 7, kan andra filmer med hög di- elektrisk konstant användas för grindisoleringsfilmen 7, Exempelvis kan en HfAlOx-film an- vändas som film med hög dielektrisk konstant. l detta fall formas HfAlOx-filmen i det steg, som visas i fig. 4A i den första utföringsformen med exempelvis MO-CVD-förfarandet. Exem- pelvis anbringas HfAlOx-filmen vid temperaturen 500°C i en Og-atmosfär. Efter utfällning be- arbetas substratet med värmebehandling vid 700°C. På detta sätt formas grindisoleringsfil- men 7. Vidare kan HfSiON-filmen användas som film med hög dielektrisk konstant. Exem- pelvis formas HfSiON-filmen med ett reaktivt katodförstoftningsförfarande. Därefter bearbe- tas substratet med värmebehandling vid en temperatur mellan 950°C och 1100°C i en atmo- sfär med Nz-gas. På detta sätt formas grindisoleringsfilmen 7.
(Andra utföringsform) En andra utföringsform av uppfinningen beskrivs. Hos denna utföringsform har kon- struktionen för grindisoleringsfilmen 7 förändrats jämfört med den första utföringsformen.
Fig. 6 visar en partiellt förstorad vy illustrerande en del av grindisoleringsfilmen 7 hos effekt-MOSFET enligt denna utföringsform.
Såsom visas i denna figur, i denna utföringsform, består isoleringsfilmen 7 av en stap- lad film, som tillhandahålls genom stapling av filmen med hög dielektrisk konstant 7a och oxidfilmen 7b. I synnerhet formas grindisoleringsfilmen 7 på ett sådant sätt att filmen med hög dielektrisk konstant 7a formas på ytan av ytkanallagret 5, och sedan formas oxidfiimen 7b på ytan av filmen med hög dielektrisk konstant 7a.
Fig. 7 visar en energibandkonstruktion i ovannämnda fall. Såsom visas i denna figur, i filmen med hög dielektrisk konstant 7a formad på ytan' av ytkanallagret 5 gjort av kiselkarbid, är gränssnittstillståndet inte koncentrerat nära ledningsbandet med hög densitet.
Kr\Patent\1 10-\110129900SE\050524översätt.doc 10 15 20 25 30 527 922 12 Emellertid, när grindisoleringsfilmen 7 har bildats av endast filmen med hög dielektrisk konstant, kan grindläckströmmen flyta i stor omfattning under anbringandet av hög grind- spänning vid en hög temperatur, jämfört med det fall, där grindisoleringsfilmen 7 är gjord av endast oxidfilmen. Detta eftersom skillnaden AEc mellan kanten Ec hos energinivån för kisel- karbid på ledningsbandsidan och energinivån Ec hos filmen med hög dielektrisk konstant blir mindre än skillnaden AEc mellan energinivån Ec hos kiselkarbid och energinivån Ec hos ox- idfilmen. Följaktligen överskrids energibarriären lätt, så att grindläckström i stor omfattning flyter.
Följaktligen, i denna utföringsform, består en del av grindisoleringsfilmen 7, som kon- taktar ytkanallagret 5, av filmen med hög dielektrisk konstant 7a. Vidare är oxidfilmen 7b formad på ytan av filmen med hög dielektrisk konstant 7a. Gränssnittstillstàndet vid delen för grindisoleringsfilmen 7, som kontaktar ytkanallagret 5, är följaktligen inte koncentrerat nära ledningsbandet med hög densitet. Vidare, eftersom oxidfilmen 7b är formad på filmen hög dielektrisk konstant 7a, blir skillnaden AEc från kanten_för energinivån för kiselkarbid högre.
Följaktligen blir energibarriären, som krävs för att alstra grindläckströmmen, högre; och följ- aktligen förhindras alstringen av grindläckström.
MOSFET med ovannämnda konstruktion kan tillverkas medelst ett förfarande som fås genom att addera ett känt oxidfllmbildningsförfarande till det tillverkningsförfarande som be- skrivs i den första utföringsformen. Exempelvis formas filmen med hög dielektrisk konstant 7a gjord av HfAlOx-film vid 500°C i en Oz-gasatmosfär med MO-CVD-förfarandet. Därefter härdas substratet vid 700°C. Vidare utfälls oxidfilmen 7b på ytan av filmen med hög dielekt- risk konstant 7a med CVD-förfarandet. Följaktligen formas grindisoleringsfilmen 7. Vidare kan HfSiON-filmen användas som film med hög dielektrisk konstant. Exempelvis formas HfSiON-filmen med ett reaktivt katodförstoftningsförfarande. Därefter bearbetas substratet med värmebehandling vid en temperatur mellan 950°C och 1100°C i en Ng-gasatmosfär, så att grindisoleringsfilmen 7 bildas. I i I (Tredje utföringsform) En tredje utföringsform av uppfinningen förklaras nedan. Denna utföringsform åstad- koms genom förändring av ytriktningen för det ledande halvledarsubstratet av N'-typ 1 i den första utföringsformen.
I denna utföringsform bearbetas det ledande halvledarsubstratet av N'-typ 1 med hu- vudytan snedställd med mellan 10° och 20° från (0001)-Si-ytan. Förfarandet för tillverkning av detta ledande halvledarsubstrat av N'-typ 1 förklaras med hänvisning till schemat för tillverkningsprocessen, som visas i fig. 8A - 8C. i i KI\Patenl\1 10-\1 10129900SE\050524översätt rim 10 15 20 25 30 35 527 922 13 id="p-61" id="p-61" id="p-61" id="p-61"
id="p-61"
[0061] Först, såsom visas i fig. 8A, tillverkas att 4H-Sic-enkristallblock med (0001)-Si-ytan.
Därefter, såsom visas i fig. 88, skärs blocket genom användning av en trådsàg vid en yta snedställd med mellan 10° och 20° i förhållande till (0001)-Si-ytan. Vid denna tidpunkt har ytan snedställd med mellan 10° och 20° i förhållande till (0001)-Si-ytan en hög stabilitet, så att en spegelyta utan poleringsfel kan åstadkommas. På detta sätt kan det ledande halvle- darsubstratet av N'-typ 1 med huvudytan snedställd med mellan 10° och 20° i förhållande till (0001 )-Si-ytan framställas.
Sedan, såsom visas i fig. 8G, fås det ledande epitaxilagret av N'-typ 2 att epitaxiskt växa på huvudytan hos det ledande halvledarsubstratet av N"-typ 1 genom att använda CVD-utrustning eller liknande. Därefter genomförs processer likartade de processer som visas i fig. 2A - 3C. På detta sätt tillverkas den effekt-MOSFET, som beskrevs först.
Ytan snedställd med mellan 10° och 20° i förhållande till (0001)-Si-ytan kan reducera gränssnittstillståndet, jämfört med andra ytor. Följaktligen reduceras påverkan av gräns- snittstillståndet hos strömflödet påtagligt. På detta sätt kan kanalmobiliteten hos effekt- MOSFET påtagligt förbättras.
Här, såsom beskrivs i den första utföringsformen, när det ledande halvledarsubstratet av N'-typ 1 med ytan snedställd med mellan 10° och 20° i förhållande till (0O01)-Si-ytan an- vänds, föredras att ytan är snedställd utmed en <11-20>-riktning. Försök har bekräftat att gränssnittstillståndet för ytan snedställd utmed <11-20>-riktningen blir lägre. Följaktligen är ytan snedställd med mellan 10° och 20° i förhållande till (0001)-Si-ytan ytan snedställd utmed <11-20>-riktningen, så att gränssnittstillståndet blir mindre. På detta sätt förbättras kanalrör- ligheten för nämnda effekt-MOSFET på ett mer effektivt sätt.
När det ledande halvledarsubstratet av Nïtyp 1 med ytan snedställd med mellan 10° och 20° i förhållande till (0001)-Si-ytan används, är ytan företrädesvis en (11-2N)-yta, där N uppfyller ekvationen 17 s N s 38. Försök har bekräftat att gränssnittstillståndet hos (11-2N)- ytan, där N uppfyller en ekvation 17 s N s 38, reduceras. Följaktligen, när denna yta an- vänds, kan kanalmobiliteten hos nämnda effekt-MOSFET effektivt förbättras.
(Fjärde utföringsform) En fjärde utföringsform av uppfinningen förklaras nedan. Denna utföringsform, som lik- nar den tredje utföringsformen, fås genom ändring av ytriktningen hos det ledande halvledar- substratet av Nïtyp 1 i den första eller andra utföringsformen.
Fig. 9A och 9B visar ett tillverkningsförfarande för tillverkning av effekt-MOSFET enligt denna utföringsform. l denna utföringsform, såsom visas i fig. 9A, tillverkas ett förskjutet sub- strat som det ledande halvledarsubstratet av N'-typv1. Det förskjutna substratet har en för- skjutning om 8° i förhållande till (0001)-Si-ytan.
KI\Patel'\t\1 10-\1 1Û1299DOSE\O505?4övr-!rsátt rlnr. 10 15 20 25 30 35 527 922 14 Sedan bildas LTO-filmen pà ytan av det ledande halvledarsubstratet av Nïtyp 1. Däref- ter avlägsnas LTO-filmen. Vidare rengörs ytan hos det ledande halvledarsubstratet av N"-typ 1. Sedan anbringas ett kiselkarbidlager med en tjocklek om exempelvis 5 nm på ytan av det ledande halvledarsubstratet av N'-typ 1. Därefter uppvärms en vakuumkammare så att tem- peraturen hos det ledande halvledarsubstratet av Nïtyp 1 ligger i ett intervall mellan 500°C och 1100°C. Företrädesvis är temperaturen konstant vid 1500°C. Denna höga värmebehand- ling åstadkommer en stegklungnlng anbringad på ytan av det ledande halvledarsubstratet av Nïtyp 1. På detta sätt fås två ytor, där den ena är (0001)-Si-yta och den andra är ytan sned- ställd med mellan 10° och 20° iförhållande till (OOOU-Si-ytan.
Vid denna tidpunkt blir arean hos ytan snedställd med mellan 10° och 20° i förhållande till (OOO1)-Si-ytan större än arean för (O001)-Si-ytan. Förhållandet hos ytkvoten kan styras med temperaturstyrning av värmebehandlingsprocessen. Exempelvis kan två eller flera vär- mebehandlingsprocesser, där den ena genomförs vid 1050°C och den andra genomförs vid 950°C, kombineras så att förhållandet hos ytkvoten kan styras. (0001)-Si-ytan och ytan snedställd med mellan 10° och 20° i förhållande till (00O1)-Si- ytan formas som huvudytan 1a hos det ledande.halvledarsubstratet av Nïtyp 1. Därefter används det ledande halvledarsubstratet gav N'-typ 1 med dessa två ytor, så att effekt- MOSFET med den konstruktion som beskrivs i den första utföringsformen tillverkas.
Därefter, såsom visas i fig. 9B, fås det ledande epitaxilagret av N'-typ 2 att epitaxiskt växa på huvudytan hos det ledande halvledarsubstratet av Nïtyp 1 genom användning av DVD-utrustning eller liknande. Därefter genomförs processer likartade de processer som beskrivs i fig. 2A - 3C. På detta sätt färdlgställs effekt-MOSFET som beskrivs i den första utföringsformen. i Sedan fås det ledande epitaxilagret av Nïtyp 2 att epitaxiskt växa på huvudytan hos det ledande halvledarsubstratet av Nïtyp 1 genom användning av CVD-utrustning eller lik- nande. Därefter genomförs processer likartade de processer som beskrivs i fig. 2A - 3C. Pà detta sätt färdigställs effekt-MOSFET enligt den första utföringsformen.
Det är bekräftat att ett enkristallkiselkarbidsubstrat med huvudytan hos (OOO1)-Si-ytan och ytan snedställd med mellan 10° och 20° i förhållande till denna yta kan reducera gräns- snittstillståndet, jämfört med enkristallkiselkarbidsubstrat med huvudytan hos andra ytor. ~ Följaktligen kan påverkan från gränssnittstillstándet pàlströmflödet påtagligt reduceras. På detta sätt kan kanalmobiliteten hos effekt-MOSFET påtagligt förbättras.
Vidare är arean hos ytan snedställd med mellan 10° och 20° i förhållande till (OOO1)-Si- ytan större än ytan hos (0001)-ytan; och följaktligen kan ovannämnda effekt på ett effektivt sätt åstadkommas.
Ki\Pâtent\1 10-\1 101299DOSE\050574tSv<-=.rsätt rlnn 10 15 20 25 30 35 527 922 15' (Modifieringar) l ovannämnda utföringsformer formas ytkanallagret 5 på ett sådant sätt att jonerna im- planteras direkt på ytdelen hos det ledande kiselkarbidepitaxilagret av N'-typ 2 och på ytde- len (dvs. ytlagret) hos de ledande kiselkarbidbasområdena av Pïtyp 3a, 3b. Ovannämnda utföringsformer kan tillämpas på en effekt-MOSFET som tillverkas på ett sådant sätt att det ledande ytkanallagret av N'-typ 5 fås att epitaxiskt växa på dessa ytdelar.
Vidare, i ovannämnda utföringsformer, beskrivs effekt-MOSFET med den första led- ningstypen som N-ledningstyp och den andra ledningstypen som P-ledningstyp som ett ex- empel. Emellertid är detta ett exempel; och följaktligen kan uppfinningen tillämpas på en ka- naleffekt-MOSFET av P-typ, som fås genom att omkasta ledningstypen i varje del.
Här, när en kristallriktning definieras, bör vanligtvis ett streck (-) adderas på ett tal.
Emellertid förekommer uttrycksbegränsningar som härrör från ett datafilningssystem. Följakt- ligen adderas i denna beskrivning ett streck framför talet.
(Femte utföringsform) Uppfinnarna har preliminärt studerat ett SiC-substrat. En med 8° förskjuten yta hos SiC-substratet är inte en stabil yta. Följaktligen, såsom visas i fig. 20 och 21, alstras en de- fekt orsakad av polering lätt, när en halvledarskiva 100 tillverkas. Följaktligen är det svårt att bilda ett homogent yttillstånd i en halvledarskivyta. Följaktligen, exempelvis, såsom visas i fig. 22, inträffar ett anordningsfel vid en del av ett substrat 110 med ett dåligt yttillstånd, ex- empelvis en defekt 130 orsakad av polering i en MOS-transistor. MOS-transistorn innefattar ett emitterområde 111, ett kollektorområde 112, en grindoxidfilm 113 och en grindelektrod 114 formad pà en ytdel av substratet 110. Närmare bestämt, när defekten 130 orsakad av polering finns på ytan av substratet 110, inträffar lätt strömläckage vid grindoxidfilmen 113.
Vidare, när en anordning formas på SiC-substratet efter epitaxitillväxten, såsom exem- pelvis visas i fig. 23, kan en kristalldefekt 131 orsakad av defekten 130 orsakad av polering på ytan av substratet 120 uppstå i epitaxilagret 121 hos anordningen (dvs. dioden), så att strömläckaget (dvs. ett PN-förbindelseläckage) lätt inträffar. Anordningen har epitaxilagret 121 på substratet 120, där ett ledande område av P-typ 122 är format, och en anodelektrod 123 och en katodelektrod 124. ' I beaktande av ovannämnda problem beskrivs ett halvledarsubstrat av kiselkarbid och ett förfarande för tillverkning av substratetmed hänvisning till fig. 10A - 10C.
Såsom visas ifig. 10A tillverkas ett 4H-SiC-enkristallsubstrat 501. Ytan snedställd med mellan 10° och 20° i förhållande till (0001)-Si-ytan hos 4H-SiC-enkristallsubstratet 501 skärs ut från 4H-SiC-enkristallsubstratet 501 genom användning av en trådsàg. l synnerhet skärs substratet 501 med tràdsägen vid ett par linjer, som visas som L1 och L2 i fig. 10A. Detta resulterar i åstadkommandet av det substrat 1 som visas i fig. 10B.
VWDQOQIWH 1 f\_\1 1 01 'Kiflflñßßtñšñfififliiußvoäß Aru- 10 15 20 25 30 35 527 922 16 Vidare spegelpoleras ytan hos substratet 1 med ett kemiskt mekaniskt planingsförfa- rande med diamantslipmedel. Vid denna tidpunkt blir ytan hos substratet 1 snedställd med mellan 10° och 20° iförhàllande till (OOOU-Si-ytan en färdig spegelyta utan defekter orsakade av polering, så att stabiliteten hos ytan blir högre.
Därefter, såsom visas i fig. 10C, fås en epitaxifilm att växa på huvudytan av substratet 1 genom användning av CVD-utrustning, så att epitaxilagret 2 bildas pà substratet 1.
Genom användning av detta substrat formas den vertikala effekt-MOS-transistorn, som visas i fig. 11. l synnerhet fås det ledande området av Nïtyp 2 att epitaxiskt växa på det le- dande SiC-substratet av Nïtyp 1. Det ledande området av Pïtyp 3a, 3b formas på ytdelen av huvudytan av substratet (dvs. den övre ytan av det ledande området av N'-typ 2), och därefter formas det ledande emitterområdet av Nïtyp 4a, 4b på ytdelen av det ledande om- rådet av Pïtyp 3a, 3b. Vidare formas ett lager med låg koncentration som ett ledande ytka- nallager av Nïtyp 505 i kanalområdet hos ytdelen av det ledande området av N'-typ 2.
Grindelektroden 8 formas på lagret med låg koncentration 505 via grindoxidfilmen (dvs. van- ligtvis grindisoleringsfilmen) 7. Emitterelektroden 10 formas på grindelektroden 8 via isole- ringsfilmen 9, så att emitterelektroden 10 kontakter det ledande emitterområdet av Nïtyp 4a, 4b och det ledande området av Pïtyp 3a, 3b. Å andra sidan formas kollektorelektroden 11 på den undre ytan (dvs. botten) av det ledande SiC-substratet av Nïtyp.
Fig. 12 visar ett resultat av uppmätning av ett förhållande mellan den förskjutna vinkeln och den defekttäthet som orsakas av polering. Här har olika substrat med olika förskjutna vinklar tagits fram. Horisontalaxeln i fig. 12 representerar den förskjutna vinkeln för substratet och vertikalaxeln i fig. 12 representerar defekttätheten orsakad av polering. Såsom visas i fig. 12, när den förskjutna vinkeln blir lika med eller större än 10°, reduceras snabbt den defekt, som orsakas av polering. Vidare, när den förskjutna vinkeln blir lika med eller större än 10°, reduceras grovheten hos substratytan. Vidare, när den förskjutna vinkeln blir lika med eller större än 13°, försvinner den defekt som orsakas av polering.
Följaktligen är huvudytan hos halvledarsubstratet av kiselkarbid konstruerat till att vara ytan snedställd med 10° eller mer i förhållande till V(0001)-Si-ytan, så att huvudytan blir stabil. l synnerhet föredras att huvudytan är konstruerad till att vara ytan snedställd med mellan 10° och 20° i förhållande till (O0O1)-Si-ytan.2Särskilt är huvudytan konstruerad till att vara ytan snedställd med mellan 13° och 20° i förhållande till (OOOU-Si-ytan. Genom att använda den- na yta formas epitaxilagret med en liten mängd kristalldefekter. l synnerhet, när epitaxisub- stratet tillverkas, kan den defekt som orsakas av polering reduceras (dvs. grovheten reduce- ras) så att ett ordentligt reglerat yttillstànd formas innan epitaxifilmen fås att växa. Följaktli- gen fås epitaxifilmen att växa under villkoret att alstringen av kristalldefekt är begränsad. Det Kï\Patent\1 10-\11012990DSE\050524ö\/ersättd0c 10 15 20 25 30 35 527 922 17 vill säga, produktionskvoten för anordningen förbättras (dvs. alstringskvoten för chipfel i halvledarskivan reduceras). V Den vertikala effekt-MOS-transistorn, som visas i fig. 11, har formats genom använd- ning av det substrat 1, som visas i fig. 10C. Emellertid kan MOS-transistorn visad i fig. 22 formas genom användning av det substrat som visas i fig. 10B. Vidare kan det block, som skall skäras till substratet, vara en 6H-SiC-kristall i stället för en 4H-SiC-kristall.
Såsom beskrivs ovan har denna utföringsform följande egenskaper.
(I) Såsom visas ifig. 10B har halvledarsubstratet 1 av kiselkarbid sin huvudyta sned- ställd med 10° eller mer i förhållande till (0001)-Si-ytan. Följaktligen har ytan utmärkt yttill- stånd och utmärkt jämnhet med undertryckande av en defekt, jämfört med ett med 8° förskju- tet substrat, som är ett halvledarsubstrat av kiselkarbid med en huvudyta snedställd med 8° i förhållande till (0001)-Si-ytan. Följaktligen har ytan ett homogent och stabilt yttillstånd i en area hos en substratyta, så att ytan tillhandahåller en yta för bildande av en halvledaranord- ning. i Företrädesvis ligger vinkeln lika med eller större än 10° i ett intervall mellan 10° och 20°. Allra helst ligger vinkeln lika med eller större än 10° i ett intervall mellan 13° och 20°.
Vidare ligger vinkeln lika med eller större än 10° i ett intervall mellan 16° och 20° i förhållande till (0001)-Si-ytan. Vidare är ytan snedställd med 10° eller mer i förhållande till (0001)-Si-ytan i halvledarsubstratet av kiselkarbid en (11-2N)-yta, där N uppfyller ekvationen 17 s N s 38. (ll) Såsom visas i fig. 10C har epitaxilagret 2 formats på huvudytan 1a hos halvledar- substratet 1a av kiselkarbid, så att epitaxisubstratet fås. Följaktligen har epitaxilagret 2 ett utmärkt yttillstånd, och vidare kan alstring av kristalldefekt förhindras. (lll) Såsom visas i fig. 10A och 10B innefattar ett förfarande för tillverkning av halvle- darsubstrat av kiselkarbid stegen att: det första steget att tillverka halvledarsubstratet 1 av kiselkarbid med huvudytan snedställd med 10° eller mer i förhållande till (0001)-Si-ytan med ett ritsningsförfarande; det andra steget att spegelpolera huvudytan 1a hos halvledarsubstra- tet av kiselkarbid 1; och det tredje steget att binda epitaxilagret 2 på huvudytan 1a på ett så- dant sätt att epitaxilagret fås att epitaxiskt växa på huvudytan 1a hos halvledarsubstratet 1 av kiselkarbid. Förfarandet tillhandahåller halvledarsubstrat av kiselkarbid som beskrivs i (lll).
Här ligger vinkeln lika med eller större än 10° i ett intervall mellan 10° och 20°. Företrä- desvis ligger vinkeln lika med eller större än 10° i ett intervall mellan 13° och 20°. Vidare lig- ger vinkeln lika med eller större än 10° i ett intervall mellan 16° och 20° i förhållande till (0001 )-Si-ytan.
(Sjätte utföringsform) Nu beskrivs en sjätte utföringsform enligt nedan.
K:\Pater\t\1 10-\1101299008E\050524öVerSätt.d0c 10 15 20 25 30 35 527 922 18 Ett halvledarsubstrat av kiselkarbid och ett förfarande för tillverkning av detsamma för- klaras med hänvisning till fig. 13A och 138.
Såsom visas i Fig. 13A består huvudytan hos halvledarsubstratet av kiselkarbid 1 av åtminstone två ytor, där den ena är (0O01)-Si-ytan, och den andra är en yta snedställd med 10° eller mer i förhållande till (0001)-Si-ytan. Företrädesvis består huvudytan av åtminstone två ytor, där den ena är (0001)-Si-ytan, och den andra är en yta snedställd med mellan 10° och 20° i förhållande till (0001)-Si-ytan. Företrädesvis består huvudytan av åtminstone två ytor, där den ena är (0001)-Si-ytan, och den andra är en yta snedställd med mellan 13 och 20° iförhållande till (OOOU-Si-ytan. Detta kan härledas från grunden för förhållandet mellan defekttätheten orsakad av polering och vinkeln i förhållande till (OOOU-Si-ytan, såsom be- skrivs ovan med hänvisning till fig. 12.
Såsom visas i fig. 138 formas epitaxilagret 2 på huvudytan hos halvledarsubstratet 1 av kiselkarbid som en enkristall. l synnerhet, såsom visas i fig. 13A, tillverkas substratet 1 med substratytan, på vilken två ytor av (0001)-Si-ytan och ytan snedställd med 10° eller mer i förhållande till (0001)-Si-ytan formas. Epitaxilagret 2 fås att växa på substratet 1 med an- vändning av CVD-utrustningen. ' För att åstadkomma det substrat som visas i fig. 13A utförs följande process.
Såsom visas i fig. 14A - 14F tillverkas SiC-substratet 601 på ett med 8° förskjutet sub- strat. Substratet 601 har huvudytan snedställd med en förutbestämd vinkel i förhållande till (0001)-Si-ytan. Såsom visas i fig. 148 har ytan hos substratet 601 polerats till att vara en spegelyta. Vid denna tidpunkt, såsom-visas i fig. 21, kvarstår en defekt orsakad av polering på ytdelen hos substratet 601 (dvs. ytdelenvisad som A1 i fig. 14B). Vidare, såsom visas i fig. 14C, formas en LTO-film 620 på ytan av substratet 601. Sedan avlägsnas LTO-filmen 620, så att substratet får ett tillstånd, som visas i fig.14D. Därefter rengörs ytan hos SiC- substratet 601. i Vidare, såsom visas i fig. 14E, anbringas ett Si-lager 630 med en tjocklek om ungefär 5 nm på ytan av SiC-substratet 601 genom ett evaporeringsförfarande och liknande. Succes- sivt värms en ultrahög vakuumkammare, så att temperaturen för SiC-substratet 601 blir kon- stant i ett intervall mellan 500°C och 1500°C (dvs. temperaturen för substratet 601 blir hög- re). Samtidigt sätts temperaturen företrädesvis till att vara 1050°C. Denna temperaturöknlng tillhandahåller en stegklungning på substratytan, såsom visas i fig. 14F.
Detaljerna därav beskrivs nedan. Såsom visas i fig. 15, som fås genom att förstora substratytan i fig. 14E (dvs. en del som visas som A2), får det med 8° förskjutna substratet den ytkonstruktion, som visas i fig. 16. Substratet i detta tillstånd genomförs med hög tempe- raturbehandling, så att stegklungning bildas, såsom visas i fig. 17, som fås genom förstoring av substratytan l fig. 14F (dvs. en del som visas som A3). På detta sätt får substratytan den Kï\Patent\1 10-\1 10129900SE\050524överSätt.doc . 10 15 20 25 30 35 527 922 19 konstruktion som visas i fig. 18. Följaktligen formas stegklungningen med ett förhållande om tan""(b/a) s 10° rörande (0001)-Si-ytan. Följaktligen snedställs en ny yta hos stegklungningen med 10° eller mer i förhållande till (0001)-Si-ytan.
Vid denna tidpunkt bestäms arean för (O001)-Si-ytan och arean för ytan snedställd med 10° eller mer i förhållande till (O001)-Si-ytan enligt följande. Såsom visas i fig. 19B föredras att arean för ytan snedställd med 10° eller mer i förhållande till (O001)-Si-ytan är större än arean för (0001 )-Si-ytan, jämfört med ett fall där arean för ytan snedställd med 10° eller mer i förhållande till (O001)-Si-ytan är mindre än arean för (O001)-Si-ytan, såsom visas i fig. 19A.
Vidare, när stegklungningen bildas, omstruktureras ytkonstruktionen så att defekten or- sakad av poleringen försvinner. På detta sätt blir ytan stabil.
Såsom visas i fig. 14E anbringas Si-lagret 630 på substratytan innan substratets tem- peratur blir högre. Detta eftersom substratytan skyddas från att förkolna när temperaturen för substratet ökar i det ultrahöga vakuumet. Även om förfarandet för att anbringa Si på ytan används, kan andra förfaranden, exempelvis ökning av ångtryck hos kislet nära ytan hos ett provstycke av kiselflux och liknande. Ett förfarande kan användas så länge som substratet bearbetas med värmebehandling i vakuum ochatmosfär innefattande kisel.
Följaktligen, såsom visas i fig. 13A, fàs substratet med ytan bestående av två ytor. En yta är (O001)-Si-ytan och den andra är ytan snedställd med 10° eller mer i förhållande till (O001)-Si-ytan. l synnerhet fås substratet med det välreglerade yttillståndet före epitaxitillväx- ten.
Därefter formas den vertikala effekt-MOS-transistorn, som visas i fig. 11, genom an- vändning av det substrat, som visas i fig. 13B. Emellertid formas MOS-transistorn i fig. 22 genom användning av det substrat som visas i fig. 13A. Företrädesvis är substratet 601 i fig. 14A gjort av 4H- eller 6H-enkristall. I Följaktligen har denna utföringsform följande egenskaper.
(IV) Såsom visas i fig. 13A består huvudytan hos halvledarsubstratet av kiselkarbid 1 av åtminstone två ytor, där den ena är (0O01)-Si-ytan, och den andra är ytan snedställd med 10° eller mer i förhållande till (O001)-Si-ytan. Följaktligen har ytan ett utmärkt yttillstånd och utmärktjämnhet med undertryckande av defekter, jämfört med ett med 8° förskjutet substrat, som är ett halvledarsubstrat av kiselkarbid: med en huvudyta snedställd med 8° i förhållande till (0001)-Si-ytan. Följaktligen har ytan utmärkt yttillstånd. l synnerhet har ytan ett homogent och stabilt yttillstånd i en area hos en substratyta, så att ytan tillhandahåller en yta för bildan- de av en halvledaranordning. _ Här ligger vinkeln lika med eller större än 10° i ett intervall mellan 10° och 20°. Företrä- desvis ligger vinkeln lika med eller större än 10° lett intervall mellan 13° och 20°. Ännu hellre K'\Patenf\110-\1101ZQQOOSÉVISOEWÅÖVQIQt-itf dnr. 10 15 20 25 30 35 527 922 20 ligger vinkeln lika med eller större än 10°-i ett intervall mellan 16° och 20° i förhållande till (0001 )-Si-ytan.
Företrädesvis, beträffande en area hos ytan snedställd med 10° eller mer i förhållande till (0001)-Si-ytan och en area hos (0001)-Si-ytan, är arean för ytan snedställd med 10° eller mer i förhållande till (0001)-Si-ytan större än arean för (0001)-Si-ytan hos halvledarsubstratet av kiselkarbid. _ Vidare är ytan snedställd med 10° eller mer i förhållande till (0001)-si-ytan hos halvle- darsubstratet av kiselkarbid en (11-2N)-yta, där N uppfyller ekvationen 17 s N s 38.
(V) Såsom visas i fig. 13B formas epitaxilagret 2 på huvudytan hos halvledarsubstratet av enkristallkiselkarbid 1, så att epitaxisubstratet fås.
(Vl) Såsom visas i fig. 14A - 14F innefattar ett förfarande för tillverkning av ett halvle- darsubstrat av kiselkarbid stegen: ett första steg för framställning av ett halvledarsubstrat av kiselkarbid med en huvudyta bestående av åtminstone två ytor, där den ena är en yta sned- ställd med 10° eller mer i förhållande till en (OOOU-Si-yta, och det andra är (O001)-Si-ytan, där de två ytorna har formats på ett sådant sätt att det spegelpolerade halvledarsubstratet av kiselkarbid 601 åstadkoms med värmebehandling i vakuum och en atmosfär innefattande kisel, så att två ytor formas på huvudytan av halvledarsubstratet av kiselkarbid 601 med ett stegklungnlngsförfarande; och ett förfarande för att forma ett epitaxilager 2 på en huvudyta på ett sådant sätt att epitaxilagret 2 fås att epitaxiskt växa på huvudytan av halvledarsubstra- tet av kiselkarbid 1. På detta sätt fås halvledarsubstratet av kiselkarbid som beskrivs i (V).
Företrädesvis ligger vinkeln lika med eller större' än 10° i ett intervall mellan 10° och 20°. Ännu hellre ligger vinkeln lika med eller större än 10° i ett intervall mellan 13° och 20°.
Allra helst ligger vinkeln lika med eller större än 10° i ett intervall mellan 16° och 20° i förhål- lande till (0001)-Si-ytan.
I den sjätte ovan beskrivna utföringsformen, även om det spegelpolerade halvledar- substratet av kiselkarbid bearbetas med värmebehandling i vakuum och en atmosfär innefat- tande kisel, i stället, kan det spegelpolerade halvledarsubstratet av kiselkarbid bearbetas med värmebehandling i vakuum, väteatmosfär och vätekloridatmosfär. I synnerhet bearbetas substratet med värmebehandling vid en temperaturi ett intervall mellan 1300°C och 1500°C med flödande vätgas (dvs. H2) och vätekloridgas (dvs. HCl, innefattande 0,1 - 10% HCl-gas).
Följaktligen formas halvledarsubstratet av kiselkarbid med huvudytan bestående av åtmin- stone två ytor. De två ytorna är (O0O1)-Si-ytan, och ytan snedställd med 10° eller mer i förhål- lande till (O001)-Si-ytan, och de två ytorna åstadkoms med stegklungning på huvudytan hos halvledarsubstratet av kiselkarbid. De andra detaljerna är desamma som ett fall, där det spe- gelpolerade halvledarsubstratet av kiselkarbid bearbetas med värmebehandling i vakuum VAD-aaah 4 4 f! \4 4 fi! 'IñflfiñOC\flCñ|:fiAÄu-»-lt00 Ja» 527 922 21 och en atmosfär innefattande kisei (dvs, att de övriga detaljerna är desamma som listats ovan från (IV) tiii (VI).
Sådana förändringar och modifieringar som anses ligga inom ramen för uppfinningen definieras av de bifogade kraven.
K;\Patent\1 10-\1 101299OOSE\050524överSätt.d0c
Claims (14)
1. Halvledaranordning av kiselkarbid innefattande: ett halvledarsubstrat (1) av enkristallkiselkarbid och med en huvudyta (1a) och en bak- sidesytan (1 b) mittemot huvudytan (1 a); ett drifilager (2) av en första typ av ledande kiselkarbid, anbringad pà huvudytan (1 a) hos halvledarsubstratet (1), och med en dopantkoncentration lägre än dopantkonoentratlo- nen för halvledarsubstratet (1 ); ett basomräde (3a, 3b) med en andra ledningstyp, anbringad pà en förutbestämd area hos driftskiktet (2) och med en förutbestämd tjocklek; ett emitteromräde (4a, 4b) med en första ledningstyp, anbringad pä en förutbestämd ytdel av basomràdet (3a, 3b) och grundare än ett djup hos basområdet (3a, 3b); ett ytkanallager (5) av kiselkarbid av den första Iedningstypen, anbringad pà ytdelama hos både driftlagret (2) och basomrädet (3a, 3b) och med en förutbestämd koncentration och en förutbestämd tjocklek för förbindelse mellan emitteromrádet (4a, 4b) och driftlagret (2); en grindlsoleringsfilm (7, 7a, 7b) anbringad pä en yta hos ytkanallagret (5) och innefat- tande en film med hög dielektrisk konstant (7a); en grindelektrod (8) anbringad på grindisoleringsfilmen (7, Ta, 7b); en emitterelektrod (10) anbringad pà emitteromrädet (4a, 4b); och en baksideselektrod (11) anbringad pà baksidan (1b) och halvledarsubstratet (1); där filmen med hög dielektrisk konstant (7a) är tillverkad av Hf02, HfAIO, eller HfSiON.
2. Halvledaranordning av kiselkarbid enligt krav 1. där grtndisoleringsfilmen (7, 7a, 7b) är en stapellagerkonstruktion hos filmen med hög di- elektrisk konstant (7a) och en oxidfilm (7b), och oxidfilmen (7b) är anbringad pà en yta hos filmen med hög dielektrisk konstant (7a).
3. Halvledaranordning av kiselkarbid innefattande: ett halvledarsubstrat (1) av enkristallkiselkarbid och med en huvudyta (1a) och en bak- sidesytan (1b) mittemot huvudytan (1a); ett driftlager (2) av en första typ av ledande kiselkarbid, anbringad på huvudytan ha). hos halvledarsubstratet (1), och med en dopantkoncentration lägre än dopantkonoentratlo- nen för halvledarsubstratet (1 ); ett basomràde (3a, 3b) med en andra ledningstyp, anbringad pá en förutbestämd area hos driftskiktet (2) och med en förutbestämd tjocklek; ett emitteromräde (4a, 4b) med en första ledningstyp, anbringad pà en fömtbestämd ytdel av basomràdet (3a, 3b) och grundare än ett djup hos basomrädet (3a, 3b); - K:\Patent\1 1 0-\1 10129900SE\0601 19besk.d0c 10 15 20 25 30 35 527 922 23 ett ytkanallager (5) av kiselkarbid av den första ledningstypen, anbringad pá ytdelama» hos bàde driftlagret (2) och basomràdet (3a, 3b) och med en förutbestämd koncentration och en förutbestämd tjocklek för förbindelse mellan emitteromràdet (4a, 4b) och driftlagret (2): en grindisoleringsfilm (7, 7a, 7b) anbringad på en yta hos ytkanallagret (5) och innefat- tande en film med hög dielektrisk konstant (7a); en grindelektrod (8) anbringad pà grindisolerlngsfilmen (7, 7a, 7b); en emitterelektrod (10) anbringad pà emitteromrädet (4a, 4b); och en baksideselektrod (11) anbringad på baksidan (1b) och halvledarsubstratet (1); där huvudytan (1a) är snedställd i förhållande till en (0001 )-Si-yta med en vinkel i ett in- tervall mellan 10° och 20°.
4. Halvledaranordning av kiselkarbid enligt krav 3, där _ huvudytan (1a) innefattar åtminstone tvä ytor, där den ena är snedställd i förhàllande till en (0001)-Si-yta med en vinkel l ett intervall mellan 10° och 20°, och där den andra är (0001 )-Si-ytan.
5. Halvledaranordning av kiselkarbid enligt krav 4, där den ena ytan hos halvledarsubstratet (1) snedslälld från en(0001)-Si-yta med en vinkel i ett intervall mellan 10° och 20° har en area större än arean för (O001)-Si-ytan. _
6. Halvledaranordning av kiselkarbid enligt krav 5, där den ena ytan hos halvledarsubstratet (1) snedställd i förhållande till (0001)-Si-ytan med en vinkel l ett intervall mellan 10° och 20° är snedställd mot en <11-20>-riktning.
7. Halvledaranordning av kiselkarbid enligt krav 3, där den ena ytan hos halvledarsubstratet (1) snedställd i förhållande till en (0001)-Si-yta med en vinkel i ett intervall mellan 10° och 20° är en (11-2N)-yta, där N uppfyller ekvationen 17 s N s 38.
8. Förfarande för tillverkning av en halvledaranordning av kiselkarbid, där förfarandet innefattar stegen att: tillverka ett halvledarsubstrat (1) av en enkristallkiselkarbid med en huvudyta (1a) och en baksida (1b) mittemot huvudytan (1a); bildandet av ett driftlager'(2) pà huvudytan (1a) hos halvledarsubstratet (1), där driftlag- ret (2) är gjort av kiselkarbid av en första ledningstyp och har en dopantkonoentration lägre än den hos halvledarsubstratet (1 ); K:\Pabent\1 10-\1 10129900850601 19be$k.d0<: 10 15 20 25 30 35 527 922 24 bildandet av ett basomràde (3a, 3b) pà en förutbestämd area pà driftlagret (2), där basomràdet (3a, 3b) har en andra ledningstyp och en förutbestämd tjocklek; bildandet av ett emitteromràde (4a, 4b) pà en förutbestämd ytdel hos basomràdet (3a, 3b), där emitteromràdet (4a, 4b) har en första ledningstyp och är grundare än ett djup för basomràdet (3a, 3b); bildandet av ett ytkanallager (5) pà ytdelar hos bàde driftlagret (2) och basomràdet (3a, 3b), där ytkanallagret (5) är gjort av kiselkarbid av en första ledningstyp, och har en förutbe- stämd koncentration och en förutbestämd tjocklek för förbindelse mellan emitteromràdet (4a, 4b) och driftlagret (2); bildandet av en grindisoleringsfilm (7, 7a, 7b) innefattande en film med hög dielektrisk konstant (7a) pà en yta pà ytkanallagret (5); bildandet av en grindelektrod (8) pà grindisoleringsfilmen (7, 7a, 7b); bildandet av en emitterelektrod (10) pà emitteromràdet (4a, 4b); och bildandet av en baksideselektrod (11) pà baksidan (1b) av halvledarsubstratet (1); där filmen med hög dielektrisk konstant (7a) tillverkas av HfOz, HfAlO, eller HfSi0N.
9. Förfarande för tillverkning av en halvledaranordning av kiselkarbid enligt krav 8, där steget att bilda grindisoleringsfilmen (7, 7a, 7b) innefattar stegen att: bilda film med hög dielektrisk konstant (7a) pà ytan av ytkanallagret (5); och bilda en oxidfilm (7b) pà ytan av filmen med hög dielektrisk konstant (7a). sà att grind- isolenngsfilmen (7, 7a, 7b) blir en stapellagerkonstruktion.
10. Förfarande för tillverkning av en halvledaranordning av kiselkarbid, där förfarandet innefattar stegen att: tillverka ett halvledarsubstrat (1) av en enkristallkiselkarbid med en huvudyta (1a) och en baksida (1b) mittemot huvudytan (1a); bildandet av ett driftlager (2) pà huvudytan (1a) hos halvledarsubstratet (1), där driftlag- ret (2) är gjort av kiselkarbid av en första ledningstyp och har en dopantkoncentratlon lägre än den hos halvledarsubstratet (1); bildandet av ett basomràde (3a, 3b) pà en förutbestämd area pà driftlagret (2), där basomràdet (3a, 3b) har en andra ledningstyp och en förutbestämd tjocklek; bildandet av ett emitleromràde (4a, 4b) pà en förutbestämd ytdel hos basomràdet (3a, 3b), där emitteromràdet (4a, 4b) har en första ledningstyp och är grundare än ett djup för basomràdet (3a, 3b); bildandet av ett ytkanallager (5) pà ytdelar hos bàde driftlagret (2) och basomràdet (3a, 3b), där ytkanallagret (5) är gjort av kiselkarbid av en första ledningstyp, och har en förutbe- K2\Palent\110-\110129900SE\0601 19b6slt.d0c 10 15 20 25 30 527 922 25 stämd koncentration och en förutbestämd tjocklek för förbindelse mellan emitterområdet (4a, 4b) och driftlagret (2); i bildandet av en grindisoleringsfilm (7, 7a, 7b) innefattande en film med hög dielektrisk konstant (7a) på en yta på ytkanallagret (5); bildandet av en grindelektrod (8) på grindisoleringsfilmen (7, 7a, 7b); bildandet av en emitterelektrod (10) på emitterområdet (4a, 4b); och bildandet av en baksideselektrod (11) på baksidan (1b) av halvledarsubstratet (1); där steget för framställning av halvledarsubstratet (1 ) innefattar steget att: skära ett klselkarbidblock (501) med en (0001)-Si-yta som en kantyta vid en yta sned- ställd i förhållande till en (0001)-Si-yta med en vinkel i intervallet mellan 10° och 20°, så att enkristallkiselkarbidsubstratet (1) med huvudytan (1a) snedställd i förhållande till en (0001)- Si-yta med en vinkel i intervallet mellan 10° och 20° framställs.
11. Förfarande för tillverkning av halvledaranordning av kiselkarbid enligt krav 10, där huvudytan (1a) har åtminstone två ytor, där den ena är snedställd i förhållande till en (0001)-Si-yta med en vinkel i intervallet mellan 10° och 20°, och den andra är (0001 )-Si-ytan.
12. Förfarande för tillverkning av halvledaranordning av kiselkarbid enligt krav 11, där ytan hos halvledarsubstratet (1) snedställd i förhållande till en (0001)-Si-yta med en vinkel i ett intervall mellan 10° och 20° har en area större än ytan för (0001)-Si-ytan.
13. Förfarande för tillverkning av halvledaranordning av kiselkarbid enligt krav 12, där ytan hos halvledarsubstratet (1) snedställd i förhållande till en (0001)-Si-yta med en vinkel i intervallet mellan 10° och 20° är snedställd i en <11-20>-riktning.
14. Förfarande för tillverkning av halvledaranordning av kiselkarbid enligt krav 10. där ytan hos halvledarsubstratet (1) snedställd i förhållande till en (0001)-Si-yta med en vinkel i ett intervall mellan 10° och 20° är en (11-2N)-yta, där N uppfyller ekvationen 17 s N s 38. K:\Palent\1 10-\1 10129900850601 19besk.doc
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004122796A JP4635470B2 (ja) | 2004-04-19 | 2004-04-19 | 炭化珪素半導体装置およびその製造方法 |
| JP2004185521A JP2006013005A (ja) | 2004-06-23 | 2004-06-23 | 炭化珪素半導体基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| SE0500865L SE0500865L (sv) | 2005-10-20 |
| SE527922C2 true SE527922C2 (sv) | 2006-07-11 |
Family
ID=35095381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SE0500865A SE527922C2 (sv) | 2004-04-19 | 2005-04-19 | Halvledaranordning av kiselkarbid |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7365363B2 (sv) |
| DE (1) | DE102005017814B4 (sv) |
| SE (1) | SE527922C2 (sv) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4775102B2 (ja) * | 2005-05-09 | 2011-09-21 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP4939797B2 (ja) * | 2005-11-01 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | スイッチング半導体装置 |
| WO2007084501A2 (en) * | 2006-01-13 | 2007-07-26 | Group4 Labs, Llc | Method for manufacturing smooth diamond heat sinks |
| JP5017865B2 (ja) * | 2006-01-17 | 2012-09-05 | 富士電機株式会社 | 半導体装置 |
| CA2636776A1 (en) * | 2006-01-30 | 2007-08-02 | Sumitomo Electric Industries, Ltd. | Method of manufacturing silicon carbide semiconductor device |
| US7728402B2 (en) * | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| EP2631951B1 (en) * | 2006-08-17 | 2017-10-11 | Cree, Inc. | High power insulated gate bipolar transistors |
| JP5562641B2 (ja) | 2006-09-14 | 2014-07-30 | クリー インコーポレイテッド | マイクロパイプ・フリーの炭化ケイ素およびその製造方法 |
| JP5071763B2 (ja) * | 2006-10-16 | 2012-11-14 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置およびその製造方法 |
| JP2008112834A (ja) * | 2006-10-30 | 2008-05-15 | Sumitomo Electric Ind Ltd | 炭化ケイ素半導体装置の製造方法 |
| JP5098295B2 (ja) * | 2006-10-30 | 2012-12-12 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP5098294B2 (ja) * | 2006-10-30 | 2012-12-12 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| KR20090089362A (ko) * | 2006-11-10 | 2009-08-21 | 스미토모덴키고교가부시키가이샤 | 탄화규소 반도체 장치 및 그 제조 방법 |
| CN101542739B (zh) * | 2006-11-21 | 2011-03-23 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
| JP4046140B1 (ja) * | 2006-11-29 | 2008-02-13 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| EP2133906A4 (en) * | 2007-04-05 | 2011-11-02 | Sumitomo Electric Industries | SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF |
| JP2008294171A (ja) * | 2007-05-24 | 2008-12-04 | Oki Electric Ind Co Ltd | 半導体デバイス及びその製造方法 |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| JP2010098189A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 半導体装置 |
| JP5969209B2 (ja) | 2008-12-15 | 2016-08-17 | カードラボ エーピーエスCardlab Aps | Rfidタグ |
| JP4978637B2 (ja) * | 2009-02-12 | 2012-07-18 | 株式会社デンソー | 炭化珪素単結晶の製造方法 |
| JP2010184833A (ja) * | 2009-02-12 | 2010-08-26 | Denso Corp | 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ |
| CN102414818B (zh) | 2009-04-30 | 2013-03-20 | 松下电器产业株式会社 | 半导体元件、半导体装置及电力变换器 |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8629509B2 (en) * | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8541787B2 (en) * | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| CN102473645B (zh) | 2009-08-19 | 2013-07-10 | 松下电器产业株式会社 | 半导体元件、半导体装置以及功率变换器 |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| EP2490247A1 (en) * | 2009-10-13 | 2012-08-22 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate manufacturing method and silicon carbide substrate |
| JP5439215B2 (ja) * | 2010-02-10 | 2014-03-12 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| JP5616665B2 (ja) | 2010-03-30 | 2014-10-29 | ローム株式会社 | 半導体装置 |
| JP2011228643A (ja) * | 2010-03-30 | 2011-11-10 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| KR101063935B1 (ko) | 2010-07-16 | 2011-09-14 | 한국전기연구원 | 자기정렬법을 이용한 탄화규소 전계효과 트랜지스터 소자의 제조방법 |
| CN102122666B (zh) * | 2011-01-13 | 2012-11-28 | 电子科技大学 | 使用高介电常数栅介质的耐压器件 |
| JP5584823B2 (ja) * | 2011-03-29 | 2014-09-03 | 株式会社日立製作所 | 炭化珪素半導体装置 |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| WO2012165108A1 (ja) * | 2011-06-02 | 2012-12-06 | 住友電気工業株式会社 | 炭化珪素基板の製造方法 |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| WO2013036370A1 (en) | 2011-09-11 | 2013-03-14 | Cree, Inc. | High current density power module comprising transistors with improved layout |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| JP5464192B2 (ja) * | 2011-09-29 | 2014-04-09 | 株式会社デンソー | 半導体装置の製造方法 |
| US9087904B2 (en) * | 2012-06-08 | 2015-07-21 | Joled Inc. | Thin-film transistor having tapered organic etch-stopper layer |
| JP6285668B2 (ja) * | 2013-09-03 | 2018-02-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9449853B2 (en) * | 2013-09-04 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising electron trap layer |
| JP6310571B2 (ja) * | 2014-11-18 | 2018-04-11 | 東洋炭素株式会社 | SiC基板処理方法 |
| JP6537590B2 (ja) | 2015-02-18 | 2019-07-03 | 昭和電工株式会社 | 炭化珪素単結晶インゴットの製造方法 |
| CN108138360B (zh) * | 2015-10-07 | 2020-12-08 | 住友电气工业株式会社 | 碳化硅外延基板及用于制造碳化硅半导体装置的方法 |
| JP6768492B2 (ja) * | 2016-12-26 | 2020-10-14 | 昭和電工株式会社 | SiCインゴットの製造方法 |
| CN106847879B (zh) * | 2017-01-19 | 2021-12-03 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及制备方法 |
| JP6862381B2 (ja) * | 2018-03-02 | 2021-04-21 | 株式会社東芝 | 半導体装置 |
| CN115842057A (zh) * | 2022-12-27 | 2023-03-24 | 飞锃半导体(上海)有限公司 | 半导体结构及形成方法 |
| CN118352397B (zh) * | 2024-05-20 | 2024-11-01 | 南京芯干线科技有限公司 | 具有倾斜J-FET区域的SiC MOS及制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243204A (en) | 1990-05-18 | 1993-09-07 | Sharp Kabushiki Kaisha | Silicon carbide light emitting diode and a method for the same |
| US5313078A (en) * | 1991-12-04 | 1994-05-17 | Sharp Kabushiki Kaisha | Multi-layer silicon carbide light emitting diode having a PN junction |
| JPH08245299A (ja) | 1995-03-10 | 1996-09-24 | Sanyo Electric Co Ltd | 炭化ケイ素の結晶成長方法 |
| FR2738394B1 (fr) | 1995-09-06 | 1998-06-26 | Nippon Denso Co | Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication |
| US6573534B1 (en) * | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| WO1997026680A1 (en) * | 1996-01-19 | 1997-07-24 | Matsushita Electric Industrial Co., Ltd. | Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor |
| DE19712561C1 (de) * | 1997-03-25 | 1998-04-30 | Siemens Ag | SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit |
| JP2000106428A (ja) * | 1998-09-28 | 2000-04-11 | Toshiba Corp | 半導体装置 |
| JP3812396B2 (ja) * | 2001-10-04 | 2006-08-23 | 株式会社デンソー | 炭化珪素半導体装置の製造方法及び炭化硅素半導体装置 |
| DE10247017B4 (de) * | 2001-10-12 | 2009-06-10 | Denso Corp., Kariya-shi | SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist |
| JP3707424B2 (ja) | 2001-11-22 | 2005-10-19 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| EP1491662B1 (en) * | 2002-03-19 | 2012-02-22 | Central Research Institute of Electric Power Industry | METHOD FOR PREPARING SiC CRYSTAL |
| US20050160965A1 (en) * | 2002-04-04 | 2005-07-28 | Nippon Steel Corporation | Seed crystal of silicon carbide single crystal and method for producing ingot using same |
| JP4360085B2 (ja) * | 2002-12-25 | 2009-11-11 | 株式会社デンソー | 炭化珪素半導体装置 |
-
2005
- 2005-04-18 DE DE102005017814.6A patent/DE102005017814B4/de not_active Expired - Fee Related
- 2005-04-19 SE SE0500865A patent/SE527922C2/sv unknown
- 2005-04-19 US US11/108,906 patent/US7365363B2/en active Active
-
2007
- 2007-07-31 US US11/882,137 patent/US7968892B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005017814A1 (de) | 2005-12-22 |
| SE0500865L (sv) | 2005-10-20 |
| DE102005017814B4 (de) | 2016-08-11 |
| US20050230686A1 (en) | 2005-10-20 |
| US7968892B2 (en) | 2011-06-28 |
| US20070281173A1 (en) | 2007-12-06 |
| US7365363B2 (en) | 2008-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE527922C2 (sv) | Halvledaranordning av kiselkarbid | |
| US10727330B2 (en) | Semiconductor device with diode region | |
| JP6706767B2 (ja) | 半導体装置 | |
| JP5721351B2 (ja) | 半導体装置 | |
| EP1450394B1 (en) | Semiconductor device and method for manufacturing same | |
| CN102714143B (zh) | 外延片以及半导体元件 | |
| US20100295060A1 (en) | Semiconductor device and method for manufacturing the same | |
| US10468487B2 (en) | Semiconductor device | |
| EP1494268A2 (en) | SiC Semiconductor device and method for fabricating the same | |
| JP3784393B2 (ja) | 半導体装置及びその製造方法 | |
| US9269781B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2004022878A (ja) | 半導体装置およびその製造方法 | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| JP2021057615A (ja) | 炭化珪素半導体素子 | |
| CN108538915B (zh) | 半导体外延晶片、半导体元件以及半导体元件的制造方法 | |
| JP2015065316A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2010027833A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2015111177A1 (ja) | 半導体装置,パワーモジュール,電力変換装置,および鉄道車両 | |
| CN217881518U (zh) | 一种新型碳化硅平面式功率mosfet器件 | |
| JP5070935B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US20220020846A1 (en) | Semiconductor device with complementarily doped regions and method of manufacturing | |
| SE529174C2 (sv) | Halvledaranordning av kiselkarbid | |
| JP2005033030A (ja) | 半導体装置及びその製造方法 | |
| JP2002289551A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2003151995A (ja) | 接合型電界効果トランジスタおよびその製造方法 |