Claims (1)
Устройство компенсации структурных помех, содержащее приемник мешающего сигнала, модулятор, блок режекции, один вход которого соединен с выходом модулятора, коммутатор, первый и второй входы которого соединены соответственно с входом устройства и выходом блока режекции, а третий вход которого подключен к командному выходу приемника мешающего сигнала, отличающееся тем, что вход устройства соединен с вторым входом блока режекции и входом приемника мешающего сигнала, содержащего блок фазовой синхронизации, включающий фазовый дискриминатор, содержащий первый и второй перемножители, сигнальные входы которых соединены с входом устройства, третий и четвертый, пятый и шестой перемножители, выходы которых объединены соответственно через первый вычитатель и сумматор, первый и второй интеграторы, входы которых соответственно подключены к выходам первого вычитателя и сумматора, первый решающий блок, вход которого подключен к выходу первого интегратора, а выход которого соединен с опорным входом седьмого перемножителя, сигнальный вход которого подключен к выходу второго интегратора, а к выходу которого подключены последовательно соединенные первый петлевой фильтр и подстраиваемый генератор несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, при этом сигнальные входы третьего и пятого, четвертого и шестого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, блок кодовой синхронизации, включающий последовательно соединенные временной дискриминатор, содержащий последовательно соединенные восьмой перемножитель, сигнальный вход которого подключен к выходу сумматора, третий интегратор, синхронизирующий вход которого соединен с синхронизирующими входами первого и второго интеграторов и подключен к выходу дешифратора, подключенного к дополнительным выходам генератора кода, и девятый перемножитель, опорный вход которого подключен к выходу первого решающего блока, второй петлевой фильтр и управляемый фазовращатель, другой вход которого соединен с выходом делителя частоты, входом соединенного с первым квадратурным выходом подстраиваемого генератора несущей частоты, а выход которого соединен со входом генератора кода, инверсный выход которого соединен с опорным входом восьмого перемножителя, а прямой выход которого соединен со входом синтезатора опорных квадратурных сигналов, выходы которого соединены соответственно с попарно объединенными опорными входами третьего и шестого, четвертого и пятого перемножителей, блок оценки амплитуды, содержащий аттенюатор, вход которого подключен к выходу первого интегратора, а выход которого соединен с сигнальным входом десятого перемножителя, опорный вход которого подключен к выходу первого решающего блока, последовательно соединенные фильтр нижних частот, вход которого подключен к выходу десятого перемножителя, и пороговый элемент, выход которого является командным выходом приемника мешающего сигнала, последовательно соединенные четвертый интегратор, вход которого подключен к выходу первого вычитателя, а первый и второй синхронизирующие входы которого соединены соответственно с выходом дешифратора и выходом делителя частоты, и второй решающий блок, к выходу которого подключен один вход одиннадцатого перемножителя, другой вход которого соединен с выходом фильтра нижних частот, а выход которого является выходом блока оценки амплитуды, модулятор, содержащий двенадцатый и тринадцатый перемножители, сигнальные входы которых подключены соответственно к квадратурным выходам подстраиваемого генератора несущей частоты, опорные входы которых соединены соответственно с выходами синтезатора опорных квадратурных сигналов, а выходы которых объединены через второй вычитатель, выход которого соединен с сигнальным входом четырнадцатого перемножителя, опорный вход которого подключен к выходу блока оценки амплитуды, а выход которого является выходом модулятора.
A device for compensating for structural interference, comprising a disturbing signal receiver, a modulator, a notch unit, one input of which is connected to the output of the modulator, a switch, the first and second inputs of which are connected respectively to the device input and the output of the notch unit, and the third input of which is connected to the command output of the interfering receiver signal, characterized in that the input of the device is connected to the second input of the rejection unit and the input of the receiver of the interfering signal containing the phase synchronization unit, including phase discrimination OP containing the first and second multipliers, the signal inputs of which are connected to the input of the device, the third and fourth, fifth and sixth multipliers, the outputs of which are combined through the first subtractor and adder, the first and second integrators, the inputs of which are respectively connected to the outputs of the first subtractor and adder , the first decision block, the input of which is connected to the output of the first integrator, and the output of which is connected to the reference input of the seventh multiplier, the signal input of which is connected to the output of the second integrator a radiator, and the output of which is connected in series to the first loop filter and an adjustable carrier frequency generator, the quadrature outputs of which are connected respectively to the reference inputs of the first and second multipliers, while the signal inputs of the third and fifth, fourth and sixth multipliers are paired and connected to the outputs, respectively the first and second multipliers, a code synchronization unit, comprising a series-connected time discriminator, comprising in series with connected the eighth multiplier, the signal input of which is connected to the output of the adder, the third integrator, the synchronizing input of which is connected to the synchronizing inputs of the first and second integrators and connected to the output of the decoder connected to the additional outputs of the code generator, and the ninth multiplier, the reference input of which is connected to the output of the first a deciding unit, a second loop filter and a controlled phase shifter, the other input of which is connected to the output of the frequency divider, the input connected to the first quadrature the output output of the adjustable carrier frequency generator, the output of which is connected to the input of the code generator, the inverse output of which is connected to the reference input of the eighth multiplier, and the direct output of which is connected to the input of the reference quadrature synthesizer, the outputs of which are connected respectively to pairwise connected reference inputs of the third and sixth , fourth and fifth multipliers, an amplitude estimation unit containing an attenuator, the input of which is connected to the output of the first integrator, and the output of which is connected to the input of the tenth multiplier, the reference input of which is connected to the output of the first decision block, a low-pass filter connected in series, the input of which is connected to the output of the tenth multiplier, and a threshold element, the output of which is the command output of the interfering signal receiver, the fourth integrator, the input of which is connected in series to the output of the first subtractor, and the first and second synchronizing inputs of which are connected respectively to the output of the decoder and the output of the frequency divider, and W A second crucial unit, the output of which is connected to one input of the eleventh multiplier, the other input of which is connected to the output of the low-pass filter, and the output of which is the output of the amplitude estimation block, a modulator containing the twelfth and thirteenth multipliers, the signal inputs of which are connected respectively to the quadrature outputs of the tunable generator carrier frequencies, the reference inputs of which are connected respectively to the outputs of the synthesizer of the reference quadrature signals, and whose outputs are combined through a second subtraction atel whose output is connected to the signal input of the fourteenth multiplier, the reference input of which is connected to the output of the amplitude evaluation unit and whose output is the output of the modulator.