Claims (1)
Устройство компенсации структурных помех, содержащее приемник структурной помехи, модулятор, блок режекции, один вход которого соединен с входом устройства, другой вход соединен с выходом модулятора, коммутатор, первый вход которого соединен с входом устройства, а управляющий вход которого подключен к командному выходу приемника структурной помехи, содержащего блок фазовой синхронизации, включающий фазовый дискриминатор, содержащий первый и второй перемножители, сигнальные входы которых соединены с входом устройства, третий и четвертый, пятый, и шестой перемножители, выходы которых объединены соответственно через первый вычитатель и сумматор, первый и второй интеграторы, входы которых соответственно подключены к выходам первого вычитателя и сумматора, первый блок оценки информационного символа, вход которого подключен к выходу первого интегратора, а выход которого соединен с опорным входом седьмого перемножителя, сигнальный вход которого подключен к выходу второго интегратора, а к выходу которого подключены последовательно соединенные первый петлевой фильтр и подстраиваемый генератор несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, при этом сигнальные входы третьего и пятого, четвертого и шестого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, блок кодовой синхронизации, включающий последовательно соединенные временной дискриминатор, содержащий последовательно соединенные восьмой перемножитель, сигнальный вход которого подключен к выходу сумматора, третий интегратор, синхронизирующий вход которого соединен с синхронизирующими входами первого и второго интеграторов и подключен к выходу дешифратора, подключенного к дополнительным выходам генератора кода, и девятый перемножитель, опорный вход которого подключен к выходу первого блока оценки информационного символа, второй петлевой фильтр и управляемый фазовращатель, другой вход которого соединен с выходом делителя частоты, входом соединенного с первым квадратурным выходом подстраиваемого генератора несущей частоты, а выход которого соединен со входом генератора кода, инверсный выход которого соединен с опорным входом восьмого перемножителя, а прямой выход которого соединен со входом синтезатора опорных квадратурных сигналов, выходы которого соединены соответственно с попарно объединенными опорными входами третьего и шестого, четвертого и пятого перемножителей, блок оценки амплитуды, содержащий аттенюатор, вход которого подключен к выходу первого интегратора, а выход которого соединен с сигнальным входом десятого перемножителя, опорный вход которого подключен к выходу первого блока оценки информационного символа, последовательно соединенные фильтр нижних частот, вход которого подключен к выходу десятого перемножителя, и пороговый элемент, выход которого является командным выходом приемника структурной помехи, последовательно соединенные четвертый интегратор, вход которого подключен к выходу первого вычитателя, а первый и второй синхронизирующие входы которого соединены соответственно с выходом дешифратора и выходом делителя частоты, и второй блок оценки информационного символа, к выходу которого подключен один вход одиннадцатого перемножителя, другой вход которого соединен с выходом фильтра нижних частот, а выход которого является выходом блока оценки амплитуды, модулятор, содержащий двенадцатый и тринадцатый перемножители, сигнальные входы которых подключены соответственно к квадратурным выходам подстраиваемого генератора несущей частоты, опорные входы которых соединены соответственно с выходами синтезатора опорных квадратурных сигналов, а выходы которых объединены через второй вычитатель, чей выход соединен с сигнальным входом четырнадцатого перемножителя, опорный вход которого подключен к выходу блока оценки амплитуды, а выход которого является выходом модулятора, отличающееся тем, что в блок кодовой синхронизации приемника структурной помехи введен формирователь сигнала запрета, один вход которого соединен с выходом управляемого фазовращателя, другой вход которого подключен к выходу дешифратора, а выход которого соединен с управляющим входом временного селектора, который входом подключен к выходу блока режекции, а выходом соединен со вторым входом коммутатора.
Structural interference compensation device comprising a structural interference receiver, modulator, notch unit, one input of which is connected to the input of the device, the other input is connected to the output of the modulator, a switch, the first input of which is connected to the input of the device, and the control input of which is connected to the command output of the structural receiver interference, containing the phase synchronization unit, including a phase discriminator, containing the first and second multipliers, the signal inputs of which are connected to the input of the device, the third and four the fifth, fifth, and sixth multipliers, the outputs of which are combined respectively through the first subtractor and adder, the first and second integrators, the inputs of which are respectively connected to the outputs of the first subtractor and adder, the first information symbol estimator, the input of which is connected to the output of the first integrator, and the output which is connected to the reference input of the seventh multiplier, the signal input of which is connected to the output of the second integrator, and the output of which is connected in series to the first loop filter and tunable carrier frequency generator, the quadrature outputs of which are connected respectively to the reference inputs of the first and second multipliers, while the signal inputs of the third and fifth, fourth and sixth multipliers are pairwise connected and connected to the outputs of the first and second multipliers, a code synchronization unit including a series-connected time discriminator containing the eighth multiplier connected in series, the signal input of which is connected to the output of the adder, tert the th integrator, the synchronizing input of which is connected to the synchronizing inputs of the first and second integrators and is connected to the output of the decoder connected to the additional outputs of the code generator, and the ninth multiplier, the reference input of which is connected to the output of the first block for evaluating the information symbol, the second loop filter and the controlled phase shifter, the other input of which is connected to the output of the frequency divider, the input connected to the first quadrature output of the adjustable carrier frequency generator, and the output of which connected to the input of the code generator, the inverse output of which is connected to the reference input of the eighth multiplier, and the direct output of which is connected to the input of the reference quadrature synthesizer, the outputs of which are connected respectively to pairwise connected reference inputs of the third and sixth, fourth and fifth multipliers, the amplitude estimation unit, containing an attenuator, the input of which is connected to the output of the first integrator, and the output of which is connected to the signal input of the tenth multiplier, the reference input of which is connected the output of the first information symbol estimation unit, a low-pass filter connected in series, the input of which is connected to the output of the tenth multiplier, and a threshold element, the output of which is the command output of the structural noise receiver, the fourth integrator connected in series, the input of which is connected to the output of the first subtractor, and the first and the second synchronizing inputs of which are connected respectively to the output of the decoder and the output of the frequency divider, and the second block for evaluating the information symbol, to the output which is connected to one input of the eleventh multiplier, the other input of which is connected to the output of the low-pass filter, and the output of which is the output of the amplitude estimation unit, a modulator containing the twelfth and thirteenth multipliers, the signal inputs of which are connected respectively to the quadrature outputs of the tunable carrier frequency generator, the reference inputs of which connected respectively to the outputs of the synthesizer reference quadrature signals, and the outputs of which are combined through a second subtractor, whose output is connected to the signal input of the fourteenth multiplier, the reference input of which is connected to the output of the amplitude estimation unit, and the output of which is the output of a modulator, characterized in that a prohibition signal generator is introduced into the code synchronization block of the structural interference receiver, one input of which is connected to the output of the controlled phase shifter, the other input of which connected to the output of the decoder, and the output of which is connected to the control input of the temporary selector, which is connected by the input to the output of the notch unit, and the output is connected to orym input switch.