Claims (12)
1. Дифференциальный усилитель с низкоомными входами, содержащий первый (1) n-p-n и второй (2) p-n-p входные транзисторы, эмиттеры которых соединены с соответствующими первым (3) и вторым (4) токовыми входами дифференциального усилителя, первый (5) вспомогательный p-n-p транзистор, коллектор которого соединен с базой первого (1) n-p-n входного транзистора, второй (6) n-p-n вспомогательный транзистор, коллектор которого связан с базой второго (2) n-p-n входного транзистора, база первого (5) р-n-р вспомогательного транзистора соединена с первым (7) источником напряжения смещения, а эмиттер подключен к шине первого (8) источника питания чрез первый (9) вспомогательный двухполюсник, база второго (6) n-p-n вспомогательного транзистора соединена со вторым (10) источником напряжения смещения, а эмиттер подключен к шине второго (11) источника питания через второй (12) вспомогательный двухполюсник, причем коллекторы первого (5) вспомогательного р-n-р транзистора и второго (6) вспомогательного р-n-р транзистора соединены друг с другом по переменному току, отличающийся тем, что коллектор первого (1) n-p-n входного транзистора соединен с эмиттером первого (5) р-n-р вспомогательного транзистора, а коллектор второго (2) р-n-р входного транзистора соединен с эмиттером второго (6) вспомогательного n-р-n транзистора.1. A differential amplifier with low resistance inputs, containing the first (1) npn and second (2) pnp input transistors whose emitters are connected to the corresponding first (3) and second (4) current inputs of the differential amplifier, the first (5) auxiliary pnp transistor, the collector of which is connected to the base of the first (1) npn input transistor, the second (6) npn auxiliary transistor, the collector of which is connected to the base of the second (2) npn input transistor, the base of the first (5) rn-n auxiliary transistor is connected to the first ( 7) the source is tense I bias, and the emitter is connected to the bus of the first (8) power source through the first (9) auxiliary bipolar, the base of the second (6) npn auxiliary transistor is connected to the second (10) bias voltage source, and the emitter is connected to the bus of the second (11) source power supply through the second (12) auxiliary bipolar, and the collectors of the first (5) auxiliary rnp transistor and the second (6) auxiliary rnp transistor are connected to each other by alternating current, characterized in that the collector of the first (1 ) npn input transistor with one with the first emitter (5) p-n-p auxiliary transistor, and the collector of the second (2) p-n-p transistor is connected to the input emitter of the second (6) auxiliary n-p-n transistor.
2. Устройство по п.1, отличающееся тем, что между базами первого (1) n-p-n входного транзистора и второго (2) р-n-р входного транзистора включена цепь смещения статического потенциала (13), имеющая малое сопротивление на переменном токе.2. The device according to claim 1, characterized in that between the bases of the first (1) n-p-n input transistor and the second (2) p-n-p input transistor, a static potential bias circuit is included (13) having a low resistance to alternating current.
3. Устройство по п.1, отличающееся тем, что коллектор первого (1) n-p-n входного транзистора соединен с эмиттером первого (5) р-n-р вспомогательного транзистора через первый (14) двухполюсник нагрузки.3. The device according to claim 1, characterized in that the collector of the first (1) n-p-n input transistor is connected to the emitter of the first (5) p-n-p auxiliary transistor through the first (14) two-pole load.
4. Устройство по п.1, отличающееся тем, что коллектор второго (2) р-n-р входного транзистора соединен с эмиттером второго (6) n-p-n вспомогательного транзистора через второй (15) двухполюсник нагрузки.4. The device according to claim 1, characterized in that the collector of the second (2) pnp input transistor is connected to the emitter of the second (6) npn auxiliary transistor through the second (15) two-pole load.
5. Устройство по п.1, отличающееся тем, что в схему введены первый (18) и второй (19) дополнительные транзисторы, коллекторы которых соединены с первым (20) и вторым (21) токовыми выходами дифференциального усилителя, их базы подключены к соответствующим первому (7) и второму (10) источникам напряжения смещения, а эмиттеры связаны с эмиттерами соответствующих первого (5) р-n-р и второго (6) n-p-n вспомогательных транзисторов.5. The device according to claim 1, characterized in that the first (18) and second (19) additional transistors are introduced into the circuit, the collectors of which are connected to the first (20) and second (21) current outputs of the differential amplifier, their bases are connected to the corresponding the first (7) and second (10) sources of bias voltage, and the emitters are connected to the emitters of the corresponding first (5) pnp and second (6) npn auxiliary transistors.
6. Устройство по п.1, отличающееся тем, что в схему введены третий (22) и четвертый (23) дополнительные транзисторы, коллекторы которых соединены с третьим (24) и четвертым (25) токовыми выходами дифференциального усилителя, их базы подключены к базам соответствующих первого (1) n-p-n и второго (2) р-n-р входных транзисторов, а эмиттеры связаны с эмиттерами соответствующих первого (1) n-p-n и второго (2) р-n-р входных транзисторов.6. The device according to claim 1, characterized in that the third (22) and fourth (23) additional transistors are introduced into the circuit, the collectors of which are connected to the third (24) and fourth (25) current outputs of the differential amplifier, their bases are connected to the bases corresponding to the first (1) npn and second (2) pnp input transistors, and emitters are connected to emitters of the corresponding first (1) npn and second (2) pnp input transistors.
7. Устройство по п.1, отличающееся тем, что к третьему (24) и четвертому (25) токовым выходам дифференциального усилителя подключены третий (26) и четвертый (27) двухполюсники нагрузки.7. The device according to claim 1, characterized in that a third (26) and a fourth (27) two-terminal load are connected to the third (24) and fourth (25) current outputs of the differential amplifier.
8. Устройство по п.6, отличающееся тем, что третий (24) токовый выход дифференциального усилителя соединен с эмиттером пятого (28) дополнительного транзистора, коллектор которого связан с пятым (29) токовым выходом дифференциального усилителя, четвертый токовый выход (25) дифференциального усилителя соединен с эмиттером шестого (30) дополнительного транзистора, коллектор которого связан с шестым (31) токовым выходом дифференциального усилителя, причем к эмиттерам пятого (28) и шестого (30) дополнительных транзисторов подключены первый (32) и второй (33) дополнительные двухполюсники.8. The device according to claim 6, characterized in that the third (24) current output of the differential amplifier is connected to the emitter of the fifth (28) additional transistor, the collector of which is connected to the fifth (29) current output of the differential amplifier, the fourth current output (25) of the differential the amplifier is connected to the emitter of the sixth (30) additional transistor, the collector of which is connected to the sixth (31) current output of the differential amplifier, and the first (32) and second (33) are connected to the emitters of the fifth (28) and sixth (30) additional transistors additional two-terminal devices.
9. Устройство по п.1, отличающееся тем, что в схему введены седьмой (34) и восьмой (35) дополнительные транзисторы, эмиттер седьмого (34) дополнительного транзистора подключен ко второму (4) токовому входу дифференциального усилителя, его коллектор соединен с эмиттером, а база с коллектором первого (5) р-n-р вспомогательного транзистора, эмиттер восьмого (35) вспомогательного транзистора подключен к первому (3) токовому входу дифференциального усилителя, его коллектор соединен с эмиттером, а база - с коллектором второго (6) n-p-n вспомогательного транзистора.9. The device according to claim 1, characterized in that the seventh (34) and eighth (35) additional transistors are introduced into the circuit, the emitter of the seventh (34) additional transistor is connected to the second (4) current input of the differential amplifier, its collector is connected to the emitter and the base with the collector of the first (5) rnp auxiliary transistor, the emitter of the eighth (35) auxiliary transistor is connected to the first (3) current input of the differential amplifier, its collector is connected to the emitter, and the base is connected to the collector of the second (6) npn auxiliary trans Torah.
10. Устройство по п.9, отличающееся тем, что в коллекторные цепи первого (1) n-p-n и второго (2) p-n-p входных транзисторов, а также седьмого (34) и восьмого (35) дополнительных транзисторов включены пятый (36), шестой (37), седьмой (38) и восьмой (39) двухполюсники нагрузки.10. The device according to claim 9, characterized in that in the collector circuit of the first (1) npn and second (2) pnp input transistors, as well as the seventh (34) and eighth (35) additional transistors, the fifth (36), sixth ( 37), the seventh (38) and eighth (39) bipolar loads.
11. Устройство по п.5 или 9, отличающееся тем, что параллельно эмиттерно-базовым p-n переходам седьмого (34) и восьмого (35) дополнительных транзисторов включены эмиттерно-базовые p-n переходы девятого (40) и десятого (41) дополнительных транзисторов, коллекторы которых являются вспомогательными токовыми выходами (42) и (43) дифференциального усилителя.11. The device according to claim 5 or 9, characterized in that parallel to the emitter-base pn junctions of the seventh (34) and eighth (35) additional transistors are included emitter-base pn junctions of the ninth (40) and tenth (41) additional transistors, collectors which are auxiliary current outputs (42) and (43) of the differential amplifier.
12. Устройство по п.1, отличающееся тем, что коллектор первого (5) вспомогательного p-n-p транзистора связан с базой первого (1) n-p-n входного транзистора через первый эмиттерный повторитель (44), коллектор второго (6) вспомогательного n-p-n транзистора соединен с базой второго (2) входного p-n-p транзистора через второй эмиттерный повторитель (45), коллектор первого (1) n-p-n входного транзистора связан с эмиттером первого (5) р-n-р вспомогательного транзистора через девятый (50) двухполюсник нагрузки, коллектор второго (2) р-n-р входного транзистора связан с эмиттером второго (6) n-p-n вспомогательного транзистора через десятый (51) двухполюсник нагрузки.
12. The device according to claim 1, characterized in that the collector of the first (5) auxiliary pnp transistor is connected to the base of the first (1) npn input transistor through the first emitter follower (44), the collector of the second (6) auxiliary npn transistor is connected to the base of the second (2) the input pnp transistor through the second emitter follower (45), the collector of the first (1) npn input transistor is connected to the emitter of the first (5) pnp auxiliary transistor through the ninth (50) two-pole load, the collector of the second (2) p -n-p input transistor is connected to emitt The second (6) n-p-n auxiliary transistor through the tenth (51) bipolar of the load.