JP7018965B2 - 電子モジュール - Google Patents

Description

本発明は、基板及び電子素子を有する電子モジュールに関する。

複数の電子素子が封止樹脂内に設けられた電子モジュールが従来から知られている。このような電子モジュールに関して小型化することが望まれている。

小型化する一つの手段として、電子素子を層状に積み重ねていく態様を採用することが考えられる。このような態様としては国際公開公報２０１６／０６７３８３が知られている。しかしながら、この国際公開公報２０１６／０６７３８３では、電子素子に含まれる半導体素子が対向する二つの基板に設けられることが提案されているだけであり、厚み方向に半導体素子が積み上がるスタック構造が開示されているだけである。

また、第一絶縁性基板と、第一絶縁性基板の搭載面に設けられた第一導体層と、第一導体層に設けられた第一パワーデバイスと、第一パワーデバイスに接続された第一接続部と、を有する第一部材と、第二絶縁性基板と、第二絶縁性基板の搭載面に設けられた第二導体層と、第二導体層に設けられた第二パワーデバイスと、第二パワーデバイスに接続された第二接続部と、を有する第二部材と、第一部材と第二部材との間で上下方向に延在する導体柱と、を有する半導体モジュールが国際公開公報２０１６／１７４６９８で提案されている。この態様では、第一パワーデバイスと第二パワーデバイスとが対向して配置されるとともに、導体柱で互いに接続される態様も提案されているが、やはり半導体モジュールの厚み方向にパワーデバイスが積み上がるスタック構造が開示されているだけである。

本発明は、電子素子を従前とは異なる態様で実装することを提案し、設計自由度を高めた電子モジュールを提供する。

［概念１］
本発明による電子モジュールは、
第一基板と、
前記第一基板の一方側に設けられる第二基板と、
前記第一基板と前記第二基板との間に設けられるチップモジュールと、を備え、
前記チップモジュールが、電子素子と、前記電子素子に電気的に接続される接続体と、を有し、
前記電子素子が、前記電子モジュールの厚み方向である第一方向に沿って延在してもよい。

［概念２］
本発明の概念１による電子モジュールにおいて、
前記チップモジュールは、第一電子素子と、前記第一電子素子に対して前記接続体を介して接続された第二電子素子とを有してもよい。

［概念３］
本発明の概念１又は２のいずれかによる電子モジュールにおいて、
前記接続体は第一接続体及び第二接続体を有し、
前記チップモジュールは、第一電子素子と、第二電子素子と、前記第一電子素子と前記第二電子素子との間に設けられた第一接続体と、前記第二電子素子の前記第一接続体と反対側に設けられた第二接続体と、を有してもよい。

［概念４］
本発明の概念１乃至３のいずれか１つによる電子モジュールにおいて、
前記接続体は、ヘッド部と、前記ヘッド部からヘッド部の厚み方向で延びた柱部とを有し、
前記ヘッド部は前記電子モジュールの厚み方向で延在してもよい。

［概念５］
本発明の概念１乃至４のいずれか１つによる電子モジュールにおいて、
前記チップモジュールが複数設けられ、
前記チップモジュールの間に、前記チップモジュールに電気的に接続されるチップ接続体が設けられてもよい。

［概念６］
本発明の概念５による電子モジュールにおいて、
前記チップモジュールは、前記チップ接続体と嵌合する嵌合部を有してもよい。

［概念７］
本発明の概念１乃至６のいずれか１つによる電子モジュールは、
前記第一基板の一方側に設けられた第一導体層と、
前記第二基板の他方側に設けられた第二導体層と、をさらに備え、
前記接続体が、前記電子素子と前記第一導体層及び前記第二導体層の各々とを接続する接続端子を有し、
前記接続端子に接続される第一導体層及び第二導体層のいずれか一方が外部装置と電気的に接続されなくてもよい。

［概念８］
本発明の概念１乃至７のいずれか１つによる電子モジュールは、
前記第一基板の一方側に設けられた第一導体層と、
前記第二基板の他方側に設けられた第二導体層と、をさらに備え、
前記接続体が、ヘッド部と、前記ヘッド部の端部から前記第一基板の面内方向に沿って延在し、前記第一導体層に接続される第一基端部と、前記ヘッド部の端部から前記第二基板の面内方向に沿って延在し、前記第二導体層に接続される第二基端部とを有し、
前記ヘッド部の端部から前記第一基端部が延在する方向と、前記端子ヘッド部の端部から前記第二基端部が延在する方向とが、第二方向及び第三方向を含む電子モジュールの面内方向で重複しなくてもよい。

［概念９］
本発明の概念８による電子モジュールにおいて、
前記ヘッド部の端部から前記第一基端部が延在する方向と、前記端子ヘッド部の端部から前記第二基端部が延在する方向とは１８０度異なってもよい。

本発明において、接続体に設けられた電子素子が第一基板から第二基板に向かう方向に沿って延在する態様を採用した場合には、従前とは異なる方向で電子素子を延在させて配置することができ、従来から提案されていた構成に対して、設計自由度を高めることができる。

図１は、本発明の第１の実施の形態で用いられうる電子モジュールの側方断面図である。 図２は、図１の矢印Ａから見た第二接続体の側方図である。 図３は、図２に示した態様とは異なる態様からなる第二接続体の側方図である。 図４は、本発明の第２の実施の形態で用いられうる電子モジュールの側方断面図である。 図５は、本発明の第２の実施の形態で用いられうる電子モジュールの平面図である。 図６は、図４に示した態様とは異なる態様からなる、本発明の第２の実施の形態で用いられうる電子モジュールの側方断面図である。 図７は、本発明の第３の実施の形態で用いられうる電子モジュールの側方断面図であり、封止部等の一部の部材は示していない。 図８は、本発明の第４の実施の形態で用いられうる電子モジュールの側方断面図であり、封止部等の一部の部材は示していない。 図９は、図８に示した態様とは異なる態様からなる、本発明の第４の実施の形態で用いられうる電子モジュールの側方断面図であり、封止部等の一部の部材は示していない。 図１０は、本発明の第５の実施の形態で用いられうる電子モジュールの側方断面図であり、封止部等の一部の部材は示していない。 図１１は、図１０に示した態様とは異なる態様からなる、本発明の第５の実施の形態で用いられうる電子モジュールの側方断面図であり、封止部等の一部の部材は示していない。 図１２は、図１０及び図１１に示した態様とは異なる態様からなる、本発明の第５の実施の形態で用いられうる電子モジュールの側方断面図であり、封止部等の一部の部材は示していない。 図１３は、本発明の第６の実施の形態で用いられうる電子モジュールの側方断面図である。

第１の実施の形態
《構成》
本実施の形態において、「一方側」は図１の上方側を意味し、「他方側」は図１の下方側を意味する。図１の上下方向を「第一方向」と呼び、左右方向を「第二方向」と呼び、紙面の表裏方向を「第三方向」と呼ぶ。第二方向及び第三方向を含む面内方向を「面内方向」といい、一方側から見た場合には「平面視」という。

図１に示すように、電子モジュールは、第一基板１１と、第一基板１１の一方側に設けられる第二基板２１と、第一基板１１と第二基板２１との間に設けられるチップモジュール１００と、を有してもよい。チップモジュール１００は、電子素子１３，２３と、電子素子１３，２３に電気的に接続される接続体６０，７０，８０と、を有してもよい。電子素子１３，２３は、電子モジュールの厚み方向すなわち第一方向で延在してもよい。電子モジュールの「厚み方向」（つまり「第一方向」）で延在するとは、第一基板１１の法線方向（第一方向）に沿って延在する態様だけではなく、第一基板１１の法線方向に対して傾斜して延在する態様も含んでいる。電子素子１３，２３は、例えば厚みの薄い略直方体の形状となっている。電子素子１３，２３が延在する方向は厚み方向（電子素子１３，２３のおもて面から裏面に向かう方向及び電子素子１３，２３の裏面からおもて面に向かう方向）と直交する方向である。

チップモジュール１００は、第一電子素子１３と、第一電子素子１３に対して接続体６０，７０，８０を介して接続された第二電子素子２３とを有してもよい。本実施の形態のチップモジュール１００は、電子モジュールを製造する前に先立ち組み立てられていてもよい。このような態様を採用した場合には、電子モジュールを組み立てる際に、チップモジュール１００を適宜載置するだけでよいことから、製造効率を非常に高めることができる。

接続体６０，７０，８０は第一接続体６０及び第二接続体７０を有してもよい。この場合、チップモジュール１００は、第一電子素子１３と、第二電子素子２３と、第一電子素子１３と第二電子素子２３との間に設けられた第一接続体６０と、第二電子素子２３の第一接続体６０と反対側に設けられた第二接続体７０と、を有してもよい。

接続体６０，７０，８０は、ヘッド部６１，７１と、ヘッド部６１，７１からヘッド部６１，７１の厚み方向で延びた柱部６２，７２とを有してもよい。ヘッド部６１，７１は電子モジュールの厚み方向で延在してもよい。図１に示す態様では、ヘッド部６１，７１の厚み方向は第二方向である。接続体６０，７０，８０が第一接続体６０及び第二接続体７０を有する態様では、第一接続体６０が、第一ヘッド部６１と、第一ヘッド部６１から第一ヘッド部６１の厚み方向で延びた第一柱部６２とを有してもよい。また、第二接続体７０が、第二ヘッド部７１と、第二ヘッド部７１から第二ヘッド部７１の厚み方向で延びた第二柱部７２とを有してもよい。

第一基板１１の一方側には一つ又は複数の第一導体層１２が設けられてもよい。第二基板２１の他方側には一つ又は複数の第二導体層２２が設けられてもよい。第一電子素子１３及び第二電子素子２３の各々又はいずれか一方はスイッチング素子であってもよいし、制御素子であってもよい。スイッチング素子としてはＭＯＳＦＥＴやＩＧＢＴ等を用いてもよい。第一電子素子１３及び第二電子素子２３の各々は半導体素子から構成されてもよく、半導体材料としてはシリコン、炭化ケイ素、窒化ガリウム等であってもよい。

第一電子素子１３と第一接続体６０との間にははんだ等の導電性接着剤９５が設けられ、第一電子素子１３と第一接続体６０は導電性接着剤９５を介して接続されてもよい。同様に、第一接続体６０と第二電子素子２３との間にははんだ等の導電性接着剤９５が設けられ、第一接続体６０と第二電子素子２３は導電性接着剤９５を介して接続されてもよい。同様に、第二電子素子２３と第二接続体７０との間にははんだ等の導電性接着剤９５が設けられ、第二電子素子２３と第二接続体７０は導電性接着剤９５を介して接続されてもよい。

第一基板１１の他方側には銅等の金属からなる第一放熱層１９が設けられてもよい。同様に、第二基板２１の一方側には銅等の金属からなる第二放熱層２９が設けられてもよい。

第一基板１１及び第二基板２１としては、セラミック基板、絶縁樹脂層等を採用することができる。導電性接着剤９５としては、はんだの他、ＡｇやＣｕを主成分とする材料を用いることもできる。第一接続体６０及び第二接続体７０の材料としてはＣｕ等の金属を用いることができる。なお、基板１１，２１としては例えば回路パターニングを施した金属基板を用いることもでき、この場合には、基板１１，２１が導体層１２，２２を兼ねることになる。

電子モジュールは、前述した、第一電子素子１３、第二電子素子２３、第一接続体６０、第二接続体７０、第一導体層１２、第二導体層２２等を封止する封止樹脂等から構成される封止部９０を有してもよい。

電子モジュールは、外部装置と電子素子１３，２３とを接続するための端子１１０，１２０を有してもよい（図４参照）。端子１１０，１２０は、第一導体層１２に接続される第一端子１１０と、第二導体層２２に接続される第二端子１２０とを有してもよい。

第一電子素子１３がＭＯＳＦＥＴ等のスイッチング素子である場合には、第一接続体６０側の面（図１の右側の面）に第一ゲート電極１３ｇ及び第一ソース電極１３ｓが設けられてもよい。同様に、第二電子素子２３がＭＯＳＦＥＴ等のスイッチング素子である場合には、第二接続体７０側の面（図１の右側の面）に第二ゲート電極２３ｇ及び第二ソース電極２３ｓが設けられてもよい。この場合、第二接続体７０が第二電子素子２３の第二ソース電極２３ｓに導電性接着剤９５を介して接続されてもよい。また、第一接続体６０が第一電子素子１３の第一ソース電極１３ｓと第二電子素子２３の第二接続体７０と反対側の面（図１の左側の面）に設けられた第二ドレイン電極２３ｄとを導電性接着剤９５を介して接続してもよい。第一電子素子１３の第一接続体６０と反対側の面（図１の左側の面）には第一ドレイン電極１３ｄが設けられてもよい。第一ゲート電極１３ｇは第一接続子３０と導電性接着剤９５を介して接続され、この第一接続子３０は導電性接着剤９５を介して導体層１２，２２（図１では第二導体層２２）に接続されてもよい。第二ゲート電極２３ｇは第二接続子４０と導電性接着剤９５を介して接続され、この第二接続子４０は導電性接着剤９５を介して導体層１２，２２（図１では第一導体層１２）に接続されてもよい。

端子１１０，１２０と導体層１２，２２との接合は、はんだ等の導電性接着剤９５を利用する態様だけではなく、レーザ溶接を利用してもよいし、超音波接合を利用してもよい。

接続体６０，７０，８０は、電子素子１３，２３と第一導体層１２及び第二導体層２２の各々とを接続する接続端子８０を有してもよい。接続端子８０に接続される第一導体層１２及び第二導体層２２のいずれか一方は外部装置と電気的に接続されていなくてもよい。

本実施の形態のような接続端子８０を設けた場合には、当該接続端子８０を介しても放熱をすることができる。図１に示す態様では、第一電子素子１３の第一接続体６０が設けられている面と反対側の面（左側の面）に接続端子８０が設けられている。このため、この態様では、第一電子素子１３からの熱を接続端子８０によって放熱することができる。

接続端子８０は、電子モジュールの厚み方向（図１では第一方向）で延在する端子ヘッド部８１と、端子ヘッド部８１の端部から第一基板１１の面内方向（図１では第二方向）に沿って延在し、第一導体層１２に接続される第一基端部８２と、端子ヘッド部８１の端部から第二基板２１の面内方向に沿って延在し、第二導体層２２に接続される第二基端部８３とを有してもよい。このような第一基端部８２及び第二基端部８３を設けることで、第一導体層１２及び第二導体層２２との接続をより確実なものにすることができ、また放熱効果を高めることもできる。

第一接続体６０は、第一ヘッド部６１の端部に設けられ第一導体層１２又は第二導体層２２に接続される第一接続体基端部６３を有してもよい。第一接続体基端部６３は、第一ヘッド部６１の端部から第一基板１１の面内方向（図１では第二方向）に沿って延在し、第一導体層１２に接続される第一基端部６３ａと、第二ヘッド部７１の端部から第二基板２１の面内方向に沿って延在し、第二導体層２２に接続される第二基端部６３ｂとを有してもよい。

第二接続体７０は、第二ヘッド部７１の端部に設けられ第一導体層１２又は第二導体層２２に接続される第二接続体基端部７３を有してもよい。第二接続体基端部７３は、第二ヘッド部７１の端部から第一基板１１の面内方向（図１では第二方向）に沿って延在し、第一導体層１２に接続される第一基端部７３ａと、第二ヘッド部７１の端部から第二基板２１の面内方向に沿って延在し、第二導体層２２に接続される第二基端部７３ｂとを有してもよい。

図１に示す態様では、端子ヘッド部８１の端部から第一基端部８２が延在する面内における方向と、端子ヘッド部８１の端部から第二基端部８３が延在する面内における方向とは同じ方向（図１の左方向）となっている。しかしながら、これに限られることはなく、端子ヘッド部８１の端部から第一基端部８２が延在する面内における方向と、端子ヘッド部８１の端部から第二基端部８３が延在する面内における方向とは異なる方向（例えば１８０度異なる方向）となってもよい。

《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果の一例について説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。

本実施の形態において、接続体６０，７０，８０に設けられた電子素子１３，２３が第一基板１１から第二基板２１に向かう方向に沿って延在する態様を採用した場合には、従前とは異なる方向で電子素子１３，２３を延在させて配置することができ、従来から提案されていた構成に対して、設計自由度を高めることができる。

本実施の形態において、チップモジュール１００が、第一電子素子１３と、第一電子素子１３に対して第一接続体６０を介して接続された第二電子素子２３とを有する態様を有する場合には、第一電子素子１３と第二電子素子２３とを第一接続体６０を介して接続したチップモジュール１００を用いることができる。このため、例えば第一電子素子１３の第一ソース電極１３ｓと第二電子素子２３の第二ドレイン電極２３ｄとを第一接続体６０によって電気的に接続し、又は第一電子素子１３の第一ドレイン電極１３ｄと第二電子素子２３の第二ソース電極２３ｓとを第一接続体６０によって電気的に接続し、これらを一つのチップモジュール１００として用いることができる。

チップモジュール１００が、第一電子素子１３と、第二電子素子２３と、第一電子素子１３と第二電子素子２３との間に設けられた第一接続体６０と、第二電子素子２３の第一接続体６０と反対側に設けられた第二接続体７０と、を有する態様を用いた場合には、第一電子素子１３と第二電子素子２３とを第一接続体６０を介して接続し、かつ第二電子素子２３に接続された第二接続体７０を有するチップモジュール１００を用いることができる。このため、例えば第一電子素子１３の第一ソース電極１３ｓと第二電子素子２３の第二ドレイン電極２３ｄとを第一接続体６０によって電気的に接続し、かつ第二電子素子２３の第二ソース電極２３ｓを第二接続体７０によって接続する態様、又は第一電子素子１３の第一ドレイン電極１３ｄと第二電子素子２３の第二ソース電極２３ｓとを第一接続体６０によって電気的に接続し、かつ第二電子素子２３の第二ドレイン電極２３ｄを第二接続体７０によって接続する態様を採用し、これらを一つのチップモジュール１００として用いることができる。

接続体６０，７０，８０が、ヘッド部６１，７１と、ヘッド部６１，７１からヘッド部６１，７１の厚み方向で延びた柱部６２，７２とを有する態様を採用した場合には、電子素子１３，２３からの熱が籠ることを防止できる。第一接続体６０が第一柱部６２を有する態様を採用した場合には、第一電子素子１３と第二電子素子２３との間で所定以上の距離を設けることができ、第一電子素子１３からの熱と第二電子素子２３からの熱が籠ることを防止できる。また、第二接続体７０が第二柱部７２を有する態様を採用した場合には、第二電子素子２３からの熱が第二電子素子２３から距離をもって第一導体層１２又は第二導体層２２に伝達されることから、第二電子素子２３からの熱が籠ることを防止できる。特に、本実施の形態のように電子素子１３，２３が第一基板１１から第二基板２１に向かう方向に沿って延在する態様を採用した場合には、このように第一電子素子１３と第二電子素子２３との間で所定以上の距離を設けることができることは、放熱の観点から有益である。

第一基端部６３ａ，７３ａ，８２が延在する面内における方向と第二基端部６３ｂ，７３ｂ，８３が延在する面内における方向とが異なる方向となっている場合には、電子モジュールの面内方向で熱の流れる方向を異ならせることができ、放熱効果を高めることを期待できる。この観点からすると、第一基端部６３ａ，７３ａ，８２が延在する面内における方向と第二基端部６３ｂ，７３ｂ，８３が延在する面内における方向とが１８０度異なる方向となっている態様が有益である。特に、本実施の形態のように電子素子１３，２３が第一基板１１から第二基板２１に向かう方向に沿って延在する態様を採用した場合には、熱が籠りやすいことから、このように放熱効果を高めることは非常に有益である。

接続体６０，７０は図２に示すように側方から見た場合（図２では図１の矢印Ａ方向から見た場合を示している。）には細長い矩形状となってもよい。但し、これに限られることはなく、接続体６０，７０は図３に示すように、側方から見た場合には突出面７１ａが設けられてもよい。図２及び図３では、第二接続体７０の構成を示しているが、第一接続体６０でも図２及び図３に示す第二接続体７０と同様の構成となってもよい。

第２の実施の形態
次に、本発明の第２の実施の形態について説明する。

本実施の形態では、図４乃至図６に示すように、チップモジュール１００が複数設けられている。本実施の形態では、第１の実施の形態で説明したあらゆる態様を採用することができる。第１の実施の形態で説明した部材については同じ符号を用いて説明する。

本実施の形態のように複数のチップモジュール１００が設けられる場合には、各チップモジュール１００において、第一電子素子１３及び第二電子素子２３が電子モジュールの厚み方向（第一方向）に延在するようにして設けられてもよい。

チップモジュール１００の配置方向は適宜調整することができる。第一電子素子１３から第二電子素子２３に向かう方向（図４の左右方向）をチップモジュール１００の厚み方向と規定するならば、あるチップモジュール１００の厚み方向と他のチップモジュール１００の厚み方向とは異なる方向となってもよい。例えば図５に示すように、あるチップモジュール１００ａ（例えば後述する第一チップモジュール１００ａ）の厚み方向と他のチップモジュール１００ｂ（例えば後述する第二チップモジュール１００ｂ）の厚み方向とは電子モジュールの面内方向（第二方向及び第三方向を含む面内方向）において直交するようになってもよい。また、図６に示すように、あるチップモジュール１００ａにおける第一電子素子１３から第二電子素子２３に向かう方向（図６の矢印Ａ１参照）は、他のチップモジュール１００ｂにおける第一電子素子１３から第二電子素子２３に向かう方向（図６の矢印Ａ２参照）とは１８０度異なる方向となってもよい。

例えば図５に示すように、第一チップモジュール１００ａ、第二チップモジュール１００ｂ、第三チップモジュール１００ｃ及び第四チップモジュール１００ｄが設けられる態様を採用した場合には、第一チップモジュール１００ａの厚み方向、第二チップモジュール１００ｂの厚み方向、第三チップモジュール１００ｃの厚み方向及び第四チップモジュール１００ｄの厚み方向のうちの２つ以上が異なる方向となってもよい。一例としては、図５に示すように、第一チップモジュール１００ａの厚み方向と第三チップモジュール１００ｃの厚み方向とは合致し、第二チップモジュール１００ｂの厚み方向と第四チップモジュール１００ｄの厚み方向とは合致してもよい。また、図５に示すように、第一チップモジュール１００ａ及び第三チップモジュール１００ｃの厚み方向と、第二チップモジュール１００ｂの厚み方向及び第四チップモジュール１００ｄの厚み方向とは、電子モジュールの面内方向において直交するようになってもよい。また、第一チップモジュール１００ａにおける第一電子素子１３から第二電子素子２３に向かう方向（図５の矢印ａ１参照）は、第三チップモジュール１００ｃにおける第一電子素子１３から第二電子素子２３に向かう方向（図５の矢印ａ３参照）とは１８０度異なる方向となってもよいし、同様に、第二チップモジュール１００ｂにおける第一電子素子１３から第二電子素子２３に向かう方向（図５の矢印ａ２参照）は、第四チップモジュール１００ｄにおける第一電子素子１３から第二電子素子２３に向かう方向（図５の矢印ａ４参照）とは１８０度異なる方向となってもよい。

第３の実施の形態
次に、本発明の第３の実施の形態について説明する。

本実施の形態では、第２の実施の形態と同様、チップモジュール１００が複数設けられている。そして、図７に示すように、電子モジュールの面内方向（第二方向及び第三方向を含む面内方向）におけるチップモジュール１００の間に、チップモジュール１００に電気的に接続される第三接続体としてのチップ接続体１５０が設けられている。本実施の形態では、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。

本実施の形態によれば、電子モジュールの面内方向におけるチップモジュール１００の間に、チップモジュール１００に電気的に接続されるチップ接続体１５０が設けられていることから、２つ以上のチップモジュール１００をチップ接続体１５０を介して電気的に接続することができる。このため、複数のチップモジュール１００を一つの塊（モジュール）として用いることができる。

電子モジュールの面内方向において、チップ接続体１５０の周りに３つ以上のチップモジュール１００が設けられ、これらの３つ以上のチップモジュール１００がチップ接続体１５０によって電気的に接続されてもよい。この態様を採用した場合には、３つ以上のチップモジュール１００を一つの塊（モジュール）として用いることができる。

チップ接続体１５０は、電子モジュールの面内方向で延在する第三ヘッド部１５１と、第三ヘッド部１５１から他方側に延在する第三柱部１５２とを有してもよい。

第４の実施の形態
次に、本発明の第４の実施の形態について説明する。

本実施の形態では、図８に示すように、第３の実施の形態と同様、チップ接続体１５０が設けられている。本実施の形態のチップモジュール１００は、チップ接続体１５０と嵌合する嵌合部７９を有している。本実施の形態でも、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。

本実施の形態のような嵌合部７９を設ける場合には、チップモジュール１００とチップ接続体１５０との間の位置決めを確実に行うことができ、また複数のチップモジュール１００の間の位置決めも確実に行うことができる。

本実施の形態の嵌合部７９としてチップモジュール１００が凹部７９ａを有してもよい。このような凹部７９ａが設けられる場合には、当該凹部７９ａ内にチップ接続体１５０の周縁部が嵌め込まれることになる。図８に示す態様では、一例として、第二接続体７０の第二ヘッド部７１が凹部７９ａを有している。

このような態様とは異なり、図９に示すように、嵌合部としてチップモジュール１００が凸部１０１を有してもよい。このような凸部１０１が設けられる場合には、チップ接続体１５０に当該凸部１０１を嵌め込むための凹部１５８が設けられてもよい。

第５の実施の形態
次に、本発明の第５の実施の形態について説明する。

本実施の形態でも、図１０に示すように、チップ接続体１５０ａが設けられている。本実施の形態のチップ接続体１５０ａには第一電子部品１６０が設けられている。この第一電子部品１６０は導電性接着剤９５を介してチップ接続体１５０ａの載置面に載置されてもよい。本実施の形態でも、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。

本実施の形態によれば、チップモジュール１００に含まれる第一電子素子１３及び第二電子素子２３と、チップ接続体１５０ａに設けられた第一電子部品１６０とを電気的に接続することができる。第一電子部品１６０としては、リレー回路等を用いることができるが、これに限られることはなく、半導体素子等の電子素子を用いてもよい。

図１０に示すように、第一電子部品１６０の一方側には第一電子部品１６０を第二導体層２２に接続するための第四接続体２６０が設けられてもよい。第四接続体２６０と第一電子部品１６０との間には導電性接着剤９５が設けられており、また第四接続体２６０と第二導体層２２にとの間にも導電性接着剤９５が設けられている。

図１０に示すような態様を採用した場合には、チップモジュール１００と第一電子部品１６０とを有するサブ電子モジュールを一つの塊として用いることができる。

図１０に示すように、本実施の形態では板形状のチップ接続体１５０ａが用いられているが、これに限られることはなく、図７乃至図９に示すような第三柱部１５２を有するチップ接続体１５０を用いてもよい。

また、図１１に示すように、第一電子部品１６０の他に第二電子部品１７０が設けられてもよい。この第二電子部品１７０としては、リレー回路等を用いることができるが、これに限られることはなく、半導体素子等の電子素子を用いてもよい。

第二電子部品１７０はチップ接続体１５０の第三柱部１５２の他方側に位置し、第二電子部品１７０は第三ヘッド部１５１の一方側に位置してもよい。図１１に示す態様では、チップ接続体１５０と第二電子部品１７０との間には導電性接着剤９５が設けられており、また第二電子部品１７０と第二導体層２２にとの間にも導電性接着剤９５が設けられている。

図１１に示すような態様を採用した場合には、チップモジュール１００と第一電子部品１６０及び第二電子部品１７０とを有するサブ電子モジュールを一つの塊として用いることができる。

また、図１２に示すように、チップ接続体１５０，１５０ａが２つ以上設けられてもよい。そして、チップ接続体１５０，１５０ａのうちの一方に第一電子部品１６０が設けられ、他方と第二電子部品１７０とが電気的接続されてもよい。図１２に示す態様では、チップ接続体１５０ａに第一電子部品１６０が設けられ、チップ接続体１５０と第二電子部品１７０とが電気的接続されている。

図１０乃至図１２に示す態様では嵌合部７９が示されているが、このような嵌合部７９は設けられていなくてもよい。本実施の形態でも、第一電子素子１３及び第二電子素子２３に加えて第一電子部品１６０、第二電子部品１７０又は第一電子部品１６０及び第二電子部品１７０の両方も含めたモジュールをサブ電子モジュールとして事前に準備しておくことも考えられる。

第６の実施の形態
次に、本発明の第６の実施の形態について説明する。

上記各実施の形態では、第二接続体７０が用いられている態様を用いて説明したが、このような態様には限られない。図１３に示すように、第二接続体７０が設けられていなくてもよい。本実施の形態では、第二接続体７０の代わりに接続子４５が設けられている。本実施の形態でも、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。本実施の形態でも、第二接続体７０が設けられていない以外において、効果を得ることができる。

上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。

１１ 第一基板
１３ 第一電子素子（電子素子）
２１ 第二基板
２３ 第二電子素子（電子素子）
６０ 第一接続体（接続体）
６１ 第一ヘッド部（ヘッド部）
６２ 第一柱部（柱部）
７０ 第二接続体（接続体）
７１ 第二ヘッド部（ヘッド部）
７２ 第二柱部（柱部）
７９ 嵌合部
８０ 接続端子
１００ チップモジュール
１５０ チップ接続体

Claims (9)

1. 電子モジュールにおいて、
   第一基板と、
   前記第一基板の一方側に設けられる第二基板と、
   前記第一基板と前記第二基板との間に設けられるチップモジュールと、
   少なくとも前記チップモジュール、前記第一基板の一方側の面及び前記第二基板の他方側の面を封止する封止部と、を備え、
   前記チップモジュールは、電子素子と、前記電子素子に電気的に接続される接続体と、を有し、
   前記電子素子は、前記電子モジュールの厚み方向である第一方向に沿って延在することを特徴とする電子モジュール。
2. 前記接続体は、ヘッド部と、前記ヘッド部の端部から前記第一基板の面内方向に沿って延在し、前記第一基板の一方側に設けられた第一導体層に接続される第一基端部と、前記ヘッド部の端部から前記第二基板の面内方向に沿って延在し前記第二基板の他方側に設けられた第二導体層に接続される第二基端部とを有することを特徴とする請求項１に記載の電子モジュール。
   
   
3. 前記接続体は第一接続体及び第二接続体を有し、
   前記チップモジュールは、第一電子素子と、第二電子素子と、前記第一電子素子と前記第二電子素子との間に設けられた第一接続体と、前記第二電子素子の前記第一接続体と反対側に設けられた第二接続体と、を有することを特徴とする請求項１又は２のいずれかに記載の電子モジュール。
4. 前記接続体は、ヘッド部と、前記ヘッド部からヘッド部の厚み方向で延びた柱部とを有し、
   前記ヘッド部は前記電子モジュールの厚み方向で延在することを特徴とする請求項１乃至３のいずれか１項に記載の電子モジュール。
5. 前記チップモジュールが複数設けられ、
   前記チップモジュールの間に、前記チップモジュールに電気的に接続されるチップ接続体が設けられることを特徴とする請求項１乃至４のいずれか１項に記載の電子モジュール。
6. 電子モジュールにおいて、
   第一基板と、
   前記第一基板の一方側に設けられる第二基板と、
   前記第一基板と前記第二基板との間に設けられるチップモジュールと、を備え、
   前記チップモジュールは、電子素子と、前記電子素子に電気的に接続される接続体と、を有し、
   前記電子素子は、前記電子モジュールの厚み方向である第一方向に沿って延在し、
   前記チップモジュールが複数設けられ、
   前記チップモジュールの間に、前記チップモジュールに電気的に接続されるチップ接続体が設けられ、
   前記チップモジュールは、前記チップ接続体と嵌合する嵌合部を有することを特徴とする電子モジュール。
7. 前記第一基板の一方側に設けられた第一導体層と、
   前記第二基板の他方側に設けられた第二導体層と、をさらに備え、
   前記接続体は、前記電子素子と前記第一導体層及び前記第二導体層の各々とを接続する接続端子を有し、
   前記接続端子に接続される第一導体層及び第二導体層のいずれか一方は外部装置と電気的に接続されないことを特徴とする請求項１乃至６のいずれか１項に記載の電子モジュール。
8. 電子モジュールにおいて、
   第一基板と、
   前記第一基板の一方側に設けられる第二基板と、
   前記第一基板と前記第二基板との間に設けられるチップモジュールと、
   前記第一基板の一方側に設けられた第一導体層と、
   前記第二基板の他方側に設けられた第二導体層と、を備え、
   前記チップモジュールは、電子素子と、前記電子素子に電気的に接続される接続体と、を有し、
   前記電子素子は、前記電子モジュールの厚み方向である第一方向に沿って延在し、
   前記接続体は、ヘッド部と、前記ヘッド部の端部から前記第一基板の面内方向に沿って延在し、前記第一導体層に接続される第一基端部と、前記ヘッド部の端部から前記第二基板の面内方向に沿って延在し、前記第二導体層に接続される第二基端部とを有し、
   前記ヘッド部の端部から前記第一基端部が延在する方向と、前記ヘッド部の端部から前記第二基端部が延在する方向とは、第二方向及び第三方向を含む電子モジュールの面内方向で重複しないことを特徴とする電子モジュール。
9. 前記ヘッド部の端部から前記第一基端部が延在する方向と、前記ヘッド部の端部から前記第二基端部が延在する方向とは１８０度異なることを特徴とする請求項８に記載の電子モジュール。

Images