[go: up one dir, main page]

JP2008078164A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2008078164A
JP2008078164A JP2006251979A JP2006251979A JP2008078164A JP 2008078164 A JP2008078164 A JP 2008078164A JP 2006251979 A JP2006251979 A JP 2006251979A JP 2006251979 A JP2006251979 A JP 2006251979A JP 2008078164 A JP2008078164 A JP 2008078164A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
semiconductor element
semiconductor device
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006251979A
Other languages
English (en)
Inventor
Tomohiro Tamaoki
友博 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006251979A priority Critical patent/JP2008078164A/ja
Publication of JP2008078164A publication Critical patent/JP2008078164A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/50
    • H10W72/01515
    • H10W72/075
    • H10W72/07551
    • H10W72/5522
    • H10W72/884
    • H10W72/932
    • H10W74/00
    • H10W90/732
    • H10W90/734
    • H10W90/754

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】半導体パッケージ内の複数の半導体素子の結線数を増やし、なおかつ電気特性と熱伝導性を向上させ、さらに基板を連結部で折り曲げることによる、金ワイヤの接合部への応力を緩和するものである。
【解決手段】積層した第1の半導体素子12および第2の半導体素子13と、立体配線基板の各配線基板9を折り曲げることによって垂直に連結した複数の配線基板9とを金ワイヤ6で直接結線する。所定の配線基板9に金属板またはセラミック板からなる板材17を張り合わせて高い電気特性と高い放熱性を得る。さらに、金ワイヤ6同士が近接せず電気的相互干渉の影響を低下させる。また、金ワイヤ6の接合部15へ絶縁性樹脂14を塗布し、折り曲げによる応力を緩和する。
【選択図】図11

Description

本発明は半導体装置とその製造方法に関し、複数の半導体素子をワイヤボンディングで接続して3次元的に実装する半導体パッケージ技術に係るものである。
従来、複数の半導体素子を三次元的に実装する半導体パッケージ(以下においては3次元半導体パッケージと呼称する)の製造方法としては、例えば図12から図15に示すものがある。図12(a)は従来の3次元半導体パッケージの製造に用いる基板の平面図、12(b)は同基板の側面図である。図13(a)は半導体素子を搭載した従来の基板の平面図、図13(b)は同基板の側面図である。図14(a)は従来の3次元半導体パッケージの組み立て工程を示す側面図、図14(b)は同3次元半導体パッケージの封止樹脂注入工程を示す側面図である。図15(a)は従来の3次元半導体パッケージの側面図、図15(b)は同3次元半導体パッケージの斜視図である。
図12(a)および図12(b)に示すように、3次元半導体パッケージの製造に用いる基板は、ボンディングパッド1を形成した複数の成形用基板2を所定形状に配列してなり、各成形用基板2の相互間は屈曲できる程度の柔軟性を有する部材によって連結している。ボンディングパッド1と成形用基板2はその相互間が容易に剥離するように材料を設定している。成形用基板2の1つには封止樹脂注入孔3を設けている。
図13(a)および図13(b)に示すように、所定の成形用基板2の上にそれぞれ半導体素子4を配置し、半導体素子4のパッド5と成形用基板2のボンディングパッド1とを金ワイヤ6で接続する。
この接続には、半導体素子4のパッド5と当該半導体素子4を配置した成形用基板2のボンディングパッド1とを接続するものと、半導体素子4のパッド5と当該半導体素子4を配置した成形用基板2に隣接する成形用基板2のボンディングパッド1とを接続するものがある。
図14(a)に示すように、隣接する配線基板2を接続部で屈曲させて、全体として立方体になるように組み立てる。図14(b)に示すように、立法体に組み立てた複数の成形用基板2で囲んだ内部空間に封止樹脂注入孔3から封止樹脂8を注入し、複数の成形用基板2で囲まれた内部空間に封止樹脂8を充填して熱硬化させる。
図15(a)および図15(b)に示すように、封止樹脂8が硬化した後に、全ての成形用基板2を除去することで、半導体素子4と金ワイヤ6とボンディングパッド1だけを封止した半導体パッケージが完成する。
前述したように、ボンディングパッド1と成形用基板2は容易に剥離できるように予め選定した材料からなるので、成形用基板2を除去する際には、ボンディングパッド1と金ワイヤ6が破断することなくボンディングパッド1が成形用基板2から容易に剥離し、ボンディングパッド1は封止樹脂8の内部に残って3次元半導体パッケージの外部端子として機能する。この様な従来の3次元半導体パッケージは、例えば、特許文献1に記載されている。
特開2001−308119
しかしながら、上記の3次元半導体パッケージの構造では、複数の半導体素子の各パッドに対して金ワイヤで結線したボンディングパッドのみが外部端子として機能するために、信号電極の必要数の増加に対して対応できないという問題があった。
また、封止樹脂が複数の半導体素子を内包するが、各半導体素子の発熱に対して、その放熱経路は主に封止樹脂層を介した空気への熱伝導だけであり、熱伝導性が低いという問題があった。
また、各成形用基板を連結部で折り曲げることにより、金ワイヤの接合部に応力が発生することも課題であった。
本発明は上記の従来の問題点を解決した半導体装置とその製造方法を提供するものであり、3次元半導体パッケージ内の結線数(回路数)を増加させることで信号電極の必要数の増加に対応し、電気特性を向上させるとともに、放熱性も向上させ、さらに金ワイヤの接合部に生じる応力を緩和することを目的とする。
上記の課題を解決するために、本発明の半導体装置は、複数の配線基板を相互に折り曲げ自在に連結してなり、内部に底面と側面を有する容器形状に組み立てた立体配線基板と、前記底面をなす配線基板の主面に配置した半導体素子と、前記半導体素子のパッドと前記底面および前記側面をなす配線基板のボンディングパッドとを結線するワイヤと、前記底面と前記側面に囲まれた内部空間に充填して硬化させた封止樹脂とを備えることを特徴とする。
この構成により、1つの半導体素子を複数の配線基板に金ワイヤで直接結線することができる。このため、高密度な半導体素子の集積による信号電極の必要数や結線数の増加に、対応できるという効果を奏するものである。
また、前記底面と前記側面との相互間に形成する内角が垂直または鈍角をなすことを特徴とする。
この構成により、底面をなす配線基板のボンディングパッドと側面をなす配線基板のボンディングパッドとが立体的な位置関係に配置される。よって、半導体素子のパッドと底面をなす配線基板のボンディングパッドとを結線するワイヤおよび半導体素子のパッドと側面をなす配線基板のボンディングパッドとを結線するワイヤは、その相互間に十分な距離があり、信号の高速化により生じる電気的相互干渉の影響を低下させることができる。特に複数の半導体素子を積層する構造においては有効な構造である。
また、前記パッドと前記ワイヤの接合部、および前記ボンディングパッドと前記ワイヤの接合部を被覆して硬化した絶縁性樹脂を備えることを特徴とする。
この構成により、隣接し合う配線基板を連結部で相互に折り曲げるときに、接続部に発生する応力を緩和させることができる。
また、複数の配線基板の表面を被覆するとともに前記表面に接着した柔軟シートを備え、前記柔軟シートが配線基板の相互間を柔軟に折り曲げ可能に連結する連結部材をなすことを特徴とする。
この構成により、前記柔軟シートが連結部材をなすことで配線基板の相互間を柔軟に折り曲げ可能に連結する構成が容易に実現できる。この柔軟シートには配線がなくとも良く、隣接し合う配線基板間を相互にワイヤで接続することで配線基板間の電気的な接続が実現できる。このため、連結部材としてフレキシブル配線基板を使用する場合よりも低コストで複数の配線基板の連結が可能となる。
また、前記柔軟シートがフレキシブル配線基板であり、前記フレキシブル配線基板と前記配線基板が内部配線において相互に接続していることを特徴とする。
この構成により、半導体素子のパッドと各配線基板のボンディングパッドとを接続するワイヤの結線に加えて、フレキシブル配線基板により配線基板の相互間を電気的に接続することができる。よって、高密度な半導体素子の集積に起因して信号電極の必要数や結線数が増加しても、十分に対応できる。
また、隣接し合う前記配線基板の双方の前記ボンディングパッドを結線するワイヤを備え、隣接し合う前記配線基板が相互に前記ワイヤで電気的に接続していることを特徴とする。
この構成により、配線基板の相互間を電気的に接続する結線がフレキシブル配線基板以外の手段であるワイヤによっても実現することができ、配線基板の相互間における結線を増やすことができる。
また、前記立体配線基板の側面をなす少なくとも1枚の前記配線基板の裏面に金属板またはセラミック板からなる板材を貼り合わせたことを特徴とする。
この構成により、半導体素子の発熱に対して高い放熱性をもつことができる。
また、前記配線基板が裏面に前記板材と電気的に接続するボンディングパッドを有することを特徴とする。
この構成により、金属板またはセラミック板からなる板材が配線基板のグラウンドのボンディングパッドと接続した場合に、板材がグラウンドとなって半導体パッケージの電気特性の向上や、他の実装部品との電気的相互干渉を低減させる効果を奏する。
本発明の半導体装置の製造方法は、容器形状に組み立て可能な立体配線基板が複数の配線基板を相互に折り曲げ自在に連結してなり、前記容器形状の底面をなす前記配線基板の主面に半導体素子を実装する工程と、前記容器形状の底面および側面をなす配線基板のボンディングパッドと前記半導体素子のパッドとをワイヤで結線する工程と、隣接する前記配線基板を連結部で相互に折り曲げて前記立体配線基板を前記容器形状に組み立てる工程と、前記容器形状をなす前記立体配線基板の底面と側面に囲まれた内部空間に封止樹脂を充填して硬化させる工程とを含むことを特徴とする。
また、隣接する前記配線基板を前記連結部で折り曲げることにより、前記ワイヤで接続した前記半導体素子の前記パッドと前記配線基板の前記ボンディングパッドとを、その相互間に形成する内角が垂直または鈍角をなす位置関係に配置する工程を含むことを特徴とする。
また、前記パッドと前記ワイヤの接合部、および前記ボンディングパッドと前記ワイヤの接合部を絶縁性樹脂で被覆して硬化させる工程を含み、前記配線基板を前記連結部で折り曲げるときに前記接合部に発生する応力を緩和することを特徴とする。
本発明では、1つの半導体素子と複数の配線基板とを金ワイヤで直接結線することができる。そのため、高密度な半導体素子の集積による信号電極の必要数や結線数の増加に対応できるという効果を奏する。複数の配線基板に金属板またはセラミック板を張り合わせて金属板またはセラミック板に囲まれた中に半導体素子を内包することで、半導体素子の発熱に対して高い放熱性の効果を奏する。さらに、金属板またはセラミック板を配線基板のグラウンドに結線することで半導体パッケージの電気特性の向上や、他の実装部品との電気的相互干渉を低減する効果も奏する。複数の半導体素子を垂直方向に積層したスタックパッケージとした場合には、上下の半導体素子に結線する金ワイヤ同士が近接しない構成となる。そのため、信号の高速化によって生じる電気的相互干渉の影響が低下するという効果も奏する。
(実施例1)
以下、本発明の実施例1における半導体パッケージについて図面を参照しながら説明する。図1は本発明の実施例1における3次元半導体パッケージの断面図を示す。図2(a)は同実施例1における立体配線基板の平面図、図2(b)は同立体配線基板の側面図である。図3(a)は同実施例1における半導体素子を搭載した立体配線基板を示す平面図、図3(b)同立体配線基板の側面図である。図4(a)は同実施例1における立体配線基板の折り曲げ工程の途中を示す側面図、図4(b)は同立体配線基板の折り曲げ工程の完了を示す側面図である。図5は同実施例1における立体配線基板に封止樹脂をモールドした状態を示す断面図である。図6は同実施例1における立体配線基板にはんだボールを搭載した状態を示す断面図である。
図2(a)、(b)に示すように、立体配線基板Sはベース層をなす複数の配線基板9を所定形状に配列し、表層をなすフレキシブル配線基板10で複数の配線基板9を被覆しており、各配線基板9の相互間がフレキシブル配線基板10を連結部材として連結されている。
立体配線基板Sは各配線基板9の相対向する辺間が連結部7をなし、連結部7において各配線基板9の間が柔軟に折り曲げ可能である。各配線基板9はフレキシブル配線基板10と電気的に接続し、複数の配線基板9はフレキシブル配線基板10を介して相互に電気的に接続している。
フレキシブル配線基板10の絶縁材料は屈曲性の高いポリイミド、ガラスエポキシや不織布などを用いる。不織布はガラス繊維、合成繊維などにエポキシ樹脂などを浸透させて作ったものである。また配線材は銅などである。
各配線基板9はフレキシブル配線基板10の表面にボンディングパッド1を形成しており、銅からなるボンディングパッド1の表面には金、ニッケルめっきなどを施している。
図3(a)、(b)に示すように、フレキシブル配線基板10を介した配線基板9の主面11の上に第1の半導体素子12と第2の半導体素子13を積層する。立体配線基板Sと第1の半導体素子12と第2の半導体素子13は、その接触面において絶縁性接着剤で接着する。
第1の半導体素子12と第2の半導体素子13はパッド5を上に向けた状態で搭載する。第1の半導体素子12および第2の半導体素子13のパッド5はアルミからなる。第2の半導体素子13はその形状を第1の半導体素子12よりも小さく設定することで、第1の半導体素子12のパッド5を露出させてワイヤボンディングを可能にする。
第1の半導体素子12のパッド5は第1の半導体素子12を搭載した配線基板9のボンディングパッド1と金ワイヤ6で接続する。第2の半導体素子13のパッド5は第2の半導体素子13を搭載した配線基板9と連結部7を介して隣接する配線基板9のボンディングパッド1と金ワイヤ6で接続する。
このとき、第1の半導体素子12および第2の半導体素子13を搭載した配線基板9のボンディングパッド1と、この配線基板9と連結部7を介して隣接する配線基板9のボンディングパッド1とを金ワイヤ6で接続してもよい。これにより、隣接する配線基板9どうしの結線数を増加させる効果がある。
第2の半導体素子13のパッド5と金ワイヤ6との接合部14、および配線基板9のボンディングパッド1と金ワイヤ6との接合部14に対して絶縁性樹脂15を被覆して硬化させる。これは、配線基板9を次工程において連結部7で折り曲げるときに接合部14に生じる応力を緩和するために行う。絶縁性樹脂15の硬化は熱硬貨、あるいは紫外線などの光硬化により行う。
次に、図4(a)に示すように、第1の半導体素子12と第2の半導体素子13を搭載した配線基板9と周囲の隣接する配線基板9とを連結部7で折り曲げる。この際に、複数の配線基板9にわたって被覆したフレキシブル配線基板10が連結部材をなすことで、立体配線基板Sは連結部7において各配線基板9を柔軟に折り曲げることができる。
図4(b)に示すように、第1の半導体素子12と第2の半導体素子13を搭載した配線基板9と周囲の隣接する配線基板9とはその相互間に形成する内角が垂直または鈍角をなす位置関係に配置することで、複数の配線基板9に囲まれた内部空間を形成するとともに、配線基板9のボンディングパッド1の位置関係を所定状態に設定する。
この際に、第2の半導体素子13のパッド5と金ワイヤ6との接合部14、配線基板9上のボンディングパッド1と金ワイヤ6との接合部14に対しては絶縁性樹脂15を被覆して接合強度を向上しているので、配線基板9を連結部7で折り曲げても接合部14への応力を緩和させる効果がある。
次に、図5に示すように、複数の配線基板9に囲まれた内部空間に封止樹脂8を充填して熱硬化させる。
最後に図6に示すように、第1の半導体素子12と第2の半導体素子13を搭載した配線基板9の裏面16に外部端子をなすはんだボール17を搭載してパッケージが完成する。
以上のように、本発明に係る実施例1の3次元半導体パッケージは、特徴的な構成として、複数の半導体素子、ここでは第1の半導体素子12および第2の半導体素子13を囲んで複数の配線基板9を立体的に配置している。このため、各半導体素子12、13は、それぞれ複数の配線基板9と直接に金ワイヤ6で結線することができる。
さらに、各配線基板9の相互間をフレキシブル配線基板10で電気的に接続している。このため、各半導体素子12、13のパッド5と各配線基板9のボンディングパッド1とを接続する金ワイヤ6の結線(回路)に加えて、フレキシブル配線基板10により配線基板9の相互間を接続することができ、さらに配線基板9およびフレキシブル配線基板10の内部配線がボンディングパッド1と外部端子をなすはんだボール17との間の結線(回路)をなすので、高密度な半導体素子の集積に起因して信号電極の必要数や結線数が増加しても、十分に対応できる作用効果を奏する。
さらに、第1の半導体素子12を搭載した配線基板9のボンディングパッド1と第1の半導体素子12のパッド5とを金ワイヤ6で結線し、第1の半導体素子12に積層した第2の半導体素子13を囲んで立体的に配置した配線基板9のボンディングパッド1と第2の半導体素子13のパッド5とを金ワイヤ6で結線しているので、第1の半導体素子12の金ワイヤ6と第2の半導体素子13の金ワイヤ6間には構造的に十分な距離が形成される。よって、信号の高速化によって生じる電気的相互干渉の影響を低下させることができる。
(実施例2)
以下、本発明の実施例2における半導体パッケージについて図面を参照しながら説明する。図7は本発明の実施例2における3次元半導体パッケージの断面図を示す。図8(a)は同実施例2における立体配線基板の平面図、図8(b)は同立体配線基板の側面図である。図9(a)は同実施例2における半導体素子を搭載した立体配線基板を示す平面図、図9(b)は同立体配線基板の側面図である。図10は同実施例2における立体配線基板に封止樹脂をモールドした状態を示す断面図である。図11は同実施例2における立体配線基板にはんだボールを搭載した半導体パッケージの完成状態を示す断面図である。なお、実施例1の構成要素と同様の構成要素をなすものについては、同一符号を付しその説明を省略する。
図8に示すように、実施例2の立体配線基板Sが実施例1ものと異なる第1の相違点は、所定の配線基板9に金属板またはセラミック板からなる板材18を貼り合わせていることにある。この板材18に金属板を用いる場合には、表面をレジストコートした銅やアルミなどの熱伝導率の高い材料を用いる。
さらに、第2の相違点は、板材18を設ける配線基板9が裏面16にもボンディングパッド(図示省略)を有しており、配線基板9の裏面16に板材18を導電性接着材19で貼り合わせており、板材18と配線基板9の裏面16のボンディングパッド(図示省略)とが電気的に接続している。
したがって、配線基板9の裏面16のボンディングパッド(図示省略)をグラウンドに設定している場合には、板材18はグラウンド面となり、半導体パッケージの電気特性の向上や、他の実装部品との電気的相互干渉を低減する効果を奏する。
図9(a)、(b)に示すように、配線基板9はフレキシブル配線基板10の表面にボンディングパッド1を形成しており、フレキシブル配線基板10を介した配線基板9の主面11の上に第1の半導体素子12と第2の半導体素子13を積層する。立体配線基板Sと第1の半導体素子12と第2の半導体素子13は、その接触面において絶縁性接着剤で接着する。
第1の半導体素子12のパッド5は第1の半導体素子12を搭載した配線基板9のボンディングパッド1と金ワイヤ6で接続する。第2の半導体素子13のパッド5は第2の半導体素子13を搭載した配線基板9と連結部7を介して隣接する配線基板9のボンディングパッド1と金ワイヤ6で接続する。
第2の半導体素子13のパッド5と金ワイヤ6との接合部14、および配線基板9のボンディングパッド1と金ワイヤ6との接合部14に対して絶縁性樹脂15を被覆して硬化させる。絶縁性樹脂15の硬化は熱硬化、あるいは紫外線などの光硬化により行う。
次に、図10に示すように、第1の半導体素子12と第2の半導体素子13を搭載した配線基板9と周囲の隣接する配線基板9とを連結部7で垂直に折り曲げる。
この際に、第2の半導体素子13のパッド5と金ワイヤ6との接合部14、配線基板9上のボンディングパッド1と金ワイヤ6との接合部14に対しては絶縁性樹脂15を被覆して接合強度を向上しているので、配線基板9を連結部7で折り曲げても接合部14への応力を緩和させる効果がある。
次に、図11に示すように、複数の配線基板9に囲まれた内部空間に封止樹脂8を充填して熱硬化させる。最後に、第1の半導体素子12と第2の半導体素子13を搭載した配線基板9の裏面16に外部端子をなすはんだボール17を搭載してパッケージが完成する。
この構成により、実施例1と同様に、各半導体素子12、13は、それぞれ複数の配線基板9と直接に金ワイヤ6で結線することができる。さらに、各半導体素子12、13のパッド5と各配線基板9のボンディングパッド1とを接続する金ワイヤ6の結線(回路)に加えて、配線基板9およびフレキシブル配線基板10の内部配線がボンディングパッド1と外部端子をなすはんだボール17との間の結線(回路)をなすので、高密度な半導体素子の集積に起因して信号電極の必要数や結線数が増加しても、十分に対応できる作用効果を奏する。
さらに、連結部7で折り曲げられた配線基板9には、金属板またはセラミック板からなる板材18を張り合わせているので、この板材18が放熱板として機能し、第1の半導体素子12、第2の半導体素子13の発熱時に半導体パッケージの側面から放熱できる。
また、上述したように、配線基板9の裏面16のボンディングパッド(図示省略)をグラウンドに設定する場合には、板材18がグラウンド面となって半導体パッケージの電気特性の向上や、他の実装部品との電気的相互干渉を低減する効果を奏する。
本発明の3次元半導体パッケージは、信号電極の必要数の増加に対応できる能力と、高い放熱性をもち、信号の高速化により発生する電気的相互干渉の影響を低下させる効果があるので、高密度な半導体素子を必要とする電子機器に搭載する3次元半導体パッケージとして有用である。
本発明の実施例1における3次元半導体パッケージの断面図 (a)は同実施例1における立体配線基板の平面図、(b)は同立体配線基板の側面図 (a)は同実施例1における半導体素子を搭載した立体配線基板を示す平面図、(b)は同立体配線基板の側面図 (a)は同実施例1における立体配線基板の折り曲げ工程の途中を示す側面図、(b)は同立体配線基板の折り曲げ工程の完了を示す側面図 同実施例1における立体配線基板に封止樹脂をモールドした状態を示す断面図 同実施例1における立体配線基板にはんだボールを搭載した状態を示す断面図 本発明の実施例2における3次元半導体パッケージの断面図 (a)は同実施例2における立体配線基板の平面図、(b)は同立体配線基板の側面図 (a)は同実施例2における半導体素子を搭載した立体配線基板を示す平面図、(b)は同基板の側面図 同実施例2における立体配線基板に封止樹脂をモールドした状態を示す断面図 同実施例2における立体配線基板にはんだボールを搭載した半導体パッケージの完成状態を示す断面図 (a)は従来の3次元半導体パッケージの製造に用いる基板の平面図、(b)は同基板の側面図 (a)は半導体素子を搭載した従来の基板の平面図、(b)は同基板の側面図 (a)は従来の3次元半導体パッケージの組み立て工程を示す側面図、(b)は同3次元半導体パッケージの封止樹脂注入工程を示す側面図 (a)は従来の3次元半導体パッケージの側面図、(b)は同3次元半導体パッケージの斜視図
符号の説明
S 立体配線基板
1 ボンディングパッド
2 成形用基板
3 封止樹脂注入孔
4 半導体素子
5 パッド
6 金ワイヤ
7 連結部
8 封止樹脂
9 配線基板
10 フレキシブル配線基板
11 主面
12 第1の半導体素子
13 第2の半導体素子
14 接合部
15 絶縁性樹脂
16 裏面
17 はんだボール
18 板材
19 導電性接着材

Claims (11)

  1. 複数の配線基板を相互に折り曲げ自在に連結してなり、内部に底面と側面を有する容器形状に組み立てた立体配線基板と、前記底面をなす配線基板の主面に配置した半導体素子と、前記半導体素子のパッドと前記底面および前記側面をなす配線基板のボンディングパッドとを結線するワイヤと、前記底面と前記側面に囲まれた内部空間に充填して硬化させた封止樹脂とを備えることを特徴とする半導体装置。
  2. 前記底面と前記側面との相互間に形成する内角が垂直または鈍角をなすことを特徴とする請求項1に記載の半導体装置。
  3. 前記パッドと前記ワイヤの接合部、および前記ボンディングパッドと前記ワイヤの接合部を被覆して硬化した絶縁性樹脂を備えることを特徴とする請求項1に記載の半導体装置。
  4. 複数の配線基板の表面を被覆するとともに前記表面に接着した柔軟シートを備え、前記柔軟シートが配線基板の相互間を柔軟に折り曲げ可能に連結する連結部材をなすことを特徴とする請求項1に記載の半導体装置。
  5. 前記柔軟シートがフレキシブル配線基板であり、前記フレキシブル配線基板と前記配線基板が内部配線において相互に接続していることを特徴とする請求項4に記載の半導体装置。
  6. 隣接し合う前記配線基板の双方の前記ボンディングパッドを結線するワイヤを備え、隣接し合う前記配線基板が相互に前記ワイヤで電気的に接続していることを特徴とする請求項1または5に記載の半導体装置。
  7. 前記立体配線基板の側面をなす少なくとも1枚の前記配線基板の裏面に金属板またはセラミック板からなる板材を貼り合わせたことを特徴とする請求項1または5に記載の半導体装置。
  8. 前記配線基板が裏面に前記板材と電気的に接続するボンディングパッドを有することを特徴とする請求項7に記載の半導体装置。
  9. 容器形状に組み立て可能な立体配線基板が複数の配線基板を相互に折り曲げ自在に連結してなり、前記容器形状の底面をなす前記配線基板の主面に半導体素子を実装する工程と、前記容器形状の底面および側面をなす配線基板のボンディングパッドと前記半導体素子のパッドとをワイヤで結線する工程と、隣接する前記配線基板を連結部で相互に折り曲げて前記立体配線基板を前記容器形状に組み立てる工程と、前記容器形状をなす前記立体配線基板の底面と側面に囲まれた内部空間に封止樹脂を充填して硬化させる工程とを含むことを特徴とする半導体装置の製造方法。
  10. 隣接する前記配線基板を前記連結部で折り曲げることにより、前記ワイヤで接続した前記半導体素子の前記パッドと前記配線基板の前記ボンディングパッドとを、その相互間に形成する内角が垂直または鈍角をなす位置関係に配置する工程を含むことを特徴とする請求項9に記載の半導体装置の製造方法。
  11. 前記パッドと前記ワイヤの接合部、および前記ボンディングパッドと前記ワイヤの接合部を絶縁性樹脂で被覆して硬化させる工程を含み、前記配線基板を前記連結部で折り曲げるときに前記接合部に発生する応力を緩和することを特徴とする請求項10に記載の半導体装置の製造方法。
JP2006251979A 2006-09-19 2006-09-19 半導体装置とその製造方法 Pending JP2008078164A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006251979A JP2008078164A (ja) 2006-09-19 2006-09-19 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006251979A JP2008078164A (ja) 2006-09-19 2006-09-19 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2008078164A true JP2008078164A (ja) 2008-04-03

Family

ID=39349972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006251979A Pending JP2008078164A (ja) 2006-09-19 2006-09-19 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2008078164A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015192146A (ja) * 2014-03-27 2015-11-02 インテル コーポレイション ワイヤボンドを備える柔軟な電子システム
CN106469719A (zh) * 2015-08-17 2017-03-01 飞思卡尔半导体公司 具有非水平管芯焊垫的ic封装及用于其的柔性基底
WO2019142253A1 (ja) * 2018-01-17 2019-07-25 新電元工業株式会社 電子モジュール
US10453820B2 (en) * 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015192146A (ja) * 2014-03-27 2015-11-02 インテル コーポレイション ワイヤボンドを備える柔軟な電子システム
CN106469719A (zh) * 2015-08-17 2017-03-01 飞思卡尔半导体公司 具有非水平管芯焊垫的ic封装及用于其的柔性基底
WO2019142253A1 (ja) * 2018-01-17 2019-07-25 新電元工業株式会社 電子モジュール
JPWO2019142253A1 (ja) * 2018-01-17 2020-10-22 新電元工業株式会社 電子モジュール
JP7018965B2 (ja) 2018-01-17 2022-02-14 新電元工業株式会社 電子モジュール
US11322448B2 (en) 2018-01-17 2022-05-03 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US10453820B2 (en) * 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
CN111788681A (zh) * 2018-02-07 2020-10-16 美光科技公司 使用边缘堆叠的半导体组合件及其制造方法
US10867964B2 (en) 2018-02-07 2020-12-15 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
US11955457B2 (en) 2018-02-07 2024-04-09 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
CN111788681B (zh) * 2018-02-07 2024-08-20 美光科技公司 使用边缘堆叠的半导体组合件及其制造方法

Similar Documents

Publication Publication Date Title
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
USRE41478E1 (en) Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
JP2790122B2 (ja) 積層回路基板
JP4058642B2 (ja) 半導体装置
US5841192A (en) Injection molded ball grid array casing
JP2002510148A (ja) 複数の基板層と少なくとも1つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
US8729710B1 (en) Semiconductor package with patterning layer and method of making same
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
KR20040025631A (ko) 반도체 장치 및 그 제조 방법
JPH10261753A (ja) 樹脂封止型半導体装置
CN110402492A (zh) 柔性导电粘合
CN101502189A (zh) 三维电子电路装置
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
JP4489575B2 (ja) 半導体装置及びその製造方法
JP2002217514A (ja) マルチチップ半導体装置
JP2009238854A (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2009252894A (ja) 半導体装置
JP2009135391A (ja) 電子装置およびその製造方法
CN101292347A (zh) 电路模块和使用该电路模块的电路装置
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2008078164A (ja) 半導体装置とその製造方法
US6057594A (en) High power dissipating tape ball grid array package
CN118943110A (zh) 半导体封装堆叠以及用于形成半导体封装堆叠的方法
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP5708489B2 (ja) 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430