[go: up one dir, main page]

WO2025150229A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ

Info

Publication number
WO2025150229A1
WO2025150229A1 PCT/JP2024/033793 JP2024033793W WO2025150229A1 WO 2025150229 A1 WO2025150229 A1 WO 2025150229A1 JP 2024033793 W JP2024033793 W JP 2024033793W WO 2025150229 A1 WO2025150229 A1 WO 2025150229A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
internal
internal electrode
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/033793
Other languages
English (en)
French (fr)
Inventor
辰徳 安田
康平 瀬政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of WO2025150229A1 publication Critical patent/WO2025150229A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • This invention relates to multilayer ceramic capacitors.
  • Multilayer ceramic capacitors have an inner layer section in which dielectric layers and internal electrodes are alternately stacked, and an outer layer section that is arranged to sandwich the inner layer section. Because this inner layer section is made up of laminated dielectric layers and internal electrodes, the adhesive strength between the different materials is insufficient, and there is a risk of the layers peeling off.
  • the main objective of this invention is therefore to provide a multilayer ceramic capacitor that can suppress the deterioration of insulation resistance while suppressing peeling between internal electrodes in the stacking direction.
  • the laminate includes an inner layer portion, which has a first internal electrode having one end exposed on the third surface, a second internal electrode having one end exposed on the fourth surface, an inner layer dielectric layer disposed between the first internal electrode and the second internal electrode, and a first connection portion connecting the first internal electrodes together, and the first connection portion is located at an end of the first internal electrode on the fifth surface side and an end of the first internal electrode on the sixth surface side. Therefore, the first internal electrodes sandwich the dielectric layer between each other via the first connection portion, thereby suppressing deterioration of insulation resistance while suppressing peeling between the internal electrodes in the stacking direction.
  • the laminate 12 has a plurality of laminated dielectric layers 14 and a plurality of internal electrodes 20 laminated on the dielectric layers 14. Furthermore, the laminate 12 has a first surface 12a and a second surface 12b facing in a stacking direction x, a third surface 12c and a fourth surface 12d facing in a first direction y perpendicular to the stacking direction x, and a fifth surface 12e and a sixth surface 12f facing in a second direction z perpendicular to the stacking direction x and the first direction y.
  • the surface of the laminate 12 may also be roughened.
  • the inner layer portion 16 is constituted by a plurality of inner dielectric layers 14a out of the plurality of dielectric layers 14. That is, the inner layer portion 16 is disposed such that a plurality of inner electrodes 20 face each other with the inner dielectric layers 14a interposed therebetween.
  • the thickness of the dielectric layer 14 after firing is preferably 0.5 ⁇ m or more and 10 ⁇ m or less.
  • the number of dielectric layers 14 to be stacked is preferably 50 sheets or more and 1000 sheets or less.
  • the shape of the first opposing electrode portion 22a of the first internal electrode 20a is not particularly limited, but is preferably rectangular in plan view. However, the corners in plan view may be rounded or may be formed at an angle in plan view (tapered). It may also be tapered in plan view, with an incline in either direction.
  • the shape of the first extraction electrode portion 24a of the first internal electrode 20a is not particularly limited, but is preferably rectangular in plan view.
  • the shape of the second opposing electrode portion 22b of the second internal electrode 20b is not particularly limited, but is preferably rectangular in plan view. However, the corners in plan view may be rounded or may be formed at an angle in plan view (tapered). It may also be tapered in plan view, with an incline in either direction.
  • the shape of the second extraction electrode portion 24b of the second internal electrode 20b is not particularly limited, but is preferably rectangular in plan view.
  • the width of the second opposing electrode portion 22b of the second internal electrode 20b and the width of the second extraction electrode portion 24b of the second internal electrode 20b may be the same, or one of them may be narrower.
  • the laminate 12 includes a side portion 26a of the laminate 12 formed between one end of the first opposing electrode portion 22a and the second opposing electrode portion 22b in the second direction z and the fifth surface 12e, and a side portion 26b of the laminate 12 formed between the other end of the first opposing electrode portion 22a and the second opposing electrode portion 22b in the second direction z and the sixth surface 12f. Furthermore, the laminate 12 includes an end portion 27a of the laminate 12 formed between the end portion of the first internal electrode 20a opposite the first extraction electrode portion 24a and the fourth surface 12d, and an end portion 27b of the laminate 12 formed between the end portion of the second internal electrode 20b opposite the second extraction electrode portion 24b and the third surface 12c.
  • first connection portion 28a connects the ends of the first internal electrodes 20a on the fifth surface 12e side, and also connects the ends of the first internal electrodes 20a on the sixth surface 12f side.
  • second connection portion 28b connects the ends of the second internal electrodes 20b on the fifth surface 12e side and also connects the ends of the second internal electrodes 20b on the sixth surface 12f side. This improves the adhesive strength between the side portions 26a, 26b and the internal electrode 20 and the internal dielectric layer 14a when the side portions 26a, 26b are formed by a separate bonding process in the manufacturing process of the multilayer ceramic capacitor 10, as described below.
  • connection portion 28a is not exposed on the surface of the third face 12c, and it is preferable that the second connection portion 28b is not exposed on the surface of the fourth face 12d. This allows the connection portion 28 to be positioned without increasing the distance that moisture must travel to reach the internal electrode 20 when moisture enters from the outside, thereby suppressing deterioration of moisture resistance.
  • connection parts 28 are more in the first surface side region 19a.
  • the connection parts 28 may be present in either the first surface side region 19a or the second surface side region 19b.
  • the adhesive strength between the internal dielectric layer 14a and the internal electrode 20 differs between the start and end of lamination.
  • the fourth connection portion 28d is preferably arranged on the inside of the end portion in the direction connecting the fifth surface 12e and the sixth surface 12f (the second direction z) of the second lead electrode portions 24b of the second internal electrodes 20b. This increases the ratio of metal components disposed on at least one of the third surface 12c and the fourth surface 12d, thereby improving the adhesive strength between the external electrode 30 and the internal electrode 20.
  • connection portion 28 can be made of an appropriate conductive material, for example, a metal such as Ni, Cu, Ag, Pd, or Au, or an alloy containing at least one of these metals, such as an Ag-Pd alloy.
  • the connection portion 28 may further contain dielectric particles of the same composition as the ceramic contained in the dielectric layer 14.
  • the first connecting portion 28a and the second connecting portion 28b may have a dielectric region 29.
  • the dielectric region 29 is arranged in a scattered manner in each of the first connecting portion 28a and the second connecting portion 28b.
  • the dielectric region 29 is composed of dielectric particles having the same composition as the ceramics contained in the dielectric layer 14. This can further suppress peeling between the side portions 26a, 26b and the internal electrode 20 and the internal dielectric layer 14a.
  • the dielectric powder can inhibit over-sintering of the connecting portion 28, and can suppress interlayer peeling due to excessive shrinkage.
  • the particle size of the dielectric particles constituting the dielectric region 29 is not particularly limited, but may be, for example, 0.1 ⁇ m or more and 3.0 ⁇ m or less.
  • the first surface side outer layer 18a and the second surface side outer layer 18b are each formed of an insulating material.
  • each outer layer 18a, 18b may be composed of multiple external dielectric layers 14b or a single external dielectric layer 14b.
  • the external dielectric layer 14b and the internal dielectric layer 14a may be formed of different components.
  • the material of the internal dielectric layer 14a may be a material with a higher dielectric constant than the external dielectric layer 14b
  • the material of the external dielectric layer 14b may be a component with good moisture resistance, weather resistance, or strength resistance.
  • first surface side outer layer portion 18a and the second surface side outer layer portion 18b further include a third internal electrode 20c and a fourth internal electrode 20d that are made of the same metal type as the internal electrode 20, as shown in FIG. 13.
  • a position a1 is defined as a position 20 ⁇ m inward in the second direction z from the ends of the first inner electrode 20a and the second inner electrode 20b on the fifth surface 12e side.
  • A1 is defined as a region in the inner layer portion 16 from a1 to the ends of the first inner electrode 20a and the second inner electrode 20b on the fifth surface 12e side.
  • B1 is defined as a region in the first surface side outer layer portion 18a and the second surface side outer layer portion 18b when the region A1 is extended in the stacking direction x. In this case, it is preferable that the third inner electrode 20c is disposed within the region B1.
  • the external electrode 30 includes a base electrode layer 32 containing a metal component and glass, and a plating layer 34 disposed on the surface of the base electrode layer 32.
  • the external electrode 30 has a first external electrode 30a and a second external electrode 30b.
  • the first external electrode 30a is connected to the first internal electrode 20a and is disposed on at least the surface of the third face 12c.
  • the first external electrode 30a also extends from the third face 12c of the laminate 12 and is disposed on a part of the first face 12a and a part of the second face 12b, as well as a part of the fifth face 12e and a part of the sixth face 12f.
  • the first external electrode 30a is electrically connected to the first lead electrode portion 24a of the first internal electrode 20a.
  • the second external electrode 30b is connected to the second internal electrode 20b and is disposed on at least the surface of the fourth face 12d.
  • the second external electrode 30b also extends from the fourth face 12d of the laminate 12 and is disposed on a part of the first face 12a and a part of the second face 12b, as well as a part of the fifth face 12e and a part of the sixth face 12f.
  • the second external electrode 30b is electrically connected to the second lead electrode portion 24b of the second internal electrode 20b.
  • the first opposing electrode portion 22a of the first internal electrode 20a and the second opposing electrode portion 22b of the second internal electrode 20b face each other via the dielectric layer 14, forming a capacitance. Therefore, a capacitance can be obtained between the first external electrode 30a to which the first internal electrode 20a is connected and the second external electrode 30b to which the second internal electrode 20b is connected, and the characteristics of a capacitor are expressed.
  • the base electrode layer 32 has a first base electrode layer 32a and a second base electrode layer 32b.
  • the second base electrode layer 32b is connected to the second internal electrode 20b and is disposed on the surface of the fourth surface 12d.
  • the second base electrode layer 32b also extends from the fourth surface 12d and is disposed on a part of the first surface 12a and a part of the second surface 12b, as well as a part of the fifth surface 12e and a part of the sixth surface 12f.
  • the second base electrode layer 32b is electrically connected to the second lead electrode portion 24b of the second internal electrode 20b.
  • the baking layer includes a metal component and glass.
  • the metal component of the baking layer includes at least one selected from, for example, Cu, Ni, Ag, Pd, Ag-Pd alloy, Au, and the like.
  • the baking layer is formed by applying a conductive paste containing glass and a metal to the laminate and baking it.
  • the baking layer is formed by simultaneously baking the laminated chip having the internal electrode 20 and the dielectric layer 14 and the conductive paste applied to the laminated chip, but may be baked after baking the laminated chip having the internal electrode 20 and the dielectric layer 14.
  • the baking layer may be a multi-layered layer.
  • the thickness of the first base electrode layer 32a located on the third surface 12c in the first direction y connecting the third surface 12c and the fourth surface 12d at the center in the stacking direction x is preferably, for example, about 10 ⁇ m or more and 150 ⁇ m or less.
  • the thickness in the first direction y connecting the third surface 12c and the fourth surface 12d at the center of the stacking direction x of the second base electrode layer 32b located on the fourth surface 12d is preferably, for example, about 10 ⁇ m or more and 150 ⁇ m or less.
  • the thickness in the second direction z connecting the third surface 12c and the fourth surface 12d of the second base electrode layer 32b located on a portion of the fifth surface 12e and the sixth surface 12f at the center in the first direction y with the fifth surface 12e and the sixth surface 12f is preferably, for example, about 10 ⁇ m or more and 100 ⁇ m or less.
  • the first conductive resin layer and the second conductive resin layer contain a thermosetting resin, and therefore are more flexible than the base electrode layer 32, which is made of, for example, a plating film or a fired conductive paste. Therefore, even if the multilayer ceramic capacitor 10 is subjected to a physical shock or a shock caused by a thermal cycle, the conductive resin layer functions as a buffer layer and can prevent cracks in the multilayer ceramic capacitor 10.
  • the shape of the metal contained in the first conductive resin layer and the second conductive resin layer is not particularly limited.
  • the conductive filler may be spherical, flat, etc.
  • the average particle size of the metal contained in the first conductive resin layer and the second conductive resin layer is not particularly limited.
  • the average particle size of the conductive filler may be, for example, about 0.3 ⁇ m or more and 10 ⁇ m or less.
  • the conductive resin layer may be formed directly on the laminate 12 without forming a baked layer.
  • the dimension in the first direction y of the multilayer ceramic capacitor 10 including the laminate 12, the first external electrode 30a, and the second external electrode 30b is defined as dimension L
  • the dimension in the stacking direction x of the multilayer ceramic capacitor 10 including the laminate 12, the first external electrode 30a, and the second external electrode 30b is defined as dimension T
  • the dimension in the second direction z of the multilayer ceramic capacitor 10 including the laminate 12, the first external electrode 30a, and the second external electrode 30b is defined as dimension W.
  • the first connection portion 28a connects the ends of the first internal electrode 20a on the fifth surface 12e side and the sixth surface 12f side of the first lead electrode portion 24a
  • the second connection portion 28b connects the ends of the second internal electrode 20b on the fifth surface 12e side and the sixth surface 12f side of the second lead electrode portion 24b. Therefore, even if the first connection portion 28a is present, adjacent first internal electrodes 20a have the same potential, and even if the second connection portion 28b is present, adjacent second internal electrodes 20b have the same potential. Therefore, peeling between the side portions 26a, 26b and the internal electrode 20 and the internal dielectric layer 14a can be suppressed without reducing the insulation resistance.
  • connection portion 28a is not exposed on the surface of the third face 12c, and the second connection portion 28b is not exposed on the surface of the fourth face 12d. This allows the connection portions 28 to be positioned without increasing the distance to reach the internal electrode 20, thereby suppressing deterioration of moisture resistance.
  • ceramic green sheets for the dielectric layers and conductive paste for the internal electrodes are prepared.
  • the ceramic green sheets and conductive paste for the internal electrodes contain a binder and a solvent.
  • the binder and solvent may be publicly known.
  • a conductive paste for the internal electrodes is printed in a predetermined pattern on the ceramic green sheets for the dielectric layers, for example by screen printing or gravure printing. This prepares a ceramic green sheet on which the pattern of the first internal electrode is formed, and a ceramic green sheet on which the pattern of the second internal electrode is formed.
  • a predetermined number of ceramic green sheets for the outer layer, on which the pattern of the internal electrode is not printed, are stacked on the portion that will become the inner layer portion to form a portion that will become the first surface side outer layer portion on the first surface side. This produces a laminated sheet.
  • powder of the same metal component as the internal electrode that will become the connection portion 28 is applied to the area of the internal electrode pattern exposed on both side surfaces of the laminate.
  • the particle size of the powder of the metal component is not particularly limited, but may be, for example, 0.05 ⁇ m or more and 0.50 ⁇ m or less.
  • a dielectric region 29 when a dielectric region 29 is to be disposed in the connection portion 28, it can be formed by mixing powder of the dielectric component in addition to powder of the same metal component as the internal electrode. This allows the connection portions 28 to be disposed so as to be scattered in the lamination direction x.
  • connection portion 28 may be formed by applying a paste through a mask having any shape.
  • the paste is preferably, for example, a solvent in which metal powder or dielectric powder is dispersed. Note that when the connection portion 28 is formed from a paste, the mask design places a limit on where the connection portion can be placed, so the connection portion tends to be aligned in a straight line in the stacking direction x.
  • the conductive paste that will become the prepared base electrode layer is applied to both end faces of the laminate to form the base electrode layer.
  • the conductive paste can be applied to both end faces of the laminate by, for example, dipping or screen printing.
  • the temperature of the baking process at this time is preferably 700° C. or higher and 900° C. or lower.
  • the multilayer ceramic capacitor 10 according to this embodiment is manufactured as described above.
  • the manufacturing method of the multilayer ceramic capacitor according to the present invention makes it possible to obtain a multilayer ceramic capacitor with connection parts arranged in a specified area.
  • a laminate including a plurality of laminated dielectric layers and a plurality of laminated internal electrodes, the laminate having a first surface and a second surface facing each other in a lamination direction, a third surface and a fourth surface facing each other in a first direction perpendicular to the lamination direction, and a fifth surface and a sixth surface facing each other in a second direction perpendicular to the lamination direction and the first direction; a first external electrode disposed on the third surface of the laminate; a second external electrode disposed on the fourth surface of the laminate; Equipped with The laminate includes an inner layer portion, The inner layer portion is a first internal electrode having one end exposed on the third surface; a second internal electrode having one end exposed on the fourth surface; an inner dielectric layer disposed between the first inner electrode and the second inner electrode; a first connection portion that connects the first internal electrodes to each other; having The first connection portion is the multilayer ceramic capacitor being located at an end of the first internal electrode on the fifth surface side.
  • the second connection portion is The multilayer ceramic capacitor according to ⁇ 2> or ⁇ 4>, which is not exposed on the fourth surface.
  • Multilayer ceramic capacitor 12 Laminate 12a First surface 12b Second surface 12c Third surface 12d Fourth surface 12e Fifth surface 12f Sixth surface 14 Dielectric layer 14a Internal dielectric layer 14b External dielectric layer 16 Internal layer portion 18a First surface side outer layer portion 18b Second surface side outer layer portion 19a First surface side region 19b Second surface side region 20 Internal electrode 20a First internal electrode 20b Second internal electrode 22 Counter electrode portion 22a First counter electrode portion 22b Second counter electrode portion 24a First lead electrode portion 24b Second lead electrode portion 26a, 26b Side portions 27a, 27b End portions 28 Connection portion 28a First connection portion 28b Second connection portion 28c Third connection portion 28d Fourth connection portion 29 Dielectric region 30 External electrode 30a First external electrode 30b Second external electrode 32 Base electrode layer 32a First base electrode layer 32b Second base electrode layer 34 Plating layer 34a First plating layer 34b Second plating layer 36 Base plating layer 36a First base plating layer 36b Second base plating layer 38 Top plating layer 38a First top plating layer 38b Second top plating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

絶縁抵抗の劣化を抑制しながら、内部電極間の積層方向での剥離を抑制しうる積層セラミックコンデンサを提供する。　本発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１の面および第２の面と、積層方向に直交する第１の方向に相対する第３の面および第４の面と、積層方向および第１の方向に直交する第２の方向に相対する第５の面および第６の面と、を有する積層体と、積層体の第３の面上に配置された第１の外部電極と、積層体の第４の面上に配置された第２の外部電極と、を備え、積層体は内層部を含み、内層部は、第３の面上に一端が露出された第１の内部電極と、第４の面上に一端が露出された第２の内部電極と、第１の内部電極および前記第２の内部電極との間に配置された内層誘電体層と、第１の内部電極同士を接続する第１の接続部と、を有し、第１の接続部は、第１の内部電極の第５の面側の端部および第１の内部電極の第６の面側の端部に位置している。

Description

積層セラミックコンデンサ
　この発明は、積層セラミックコンデンサに関する。
　積層セラミックコンデンサは、誘電体層と内部電極とが交互に積層されている内層部と、内層部を挟み込むように配置される外層部とを有している。この内層部は、誘電体層と内部電極とを積層しているため、異なる材料間の固着力が十分ではなく、層間が剥離してしまう恐れがあった。
　積層セラミックコンデンサを大容量化するために、内層部に含まれる内部端部が揃うようにカットして積層体の積層部を作製し、その積層部のカットした断面にサイドマージン部を設ける技術が知られている。サイドマージン部を設けた場合、例えば、サイドマージン部と積層部との界面においてクラックが発生したり、サイドマージン部が積層部から剥離したりと様々な問題があった。そこで、例えば、特許文献１では、内部電極を有する積層部とサイドマージン部との焼結温度の差による剥離を考慮し、内部電極のｙ軸方向端部からｚ軸方向に延びる接合部を配置することで、クラックや剥離の問題を解決している。なお、この接合部は、特許文献１に開示される積層セラミックコンデンサの製造工程において、内部電極の端部を押し切り刃による押し切り方向であるｚ軸方向に展延された展延部を焼成することにより形成される。
特開２０１９－７９９７７号公報
　しかしながら、特許文献１に記載の積層セラミックコンデンサの構成や製造方法では、ｚ軸方向に隣り合う２つの内部電極同士の距離が近くなることで、絶縁破壊を起こしやすくなる。また、接合部を形成するために、刃の形状によって展延部の長さを変更しているが、セラミック層の厚みが薄くなってくると、刃の凹凸形状で展延部の長さを変更するのには限界があった。
　それゆえに、この発明の主たる目的は、絶縁抵抗の劣化を抑制しながら、内部電極間の積層方向での剥離を抑制しうる積層セラミックコンデンサを提供することである。
　この発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１の面および第２の面と、積層方向に直交する第１の方向に相対する第３の面および第４の面と、積層方向および第１の方向に直交する第２の方向に相対する第５の面および第６の面と、を有する積層体と、積層体の第３の面上に配置された第１の外部電極と、積層体の第４の面上に配置された第２の外部電極と、を備え、積層体は内層部を含み、内層部は、第３の面上に一端が露出された第１の内部電極と、第４の面上に一端が露出された第２の内部電極と、第１の内部電極および前記第２の内部電極との間に配置された内層誘電体層と、第１の内部電極同士を接続する第１の接続部と、を有し、第１の接続部は、第１の内部電極の第５の面側の端部および第１の内部電極の第６の面側の端部に位置している、積層セラミックコンデンサである。
　本発明にかかる積層セラミックコンデンサによれば、積層体が内層部を含み、内層部は、第３の面上に一端が露出された第１の内部電極と、第４の面上に一端が露出された第２の内部電極と、第１の内部電極および前記第２の内部電極との間に配置された内層誘電体層と、第１の内部電極同士を接続する第１の接続部と、を有し、第１の接続部は、第１の内部電極の第５の面側の端部および第１の内部電極の第６の面側の端部に位置しているので、第１の接続部によって第１の内部電極同士が誘電体層を挟み込むことで、絶縁抵抗の劣化を抑制しながら、内部電極間の積層方向での剥離を抑制することができる。
　この発明によれば、絶縁抵抗の劣化を抑制しながら、内部電極間の積層方向での剥離を抑制しうる積層セラミックコンデンサを提供することができる。
　この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。 この発明の実施の形態にかかる積層セラミックコンデンサの一例を示す平面図である。 図１の線ＩＩＩ－ＩＩＩにおける断面図である。 図１の線ＩＶ－ＩＶにおける断面図である。 図１の線Ｖ－Ｖにおける断面図である。 図２の線ＶＩ－ＶＩにおける断面図である。 図２の線ＶＩＩ－ＶＩＩにおける断面図である。 図２の線ＶＩＩＩ－ＶＩＩＩにおける断面図である。 図２の線ＩＸ－ＩＸにおける断面図である。 図２の線Ｘ－Ｘにおける断面図である。 図２の線ＸＩ－ＸＩにおける断面図である。 図６に示す断面図において、変形例を示す断面図である。 図１の線ＩＩＩ－ＩＩＩにおいて、第３および第４の内部電極が配置される状態を模式的に示す断面図である。
１．積層セラミックコンデンサ
　この発明の実施の形態に係る積層セラミックコンデンサについて説明する。
　図１は、この発明の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明の実施の形態にかかる積層セラミックコンデンサの一例を示す平面図である。図３は、図１の線ＩＩＩ－ＩＩＩにおける断面図である。図４は、図１の線ＩＶ－ＩＶにおける断面図である。図５は、図１の線Ｖ－Ｖにおける断面図である。図６は、図２の線ＶＩ－ＶＩにおける断面図である。図７は、図２の線ＶＩＩ－ＶＩＩにおける断面図である。図８は、図２の線ＶＩＩＩ－ＶＩＩＩにおける断面図である。図９は、図２の線ＩＸ－ＩＸにおける断面図である。図１０は、図２の線Ｘ－Ｘにおける断面図である。図１１は、図２の線ＸＩ－ＸＩにおける断面図である。
　図１ないし図４に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２と、積層体１２の両端部に配置される外部電極３０とを含む。
（積層体）
　積層体１２は、積層された複数の誘電体層１４と、誘電体層１４上に積層された複数の内部電極２０とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の面１２ａおよび第２の面１２ｂと、積層方向ｘに直交する第１の方向ｙに相対する第３の面１２ｃおよび第４の面１２ｄと、積層方向ｘおよび第１の方向ｙに直交する第２の方向ｚに相対する第５の面１２ｅおよび第６の面１２ｆとを有する。
　なお、第１の面１２ａおよび第２の面１２ｂ、もしくは、その一方の面は、平坦であることが好ましい。平坦であると、積層セラミックコンデンサ１０をピックアップするノズルから受ける応力を平らな面で分散させることができる。その結果、実装時において、積層セラミックコンデンサの強度を向上させることができる。
　また、積層体１２の表面は荒らされていてもよい。
　この積層体１２には、角部および稜線部に丸みがつけられていてもよい。
　なお、第１の面１２ａ、第２の面１２ｂ、第３の面１２ｃ、第４の面１２ｄ、第５の面１２ｅおよび第６の面１２ｆのうちの２面が交わる部分を稜線部とよび、３面が交わる部分を角部とよぶ。稜線部および角部は、丸められＲがつけられていることが好ましい。稜線部および角部にＲがつけられることによって、かけ割れを防止することができる。稜線部および角部にＲがつけられているとき、稜線部と角部とを除く面において、主面が平坦であってもよい。
　積層体１２は、図３および図４に示すように、第１の面１２ａおよび第２の面１２ｂ同士を結ぶ積層方向ｘにおいて、誘電体層１４と内部電極２０とが交互に積層されてなる内層部１６と、最も第１の面１２ａ側に位置する内部電極２０と第１の面１２ａとの間に位置する複数の誘電体層１４から形成される第１の面側外層部１８ａと、最も第２の面１２ｂ側に位置する内部電極２０と第２の面１２ｂとの間に位置する複数の誘電体層１４から形成される第２の面側外層部１８ｂと、を有する。
（内層部）
　内層部１６は、複数の誘電体層１４のうち、複数の内部誘電体層１４ａにより構成される。すなわち、内層部１６は、内部誘電体層１４ａを介して複数の内部電極２０が対向するように配置される。
　内部誘電体層１４ａは、例えば、誘電体成分の主成分にＣａＴｉＯ3やＣａＺｒＯ3を多く含むと、各内部電極２０の間で発生する絶縁破壊を起きにくくすることができる。また、これに限定されず、ＳｒＴｉＯ3などを主成分とすることもできる。積層セラミックコンデンサ１０の容量を高くするには、誘電体成分の主成分として誘電率の高い材料、たとえば、ＢａＴｉＯ3などで形成されることが好ましい。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物またはＮｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
　焼成後の誘電体層１４の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。　積層される誘電体層１４の枚数は、５０枚以上１０００枚以下であることが好ましい。
　内部電極２０は、図３および図４に示されるように、第１の内部電極２０ａと第２の内部電極２０ｂとを有している。第１の内部電極２０ａと第２の内部電極２０ｂは、誘電体層１４を介して交互に積層される。
　第１の内部電極２０ａは、誘電体層１４上に配置され、積層体１２の内部に位置している。第１の内部電極２０ａは、第２の内部電極２０ｂと対向する第１の対向電極部２２ａと、第１の内部電極２０ａの一端側に位置し、第１の対向電極部２２ａから積層体１２の第３の面１２ｃまでの第１の引出電極部２４ａとを有する。第１の引出電極部２４ａは、その端部が第３の面１２ｃの表面に引き出され、積層体１２から露出している。つまり、第１の引出電極部２４ａの端部は、第１の面１２ａおよび第２の面１２ｂ、第４の面１２ｄ並びに第５の面１２ｅおよび第６の面１２ｆには露出していない。第１の内部電極２０ａの第４の面１２ｄ側の端部は、第４の面１２ｄから少しだけ後退している。
　第１の内部電極２０ａの第１の対向電極部２２ａの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
　第１の内部電極２０ａの第１の引出電極部２４ａの形状は、特に限定されないが平面視矩形状であることが好ましい。
　第１の内部電極２０ａの第１の対向電極部２２ａの幅と、第１の内部電極２０ａの第１の引出電極部２４ａの幅は、同じ幅で形成されていてもよく、どちらか一方の幅が狭く形成されていてもよい。
　第２の内部電極２０ｂは、誘電体層１４上に配置され、積層体１２の内部に位置している。第２の内部電極２０ｂは、第１の内部電極２０ａと対向する第２の対向電極部２２ｂと、第２の内部電極２０ｂの一端側に位置し、第２の対向電極部２２ｂから積層体１２の第４の面１２ｄまでの第２の引出電極部２４ｂを有する。第２の引出電極部２４ｂは、その端部が第４の面１２ｄの表面に引き出され、積層体１２から露出している。つまり、第１の引出電極部２４ａの端部は、第１の面１２ａおよび第２の面１２ｂ、第３の面１２ｃ並びに第５の面１２ｅおよび第６の面１２ｆには露出していない。第２の内部電極２０ｂの第３の面１２ｃ側の端部は、第３の面１２ｃから少しだけ後退している。
　第２の内部電極２０ｂの第２の対向電極部２２ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
　第２の内部電極２０ｂの第２の引出電極部２４ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。
　第２の内部電極２０ｂの第２の対向電極部２２ｂの幅と、第２の内部電極２０ｂの第２の引出電極部２４ｂの幅は、同じ幅で形成されていてもよく、どちらか一方の幅が狭く形成されていてもよい。
　積層体１２は、第１の対向電極部２２ａおよび第２の対向電極部２２ｂの第２の方向ｚの一端と第５の面１２ｅとの間に形成される積層体１２の側部２６ａと、第１の対向電極部２２ａおよび第２の対向電極部２２ｂの第２の方向ｚの他端と第６の面１２ｆとの間に形成される積層体１２の側部２６ｂとを含む。さらに、積層体１２は、第１の内部電極２０ａの第１の引出電極部２４ａとは反対側の端部と第４の面１２ｄとの間に形成される積層体１２の端部２７ａと、第２の内部電極２０ｂの第２の引出電極部２４ｂとは反対側の端部と第３の面１２ｃとの間に形成される積層体１２の端部２７ｂとを含む。
　内部電極２０は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、ＰｄまたはＡｕなどの金属や、Ａｇ－Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。内部電極２０は、さらに誘電体層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。また、第１の内部電極２０ａおよび第２の内部電極２０ｂにＳｎを含むことで内部電極２０と誘電体層１４との界面への電界集中を緩和でき、高温負荷信頼性向上につながる。このとき、Ｓｎは、第１の内部電極２０ａおよび第２の内部電極２０ｂのいずれか片方の内部電極２０のみに含まれていてもよい。
　内部電極２０の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、第１の内部電極２０ａおよび第２の内部電極２０ｂの枚数は、合わせて５０枚以上１０００枚以下であることが好ましい。
　内層部１６は、図５ないし図９に示すように、接続部２８を有する。接続部２８は、第１の内部電極２０ａ同士を接続する第１の接続部２８ａと、第２の内部電極２０ｂ同士を接続する第２の接続部２８ｂとを有する。
　第１の接続部２８ａは、第１の内部電極２０ａの第５の面１２ｅ側の端部同士を接続し、また、第１の内部電極２０ａの第６の面１２ｆ側の端部同士を接続していることが好ましい。
　第２の接続部２８ｂは、第２の内部電極２０ｂの第５の面１２ｅ側の端部同士を接続し、また、第２の内部電極２０ｂの第６の面１２ｆ側の端部同士を接続していることが好ましい。
　これにより、積層セラミックコンデンサ１０の製造工程において、後述される側部２６ａ，２６ｂを別途、貼り付ける工程によって形成する場合、側部２６ａ，２６ｂと内部電極２０および内部誘電体層１４ａとの固着力を向上させることができる。その結果、側部２６ａ，２６ｂと内部電極２０および内部誘電体層１４ａとの剥離を抑制することができる。また、積層方向ｘにおいて内部誘電体層１４ａを介して隣り合う内部電極２０同士を接続することができるため、積層方向ｘでの内部誘電体層１４ａと内部電極２０との剥離を抑制することができる。
　なお、第１の接続部２８ａは、第１の内部電極２０ａの第５の面１２ｅ側および第６の面１２ｆ側のうちの少なくともいずれか一方の端部同士を接続しているだけでもよい。同様に第２の接続部２８ｂは、第２の内部電極２０ｂの第５の面１２ｅ側および第６の面１２ｆ側のうちの少なくともいずれか一方の端部同士を接続しているだけでもよい。
　また、第１の接続部２８ａは、第１の内部電極２０ａの第１の引出電極部２４ａにおける第５の面１２ｅ側の端部同士を接続し、第１の内部電極２０ａの第１の引出電極部２４ａにおける第６の面１２ｆ側の端部同士を接続していることが好ましい。この場合、第１の対向電極部２２ａには、第１の接続部２８ａは存在していない。
　同様に、第２の接続部２８ｂは、第２の内部電極２０ｂの第２の引出電極部２４ｂにおける第５の面１２ｅ側の端部同士を接続し、第２の内部電極２０ｂの第２の引出電極部２４ｂにおける第６の面１２ｆ側の端部同士を接続していることが好ましい。この場合、第２の対向電極部２２ｂには、第２の接続部２８ｂは存在していない。
　これにより、第１の接続部２８ａを有していたとしても、隣り合う第１の内部電極２０ａは同電位であり、第２の接続部２８ｂを有していたとしても、隣り合う第２の内部電極２０ｂは同電位であるため、絶縁抵抗を低下させることなく、側部２６ａ，２６ｂと内部電極２０および内部誘電体層１４ａとの剥離を抑制することができる。
　さらに、第１の接続部２８ａは、第３の面１２ｃの表面に露出していないことが好ましく、第２の接続部２８ｂは、第４の面１２ｄの表面に露出していないことが好ましい。
　これにより、外界から水分が浸入したときに、内部電極２０に到達するまでの距離を大きくすることなく、接続部２８を配置することができるため、耐湿性の劣化を抑制することができる。
　また、図６および図７に示すように、積層体１２を積層方向ｘで２等分したときの、第１の面１２ａ側の領域を第１の面側領域１９ａとし、第２の面１２ｂ側の領域を第２の面側領域１９ｂとしたとき、接続部２８は、第１の面側領域１９ａの方が多く配置されることが好ましい。あるいは、積層体１２を積層方向ｘで２等分したときに、第１の面側領域１９ａと第２の面側領域１９ｂとのどちらか一方に、接続部２８が存在していてもよい。ここで、後述される積層体１２の製造工程において、積層始めと積層終わりとでは、内部誘電体層１４ａと内部電極２０との接着力が異なる。そのため、第１の面１２ａ側を積層終わり側と仮定した場合、第１の面側領域１９ａに配置される接続部２８の数が、第２の面側領域１９ｂに配置される接続部２８の数よりも多くすることが好ましい。これにより、内部誘電体層１４ａと内部電極２０との接着力の比較的弱い側に接続部２８を配置させることができ、内部誘電体層１４ａと内部電極２０との剥離をより抑制することができる。
　接続部２８は、１層の内部電極２０に対して、２つ以上配置されることが好ましい。また、接続部２８は、積層方向ｘに１直線になるように配置されていないことが好ましい。
　また、本実施の形態にかかる積層セラミックコンデンサ１０では、接続部２８として、第１の接続部２８ａのみ有していてもよい。
　さらに、図１０および図１１に示すように、内層部１６が有する接続部２８は、第１の内部電極２０ａ同士を接続する第３の接続部２８ｃと、第２の内部電極２０ｂ同士を接続する第４の接続部２８ｄとを有してもよい。従って、積層セラミックコンデンサ１０において、第３の接続部２８ｃおよび第４の接続部２８ｄは有していなくてもよい。
　第３の接続部２８ｃは、第３の面１２ｃに露出している複数の第１の内部電極２０ａの第１の引出電極部２４ａ同士を接続するように、第３の面１２ｃ上に露出するように配置されることが好ましい。また、第３の接続部２８ｃは、第１の内部電極２０ａの第１の引出電極部２４ａにおいて、第５の面１２ｅと第６の面１２ｆとを結ぶ方向（第２の方向ｚ）の端部の内側に配置されることが好ましい。
　第４の接続部２８ｄは、第４の面１２ｄに露出している複数の第２の内部電極２０ｂの第２の引出電極部２４ｂ同士を接続するように、第４の面１２ｄ上に露出するように配置されることが好ましい。また、第４の接続部２８ｄは、第２の内部電極２０ｂの第２の引出電極部２４ｂにおいて、第５の面１２ｅと第６の面１２ｆとを結ぶ方向（第２の方向ｚ）の端部の内側に配置されることが好ましい。
　これにより、第３の面１２ｃおよび第４の面１２ｄのうちの少なくともいずれか一方の面上に配置される金属成分比率が向上するため、外部電極３０と内部電極２０との固着力を向上させることができる。
　接続部２８は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、ＰｄまたはＡｕなどの金属や、Ａｇ－Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。接続部２８は、さらに誘電体層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。内部電極２０と同種の金属成分を主成分とすることで、後述する焼成工程での収縮挙動を揃えることができる。
　なお、図１１に示すように、第１の接続部２８ａおよび第２の接続部２８ｂには誘電体領域２９が配置されてもよい。この場合、誘電体領域２９は、第１の接続部２８ａおよび第２の接続部２８ｂのそれぞれにおいて、点在するように配置される。誘電体領域２９は、誘電体層１４に含まれるセラミックスと同一組成系の誘電体粒子により構成される。これにより、側部２６ａ，２６ｂと内部電極２０および内部誘電体層１４ａとの剥離をより抑制することができる。また、接続部２８の過焼結を誘電体粉末によって阻害することができ、過収縮に伴う層間剥がれを抑制することができる。なお、誘電体領域２９を構成する誘電体粒子の粒径は特に限定されないが、たとえば、０．１μｍ以上３．０μｍ以下であってもよい。
（第１の面側外層部、第２の面側外層部）
　第１の面側外層部１８ａは、積層体１２の第１の面１２ａ側に位置し、第１の面１２ａと最も第１の面１２ａに近い内部電極２０との間に位置する複数の誘電体層１４である複数の外部誘電体層１４ｂの集合体である。
　第２の面側外層部１８ｂは、積層体１２の第２の面１２ｂ側に位置し、第２の面１２ｂと最も第２の面１２ｂに近い内部電極２０との間に位置する複数の誘電体層１４である複数の外部誘電体層１４ｂの集合体である。
　第１の面側外層部１８ａと第２の面側外層部１８ｂに挟まれた領域が内層部１６である。
　第１の面側外層部１８ａおよび第２の面側外層部１８ｂは、それぞれ絶縁性の材料によって形成される。第１の面側外層部１８ａおよび第２の面側外層部１８ｂが内部誘電体層１４ａと同種の誘電体材料から形成される場合、各外層部１８ａ，１８ｂは、複数の外部誘電体層１４ｂから構成されてもよいし、単数の外部誘電体層１４ｂから構成されてもよい。外部誘電体層１４ｂと内部誘電体層１４ａとを異なる成分にして形成されてもよく、例えば、内部誘電体層１４ａの材料を外部誘電体層１４ｂよりも高い誘電率の材料とし、外部誘電体層１４ｂの材料は、耐湿性、耐候性または耐強度性のよい成分としてもよい。
　第１の面側外層部１８ａおよび第２の面側外層部１８ｂには、図１３に示すように、内部電極２０と同種の金属種である第３の内部電極２０ｃおよび第４の内部電極２０ｄをさらに有することが好ましい。
　ここで、図１３に示すように、内層部１６において、第１の内部電極２０ａおよび第２の内部電極２０ｂの第５の面１２ｅ側の端部から第２の方向ｚに２０μｍ内側に入った位置をａ１とする。ａ１から第１の内部電極２０ａおよび第２の内部電極２０ｂの第５の面１２ｅ側の端部までの内層部１６内において特定される領域をＡ１とする。第１の面側外層部１８ａおよび第２の面側外層部１８ｂにおいて、領域Ａ１を積層方向ｘに延長したときに特定される領域をＢ１とする。このとき、第３の内部電極２０ｃは、領域Ｂ１内に配置されることが好ましい。
　また、内層部１６において、第１の内部電極２０ａおよび第２の内部電極２０ｂの第６の面１２ｆ側の端部から第２の方向ｚに２０μｍ内側に入った位置をａ２とする。ａ２から第１の内部電極２０ａおよび第２の内部電極２０ｂの第６の面１２ｆ側の端部までの内層部１６内において特定される領域をＡ２とする。第１の面側外層部１８ａおよび第２の面側外層部１８ｂにおいて、領域Ａ２を積層方向ｘに延長したときに特定される領域をＢ２とする。このとき、第４の内部電極２０ｄは、領域Ｂ２内に配置されることが好ましい。
　これにより、側部２６ａと外層部１８ａ，１８ｂとの界面から浸入する水分を、第３の内部電極２０ｃおよび第４の内部電極２０ｄで防止することができるため、積層セラミックコンデンサ１０の耐湿性を向上させることができる。
　第３の内部電極２０ｃの第２の方向ｚの長さをｗ１とし、積層方向ｘの長さをｔ１としたとき、ｗ１＜ｔ１であることが好ましい。
　また、第４の内部電極２０ｄの第２の方向ｚの長さをｗ２とし、積層方向ｘの長さをｔ２としたとき、ｗ２＜ｔ２であることが好ましい。
　また、第３の内部電極２０ｃおよび第４の内部電極２０ｄは、積層体１２の外部方向に凸として湾曲していることが好ましい。
　これにより、第３の内部電極２０ｃおよび第４の内部電極２０ｄが直線的に配置されていない、かつ、第２の方向ｚの長さよりも積層方向ｘの長さの方が大きいことで、側部２６ａと外層部１８ａ，１８ｂとの界面から浸入する水分の経路を第３の内部電極２０ｃおよび第４の内部電極２０ｄで長く複雑にすることができるため、積層セラミックコンデンサ１０の耐湿性をより向上させることができる。
　積層体１２の第３の面１２ｃ側および第４の面１２ｄ側には、図１ないし図４に示されるように、外部電極３０が配置される。
　外部電極３０は、金属成分およびガラスを含む下地電極層３２と、下地電極層３２の表面に配置されるめっき層３４とを含む。
　外部電極３０は、第１の外部電極３０ａおよび第２の外部電極３０ｂを有する。
　第１の外部電極３０ａは、第１の内部電極２０ａに接続され、少なくとも第３の面１２ｃの表面に配置されている。また、第１の外部電極３０ａは、積層体１２の第３の面１２ｃから延伸して第１の面１２ａの一部および第２の面１２ｂの一部、ならびに第５の面１２ｅの一部および第６の面１２ｆの一部にも配置される。この場合、第１の外部電極３０ａは、第１の内部電極２０ａの第１の引出電極部２４ａと電気的に接続される。
　第２の外部電極３０ｂは、第２の内部電極２０ｂに接続され、少なくとも第４の面１２ｄの表面に配置されている。また、第２の外部電極３０ｂは、積層体１２の第４の面１２ｄから延伸して第１の面１２ａの一部および第２の面１２ｂの一部、ならびに第５の面１２ｅの一部および第６の面１２ｆの一部にも配置される。この場合、第２の外部電極３０ｂは、第２の内部電極２０ｂの第２の引出電極部２４ｂと電気的に接続される。
　積層体１２内においては、第１の内部電極２０ａの第１の対向電極部２２ａと第２の内部電極２０ｂの第２の対向電極部２２ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極２０ａが接続された第１の外部電極３０ａと第２の内部電極２０ｂが接続された第２の外部電極３０ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
　下地電極層３２は、第１の下地電極層３２ａおよび第２の下地電極層３２ｂを有する。
　第１の下地電極層３２ａは、第１の内部電極２０ａに接続され、第３の面１２ｃの表面に配置されている。また、第１の下地電極層３２ａは、第３の面１２ｃから延伸して第１の面１２ａの一部および第２の面１２ｂの一部、ならびに第５の面１２ｅの一部および第６の面１２ｆの一部にも配置される。この場合、第１の下地電極層３２ａは、第１の内部電極２０ａの第１の引出電極部２４ａと電気的に接続される。
　第２の下地電極層３２ｂは、第２の内部電極２０ｂに接続され、第４の面１２ｄの表面に配置されている。また、第２の下地電極層３２ｂは、第４の面１２ｄから延伸して第１の面１２ａの一部および第２の面１２ｂの一部、ならびに第５の面１２ｅの一部および第６の面１２ｆの一部にも配置される。この場合、第２の下地電極層３２ｂは、第２の内部電極２０ｂの第２の引出電極部２４ｂと電気的に接続される。
　下地電極層３２は、焼付け層、導電性樹脂層、および薄膜層等から選ばれる少なくとも１つを含む。
　以下、下地電極層３２を上記の焼付け層、導電性樹脂層、および薄膜層とした場合の各構成について説明する。
　（焼付け層の場合）
　焼付け層は、金属成分とガラスとを含む。焼付け層の金属成分としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼付けたものである。焼付け層は、内部電極２０および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成して形成するが、内部電極２０および誘電体層１４を有する積層チップを焼成した後に焼き付けてもよい。焼付け層は、複数層であってもよい。
　第３の面１２ｃに位置する第１の下地電極層３２ａの積層方向ｘの中央部における第３の面１２ｃおよび第４の面１２ｄを結ぶ第１の方向ｙの厚みは、たとえば、１０μｍ以上１５０μｍ以下程度であることが好ましい。
　第４の面１２ｄに位置する第２の下地電極層３２ｂの積層方向ｘの中央部における第３の面１２ｃおよび第４の面１２ｄを結ぶ第１の方向ｙの厚みは、たとえば、１０μｍ以上１５０μｍ以下程度であることが好ましい。
　第１の面１２ａおよび第２の面１２ｂの一部に位置する第１の下地電極層３２ａの第３の面１２ｃおよび第４の面１２ｄを結ぶ第１の方向ｙの中央部における第１の面１２ａおよび第２の面１２ｂを結ぶ積層方向ｘの厚みは、たとえば、１０μｍ以上１００μｍ以下程度であることが好ましい。
　また、第１の面１２ａおよび第２の面１２ｂの一部に位置する第２の下地電極層３２ｂの第３の面１２ｃおよび第４の面１２ｄを結ぶ第１の方向ｙの中央部における第１の面１２ａおよび第２の面１２ｂを結ぶ積層方向ｘの厚みは、たとえば、１０μｍ以上１００μｍ以下程度であることが好ましい。
　第５の面１２ｅおよび第６の面１２ｆの一部に位置する第１の下地電極層３２ａの第３の面１２ｃおよび第４の面１２ｄを結ぶ第１の方向ｙの中央部における第５の面１２ｅおよび第６の面１２ｆを結ぶ第２の方向ｚの厚みは、たとえば、１０μｍ以上１００μｍ以下程度であることが好ましい。
　また、第５の面１２ｅおよび第６の面１２ｆの一部に位置する第２の下地電極層３２ｂの第３の面１２ｃおよび第４の面１２ｄを第１の方向ｙの中央部における第５の面１２ｅおよび第６の面１２ｆを結ぶ第２の方向ｚの厚みは、たとえば、１０μｍ以上１００μｍ以下程度であることが好ましい。
　（導電性樹脂層の場合）
　導電性樹脂層は、第１の導電性樹脂層と第２の導電性樹脂層とを有する。
　第１の導電性樹脂層は、第１の下地電極層３２ａとして焼付け層等の他の層を更に覆うように配置されていることが好ましく、第２の導電性樹脂層は、第２の下地電極層３２ｂとして焼付け層等の他の層を更に覆うように配置されていることが好ましい。
　具体的には、第１の導電性樹脂層および第２の導電性樹脂層は、第１の下地電極層３２ａおよび第２の下地電極層３２ｂとして、第３の面１２ｃおよび第４の面１２ｄ上に位置する焼付け層等の他の層の上に配置され、第１の面１２ａおよび第２の面１２ｂ、ならびに第５の面１２ｅおよび第６の面１２ｆ上に位置する焼付け層等の他の層上にも至るように設けられていることが好ましい。もっとも、第１の導電性樹脂層および第２の導電性樹脂層は、第３の面１２ｃおよび第４の面１２ｄ上に位置する焼付け層等の他の層上にのみに配されていてもよい。
　第１の導電性樹脂層と第２の導電性樹脂層の厚みは、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
　第１の導電性樹脂層および第２の導電性樹脂層は、熱硬化性樹脂と金属成分と、を含む。
　第１の導電性樹脂層および第２の導電性樹脂層は、熱硬化性樹脂を含むため、例えば、めっき膜や導電性ペーストの焼成物からなる下地電極層３２よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１０へのクラックを防止することができる。
　熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
　第１の導電性樹脂層および第２の導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
　第１の導電性樹脂層および第２の導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕやＮｉを用いることが好ましい。
　またＣｕに酸化防止処理を施したものを使用することもできる。Ａｇコーティングされた金属を用いる理由としては、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
　第１の導電性樹脂層および第２の導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
　第１の導電性樹脂層および第２の導電性樹脂層に含まれる金属の形状は、特に限定されない。導電性フィラーは、球状、扁平状等であってもよい。
　第１の導電性樹脂層および第２の導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。導電性フィラーの平均粒径は、例えば、０．３μｍ以上１０μｍ以下程度であってもよい。
　第１の導電性樹脂層および第２の導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
　第１の導電性樹脂層および第２の導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
　導電性樹脂層は、焼付け層を形成せずに積層体１２上に直接形成してもよい。
　続いて、下地電極層３２の上に配置されるめっき層３４である第１のめっき層３４ａおよび第２のめっき層３４ｂについて、図２および図３を参照して説明する。
　第１のめっき層３４ａおよび第２のめっき層３４ｂとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
　第１のめっき層３４ａは、第１の下地電極層３２ａを完全に覆うように配置されている。
　第２のめっき層３４ｂは、第２の下地電極層３２ｂを完全に覆うように配置されている。
　第１のめっき層３４ａおよび第２のめっき層３４ｂは、複数層により形成されていてもよい。この場合、めっき層３４は、下地電極層３２上に形成されるＮｉめっきによる下層めっき層（Ｎｉめっき層）と、下層めっき層上に形成されるＳｎめっきによる上層めっき層（Ｓｎめっき層）の２層構造であることが好ましい。
　すなわち、この場合、第１のめっき層３４ａは、第１の下層めっき層３６ａと、第１の下層めっき層３６ａの表面に位置する第１の上層めっき層３８ａとを有する。
　また、第２のめっき層３４ｂは、第２の下層めっき層３６ｂと、第２の下層めっき層３６ｂの表面に位置する第２の上層めっき層３８ｂとを有する。
　Ｎｉめっきによる下層めっき層３６は、下地電極層３２が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止するために用いられ、Ｓｎめっきによる上層めっき層３８は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。
　下層めっき層３６および上層めっき層３８の各めっき層一層あたりの厚みは、１．０μｍ以上、１５．０μｍ以下であることが好ましい。
　積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む積層セラミックコンデンサ１０の第１の方向ｙの寸法をＬ寸法とし、積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む積層セラミックコンデンサ１０の第２の方向ｚの寸法をＷ寸法とする。
　積層セラミックコンデンサ１０の寸法は、第１の方向ｙのＬ寸法が０．１ｍｍ以上３．２ｍｍ以下、第２の方向ｚのＷ寸法が０．０５ｍｍ以上２．５ｍｍ以下、積層方向ｘのＴ寸法が０．０５ｍｍ以上２．５ｍｍ以下である。また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
　図１に示す積層セラミックコンデンサ１０では、内層部１６において、第１の内部電極２０ａ同士を接続する第１の接続部２８ａと、第２の内部電極２０ｂ同士を接続する第２の接続部２８ｂとを有するので、積層方向ｘにおいて内部誘電体層１４ａを介して隣り合う内部電極２０同士を接続することができるため、積層方向ｘでの内部誘電体層１４ａと内部電極２０との剥離を抑制することができる。
　また、図１に示す積層セラミックコンデンサ１０では、第１の接続部２８ａは、第１の内部電極２０ａの第１の引出電極部２４ａにおける第５の面１２ｅ側および第６の面１２ｆ側の端部同士を接続し、第２の接続部２８ｂは、第２の内部電極２０ｂの第２の引出電極部２４ｂにおける第５の面１２ｅ側および第６の面１２ｆ側の端部同士を接続していると、第１の接続部２８ａを有していたとしても、隣り合う第１の内部電極２０ａは同電位であり、第２の接続部２８ｂを有していたとしても、隣り合う第２の内部電極２０ｂは同電位であるため、絶縁抵抗を低下させることなく、側部２６ａ，２６ｂと内部電極２０および内部誘電体層１４ａとの剥離を抑制することができる。
　また、図１に示す積層セラミックコンデンサ１０では、第１の接続部２８ａは、第３の面１２ｃの表面に露出しておらず、第２の接続部２８ｂは、第４の面１２ｄの表面に露出していないと、内部電極２０に到達するまでの距離を大きくすることなく、接続部２８を配置することができるため、耐湿性の劣化を抑制することができる。
　さらに、図１に示す積層セラミックコンデンサ１０では、積層体１２を積層方向ｘで２等分したときの、第１の面１２ａ側の領域を第１の面側領域１９ａとし、第２の面１２ｂ側の領域を第２の面側領域１９ｂとしたとき、接続部２８は、第１の面側領域１９ａの方が多く配置されか、あるいは、積層体１２を積層方向ｘで２等分したときに、第１の面側領域１９ａと第２の面側領域１９ｂとのどちらか一方に、接続部２８を存在させることで、内部誘電体層１４ａと内部電極２０との接着力が比較的弱い側に、接続部２８を配置させることができ、内部誘電体層１４ａと内部電極２０との剥離をより抑制することができる。
　またさらに、図１に示す積層セラミックコンデンサ１０では、第３の面１２ｃに露出している複数の第１の内部電極２０ａの第１の引出電極部２４ａ同士を接続するように、第３の接続部２８ｃを配置させ、第４の面１２ｄに露出している複数の第２の内部電極２０ｂの第２の引出電極部２４ｂ同士を接続するように、第４の接続部２８ｄを配置させると、第３の面１２ｃおよび第４の面１２ｄのうちの少なくともいずれか一方の面上に配置される金属成分比率が向上するため、外部電極３０と内部電極２０との固着力を向上させることができる。
２．積層セラミックコンデンサの製造方法
　次に、積層セラミックコンデンサの製造方法について説明する。
　まず、誘電体層用のセラミックグリーンシートおよび内部電極用の導電性ペーストが準備される。セラミックグリーンシートおよび内部電極用の導電性ペーストは、バインダーおよび溶剤を含む。バインダーおよび溶剤は、公知のものであってよい。
　そして、誘電体層用のセラミックグリーンシート上に、内部電極用の導電性ペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極のパターンが形成されたセラミックグリーンシート、および第２の内部電極のパターンが形成されたセラミックグリーンシートが準備される。
（積層シートを得る工程）
　続いて、内部電極のパターンが印刷されていない外層用のセラミックグリーンシートを所定枚数積層することにより、第２の面側の第２の面側外層部となる部分が形成される。そして、第２の面側外層部となる部分の上に第１の内部電極のパターンが印刷されたセラミックグリーンシート、および第２の内部電極のパターンが印刷されたセラミックグリーンシートを本発明の構造となるように順次積層することにより、内層部となる部分が形成される。この内層部となる部分の上に、内部電極のパターンが印刷されてない外層用のセラミックグリーンシートを所定枚数積層することにより、第１の面側の第１の面側外層部となる部分が形成される。これにより、積層シートが作製される。
（積層ブロックを得る工程）
　次に、積層シートを静水圧プレスなどの手段により積層方向にプレスすることにより、積層ブロックが作製される。
（積層チップを得る工程）
　そして、積層ブロックを所定のサイズにカットし、積層部となる積層チップが切り出される。積層部は、完成後の積層体１２の第３の面１２ｃに平行な側面および第４の面１２ｄに平行な側面の各々において、内部電極パターンの縁部が露出するように形成される。
　ここで、積層部の両側面において露出される内部電極パターンの領域上に、接続部２８となる内部電極と同種の金属成分の粉が付与される。金属成分の粉の粒径は特に限定されないが、たとえば、０．０５μｍ以上０．５０μｍ以下であってもよい。なお、図１１に示すように、接続部２８に誘電体領域２９を配置させる場合は、内部電極と同種の金属成分の粉に加えて、誘電体成分の粉を混入させることで、形成することができる。これにより、接続部２８を積層方向ｘに対して点在するように配置させることができる。
　なお、接続部２８は、ペーストを任意の形状を有するマスクを通じて塗布することに形成してもよい。ペーストは、たとえば、溶媒に金属粉や、誘電体粉を分散させたものであることが好ましい。なお、接続部２８をペーストにより形成すると、マスクの設計によって、接続部の配置場所には限界があるため、接続部が積層方向ｘに一直線になりやすい傾向にある点に留意が必要である。
　次に、積層部の両側面に対して、所定の材料組成を有するサイドマージンシートを張り付ける。これにより、積層部の両側面にサイドマージン部が形成され、未焼成の積層体チップが得られる。このとき、バレル研磨などにより積層部ならびにサイドマージン部の角部および稜線部に丸みをつけてもよい。
（積層体を得る工程）
　次に、積層チップを焼成して積層体を作成する。積層チップを焼成することで、内部電極パターンの領域上に付与された金属成分、または金属成分と誘電体成分とが焼結することによって、接続部を形成することができる。焼成温度は、誘電体層や内部電極の温度にもよるが、９００℃以上１４００℃以下であることが好ましい。
　次に、金属成分とガラス成分を含む下地電極層用の導電性ペーストが準備される。
（外部電極を形成する工程）
　積層体の両端面に、準備された下地電極層となる導電性ペーストが塗布され、下地電極層が形成される。積層体の両端面に対する導電性ペーストの塗布は、例えば、ディッピングやスクリーン印刷などの方法が用いられる。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
　次に、必要に応じて、下地電極層の表面にめっきを施しめっき層が形成される。本実施の形態では、下地電極層の表面にめっき層が２層形成される。具体的には、下地電極層上にＮｉめっき層およびＳｎめっき層が形成された。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。
　上述のようにして、本実施の形態に係る積層セラミックコンデンサ１０が製造される。
　本発明に係る積層セラミックコンデンサの製造方法によれば、所定の領域に接続部が配置された積層セラミックコンデンサを得ることができる。
　なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
　すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置または配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
＜１＞
　積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１の面および第２の面と、前記積層方向に直交する第１の方向に相対する第３の面および第４の面と、前記積層方向および前記第１の方向に直交する第２の方向に相対する第５の面および第６の面と、を有する積層体と、
　前記積層体の前記第３の面上に配置された第１の外部電極と、
　前記積層体の前記第４の面上に配置された第２の外部電極と、
を備え、
　前記積層体は内層部を含み、
　前記内層部は、
　　前記第３の面上に一端が露出された第１の内部電極と、
　　前記第４の面上に一端が露出された第２の内部電極と、
　　前記第１の内部電極および前記第２の内部電極との間に配置された内層誘電体層と、
　　前記第１の内部電極同士を接続する第１の接続部と、
　を有し、
　前記第１の接続部は、
　　前記第１の内部電極の前記第５の面側の端部に位置している、積層セラミックコンデンサ。
＜２＞
　前記内層部は、
　　前記第２の内部電極同士を接続する第２の接続部を有し、
　前記第２の接続部は、
　　前記第２の内部電極の前記第５の面側の端部に位置している、＜１＞に記載の積層セラミックコンデンサ。
＜３＞
　前記第１の接続部は、
　　前記第２の内部電極の第３の面側の一端よりも前記第３の面側に位置している、＜１＞または＜２＞に記載の積層セラミックコンデンサ。
＜４＞
　前記第２の接続部は、
　　前記第１の内部電極の前記第４の面側の一端よりも前記第４の面側に位置している、＜２＞に記載の積層セラミックコンデンサ。
＜５＞
　前記第１の接続部は、
　　前記第３の面には露出されていない、＜１＞ないし＜４＞のいずれかに記載の積層セラミックコンデンサ。
＜６＞
　前記第２の接続部は、
　　前記第４の面には露出されていない、＜２＞または＜４＞記載の積層セラミックコンデンサ。
＜７＞
　前記第１の接続部上に誘電体領域が配置される、＜１＞または＜２＞に記載の積層セラミックコンデンサ。
＜８＞
　前記第２の接続部上に誘電体領域が配置される、＜２＞または＜４＞に記載の積層セラミックコンデンサ。
＜９＞
　前記積層体を前記積層方向に２等分した時の前記第１の面側の領域を第１の面側領域、前記第２の面側の領域を第２の面側領域としたとき、
　前記第１の面側領域内の前記第１の接続部および前記第２の接続部は、前記第２の面側領域内の前記第１の接続部および前記第２の接続部よりも多く配置される、＜２＞または＜４＞または＜６＞または＜８＞に記載の積層セラミックコンデンサ。
＜１０＞
　前記第１の接続部は、前記第１の内部電極１つに対して前記第１の方向に少なくとも２つ以上配置されている、＜１＞ないし＜９＞のいずれかに記載の積層セラミックコンデンサ。
＜１１＞
　前記積層体は、前記第１の内部電極同士を接続する第３の接続部を含み、
　前記第３の接続部は、前記第１の内部電極の前記第３の面側の端部に位置している、＜１＞ないし＜１０＞のいずれかに記載の積層セラミックコンデンサ。
＜１２＞
　前記積層体は、前記第２の内部電極同士を接続する第４の接続部を含み、
　前記第４の接続部は、前記第２の内部電極の前記第４の面側の端部に位置している、＜１＞ないし＜１１＞のいずれかに記載の積層セラミックコンデンサ。
　１０　積層セラミックコンデンサ
　１２　積層体
　１２ａ　第１の面
　１２ｂ　第２の面
　１２ｃ　第３の面
　１２ｄ　第４の面
　１２ｅ　第５の面
　１２ｆ　第６の面
　１４　誘電体層
　１４ａ　内部誘電体層
　１４ｂ　外部誘電体層
　１６　内層部
　１８ａ　第１の面側外層部
　１８ｂ　第２の面側外層部
　１９ａ　第１の面側領域
　１９ｂ　第２の面側領域
　２０　内部電極
　２０ａ　第１の内部電極
　２０ｂ　第２の内部電極
　２２　対向電極部
　２２ａ　第１の対向電極部
　２２ｂ　第２の対向電極部
　２４ａ　第１の引出電極部
　２４ｂ　第２の引出電極部
　２６ａ、２６ｂ　側部
　２７ａ、２７ｂ　端部
　２８　接続部
　２８ａ　第１の接続部
　２８ｂ　第２の接続部
　２８ｃ　第３の接続部
　２８ｄ　第４の接続部
　２９　誘電体領域
　３０　外部電極
　３０ａ　第１の外部電極
　３０ｂ　第２の外部電極
　３２　下地電極層
　３２ａ　第１の下地電極層
　３２ｂ　第２の下地電極層
　３４　めっき層
　３４ａ　第１のめっき層
　３４ｂ　第２のめっき層
　３６　下層めっき層
　３６ａ　第１の下層めっき層
　３６ｂ　第２の下層めっき層
　３８　上層めっき層
　３８ａ　第１の上層めっき層
　３８ｂ　第２の上層めっき層
　ｘ　積層方向
　ｙ　第１の方向
　ｚ　第２の方向

Claims (12)

  1. 　積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１の面および第２の面と、前記積層方向に直交する第１の方向に相対する第３の面および第４の面と、前記積層方向および前記第１の方向に直交する第２の方向に相対する第５の面および第６の面と、を有する積層体と、
    　前記積層体の前記第３の面上に配置された第１の外部電極と、
    　前記積層体の前記第４の面上に配置された第２の外部電極と、
    を備え、
    　前記積層体は内層部を含み、
    　前記内層部は、
    　　前記第３の面上に一端が露出された第１の内部電極と、
    　　前記第４の面上に一端が露出された第２の内部電極と、
    　　前記第１の内部電極および前記第２の内部電極との間に配置された内層誘電体層と、
    　　前記第１の内部電極同士を接続する第１の接続部と、
    　を有し、
    　前記第１の接続部は、
    　　前記第１の内部電極の前記第５の面側の端部に位置している、積層セラミックコンデンサ。
  2. 　前記内層部は、
    　　前記第２の内部電極同士を接続する第２の接続部を有し、
    　前記第２の接続部は、
    　　前記第２の内部電極の前記第５の面側の端部に位置している、請求項１に記載の積層セラミックコンデンサ。
  3. 　前記第１の接続部は、
    　　前記第２の内部電極の前記第３の面側の一端よりも前記第３の面側に位置している、請求項１または請求項２に記載の積層セラミックコンデンサ。
  4. 　前記第２の接続部は、
    　　前記第１の内部電極の前記第４の面側の一端よりも前記第４の面側に位置している、請求項２に記載の積層セラミックコンデンサ。
  5. 　前記第１の接続部は、
    　　前記第３の面には露出されていない、請求項１ないし請求項４のいずれかに記載の積層セラミックコンデンサ。
  6. 　前記第２の接続部は、
    　　前記第４の面には露出されていない、請求項２または請求項４に記載の積層セラミックコンデンサ。
  7. 　前記第１の接続部上に誘電体領域が配置される、請求項１または請求項２に記載の積層セラミックコンデンサ。
  8. 　前記第２の接続部上に誘電体領域が配置される、請求項２または請求項４に記載の積層セラミックコンデンサ。
  9. 　前記積層体を前記積層方向に２等分した時の前記第１の面側の領域を第１の面側領域、前記第２の面側の領域を第２の面側領域としたとき、
    　前記第１の面側領域内の前記第１の接続部および前記第２の接続部は、前記第２の面側領域内の前記第１の接続部および前記第２の接続部よりも多く配置される、請求項２または請求項４または請求項８に記載の積層セラミックコンデンサ。
  10. 　前記第１の接続部は、前記第１の内部電極１つに対して前記第１の方向に少なくとも２つ以上配置されている、請求項１ないし請求項９のいずれかに記載の積層セラミックコンデンサ。
  11. 　前記積層体は、前記第１の内部電極同士を接続する第３の接続部を含み、
    　前記第３の接続部は、前記第１の内部電極の前記第３の面側の端部に位置している、請求項１ないし請求項１０のいずれかに記載の積層セラミックコンデンサ。
  12. 　前記積層体は、前記第２の内部電極同士を接続する第４の接続部を含み、
    　前記第４の接続部は、前記第２の内部電極の前記第４の面側の端部に位置している、請求項１ないし請求項１１のいずれかに記載の積層セラミックコンデンサ。
PCT/JP2024/033793 2024-01-12 2024-09-24 積層セラミックコンデンサ Pending WO2025150229A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-003116 2024-01-12
JP2024003116 2024-01-12

Publications (1)

Publication Number Publication Date
WO2025150229A1 true WO2025150229A1 (ja) 2025-07-17

Family

ID=96386821

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/033793 Pending WO2025150229A1 (ja) 2024-01-12 2024-09-24 積層セラミックコンデンサ

Country Status (1)

Country Link
WO (1) WO2025150229A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218353A (ja) * 2008-03-10 2009-09-24 Tdk Corp 表面実装型電子部品及び電子部品の実装構造
JP2013161983A (ja) * 2012-02-06 2013-08-19 Tdk Corp 積層電子部品
JP2014082434A (ja) * 2012-10-12 2014-05-08 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2018011047A (ja) * 2016-07-14 2018-01-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ及びその実装基板並びにその製造方法
JP2023124112A (ja) * 2022-02-25 2023-09-06 株式会社村田製作所 積層セラミックコンデンサ
JP2023174519A (ja) * 2022-05-27 2023-12-07 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型電子部品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218353A (ja) * 2008-03-10 2009-09-24 Tdk Corp 表面実装型電子部品及び電子部品の実装構造
JP2013161983A (ja) * 2012-02-06 2013-08-19 Tdk Corp 積層電子部品
JP2014082434A (ja) * 2012-10-12 2014-05-08 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2018011047A (ja) * 2016-07-14 2018-01-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ及びその実装基板並びにその製造方法
JP2023124112A (ja) * 2022-02-25 2023-09-06 株式会社村田製作所 積層セラミックコンデンサ
JP2023174519A (ja) * 2022-05-27 2023-12-07 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型電子部品

Similar Documents

Publication Publication Date Title
KR102242091B1 (ko) 적층 세라믹 콘덴서
JP2021034440A (ja) 積層セラミック電子部品
JP2022039808A (ja) 積層セラミックコンデンサ
JP2020136497A (ja) 積層セラミックコンデンサ
JP2021068843A (ja) 積層セミック電子部品
JP7560382B2 (ja) 積層セラミックコンデンサ
JP2022077451A (ja) 積層セラミックコンデンサ
WO2025150229A1 (ja) 積層セラミックコンデンサ
JP2020188081A (ja) 積層セラミック電子部品
JP2023056513A (ja) 積層型電子部品
JP7751261B2 (ja) 積層セラミックコンデンサ
JP2022039807A (ja) 積層セラミックコンデンサ
JP2021125673A (ja) 積層セラミックコンデンサ
US20250166926A1 (en) Multilayer ceramic electronic component
US20230343521A1 (en) Multilayer ceramic capacitor and mounting structure of multilayer ceramic capacitor
US20250054704A1 (en) Multilayer ceramic electronic component and mounting structure of multilayer ceramic electronic component
JP2021120976A (ja) 保護フレーム部付き積層セラミック電子部品及びその実装構造
US12525403B2 (en) Multilayer ceramic electronic component
US20250329496A1 (en) Multilayer ceramic capacitor
US20250329497A1 (en) Multilayer ceramic capacitor
US20260018337A1 (en) Multilayer ceramic electronic component
JP2019179820A (ja) 積層セラミックコンデンサ
WO2025004487A1 (ja) 積層セラミックコンデンサ
KR20260009936A (ko) 적층 세라믹 전자부품
WO2025052706A1 (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24917104

Country of ref document: EP

Kind code of ref document: A1