JP6573851B2 - マルチプレクサ - Google Patents

Description

本発明は、マルチプレクサに関し、例えば弾性波フィルタを有するマルチプレクサに関する。

移動体通信に代表される無線機器の急速な普及により、小型化で軽量な弾性波フィルタおよびこれを組み合わせたマルチプレクサの需要が増大している。弾性波共振器としてはＳＡＷ（Surface Acoustic Wave）共振器、ＦＢＡＲ（Film Bulk Acoustic Resonator）およびＳＭＲ（Solidly Mounted Resonator）等の圧電薄膜共振器が広く使用されている。

デュプレクサまたはフィルタにキャパシタを接続すること、デュプレクサまたはフィルタにノッチフィルタ等の帯域阻止フィルタを接続することが知られている（例えば特許文献１から８）。圧電薄膜共振器は２次高調波を生成しやすいことが知られている（例えば特許文献９）。

特開平１０−５６３０４号公報 特開平９−２８４０９３号公報 特表２０１２−５０１５６４号公報 特開２０１５−１５４４３４号公報 特開２０１０−１０９８９４号公報 再表２０１２／１７６５０８号公報 特開２００５−１０９５７３号公報 特開２００５−１３６５８８号公報 特開２００８−８５９８９号公報

圧電薄膜共振器を有するフィルタにキャパシタを接続する場合に、チップコンデンサを用いると、大型化してしまう。また、チップコンデンサは公差が大きく、キャパシタンスのばらつきが大きくなる。キャパシタを圧電薄膜共振器が設けられた基板上に設けた場合、２次高調波等の不要なスプリアスが生じてしまう。

本発明は、上記課題に鑑みなされたものであり、小型化が可能でかつ不要なスプリアスを抑制することを目的とする。

本発明は、基板上に設けられた圧電薄膜共振器を有し、共通端子と第１端子との間に接続され、前記第１端子に入力する高周波信号のうち送信帯域の信号を前記共通端子に通過させ前記送信帯域外の周波数の信号を抑圧する第１フィルタと、圧電基板上に設けられたＩＤＴを備えた弾性波共振器を有し、前記共通端子と第２端子との間に接続され、前記共通端子に入力する高周波信号のうち前記送信帯域と異なる受信帯域の信号を前記第２端子に通過させ前記受信帯域外の周波数の信号を抑圧する第２フィルタと、前記ＩＤＴが設けられた前記圧電基板上に設けられた平面方向に対向する一対の電極を備え、前記第１フィルタに接続されたキャパシタと、インダクタと、を有し、前記送信帯域の２倍の周波数帯域に阻止帯域を有するノッチ回路と、を具備するマルチプレクサである。

上記構成において、前記一対の電極は一対の櫛歯電極である構成とすることができる。

上記構成において、前記ＩＤＴの電極指の配列方向と前記一対の櫛歯電極の電極指の配列方向は交差する構成とすることができる。

上記構成において、前記ＩＤＴの電極指のピッチは前記一対の櫛歯電極の電極指のピッチと異なる構成とすることができる。

上記構成において、前記一対の電極は前記圧電基板に埋め込まれている構成とすることができる。

上記構成において前記送信帯域の通信方式は前記受信帯域の通信方式と同じである構成とすることができる。

上記構成において、前記送信帯域の通信方式は前記受信帯域の通信方式と異なる構成とすることができる。

上記構成において、前記キャパシタと前記インダクタとは、前記第１フィルタの出力端子とグランドとの間に直列に接続される構成とすることができる。

上記構成において、前記キャパシタと前記インダクタとは、前記第１フィルタと前記第２フィルタとが共通に接続されたノードと前記共通端子との間に並列に接続される構成とすることができる。

本発明によれば、小型化が可能でかつ不要なスプリアスを抑制することができる。

図１（ａ）は、比較例１に係るデュプレクサの回路図、図１（ｂ）は、比較例１における２次高調波の測定結果を示す図である。 。図２（ａ）は、比較例２に係るデュプレクサの回路図、図２（ｂ）は、比較例２における通過特性を示す図である。 図３（ａ）および図３（ｂ）は、比較例２におけるノッチ回路の通過特性を示す図である。 図４（ａ）および図４（ｂ）は、それぞれ圧電薄膜共振器の分割前および分割後の送信フィルタの平面図である。 図５は、実施例１に係るデュプレクサの回路図である。 図６（ａ）は、受信フィルタにおける弾性表面波共振器の平面図、図６（ｂ）は、キャパシタの平面図、図６（ｃ）は、送信フィルタにおける圧電薄膜共振器の断面図である。 図７（ａ）および図７（ｂ）は、実施例１における送信フィルタの送信端子から共通端子への通過特性を示す図である。 図８（ａ）および図８（ｂ）は、実施例１における受信フィルタの共通端子から受信端子への通過特性を示す図である。図８（ｃ）は、実施例１における送信端子から受信端子へのアイソレーション特性を示す図である。 図９（ａ）は、実施例１におけるノッチ回路の通過特性、図９（ｂ）は２次高調波を示す図である。 図１０（ａ）は、実施例１の変形例１の回路図、図１０（ｂ）はノッチ回路の通過特性を示す図である。 図１１（ａ）は、実施例１の変形例２の回路図、図１１（ｂ）はノッチ回路の通過特性を示す図である。 図１２は、実施例１の変形例３における圧電基板の平面図である。 図１３は、実施例１の変形例３における図１２の範囲Ａの拡大図である。 図１４は、実施例１の変形例４におけるキャパシタ付近の拡大図である。 図１５は、実施例１の変形例５におけるキャパシタ付近の拡大図である。 図１６は、実施例１の変形例６におけるキャパシタ付近の拡大図である。 図１７（ａ）および図１７（ｂ）は、それぞれ実施例１および実施例１の変形例７におけるキャパシタの断面図である。 図１８は、実施例１の変形例８におけるデュプレクサの断面図である。 図１９（ａ）から図１９（ｃ）は、実施例１の変形例８における絶縁層の平面図である。 図２０は、実施例１の変形例９における絶縁層の平面図である。 図２１は、実施例１の変形例１０におけるデュプレクサの断面図である。 図２２（ａ）および図２２（ｂ）は、実施例１の変形例１０における絶縁層の平面図である。 図２３は、実施例２に係るマルチプレクサのブロック図である。 図２４は、実施例２の変形例１に係るマルチプレクサの回路図である。 図２５は、実施例２の変形例２に係るマルチプレクサの回路図である

マルチプレクサにキャパシタを接続する例として、２次高調波を抑圧するノッチ回路を説明する。図１（ａ）は、比較例１に係るデュプレクサの回路図、図１（ｂ）は、比較例１における２次高調波の測定結果を示す図である。

図１（ａ）に示すように、デュプレクサ１２０は、送信フィルタ１０および受信フィルタ１２を備えている。送信フィルタ１０は、共通端子Ａｎｔと送信端子Ｔｘとの間に接続されている。受信フィルタ１２は、共通端子Ａｎｔと受信端子Ｒｘとの間に接続されている。送信フィルタ１０はラダー型フィルタであり直列共振器Ｓ１１からＳ１５と並列共振器Ｐ１１からＰ１３を備えている。直列共振器Ｓ１１からＳ１５および並列共振器Ｐ１１からＰ１３は基板２０上に形成された圧電薄膜共振器である。受信フィルタ１２は弾性表面波共振器を有する。共通端子Ａｎｔとグランドとの間に整合回路としとしてインダクタＬ１が接続されている。送信フィルタ１０は送信端子Ｔｘに入力した高周波信号のうち送信帯域の信号を共通端子Ａｎｔに通過させ、他の周波数の信号を抑圧する。受信フィルタ１２は共通端子Ａｎｔに入力した高周波信号のうち受信帯域の信号を受信端子Ｒｘに通過させ、他の周波数の信号を抑圧する。

デュプレクサ１２０は、ＬＴＥ（Long Term Evolution）規格（Ｅ−ＵＴＲＡ Operating Band）におけるバンド７（送信帯域：２５００ＭＨｚ〜２５７０ＭＨｚ、受信帯域：２６２０ＭＨｚ〜２６９０ＭＨｚ）用である。送信端子Ｔｘから大電力の信号が入力されると、送信フィルタ１０内の圧電薄膜共振器において２次高調波が生成され共通端子Ａｎｔから出力される。送信端子Ｔｘ側の圧電薄膜共振器で発生した２次高調波は後段で抑圧されるが、最も共通端子Ａｎｔ側の直列共振器Ｓ１１および並列共振器Ｐ１１において生成された２次高調波はそのまま共通端子Ａｎｔから出力される。

３ＧＰＰ（Third Generation Partnership Project）規格では１ＧＨｚから１２．７５ＧＨｚにおいて不要な電波を−３０ｄＢｍ以下とすることが定められている。２次高調波の大きさはこの規格を満足することが求められる。送信端子Ｔｘに周波数が２５００ＭＨｚから２５７０ＭＨｚであり、電力が２８ｄＢｍの信号を入力し、共通端子Ａｎｔから出力される２次高調波を測定した。

図１（ｂ）に示すように、５０００ＭＨｚから５１４０ＭＨｚの範囲が送信帯域の２倍の周波数帯域２ＨＤである。この周波数帯域２ＨＤ内で２次高調波は−３０ｄＢｍ以下であることが求められる。しかしながら、５０００ＭＨｚ付近で２次高調波が−３０ｄＢｍを越えている。

そこで、共通端子Ａｎｔにノッチ回路を接続することが考えられる。図２（ａ）は、比較例２に係るデュプレクサの回路図、図２（ｂ）は、比較例２における通過特性を示す図である。図２（ａ）に示すように、共通端子Ａｎｔと送信フィルタ１０および受信フィルタ１２との間にノッチ回路１４を接続する。ノッチ回路１４は共通端子Ａｎｔとグランドとの間にキャパシタＣｎおよびインダクタＬｎが直列に接続されている。送信フィルタ１０および受信フィルタ１２はバンド７用のフィルタである。キャパシタＣｎとインダクタＬｎの直列共振回路の共振周波数付近が、ノッチ回路１４の阻止帯域となる。キャパシタＣｎのキャパシタンスを０．４ｐＦ、インダクタＬｎのインダクタンスを２．５ｎＨとすることで、ノッチ回路１４は、周波数帯域２ＨＤ内に阻止帯域を有する。

図２（ｂ）は、ノッチ回路１４の通過特性（実線）とデュプレクサ１２２の通過特性（破線）のシミュレーション結果を示している。ノッチ回路１４の通過特性は、共通端子Ａｎｔと送信フィルタ１０との間の通過特性である。ノッチ回路１４は、周波数帯域２ＨＤ内に阻止帯域を有する。デュプレクサ１２２は周波数帯域２ＨＤ付近に減衰極を有する。ノッチ回路１４により送信フィルタ１０において発生した２次高調波が共通端子Ａｎｔから出力されることを抑制できる。

例えば特許文献１を比較例２に適用し、キャパシタＣｎおよびインダクタＬｎをチップ部品とすることが考えられる。しかしながら、チップ部品は公差が大きい。例えばキャパシタＣｎのキャパシタンスの公差は０．１ｐＦであり、インダクタＬｎのインダクタンスの公差は０．４ｎＦである。そこで、インダクタＬｎのインダクタンスを２．５ｎＨかつキャパシタＣｎのキャパシタンスを０．３ｐＦ、０．４ｐＦおよび０．５ｐＦとした場合のノッチ回路１４の通過特性、およびキャパシタＣｎのキャパシタンスを０．４ｐＦかつインダクタＬｎのインダクタンスを２．４ｎＨ、２．５ｎＨおよび２．６ｎＨとした場合のノッチ回路１４の通過特性をシミュレーションした。

図３（ａ）および図３（ｂ）は、比較例２におけるノッチ回路の通過特性を示す図である。図３（ａ）および図３（ｂ）は、それぞれキャパシタンスおよびインダクタンスを変化させている。図３（ａ）および図３（ｂ）に示すように、キャパシタンスおよびインダクタンスが交差程度ばらつくと、ノッチ回路１４の阻止帯域は周波数帯域２ＨＤから外れてしまう。このように、ノッチ回路１４をチップ部品で形成すると、阻止帯域のばらつきが大きくなってしまう。また、チップ部品は大きいため、デュプレクサが大型化してしまう。

そこで、キャパシタＣｎを送信フィルタ１０が形成された基板２０上に形成することが考えられる。キャパシタＣｎとして、圧電薄膜共振器の圧電膜を誘電体としたＭＩＭ（Metal Insulator Metal）キャパシタとすることが考えられる。しかしながら、圧電膜を誘電体とすると、キャパシタＣｎ自体が２次高調波等の不要なスプリアスを発生してしまう。

基板２０上に圧電膜とは別に酸化シリコン膜等の誘電体膜を形成し、誘電体膜を用いたＭＩＭキャパシタをキャパシタＣｎとすることが考えられる。しかしながら、基板２０上に誘電体膜を形成する工程により製造工程が複雑化してしまう。

特許文献３を比較例２に適用し、弾性表面波共振器を用いてノッチ回路を形成することが考えられる。弾性表面波共振器は圧電薄膜共振器と異なり、２次高調波等の発生が小さい。しかしながら、共振周波数を高くするためには、電極指のピッチを狭くすることになる。例えばバンド７、４０または４１のような２．５ＧＨｚ帯の２倍の５ＧＨｚ帯に共振周波数を設けるためには、電極指の幅が２００ｎｍ以下となる。このような細い電極指を形成することは難しい。

特許文献９を比較例１に適用し、圧電薄膜共振器を分割することで、圧電薄膜共振器から発生する２次高調波を削減することが考えられる。図４（ａ）および図４（ｂ）は、それぞれ圧電薄膜共振器の分割前および分割後の送信フィルタの平面図である。図４（ａ）に示すように、基板２０上に圧電薄膜共振器２１、配線２６およびパッド２８が設けられている。圧電薄膜共振器２１は、直列共振器Ｓ１１からＳ１４および並列共振器Ｐ１１からＰ１３を含む。パッド２８は共通パッドＰａｎｔ，送信パッドＰｔｘおよびグランドパッドＰｇｎｄを含む。配線２６は圧電薄膜共振器２１間、および／または圧電薄膜共振器２１とパッド２８との間を電気的に接続する。直列共振器Ｓ１１からＳ１４は共通パッドＰａｎｔと送信パッドＰｔｘとの間に配線２６を介し直列に接続されている。並列共振器Ｐ１１からＰ１３は共通パッドＰａｎｔと送信パッドＰｔｘとの間に配線２６を介し並列に接続されている。

図４（ｂ）に示すように、直列共振器Ｓ１１が共振器Ｓ１１ａおよびＳ１１ｂに直列に分割されている。並列共振器Ｐ１１が共振器Ｐ１１ａおよびＰ１１ｂに直列に分割されている。これにより、直列共振器Ｓ１１および並列共振器Ｐ１１において生成される２次高調波が抑制される。しかしながら、圧電薄膜共振器２１の数が増えるため図４（ａ）に比べチップサイズが大きくなる。また、共振器Ｓ１１ａとＳ１１ｂとの間の配線２６、および共振器Ｐ１１ａとＰ１１ｂとの配線２６に起因した寄生容量により２次高調波は十分には抑制できない。

以下、上記課題を解決する実施例について説明する。

図５は、実施例１に係るデュプレクサの回路図である。図５に示すように、デュプレクサ１００は、送信フィルタ１０、受信フィルタ１２およびノッチ回路１４を備えている。受信フィルタ１２はラダー型フィルタであり、直列共振器Ｓ２１からＳ２５および並列共振器Ｐ２１からＰ２４を備えている。直列共振器Ｓ２１からＳ２５は、アンテナに接続される共通端子Ａｎｔと受信端子Ｒｘとの間に直列に接続されている。並列共振器Ｐ２１からＰ２４は、共通端子Ａｎｔと受信端子Ｒｘとの間に並列に接続されている。直列共振器Ｓ２１からＳ２５および並列共振器Ｐ２１からＰ２４は弾性表面波共振器３１であり、圧電基板３０上に設けられている。

弾性表面波共振器３１は、ＩＤＴ（Interdigital Transducer）３２と反射器３４を備える。弾性表面波共振器３１の弾性表面波の伝搬方向はＸ方向である。ＩＤＴ３２の電極指の延伸方向はＹ方向である。ノッチ回路１４のキャパシタＣｎおよびインダクタＬｎは共通端子Ａｎｔとグランドとの間に、共振器を介さずに直列に接続されている。ノッチ回路１４のキャパシタＣｎは圧電基板３０上に設けられている。キャパシタＣｎは平面方向に対向する一対の電極４２を有する。電極４２の電極指の延伸方向はＸ方向である。インダクタＬｎは圧電基板３０の外に設けられている。その他の構成は比較例１および比較例２と同じであり説明を省略する。

図６（ａ）は、受信フィルタにおける弾性表面波共振器の平面図、図６（ｂ）は、キャパシタの平面図、図６（ｃ）は、送信フィルタにおける圧電薄膜共振器の断面図である。図６（ａ）に示すように、圧電基板３０上にＩＤＴ３２と反射器３４が形成されている。圧電基板３０は、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。圧電基板３０は、サファイア基板、スピネル基板、アルミナ基板またはシリコン基板等の支持基板の上面に接合されていてもよい。ＩＤＴ３２は、互いに対向する１対の櫛型電極３２ａを有する。櫛型電極３２ａは、複数の電極指３２ｂと複数の電極指３２ｂを接続するバスバー３２ｃとを有する。電極指３２ｂはＸ方向に配列し、Ｙ方向に延伸している。反射器３４は、ＩＤＴ３２の両側に設けられている。

ＩＤＴ３２は圧電基板３０に弾性表面波を励振する。弾性表面波はＸ方向に伝搬する。回転ＹカットＸ伝搬基板の場合、結晶方位のＸ軸方向がＸ方向となる。弾性表面波の波長は電極指３２ｂのピッチλに相当する。ＩＤＴ３２および反射器３４はＡｌ（アルミニウム）層またはＣｕ（銅）等の金属層により形成される。ＩＤＴ３２および反射器３４上に絶縁体からなる保護膜または温度補償膜を設けてもよい。

図６（ｂ）に示すように、圧電基板３０上に１対の電極４２が設けられている。電極４２は、複数の電極指４２ｂと複数の電極指４２ｂが接続されたバスバー４２ｃを有している。電極指４２ｂは平面方向に対向している。電極指４２ｂの延伸方向はＸ方向である。電極指４２ｂの幅Ｄ１、電極指４２ｂの間の距離Ｄ２および開口長Ｄ３とする。電極４２は、ＩＤＴ３２および反射器３４と同じ金属層から形成されていてもよいし、異なる金属層から形成されていてもよい。一対の電極４２を櫛型電極とした場合、一対の電極４２が共振器として機能するとノッチ回路１４はラダー型フィルタの並列共振器のようにハイパスフィルタとして機能してしまう。

そこで、一対の電極４２の共振周波数を送信フィルタ１０および受信フィルタ１２の通過帯域より十分低くする。電極指４２ｂのピッチをＩＤＴ３２の電極指３２ｂのピッチλより大きくすることで、共振周波数を低くできる。これにより、送信フィルタ１０および受信フィルタ１２の通過帯域およびその高周波側では、一対の電極４２をキャパシタＣｎとして機能させることができる。この場合、一対の電極４２の面積が大きくなる。そこで、電極指４２ｂの延伸方向をＹ方向とする。これにより、一対の電極４２は弾性表面波をほとんど励振しない。よって、一対の電極４２をキャパシタＣｎとして機能させることができる。電極指４２ｂと３２ｂの延伸方向は直交していることが好ましいが、交差していればよい。

図６（ｃ）に示すように、基板２０上に圧電膜２３が設けられている。基板２０は、例えばサファイア基板、スピネル基板またはアルミナ基板等の絶縁基板、またはシリコン基板等の半導体基板である。圧電膜２３を挟むように下部電極２２および上部電極２４が設けられている。下部電極２２と基板２０との間に空隙２５が形成されている。下部電極２２および上部電極２４は圧電膜２３内に、厚み縦振動モードの弾性波を励振する。下部電極２２および上部電極２４は例えばルテニウム膜等の金属膜である。圧電膜２３は例えば窒化アルミニウム膜である。圧電薄膜共振器２１および弾性表面波共振器３１は、弾性波を励振する電極を含む。

実施例１の通過特性および２次高調波をシミュレーションした。
圧電膜２３:窒化アルミニウム膜
圧電基板３０：４２°回転ＹカットＸ伝搬タンタル酸リチウム基板
キャパシタＣｎ
電極４２：膜厚が１５０ｎｍのＡｌ膜
電極指の幅Ｄ１およびＤ２：８００ｎｍ
開口長Ｄ３：４０μｍ
対数：３２対
インダクタＬｎ
インダクタンス：３．５ｎＨ
Ｑ値：無限大
ノッチ回路１４を設けない比較例１に係るデュプレクサについても通過特性および２次高調波特性をシミュレーションした。

図７（ａ）および図７（ｂ）は、実施例１における送信フィルタの送信端子から共通端子への通過特性を示す図である。実線は実施例１を示し、破線は比較例１を示す。図７（ａ）および図７（ｂ）に示すように、通過帯域Ｐａｓｓより高周波側、送信帯域Ｐａｓｓ１および受信帯域Ｐａｓｓ２における実施例１の送信フィルタ１０の通過特性および抑圧特性は比較例１と同程度である。なお、４６００ＭＨｚ付近の減衰極は送信フィルタ１０の並列共振器とグランドとの間に接続されるインダクタに起因するものである。２次高調波は送信フィルタ１０の最も共通端子Ａｎｔ側の直列共振器Ｓ１５および並列共振器Ｐ１３において生成されるため、この減衰極は２次高調波の抑制には余り寄与しない。

図８（ａ）および図８（ｂ）は、実施例１における受信フィルタの共通端子から受信端子への通過特性を示す図である。図８（ｃ）は、実施例１における送信端子から受信端子へのアイソレーション特性を示す図である。図８（ａ）および図８（ｂ）に示すように、通過帯域Ｐａｓｓより高周波側、送信帯域Ｐａｓｓ１および受信帯域Ｐａｓｓ２における実施例１の受信フィルタ１２の通過特性および抑圧特性は比較例１と同程度である。図８（ｃ）に示すように、送信帯域Ｐａｓｓ１および受信帯域Ｐａｓｓ２における実施例１のアイソレーション特性は比較例１と同程度である。

図７（ａ）から図８（ｃ)に示すように、ノッチ回路１４を設けることによる通過特性、抑圧特性およびアイソレーション特性の劣化はほとんどない。

次に２次高調波をシミュレーションした。送信端子Ｔｘに２５００ＭＨｚから２５７０ＭＨｚの２８ｄＢｍの高周波信号を印加し、共通端子Ａｎｔから出力される２次高調波をシミュレーションした。２次高調波は、圧電薄膜共振器２１の圧電膜２３に加わる「電界強度の２乗」、「電界強度とひずみの積」、および「ひずみの２乗」に比例した非線形電流に基づき算出できる。

図９（ａ）は、実施例１におけるノッチ回路の通過特性、図９（ｂ）は２次高調波を示す図である。図９（ａ）に示すように、ノッチ回路１４は２次高調波の周波数帯域２ＨＤにおいて阻止帯域を有する。なお、通過帯域Ｐａｓｓのある１ＧＨｚから２．５ＧＨｚのノッチ回路１４の挿入損失を小さくするためには、キャパシタＣｎのキャパシタンスを１ｐＦ以下とし、インダクタＬｎのインダクタンスを２ｎＨ以上とすることが好ましい。

図９（ｂ）に示すように、実施例１は比較例１に比べ周波数帯域２ＨＤにおける２次高調波が小さくなる。周波数帯域２ＨＤにおける２次高調波の最悪値は、比較例１で−２３ｄＢｍに対し、実施例１で−４４ｄＢｍである。このように、実施例１では２次高調波を２０ｄＢｍ程度削減できる。

［実施例１の変形例１］
図１０（ａ）は、実施例１の変形例１の回路図、図１０（ｂ）はノッチ回路の通過特性を示す図である。図１０（ａ）に示すように、デュプレクサ１０２では、ノッチ回路１４のインダクタＬｎが共通端子Ａｎｔ側にキャパシタＣｎがグランド側に接続されている。その他の構成は実施例１と同じであり説明を省略する。

ノッチ回路１４の通過特性は、キャパシタＣｎのキャパシタンスを０．２５ｐＦ、インダクタＬｎのインダクタンスを４．０ｎＨとしてシミュレーションした。図１０（ｂ）に示すように、キャパシタＣｎとインダクタＬｎを逆にしても、実施例１と同様の通過特性を有するノッチ回路１４を形成できる。実施例１と同様に、キャパシタＣｎのキャパシタンスを１ｐＦ以下とし、インダクタＬｎのインダクタンスを２ｎＨ以上とすることが好ましい。

［実施例１の変形例２］
図１１（ａ）は、実施例１の変形例２の回路図、図１１（ｂ）はノッチ回路の通過特性を示す図である。図１１（ａ）に示すように、マルチプレクサ１０４では、ノッチ回路１４が共通端子ＡｎｔとノードＮ１との間に接続されている。ノードＮ１は送信フィルタ１０と受信フィルタ１２とが共通に接続するノードである。キャパシタＣｎおよびインダクタＬｎは共通端子ＡｎｔとノードＮ１との間に並列に接続されている。その他の構成は実施例１と同じであり説明を省略する。

ノッチ回路１４の通過特性は、キャパシタＣｎのキャパシタンスを１．９７５ｐＦ、インダクタＬｎのインダクタンスを０．５ｎＨとしてシミュレーションした。図１１（ｂ）に示すように、実施例１の変形例２においても、実施例１と同様の通過特性を有するノッチ回路１４を形成できる。通過帯域Ｐａｓｓのある１ＧＨｚから２．５ＧＨｚのノッチ回路１４の挿入損失を小さくするためには、キャパシタＣｎのキャパシタンスを０．３ｐＦ以上とし、インダクタＬｎのインダクタンスを３ｎＨ以下とすることが好ましい。

［実施例１の変形例３］
圧電基板３０に形成された受信フィルタ１２およびキャパシタＣｎの具体例を実施例１の変形例３から６において説明する。図１２は、実施例１の変形例３における圧電基板の平面図である。図１２に示すように、圧電基板３０上に複数の弾性表面波共振器３１、キャパシタＣｎ、配線３６およびパッド３８が設けられている。各弾性表面波共振器３１は１ポート共振器でありＩＤＴ３２と反射器３４を有する。複数の弾性表面波共振器３１は、直列共振器Ｓ２１からＳ２５および並列共振器Ｐ２１からＰ２４を含む。パッド３８は共通パッドＰａｎｔ，受信パッドＰｒｘ、インダクタ接続用パッドＰＬおよびグランドパッドＰｇｎｄを含む。配線３６は弾性表面波共振器３１間、弾性表面波共振器３１とパッド３８との間、および／またはキャパシタＣｎとパッド３８との間を電気的に接続する。配線３６およびパッド３８は例えばＣｕ層、Ａｕ層またはＡｌ層等の金属層である。パッド３８上にバンプ３９が設けられている。

直列共振器Ｓ２１からＳ２５は共通パッドＰａｎｔと受信パッドＰｒｘとの間に配線３６を介し直列に接続されている。並列共振器Ｐ２１からＰ２４は共通パッドＰａｎｔと受信パッドＰｒｘとの間に配線３６を介し並列に接続されている。キャパシタＣｎは共通パッドＰａｎｔとインダクタ接続用パッドＰＬとの間に接続されている。インダクタ接続用パッドＰＬはインダクタＬｎを介し接地されている。直列共振器Ｓ２１、Ｓ２２、Ｓ２３およびＳ２４は、それぞれ共振器Ｓ２１ａとＳ２１ｂ、共振器Ｓ２２ａとＳ２２ｂ、共振器Ｓ２３ａとＳ２３ｂ、および共振器Ｓ２４ａとＳ２４ｂに直列に分割されている。並列共振器Ｐ２１は共振器Ｐ２１ａとＰ２１ｂに直列に分割されている。

図１３は、実施例１の変形例３における図１２の範囲Ａの拡大図である。図示し易いように、電極指３２ｂおよび４２ｂのピッチを拡大し、対数を減らして図示している。図１３に示すように、電極４２は、複数の電極指４２ｂにそれぞれＸ方向に対向する複数のダミー電極指４２ｄを備えている。ＩＤＴ３２は、複数の電極指３２ｂにそれぞれＹ方向に対向する複数のダミー電極指３２ｄを備えている。ＩＤＴ３２の電極指３２ｂの延伸方向と電極４２の電極指４２ｂの延伸方向は直交している。これにより、電極４２により弾性表面波を励振し難くなる。また、電極指４２ｂのピッチを電極指３２ｂより大きくしている。これらにより、電極４２とＩＤＴ３２との干渉を抑制できる。その他の構成は実施例１と同じであり説明を省略する。実施例１の変形例３のようにＩＤＴ３２および電極４２はダミー電極指３２ｄおよび４２ｄを有してもよい。

［実施例１の変形例４］
図１４は、実施例１の変形例４におけるキャパシタ付近の拡大図である。図１４に示すように、電極４２はダミー電極を有さなくてもよい。その他の構成は実施例１の変形例３と同じであり説明を省略する。

［実施例１の変形例５］
図１５は、実施例１の変形例５におけるキャパシタ付近の拡大図である。図１５に示すように、電極４２の電極指４２ｂの配列方向はＸ方向であり、電極指４２ｂの延伸方向はＹ方向である。電極４２のＸ方向の両側に反射器４４が設けられている。その他の構成は実施例１の変形例３と同じであり説明を省略する。

実施例１の変形例５のように、ＩＤＴ３２の電極指３２ｂの延伸方向と電極４２の電極指４２ｂの延伸方向は平行でもよい。この場合、電極４２が励振する弾性表面波がＩＤＴ３２に影響することが考えられる。そこで、電極４２の両側に、電極４２が励振した弾性表面波を反射する反射器４４を設ける。これにより、電極４２とＩＤＴとの干渉を抑制できる。

［実施例１の変形例６］
図１６は、実施例１の変形例６におけるキャパシタ付近の拡大図である。図１６に示すように、一対の電極４２はそれぞれスパイラル状であり、平面方向に対向している。その他の構成は実施例１の変形例３と同じであり説明を省略する。実施例１の変形例６のように、一対の電極４２は櫛型電極でなくてもよい。

圧電基板３０は比誘電率が大きい。例えばタンタル酸リチウムの比誘電率は約４０であり、ニオブ酸リチウムの比誘電率は約８５である。これにより、圧電基板３０上に一対の電極４２を設けることで、キャパシタＣｎの面積を削減できる。圧電基板３０上に電極４２を設けると、耐電力性が小さい。しかし、実施例１のように、信号経路に対し並列にキャパシタＣｎを接続すると、通過帯域におけるノッチ回路１４のインピーダンスが高くなり、大きな電流は信号経路を介し共通端子Ａｎｔに流れる。よって、電極４２が破壊されることを抑制できる。

［実施例１の変形例７］
図１７（ａ）および図１７（ｂ）は、それぞれ実施例１および実施例１の変形例７におけるキャパシタの断面図である。図１７（ａ）に示すように、実施例１においては、電極４２の電極指４２ｂは圧電基板３０上に形成されている。このとき、電極指４２ｂの下面同士の電気力線５０ａは圧電基板３０内を通る。電極指４２ｂの側面同士の電気力線５０ｂおよび電極指４２ｂの上面同士の電気力線５０ｃは、空気中または温度補償膜内を通る。

図１７（ｂ）に示すように、実施例１の変形例７においては、電極指４２ｂは圧電基板３０に埋め込まれている。電極指４２ｂの上面は圧電基板３０から露出している。このとき、電極指４２ｂの側面同士の電気力線５０ｂは圧電基板３０内を通る。その他の構成は実施例１と同じであり説明を省略する。実施例１の変形例７では、比誘電率の高い圧電基板３０内を通る電気力線が増加する。これにより、電極指４２ｂ間の静電容量が大きくなる。よって、キャパシタＣｎの面積を削減できる。

［実施例１の変形例８］
インダクタＬｎの具体例を実施例１の変形例８から１０において説明する。図１８は、実施例１の変形例８におけるデュプレクサの断面図である。図１８に示すように、実装基板６０上に基板２０および圧電基板３０がフリップチップ実装されている。実装基板６０は、積層された絶縁層６０ａと６０ｂを備えている。絶縁層６０ａの下面には導電体パターン６２が設けられている。絶縁層６０ａおよび６０ｂの上面には導電体パターン６６ａおよび６６ｂが設けられている。絶縁層６０ａおよび６０ｂを貫通するビア配線６４ａおよび６４ｂが設けられている。ビア配線６４ａは導電体パターン６２と６６ａとを電気的に接続する。ビア配線６４ｂは導電体パターン６６ａと６６ｂとを電気的に接続する。導電体パターン６６ｂと基板２０および圧電基板３０とはバンプ６８を介し電気的に接続されている。絶縁層６０ａおよび６０ｂは例えば樹脂板またはセラミック板である。導電体パターン６２、６６ａおよび６６ｂ、並びにビア配線６４ａおよび６４ｂは、例えばＣｕ層、Ａｌ層、またはＡｕ層等の金属層である。バンプ６８は例えばＡｕバンプ、半田パンプまたはＣｕバンプである。

図１９（ａ）から図１９（ｃ）は、実施例１の変形例８における絶縁層の平面図である。図１９（ａ）は、絶縁層６０ｂの上面の平面図である。基板２０および圧電基板３０を破線で示している。図１９（ｂ）は、絶縁層６０ａの上面の平面図である。図１９（ｃ）は、絶縁層６０ａの下面の平面図であり、絶縁層６０ａを透視して図示している。

図１９（ａ）に示すように、導電体パターン６６ｂは、共通パッドＰａ、送信パッドＰｔ、受信パッドＰｒ、インダクタ接続用パッドＰＬ、グランドパッドＰｇ１およびＰｇ２を含む。共通パッドＰａはバンプ６８を介し基板２０および圧電基板３０の共通パッドＰａｎｔと電気的に接続される。送信パッドＰｔおよびグランドパッドＰｇ１はバンプ６８を介し基板２０のそれぞれ送信パッドＰｔｘおよびグランドパッドＰｇｎｄ（図４（ａ）参照）と電気的に接続される。受信パッドＰｒ、インダクタ接続用パッドＰｌおよびグランドパッドＰｇ２はバンプ６８を介し圧電基板３０のそれぞれ受信パッドＰｒｘ、インダクタ接続用パッドＰＬおよびグランドパッドＰｇｎｄに電気的に接続される。

図１９（ｂ）に示すように、導電体パターン６６ａはインダクタパターン６５を含んでいる。インダクタパターン６５の一端はビア配線６４ｂ（図１９（ａ）参照）を介しインダクタ接続用パッドＰＬに電気的に接続されている。

図１９（ｃ）に示すように、導電体パターン６２は、外部回路と接続するための共通端子Ａｎｔ、送信端子Ｔｘ、受信端子Ｒｘおよびグランド端子Ｇｎｄ１からＧｎｄ３を含む。共通端子Ａｎｔ、送信端子Ｔｘ、受信端子Ｒｘ、グランド端子Ｇｎｄ１およびＧｎｄ２は、ビア配線６４ａ、導電体パターン６６ａおよびビア配線６４ｂを介しそれぞれ共通パッドＰａ、送信パッドＰｔ、受信パッドＰｒ、グランドパッドＰｇ１およびＰｇ２に電気的に接続される。グランド端子Ｇｎｄ３はビア配線６４ａを介しインダクタパターン６５の他端に電気的に接続される。これにより、インダクタ接続用パッドＰｌとグランドとの間にインダクタＬｎを構成するインダクタパターン６５が直列に接続される。インダクタパターン６５は、メアンダ型である。その他の構成は実施例１と同じであり説明を省略する。

［実施例１の変形例９］
図２０は、実施例１の変形例９における絶縁層の平面図である。図２０に示すように、絶縁層６０ａの上面に導電体パターン６６ａから形成されるインダクタパターン６５が設けられている。インダクタパターン６５はスパイラル型である。その他の構成は実施例１の変形例８と同じであり説明を省略する。

［実施例１の変形例１０］
図２１は、実施例１の変形例１０におけるデュプレクサの断面図である。図２１に示すように、絶縁層６０ａと６０ｂとの間に絶縁層６０ｃが設けられている。絶縁層６０ｃの上面には導電体パターン６６ｃが設けられている。絶縁層６０ｃを貫通するビア配線６４ｃが設けられている。

図２２（ａ）および図２２（ｂ）は、実施例１の変形例１０における絶縁層の平面図である。図２２（ａ）は、絶縁層６０ｃの上面の平面図である。図２２（ｂ）は、絶縁層６０ａの上面の平面図である。図２２（ａ）に示すように、絶縁層６０ｃの上面に、導電体パターン６６ｃで形成された直線状のインダクタパターン６５ｃが設けられている。図２２（ｂ）に示すように、絶縁層６０ａの上面に、導電体パターン６６ａで形成された直線状のインダクタパターン６５ａが設けられている。図２２（ａ）および図２２（ｂ）には、それぞれインダクタパターン６５ａおよび６５ｃを破線で図示する。複数のインダクタパターン６５ｃと６５ａとはビア配線６４ｃを介しヘリカル型に接続されている。ヘリカル状に接続されたインダクタパターン６５ｃおよび６５ａの一端はビア配線６４ｂを介しインダクタ接続用パッドＰＬに電気的に接続されている。インダクタパターン６５ｃおよび６５ａの他端はビア配線６４ａを介しグランド端子Ｇｎｄ３に電気的に接続されている。これにより、インダクタ接続用パッドＰｌとグランドとの間にインダクタＬｎを構成するインダクタパターン６５ｃおよび６５ａが直列に接続される。その他の構成は実施例１の変形例８と同じであり説明を省略する。

実施例１の変形例８から１０のように、インダクタＬｎの少なくとも一部を基板２０および圧電基板３０を実装する実装基板６０に形成する。これにより、チップインダクタを用いる場合に比べ、小型化できる。また、インダクタンスのばらうきを抑制できる。インダクタＬｎの少なくとも一部は、基板２０または圧電基板３０上に設けてもよい。

実施例１およびその変形例によれば、送信フィルタ１０（第１フィルタ）は基板２０上に設けられた圧電薄膜共振器２１を有する。受信フィルタ１２（第２フィルタ）は、圧電基板３０上に設けられたＩＤＴを備えた弾性波共振器を有する。送信フィルタ１０に接続されたキャパシタＣｎは、圧電基板３０上に設けられた平面方向に対向する一対の電極を備える。

圧電基板３０に設けられたキャパシタＣｎを用いるため、チップコンデンサを用いる場合に比べ、小型化できる。また、平面方向に対向する電極は精度よく電極を形成できる。よって、公差が小さく、キャパシタンスのばらつきを抑制できる。また、基板２０にキャパシタＣｎを設け、ＭＩＭキャパシタの誘電体に圧電膜２３を用いる場合に比べ、２次高調波を抑制できる。基板２０にキャパシタＣｎを設け、ＭＩＭキャパシタの誘電体膜を新たに形成する場合に比べ、製造工数を削減できる。圧電基板３０上に設けられた共振器をノッチ回路として用いる場合に比べ、電極間隔を広くできる。比誘電率の大きな圧電基板３０を用いるため、キャパシタＣｎを小型化できる。

また、実施例１の変形例１から５のように、一対の電極４２は一対の櫛型電極４２（すなわち櫛歯電極）である。これにより、キャパシタＣｎの面積を小さくできる。

さらに、実施例１の変形例１から４のように、ＩＤＴ３２の電極指３２ｂの配列方向と一対の電極４２の電極指４２ｂの配列方向は交差する。これにより、ＩＤＴ３２と一対の電極４２との干渉を抑制できる。

さらに、実施例１の変形例１から５のように、ＩＤＴ３２の電極指３２ｂのピッチは一対の電極４２の電極指４２ｂのピッチと異なる。これにより、ＩＤＴ３２と一対の電極４２との干渉を抑制できる。電極指４２ｂの加工精度の観点から、電極指４２ｂのピッチは電極指３２ｂのピッチより大きいことが好ましい。

さらに、実施例１の変形例７のように、一対の電極４２は圧電基板３０に埋め込まれている。これにより、キャパシタＣｎを小型化できる。

さらに、送信フィルタ１０と受信フィルタ１２は、同じ通信方式（例えば同じバンド）である。このように、送信フィルタ１０と受信フィルタ１２を有するデュプレクサでは、送信フィルタ１０に大きい電力が加わるため送信フィルタ１０からの２次高調波が問題となる。一方、送信フィルタ１０は耐電力性を高めるため圧電薄膜共振器が用いられる。そこで、送信フィルタ１０に接続されるノッチ回路１４を圧電基板３０に用いることが好ましい。なお、第１フィルタが受信フィルタであり、第２フィルタが送信フィルタでもよい。また、第１フィルタおよび第２フィルタは、いずれも送信フィルタであってもよく、受信フィルタであってもよい。

実施例１およびその変形例１のように、ノッチ回路１４において、キャパシタＣｎは送信フィルタ１０の出力端子とグランドとの間に直列に接続されている。インダクタＬｎは送信フィルタ１０の出力端子とグランドとの間にキャパシタＣｎと直列に接続されている。送信フィルタ１０の出力側に２次高調波が出力される。よって、送信フィルタ１０の出力端子とグランドとの間にノッチ回路１４を接続することが好ましい。

実施例１の変形例２のように、キャパシタＣｎとインダクタＬｎは、送信フィルタ１０と受信フィルタ１２とが共通に接続されたノードＮ１と共通端子Ａｎｔとの間に並列に接続されている。これにより共通端子Ａｎｔから２次高調波が出力されることを抑制できる。

実施例１およびその変形例１および２のように、ノッチ回路１４は、送信フィルタ１０の通過帯域の２倍の周波数帯域に阻止帯域を有することが好ましい。これにより、送信フィルタ１０により生成される２次高調波を抑制できる。ノッチ回路１４の阻止帯域は任意の周波数でもよい。これにより、任意の周波数の不要信号を抑制できる。また、キャパシタＣｎはノッチ回路１４のキャパシタでなくてもよい。

実施例２は、フィルタを３個以上含むマルチプレクサの例である。図２３は、実施例２に係るマルチプレクサのブロック図である。図２３に示すように、マルチプレクサ１０４は、複数のデュプレクサ７０ａおよび７０ｂとフィルタ７０ｃを備えている。デュプレクサ７０ａおよび７０ｂの共通端子は共通端子Ａｎｔに接続されている。フィルタ７０ｃの一端は共通端子Ａｎｔに他端は端子Ｔｃに接続されている。デュプレクサ７０ａは同じ通信方式（例えばバンド)の送信フィルタおよび受信フィルタを有している。デュプレクサ７０ｂは同じ通信方式（例えばバンド)の送信フィルタおよび受信フィルタを有している。

デュプレクサ７０ａおよび７０ｂは各々ＦＤＤ（Frequency Division Duplex）方式用のデュプレクサである。ＦＤＤ方式では、送信と受信とを周波数で分割するため、ＦＤＤ方式のバンドでは送信帯域と受信帯域は重なっていない。このため、デュプレクサ７０ａおよび７０ｂは、各々通過帯域の重ならない送信フィルタと受信フィルタとを有する。フィルタ７０ｃはＴＤＤ（Time Division Duplex）方式用のフィルタである。ＴＤＤ方式では、送信と受信とを時間で分割するため、ＴＤＤ方式のバンドでは、送信帯域と受信帯域は重なっている。このため、フィルタ７０ｃは、送信フィルタと受信フィルタとを兼ねる。

ＲＦ（Radio Frequency）−ＩＣ（Integrated Circuit）７４は、送信信号をＰＡ（パワーアンプ）７１に出力する。ＰＡ７１は送信信号を増幅し、送信端子Ｔｘに出力する。ＬＮＡ（ローノイズアンプ）７２は、マルチプレクサ１０４の受信端子Ｒｘから出力された受信信号を増幅し、ＲＦ−ＩＣ７４に出力する。スイッチ７３は、端子ＴｃをＰＡ７１とＬＮＡ７２のいずれか一方に接続する。スイッチ７３が端子ＴｃとＰＡ７１を接続したとき、フィルタ７０ｃは送信フィルタとして機能する。スイッチ７３が端子ＴｃとＬＮＡ７２を接続したとき、フィルタ７０ｃは受信フィルタとして機能する。

デュプレクサ７０ａおよび７０ｂの送信フィルタおよび受信フィルタ、並びにフィルタ７０ｃのいずれかのフィルタは、圧電薄膜共振器を有する第１フィルタである。デュプレクサ７０ａおよび７０ｂの送信フィルタおよび受信フィルタ、並びにフィルタ７０ｃの他のフィルタは、キャパシタＣｎが同じ圧電基板に形成された第２フィルタである。第１フィルタと第２フィルタとは同じバンド用の送信フィルタおよび受信フィルタでもよい。第１フィルタと第２フィルタとは異なるバンド用のフィルタでもよい。

［実施例２の変形例１］
図２４は、実施例２の変形例１に係るマルチプレクサの回路図である。図２４に示すように、マルチプレクサ１０６は、送信フィルタ１６ａ、受信フィルタ１２、フィルタ１０ａおよびノッチ回路１４を備えている。送信フィルタ１６ａはＦＤＤ方式であるバンド７用の送信フィルタであり、共通端子Ａｎｔと送信端子ＴｘＢ７の間に接続されている。受信フィルタ１２はバンド７用の受信フィルタであり、共通端子Ａｎｔと受信端子ＲｘＢ７の間に接続されている。フィルタ１０ａは、ＴＤＤ方式であるバンド４０（通信帯域：２４９６ＭＨｚ〜２６９０ＭＨｚ）用のフィルタであり、共通端子Ａｎｔと端子Ｔｃとの間に接続されている。

送信フィルタ１６ａは、圧電基板３０ａ上に設けられた弾性表面波共振器である直列共振器Ｓ１からＳ４と並列共振器Ｐ１からＰ３を有する。受信フィルタ１２は、圧電基板３０上に設けられた弾性表面波共振器である直列共振器Ｓ２１からＳ２５と並列共振器Ｐ２１からＰ２４を有する。フィルタ１０ａは、基板２０上に設けられた圧電薄膜共振器である直列共振器Ｓ１１からＳ１５と並列共振器Ｐ１１からＰ１３を有する。キャパシタＣｎは圧電基板３０上に設けられている。その他の構成は実施例１と同じであり説明を省略する。

実施例２の変形例１のように、圧電薄膜共振器を有する第１フィルタはＴＤＤ方式のフィルタであり、キャパシタＣｎと同じ圧電基板３０に設けられた第２フィルタはＦＤＤ方式のフィルタでもよい。

［実施例２の変形例２］
図２５は、実施例２の変形例２に係るマルチプレクサの回路図である。図２５に示すように、マルチプレクサ１０８は、送信フィルタ１６ｂ、１６ｃ、１０、受信フィルタ１２ａ、１６ｄおよび１６ｅを備えている。送信フィルタ１６ｂは、ＦＤＤ方式であるバンド１（送信帯域：１９２０ＭＨｚ〜１９８０ＭＨｚ）用であり、共通端子Ａｎｔと送信端子ＴｘＢ１との間に接続されている。送信フィルタ１６ｃは、ＦＤＤ方式であるバンド３（送信帯域：１７１０ＭＨｚ〜１７８５ＭＨｚ）用であり、共通端子Ａｎｔと送信端子ＴｘＢ３との間に接続されている。送信フィルタ１０は、バンド７用であり、共通端子Ａｎｔと送信端子ＴｘＢ７との間に接続されている。受信フィルタ１２ａは、バンド１（受信帯域：２１１０ＭＨｚ〜２１７０ＭＨｚ）用であり、共通端子Ａｎｔと受信端子ＲｘＢ１との間に接続されている。受信フィルタ１６ｄは、バンド３（受信帯域：１８０５ＭＨｚ〜１８８０ＭＨｚ）用であり、共通端子Ａｎｔと受信端子ＲｘＢ３との間に接続されている。受信フィルタ１６ｅは、バンド７用であり、共通端子Ａｎｔと受信端子ＲｘＢ７との間に接続されている。

送信フィルタ１６ｂ、１６ｃ、受信フィルタ１６ｄおよび１６ｅは、それぞれ圧電基板３０ｂから３０ｅ上に設けられた弾性表面波共振器である直列共振器Ｓ１からＳ４と並列共振器Ｐ１からＰ３を有する。送信フィルタ１０は、基板２０上に設けられた圧電薄膜共振器である直列共振器Ｓ１１からＳ１５と並列共振器Ｐ１１からＰ１３を有する。受信フィルタ１２ａは、圧電基板３０上に設けられた弾性表面波共振器である直列共振器Ｓ２１およびＳ２２と並列共振器Ｐ２１およびＰ２２と多重モードフィルタＤＭＳを有する。キャパシタＣｎは圧電基板３０上に設けられている。その他の構成は実施例１と同じであり説明を省略する。

実施例２の変形例１のように、圧電薄膜共振器を有する第１フィルタはＦＤＤ方式のフィルタであり、キャパシタＣｎと同じ圧電基板３０に設けられた第２フィルタは第１フィルタとは異なるＬＴＥバンドのＦＤＤ方式のフィルタでもよい。

実施例２の変形例１および２のように、第１フィルタと第２フィルタとは通信方式が異なっていてもよい。ここで、通信方式が異なるとは、実施例２の変形例１のように分割多重方式が異なっていてもよい。また、実施例２の変形例２のように、同じ分割多重方式においてＬＴＥバンドが異なっていてもよい。マルチプレクサが有するフィルタの個数は任意に設計できる。また、各フィルタの通信方式（例えば分割多重方式およびバンド）は任意に設計できる。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 送信フィルタ
１２ 受信フィルタ
１４ ノッチ回路
２０ 基板
３０ 圧電基板
３２ ＩＤＴ
３２ｂ、４２ｂ 電極指
４２ 電極

Claims (9)

1. 基板上に設けられた圧電薄膜共振器を有し、共通端子と第１端子との間に接続され、前記第１端子に入力する高周波信号のうち送信帯域の信号を前記共通端子に通過させ前記送信帯域外の周波数の信号を抑圧する第１フィルタと、
   圧電基板上に設けられたＩＤＴを備えた弾性波共振器を有し、前記共通端子と第２端子との間に接続され、前記共通端子に入力する高周波信号のうち前記送信帯域と異なる受信帯域の信号を前記第２端子に通過させ前記受信帯域外の周波数の信号を抑圧する第２フィルタと、
   前記ＩＤＴが設けられた前記圧電基板上に設けられた平面方向に対向する一対の電極を備え、前記第１フィルタに接続されたキャパシタと、インダクタと、を有し、前記送信帯域の２倍の周波数帯域に阻止帯域を有するノッチ回路と、
   を具備するマルチプレクサ。
2. 前記一対の電極は一対の櫛歯電極である請求項１記載のマルチプレクサ。
3. 前記ＩＤＴの電極指の配列方向と前記一対の櫛歯電極の電極指の配列方向は交差する請求項２記載のマルチプレクサ。
4. 前記ＩＤＴの電極指のピッチは前記一対の櫛歯電極の電極指のピッチと異なる請求項２または３記載のマルチプレクサ。
5. 前記一対の電極は前記圧電基板に埋め込まれている請求項１から４のいずれか一項記載のマルチプレクサ。
6. 前記送信帯域の通信方式は前記受信帯域の通信方式と同じである請求項１から５のいずれか一項記載のマルチプレクサ。
7. 前記送信帯域の通信方式は前記受信帯域の通信方式と異なる請求項１から５のいずれか一項記載のマルチプレクサ。
8. 前記キャパシタと前記インダクタとは、前記第１フィルタの出力端子とグランドとの間に直列に接続されることを特徴とする請求項１から７のいずれか一項記載のマルチプレクサ。
9. 前記キャパシタと前記インダクタとは、前記第１フィルタと前記第２フィルタとが共通に接続されたノードと前記共通端子との間に並列に接続されることを特徴とする請求項１から７のいずれか一項記載のマルチプレクサ。

Images