[go: up one dir, main page]

JP6258561B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6258561B1
JP6258561B1 JP2017521166A JP2017521166A JP6258561B1 JP 6258561 B1 JP6258561 B1 JP 6258561B1 JP 2017521166 A JP2017521166 A JP 2017521166A JP 2017521166 A JP2017521166 A JP 2017521166A JP 6258561 B1 JP6258561 B1 JP 6258561B1
Authority
JP
Japan
Prior art keywords
conductor
region
overvoltage protection
protection diode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017521166A
Other languages
English (en)
Other versions
JPWO2017203671A1 (ja
Inventor
涼平 小谷
涼平 小谷
松原　寿樹
寿樹 松原
石塚　信隆
信隆 石塚
雅人 三川
雅人 三川
浩 押野
浩 押野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6258561B1 publication Critical patent/JP6258561B1/ja
Publication of JPWO2017203671A1 publication Critical patent/JPWO2017203671A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/115—Resistive field plates, e.g. semi-insulating field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】耐圧の低下を抑制し、信頼性を向上させることが可能な半導体装置を提供する。【解決手段】実施形態の半導体装置１では、逆バイアス印加状態において絶縁膜４近傍の拡散層３が空乏化するように導体部６，７の端部が過電圧保護ダイオード５に電気的に接続され、および／または、逆バイアス印加状態において絶縁膜４近傍の周辺半導体領域１０が空乏化するように導体部８，９の端部が過電圧保護ダイオード５に電気的に接続されている。

Description

本発明は、半導体装置に関する。
従来、いわゆるＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する半導体装置が知られている。このＭＯＳ構造を有する半導体装置（以下「ＭＯＳ型半導体装置」という。）には、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）や、ＭＯＳＦＥＴ（ＭＯＳ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）がある。
従来、ＭＯＳ型半導体装置では過電圧保護対策として、直列接続されたツェナーダイオードが設けられる。具体的には、ＭＯＳ型半導体装置の耐圧よりも低い電圧でブレークダウンするように設計されたツェナーダイオードをコレクタ−ゲート間に設けている（例えば特許文献１参照）。
ＭＯＳ型半導体装置では、耐圧を確保するために半導体基板の周縁部に耐圧領域を設け、この耐圧領域に沿って導体部（フィールドプレートとも呼ばれる。）を形成する。この導体部は、半導体基板上に形成された絶縁膜の上に設けられる。これにより、耐圧領域の表面電位を安定化させて半導体装置の信頼性を向上させている。
特開２００９−１１１３０４号公報
ところで、上記の半導体装置において、導体部と半導体基板との間に介在するシリコン酸化膜等の絶縁膜中には、Ｎａイオン等の可動イオンが含まれる。このため、例えばＩＧＢＴのコレクタ電極を高電位に接続し且つエミッタ電極を接地した場合、絶縁膜中の可動イオンが移動することによって、半導体装置の耐圧が局所的に低下するおそれがあった。
そこで、本発明は、耐圧の低下を抑制し、信頼性を向上させることが可能な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、
半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
前記半導体基板の前記一方の主面には、活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
前記半導体装置は、
前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第２導電型の拡散層と、
前記拡散層上、および当該拡散層の外側に位置する第１導電型の周辺半導体領域上に形成された絶縁膜と、
前記活性領域側から前記半導体基板の周縁部へ向かって前記絶縁膜上に交互に隣接配置された第１導電型の半導体層と第２導電型の半導体層とを有する過電圧保護ダイオードと、
前記絶縁膜上に前記耐圧領域に沿って形成された第１の導体部および第２の導体部と、を備え、
前記第１の導体部は、前記絶縁膜を介して前記拡散層の上方に配置され、前記第２の導体部は、前記絶縁膜を介して前記周辺半導体領域の上方に配置されており、
逆バイアス印加状態において前記絶縁膜近傍の前記拡散層が空乏化するように前記第１の導体部の端部が前記過電圧保護ダイオードに電気的に接続され、および／または、前記逆バイアス印加状態において前記絶縁膜近傍の前記周辺半導体領域が空乏化するように前記第２の導体部の端部が前記過電圧保護ダイオードに電気的に接続されていることを特徴とする。
また、前記半導体装置において、
前記第１導電型がＮ型であり、前記第２導電型がＰ型であり、
前記第１の導体部の端部は、前記逆バイアス印加状態において前記第１の導体部の電位が自身の直下における前記拡散層の電位よりも高くなるように前記過電圧保護ダイオードの側面の第１の部位に電気的に接続され、
前記第２の導体部の端部は、前記逆バイアス印加状態において前記第２の導体部の電位が自身の直下における前記周辺半導体領域の電位よりも低くなるように前記過電圧保護ダイオードの前記側面の第２の部位に電気的に接続されているようにしてもよい。
また、前記半導体装置において、
前記第１の導体部は、
前記半導体基板の周縁部に沿って延在する第１の導体構成部と、
前記第１の導体構成部に一端が接続され、前記過電圧保護ダイオードの近傍まで延在する第２の導体構成部と、
前記第２の導体構成部と前記過電圧保護ダイオードを電気的に接続する第３の導体構成部と、を有し、
前記第２の導体構成部は、前記第１の導体構成部よりも幅広に形成され、
前記第３の導体構成部は、前記第２の導体構成部の他端の幅よりも幅狭に形成され、かつ前記半導体基板の側端側に寄るように設けられているようにしてもよい。
また、前記半導体装置において、
前記第２の導体部は、
前記半導体基板の周縁部に沿って延在する第１の導体構成部と、
前記第１の導体構成部に一端が接続され、前記過電圧保護ダイオードの近傍まで延在する第２の導体構成部と、
前記第２の導体構成部と前記過電圧保護ダイオードを電気的に接続する第３の導体構成部と、を有し、
前記第２の導体構成部は、前記第１の導体構成部よりも幅広に形成され、
前記第３の導体構成部は、前記第２の導体構成部の他端の幅よりも幅狭に形成され、かつ前記活性領域側に寄るように設けられているようにしてもよい。
また、前記半導体装置において、
前記第２の導体構成部は、前記過電圧保護ダイオードに近づくにつれて太くなるようにしてもよい。
また、前記半導体装置において、
前記第１導電型がＰ型であり、前記第２導電型がＮ型であり、
前記第１の導体部の端部は、前記逆バイアス印加状態において前記第１の導体部の電位が自身の直下における前記拡散層の電位よりも低くなるように前記過電圧保護ダイオードの側面の第１の部位に電気的に接続され、
前記第２の導体部の端部は、前記逆バイアス印加状態において前記第２の導体部の電位が自身の直下における前記周辺半導体領域の電位よりも高くなるように前記過電圧保護ダイオードの前記側面の第２の部位に電気的に接続されているようにしてもよい。
また、前記半導体装置において、
前記第１の導体部は、
前記半導体基板の周縁部に沿って延在する第１の導体構成部と、
前記第１の導体構成部に一端が接続され、前記過電圧保護ダイオードの近傍まで延在する第２の導体構成部と、
前記第２の導体構成部と前記過電圧保護ダイオードを電気的に接続する第３の導体構成部と、を有し、
前記第２の導体構成部は、前記第１の導体構成部よりも幅広に形成され、
前記第３の導体構成部は、前記第２の導体構成部の他端の幅よりも幅狭に形成され、かつ前記活性領域側に寄るように設けられているようにしてもよい。
また、前記半導体装置において、
前記第２の導体部は、
前記半導体基板の周縁部に沿って延在する第１の導体構成部と、
前記第１の導体構成部に一端が接続され、前記過電圧保護ダイオードの近傍まで延在する第２の導体構成部と、
前記第２の導体構成部と前記過電圧保護ダイオードを電気的に接続する第３の導体構成部と、を有し、
前記第２の導体構成部は、前記第１の導体構成部よりも幅広に形成され、
前記第３の導体構成部は、前記第２の導体構成部の他端の幅よりも幅狭に形成され、かつ前記半導体基板の側端側に寄るように設けられているようにしてもよい。
また、前記半導体装置において、
前記第２の導体構成部は、前記過電圧保護ダイオードに近づくにつれて太くなるようにしてもよい。
また、前記半導体装置において、
前記半導体基板はシリコン基板であり、前記絶縁膜はシリコン酸化膜であるようにしてもよい。
また、前記半導体装置において、
前記第１の導体部および／または前記第２の導体部は、隣接する前記第１導電型の半導体層と前記第２導電型の半導体層の接合境界を跨ぐようにして前記過電圧保護ダイオードに接続されていてもよい。
また、前記半導体装置において、
前記拡散層中に形成された第１導電型の拡散領域と、
前記拡散領域上に形成されたエミッタ電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第２導電型のコレクタ領域と、
前記コレクタ領域上に形成されたコレクタ電極と、
をさらに備えてもよい。
また、前記半導体装置において、
前記拡散層中に形成された第１導電型の拡散領域と、
前記拡散領域上に形成されたエミッタ電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第１導電型のドレイン領域と、
前記ドレイン領域上に形成され、前記ドレイン領域とショットキー障壁を形成するコレクタ電極と、
をさらに備えることを特徴とする請求項１〜１０のいずれかに記載の半導体装置。
また、前記半導体装置において、
前記拡散層中に形成された第１導電型の拡散領域と、
前記拡散領域上に形成されたソース電極と、
前記過電圧保護ダイオード上に形成されたゲート電極と、
前記半導体基板の前記他方の主面に形成された第１導電型のドレイン領域と、
前記ドレイン領域上に形成されたドレイン電極と、
をさらに備えてもよい。
また、前記半導体装置において、
前記耐圧領域の前記一方の主面に選択的に形成され、前記拡散層を取り囲む１本または複数本の第２導電型のガードリングをさらに備えてもよい。
本発明では、逆バイアス印加状態において絶縁膜近傍の拡散層が空乏化するように第１の導体部の端部が過電圧保護ダイオードの側面に電気的に接続され、および／または、逆バイアス印加状態において絶縁膜近傍の周辺半導体領域が空乏化するように第２の導体部の端部が過電圧保護ダイオードの側面に電気的に接続されている。これにより、逆バイアス印加時においては、空乏化した半導体領域の不純物の電荷によって上記絶縁膜中に分極電荷が生じる。この分極電荷に、絶縁膜中の可動イオンがトラップされるため、可動イオンの移動が抑制されることになる。よって、本発明によれば、逆バイアス印加時における耐圧の低下を抑制し、信頼性を向上させることができる。
第１の実施形態に係る半導体装置１（ＩＧＢＴ）の平面図である。 図１のＩ−Ｉ線に沿う断面図である。 図１のＩＩ−ＩＩ線に沿う断面図である。 導体部６，７，８，９と過電圧保護ダイオード５との間の接続領域を拡大した平面模式図である。 逆バイアス印加状態における各領域の電位の一例を示す図である。 実施形態に係る導体部３１〜３５と過電圧保護ダイオード５の一部を示す平面図である。 図６Ａの領域Ｒを拡大した平面図である。 ２本のガードリング２５が設けられた半導体装置１の断面図である。 拡散層３の導電型がＮ型、周辺半導体領域１０の導電型がＰ型になった場合における、逆バイアス印加状態における各領域の電位の一例を示す図である。 第２の実施形態に係る半導体装置１Ａ（縦型ＭＯＳＦＥＴ）の断面図である。 第１の実施形態の変形例に係る半導体装置１Ｂ（ＩＧＢＴ）の断面図である。
以下、図面を参照しつつ本発明の実施形態に係る半導体装置について説明する。
（第１の実施形態）
本発明の第１の実施形態について説明する。第１の実施形態に係る半導体装置１は、ＩＧＢＴである。
半導体装置１では、半導体基板２の上面２ａ（一方の主面）と下面２ｂ（他方の主面）との間に主電流が流れる。なお、半導体基板２は、本実施形態ではシリコン基板である。ただし、本発明はこれに限るものではなく、その他の半導体基板（例えばＳｉＣ基板、ＧａＮ基板等）であってもよい。また、半導体基板２の導電型は、本実施形態ではＮ型であるが、これに限定されない。
図１に示すように、半導体基板２の上面２ａには、主電流が流れる活性領域Ａと、この活性領域Ａを取り囲む耐圧領域Ｂとが設けられている。耐圧領域Ｂは、半導体基板２の周縁部を含む。ここで、「周縁部」とは、半導体基板２の側面を含む、半導体基板２の周縁の部分のことである。なお、図１では、絶縁膜１５、表面保護膜１６、エミッタ電極２１、ゲート電極２２、ストッパ電極２４は図示していない。
図１〜図３に示すように、半導体装置１は、Ｐ型の拡散層３と、絶縁膜４と、過電圧保護ダイオード５と、導体部６，７，８，９と、Ｐ型のコレクタ領域１２と、Ｎ型の拡散領域１３と、Ｎ型のストッパ領域１４と、エミッタ電極２１と、ゲート電極２２と、コレクタ電極２３と、ストッパ電極２４とを備えている。なお、半導体基板２の上面２ａには、ゲートパット（図示せず）が設けられる。
拡散層３は、耐圧領域Ｂの上面２ａに選択的に形成されており、活性領域Ａを取り囲んでいる。この拡散層３は、ｐ型ベース領域とも呼ばれる。なお、図１の境界Ｐ１とＰ２で囲まれた領域がｐ型ベース領域である。境界Ｐ２が活性領域Ａと耐圧領域Ｂの境界となっている。なお、拡散層３の深さは、例えば２μｍ〜１０μｍである。拡散層３の不純物濃度は、例えば１×１０１４ｃｍ−３〜１×１０１６ｃｍ−３である。
絶縁膜４は、図２に示すように、拡散層３上、および周辺半導体領域１０上に形成されている。ここで、周辺半導体領域１０は、拡散層３の外側に位置するＮ型の半導体領域である。この周辺半導体領域１０の不純物濃度は、例えば１×１０１３ｃｍ−３〜１×１０１５ｃｍ−３である。
絶縁膜４は、例えばフィールド酸化膜である。本実施形態では、絶縁膜４は、シリコン酸化膜（ＳｉＯ２膜）である。絶縁膜４の厚さは、例えば２００ｎｍ〜２０００ｎｍである。
過電圧保護ダイオード５は、活性領域Ａ側から半導体基板２の周縁部へ向かって絶縁膜４上に交互に隣接配置されたＮ型の半導体層５ａとＰ型の半導体層５ｂとを有する。この過電圧保護ダイオード５は、複数のツェナーダイオードが直列接続されたものである。
拡散領域１３は、拡散層３中に形成されたＮ型の半導体領域である。図２に示すように、この拡散領域１３上にエミッタ電極２１が形成されている。なお、拡散領域１３の不純物濃度は、例えば１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３である。
Ｎ型のストッパ領域１４は、半導体基板２の側端における上面２ａに形成されている。ストッパ領域１４の不純物濃度は周辺半導体領域１０よりも高い。ストッパ領域１４上に、ストッパ電極２４が形成されている。このストッパ電極２４は、過電圧保護ダイオード５の他端に電気的に接続されている。
ゲート電極２２は、絶縁膜４を介して拡散層３の上方に設けられている。このゲート電極２２は、本実施形態では、過電圧保護ダイオード５上に形成されている。より詳しくは、図２に示すように、ゲート電極２２は過電圧保護ダイオード５の活性領域Ａ側の一端に電気的に接続されている。
Ｐ型のコレクタ領域１２は、半導体基板２の下面２ｂに形成されている。このコレクタ領域１２の不純物濃度は、例えば１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３である。図２に示すように、コレクタ領域１２上にコレクタ電極２３が形成されている。なお、コレクタ領域１２の上にＮ型のバッファ領域１１が設けられてもよい。このバッファ領域１１の不純物濃度は、例えば１×１０１６ｃｍ−３〜１×１０１８ｃｍ−３である。
また、図１および図２に示すように、半導体装置１は、過電圧保護ダイオード５を被覆する絶縁膜１５と、半導体装置１の上面２ａ側全体を被覆する表面保護膜１６とをさらに備えている。絶縁膜１５は、例えばＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜である。表面保護膜１６は、図２に示すように、半導体基板２の上面２ａ側全体を被覆している。表面保護膜１６は、例えばポリイミド膜である。
次に、耐圧領域Ｂに設けられた導体部６，７，８，９について詳しく説明する。
図１に示すように、導体部６，７（第１の導体部）および導体部８，９（第２の導体部）は、絶縁膜４上に耐圧領域Ｂに沿って形成されている。導体部６，７，８，９（より正確には、導体構成部６ａ，７ａ，８ａ，９ａ）は、互いに平行に形成されている。導体部６，７，８，９は、例えばポリシリコンまたはアルミニウム等から構成される。なお、導体部の本数は４本に限るものではない。
図３に示すように、導体部６，７は、絶縁膜４を介して拡散層３の上方に配置されており、導体部８，９は、絶縁膜４を介して周辺半導体領域１０の上方に配置されている。
図４に示すように、導体部６，７，８，９は、導体構成部６ａ，７ａ，８ａ，９ａ（第１の導体構成部）と、導体構成部６ｂ，７ｂ，８ｂ，９ｂ（第２の導体構成部）と、導体構成部６ｃ，７ｃ，８ｃ，９ｃ（第３の導体構成部）とを有している。なお、図４は、導体部６，７，８，９の概略構成を説明するための模式図であり、図１の平面図と対応するものではない。
導体構成部６ａ，７ａ，８ａ，９ａは、導体部６，７，８，９のうち、半導体基板２の周縁部（側端）に沿って延在する部分である。導体構成部６ｂ，７ｂ，８ｂ，９ｂは、導体構成部６ａ，７ａ，８ａ，９ａに一端が接続され、過電圧保護ダイオード５の近傍まで延在している。導体構成部６ｃ，７ｃ，８ｃ，９ｃは、導体構成部６ｂ，７ｂ，８ｂ，９ｂと過電圧保護ダイオード５を電気的に接続する。
図４に示すように、導体構成部６ｂ，７ｂ，８ｂ，９ｂは、導体構成部６ａ，７ａ，８ａ，９ａよりも幅広に形成されている。また、導体構成部６ｃ，７ｃ，８ｃ，９ｃは、導体構成部６ｂ，７ｂ，８ｂ，９ｂの他端（過電圧保護ダイオード５側の端部）の幅よりも幅狭に形成されている。そして、導体構成部６ｃ，７ｃ，８ｃ，９ｃは、拡散層３と周辺半導体領域１０間のｐｎ接合境界Ｐ１側に寄るように設けられている。すなわち、図４において、導体構成部６ｃ、７ｃは右側に寄るように設けられ、導体構成部８ｃ，９ｃは左側に寄るように設けられている。より一般的には、導体構成部６ｃ，７ｃは半導体基板２の側端側（高電位側）に寄るように設けられ、導体構成部８ｃ，９ｃは、半導体基板２の活性領域Ａ側（低電位側）に寄るように設けられている。
次に、図５を参照して、上記半導体装置１の逆バイアス印加状態における各領域の電位について具体的に説明する。ここで、「逆バイアス印加状態」は、第１の実施形態では、コレクタ電極２３が高電位（例えば直流電源の正極）に接続され、エミッタ電極２１が接地され、ゲート電極２２にＩＧＢＴがオンしない程度の低電圧が印加された状態のことである。また、図５中の数値は、コレクタ電極２３に４００Ｖの高電位を接続し、エミッタ電極２１を接地し、ゲート電極２２に１０〜２０ＶのＯＦＦ電圧を印加した場合の例を示している。
逆バイアス印加状態において、図５に示すように、絶縁膜４近傍の拡散層３が空乏化するように、導体部６，７の端部は過電圧保護ダイオード５の側面に電気的に接続されている。より具体的には、逆バイアス印加状態において導体部６，７の電位が自身の直下における拡散層３の電位よりも高くなるように、導体部６，７の端部は過電圧保護ダイオード５の側面の第１の部位に電気的に接続されている。これは、導体構成部６ｃ、７ｃがｐｎ接合境界Ｐ１側（すなわち、高電位側）に寄るように設けられていることに対応する。
同様に、逆バイアス印加状態において絶縁膜４近傍の周辺半導体領域１０が空乏化するように、導体部８，９の端部は過電圧保護ダイオード５の側面に電気的に接続されている。より具体的には、逆バイアス印加状態において導体部８，９の電位が自身の直下における周辺半導体領域１０の電位よりも低くなるように、導体部８，９の端部は過電圧保護ダイオード５の当該側面の第２の部位に電気的に接続されている。これは、導体構成部８ｃ、９ｃがｐｎ接合境界Ｐ１側（すなわち、低電位側）に寄るように設けられていることに対応する。
上記のように導体部６，７，８，９の端部が過電圧保護ダイオード５に接続されることにより、図５のように絶縁膜４の近傍に空乏領域が発生する。
すなわち、導体構成部６ａの電位（１２５Ｖ）は、導体構成部６ａの直下における拡散層３の電位（１００Ｖ）より高いため、絶縁膜４近傍におけるＰ型の拡散層３が空乏化する。同様に、導体構成部７ａの電位（２２５Ｖ）は、導体構成部７ａの直下における拡散層３の電位（２００Ｖ）より高いため、絶縁膜４近傍の拡散層３が空乏化する。そして、このように空乏化した半導体領域における不純物の電荷（すなわち、アクセプタの負電荷）によって、絶縁膜４中に正の分極電荷が生じる。
導体構成部８ａの電位（２７５Ｖ）は、導体構成部８ａの直下における周辺半導体領域１０の電位（３００Ｖ）より低いため、絶縁膜４近傍におけるＮ型の周辺半導体領域１０が空乏化する。同様に、導体構成部９ａの電位（３７５Ｖ）は、導体構成部９ａの直下における周辺半導体領域１０の電位（４００Ｖ）より低いため、絶縁膜４近傍の周辺半導体領域１０が空乏化する。そして、このように空乏化した半導体領域における不純物の電荷（すなわち、ドナーの正電荷）によって、絶縁膜４中に負の分極電荷が生じる。
上記のようにして絶縁膜４中に分極電荷が生じる。この分極電荷に、絶縁膜４中のＮａイオン等の可動イオンがトラップされるため、可動イオンの移動が抑制されることになる。これにより、本実施形態によれば、耐圧の低下を抑制し、信頼性を向上させることができる半導体装置１を提供することができる。
上記のように、導体部６，７は、導体構成部６ｂ，７ｂにより過電圧保護ダイオード５の高電位側（半導体基板２の側端側）に変位して接続され、導体部８，９は、導体構成部８ｂ，９ｂにより過電圧保護ダイオード５の低電位側（活性領域Ａ側）に変位して接続される。
なお、導体部６，７，８，９の全てが上記構成を有することは必須ではなく、必要に応じて導体部６，７，８，９のうち少なくともいずれか一つが上記構成を有するようにしてもよい。
また、導体部の形状について、図４で説明したものの他にも様々なものが想定可能である。例えば、図６Ａでは、５本の導体部、すなわち、導体部３１，３２，３３（第１の導体部）および導体部３４，３５（第２の導体部）が図示されている。これら導体部３１，３２，３３，３４，３５は、導体構成部３１ａ，３２ａ，３３ａ，３４ａ，３５ａ（第１の導体構成部）と、導体構成部３１ｂ，３２ｂ，３３ｂ，３４ｂ，３５ｂ（第２の導体構成部）と、導体構成部３１ｃ，３２ｃ，３３ｃ，３４ｃ，３５ｃ（第３の導体構成部）とを有する。
図６Ａに示すように、導体構成部３１ｂ，３２ｂ，３３ｂ，３４ｂ，３５ｂは、活性領域Ａに近づきつつ過電圧保護ダイオード５の近傍まで延在している。換言すれば、導体構成部３１ｂ，３２ｂ，３３ｂ，３４ｂ，３５ｂは、過電圧保護ダイオード５から遠ざかるにつれて半導体基板２の側端に寄るように設けられている。これにより、導体構成部３１ａ，３２ａ，３３ａ，３４ａ，３５ａ間の距離を短くして活性領域Ａの面積を広く確保しつつ、図５で説明したのと同様に、逆バイアス印加状態における空乏化領域を形成することができる。
また、導体構成部３１ｂ，３２ｂ，３３ｂ，３４ｂ，３５ｂは、図６Ａに示すように、過電圧保護ダイオード５に近づくにつれて太くなるように形成されている。これにより、過電圧保護ダイオード５の延在方向（図６Ａの上下方向）に導体構成部３１ｃ，３２ｃ，３３ｃ，３４ｃ，３５ｃとの接続点から離れるにつれて、逆バイアス印加状態における電位差が大きくなる。電位差とは、導体部６，７の電位と直下の拡散層３の電位との差、あるいは、逆バイアス印加状態における導体部８，９の電位と直下の周辺半導体領域１０の電位との差のことである。
例えば、図６Ｂにおいて、導体構成部３１ｂの端点Ｅ１における電位差は導体構成部３１ｃ側の端点Ｅ２における電位差よりも大きくなるため、絶縁膜４中に分極電荷が大きくなって可動イオンの移動をより効果的に抑制することができる。
図６Ａおよび図６Ｂに示すように、導体構成部３１ｃ〜３５ｃは、過電圧保護ダイオード５の半導体層５ａまたは半導体層５ｂに接続されている。例えば導体構成部３１ｃ〜３５ｃがポリシリコン等の半導体から構成される場合、導体構成部３１ｃ〜３５ｃは、半導体層５ａおよび半導体層５ｂのうち、自身の導電型と同じ導電型の半導体層に接続されている。また、導体構成部３１ｃ〜３５ｃは、互いに異なる導電型であってもよい。
なお、導体部３１，３２，３３および／または導体部３４，３５は、隣接する半導体層５ａと半導体層５ｂの接合境界を跨ぐようにして過電圧保護ダイオード５に接続されてもよい。すなわち、導体部３１〜３５は、隣接する半導体層５ａと半導体層５ｂの両方に接続されてもよい。ここで、隣接する半導体層５ａと半導体層５ｂの接合境界を跨ぐとは、隣接する２つの半導体層を跨ぐ場合に限らず、隣接する３つ以上の半導体層（例えば、隣接する半導体層５ａ、半導体層５ｂおよび半導体層５ａ）を跨ぐ場合も含まれる。このように導体部３１〜３５は少なくとも一部分で自身の同じ導電型の半導体層に接続することで、導体部３１〜３５の下方に位置する半導体領域の表層部分を空乏化させることが可能である。
また、半導体装置１には、図７に示すように、高耐圧化のために、Ｐ型のガードリング２５が拡散層３を取り囲むように設けられていてもよい。このガードリング２５は、耐圧領域Ｂの上面２ａに選択的に形成されている。ガードリングの本数は、２本に限らず、１本または３本以上であってもよい。ガードリング２５の上方に導体部が配置される場合、当該導体部は過電圧保護ダイオード５のうち高電位側に変位した部位に電気的に接続される。
また、半導体装置１の各半導体領域の導電型は上記したものと逆であってもよい。すなわち、拡散層３がＮ型、周辺半導体領域１０がＰ型であってもよい。この場合、図８に示すように、逆バイアス印加状態において導体部６，７の電位が自身の直下における拡散層３の電位よりも低くなるように、導体部６，７の端部は過電圧保護ダイオード５の側面の第１の部位に電気的に接続される。同様に、逆バイアス印加状態において導体部８，９の電位が自身の直下における周辺半導体領域１０の電位よりも高くなるように、導体部８，９の端部は過電圧保護ダイオード５の当該側面の第２の部位に電気的に接続される。このことは、導体構成部６ｃ，７ｃ，８ｃ，９ｃはそれぞれ、ｐｎ接合境界Ｐ１から遠ざかるように設けられることを意味する。
したがって、一般的に言えば、Ｐ型半導体領域の上方に位置する導体部は、過電圧保護ダイオード５のうち高電位側に変位した部位に電気的に接続され、Ｎ型半導体領域の上方に位置する導体部は、過電圧保護ダイオード５のうち低電位側に変位した部位に電気的に接続される。これにより、逆バイアス印加状態において、導体部の下方に位置する半導体領域の表層部分を空乏化させることができる。
上記のように、本実施形態では、導体部６，７，８，９の過電圧保護ダイオード５への接続先を直下の半導体層の導電型に応じて変えることで、絶縁膜４近傍の周辺半導体領域１０が空乏化するように積極的に導体部６，７，８，９の電位を制御する。これにより、絶縁膜４の可動イオンの移動を十分に抑制することができる。
なお、ＩＧＢＴの構成は上記の半導体装置１に限らない。例えば、変形例に係る半導体装置１Ｂは、図１０に示すように、Ｐ型のコレクタ領域１２に代えてＮ型のドレイン領域１２Ｂを有し、かつ、このドレイン領域１２Ｂとショットキー障壁を形成するコレクタ電極２３を有するものであってもよい。この場合、コレクタ電極２３は、白金、モリブデン等からなるバリアメタルを有する。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態に係る半導体装置１Ａは、縦型ＭＯＳＦＥＴである。半導体装置１Ａの平面図は、図１と同様である。図９は、半導体装置１Ａの断面図であり、第１の実施形態で説明した図２に対応する。なお、図９において、第１の実施形態と同じ構成要素には同じ符号を付している。以下、第１の実施形態との相違点を中心に説明する。
半導体装置１Ａは、Ｐ型の拡散層３と、絶縁膜４と、過電圧保護ダイオード５と、導体部６，７，８，９と、Ｎ型のドレイン領域１２Ａと、Ｎ型の拡散領域１３と、Ｎ型のストッパ領域１４と、ソース電極２１Ａと、ゲート電極２２と、ドレイン電極２３Ａと、ストッパ電極２４とを備えている。ドレイン領域１２Ａは、半導体基板２の下面２ｂに形成されており、このドレイン領域１２Ａ上にドレイン電極２３Ａが形成されている。また、ソース電極２１Ａは、拡散領域１３上に形成されている。
半導体装置１Ａにおいて、導体部６，７の端部は逆バイアス印加状態において絶縁膜４近傍の拡散層３が空乏化するように過電圧保護ダイオード５の側面に電気的に接続されており、また、導体部８，９の端部は絶縁膜４近傍の周辺半導体領域１０が空乏化するように過電圧保護ダイオード５の側面に電気的に接続されている。なお、第２の実施形態において、「逆バイアス印加状態」は、ドレイン電極２３Ａが高電位（例えば直流電源の正極）に接続され、ソース電極２１Ａが接地され、ゲート電極２２に縦型ＭＯＳＦＥＴがオンしない程度の低電圧が印加された状態のことである。
第２の実施形態によれば、第１の実施形態の場合と同様の作用が得られるため、耐圧の低下を抑制し、信頼性を向上させることができる半導体装置１Ａを提供することができる。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
１，１Ａ，１Ｂ 半導体装置
２ 半導体基板
２ａ 上面
２ｂ 下面
３ 拡散層
４ 絶縁膜
５ 過電圧保護ダイオード
５ａ，５ｂ 半導体層
６，７，８，９，３１，３２，３３，３４，３５ 導体部
６ａ，７ａ，８ａ，９ａ，６ｂ，７ｂ，８ｂ，９ｂ，６ｃ，７ｃ，８ｃ，９ｃ 導体構成部
１０ 周辺半導体領域
１１ バッファ領域
１２ コレクタ領域
１２Ａ，１２Ｂ ドレイン領域
１３ 拡散領域
１４ ストッパ領域
１５ 絶縁膜
１６ 表面保護膜
２１ エミッタ電極
２１Ａ ソース電極
２２ ゲート電極
２３ コレクタ電極
２３Ａ ドレイン電極
２４ ストッパ電極
２５ ガードリング
Ａ 活性領域
Ｂ 耐圧領域
Ｅ１，Ｅ２ 端点
Ｐ１，Ｐ２ （拡散層３の）境界
Ｒ 領域

Claims (14)

  1. 半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
    前記半導体基板の前記一方の主面には、活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
    前記半導体装置は、
    前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第２導電型の拡散層と、
    前記拡散層上、および当該拡散層の外側に位置する第１導電型の周辺半導体領域上に形成された絶縁膜と、
    前記活性領域側から前記半導体基板の周縁部へ向かって前記絶縁膜上に交互に隣接配置された第１導電型の半導体層と第２導電型の半導体層とを有する過電圧保護ダイオードと、
    前記絶縁膜上に前記耐圧領域に沿って形成された第１の導体部および第２の導体部と、を備え、
    前記第１の導体部は、前記絶縁膜を介して前記拡散層の上方に配置され、前記第２の導体部は、前記絶縁膜を介して前記周辺半導体領域の上方に配置されており、
    逆バイアス印加状態において前記絶縁膜近傍の前記拡散層が空乏化するように前記第１の導体部の端部が前記過電圧保護ダイオードに電気的に接続され、
    前記第１導電型がＮ型であり、前記第２導電型がＰ型であり、
    前記第１の導体部の端部は、前記逆バイアス印加状態において前記第１の導体部の電位が自身の直下における前記拡散層の電位よりも高くなるように前記過電圧保護ダイオードの側面の第１の部位に電気的に接続され、
    前記第２の導体部の端部は、前記逆バイアス印加状態において前記第２の導体部の電位が自身の直下における前記周辺半導体領域の電位よりも低くなるように前記過電圧保護ダイオードの前記側面の第２の部位に電気的に接続されていることを特徴とする半導体装置。
  2. 前記第１の導体部は、
    前記半導体基板の周縁部に沿って延在する第１の導体構成部と、
    前記第１の導体構成部に一端が接続され、前記過電圧保護ダイオードの近傍まで延在する第２の導体構成部と、
    前記第２の導体構成部と前記過電圧保護ダイオードを電気的に接続する第３の導体構成部と、を有し、
    前記第２の導体構成部は、前記第１の導体構成部よりも幅広に形成され、
    前記第３の導体構成部は、前記第２の導体構成部の他端の幅よりも幅狭に形成され、かつ前記半導体基板の側端側に寄るように設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の導体部は、
    前記半導体基板の周縁部に沿って延在する第１の導体構成部と、
    前記第１の導体構成部に一端が接続され、前記過電圧保護ダイオードの近傍まで延在する第２の導体構成部と、
    前記第２の導体構成部と前記過電圧保護ダイオードを電気的に接続する第３の導体構成部と、を有し、
    前記第２の導体構成部は、前記第１の導体構成部よりも幅広に形成され、
    前記第３の導体構成部は、前記第２の導体構成部の他端の幅よりも幅狭に形成され、かつ前記活性領域側に寄るように設けられていることを特徴とする請求項１に記載の半導体装置。
  4. 前記第２の導体構成部は、前記過電圧保護ダイオードに近づくにつれて太くなることを特徴とする請求項２または３に記載の半導体装置。
  5. 半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
    前記半導体基板の前記一方の主面には、活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
    前記半導体装置は、
    前記耐圧領域の前記一方の主面に選択的に形成され、前記活性領域を取り囲む第２導電型の拡散層と、
    前記拡散層上、および当該拡散層の外側に位置する第１導電型の周辺半導体領域上に形成された絶縁膜と、
    前記活性領域側から前記半導体基板の周縁部へ向かって前記絶縁膜上に交互に隣接配置された第１導電型の半導体層と第２導電型の半導体層とを有する過電圧保護ダイオードと、
    前記絶縁膜上に前記耐圧領域に沿って形成された第１の導体部および第２の導体部と、を備え、
    前記第１の導体部は、前記絶縁膜を介して前記拡散層の上方に配置され、前記第２の導体部は、前記絶縁膜を介して前記周辺半導体領域の上方に配置されており、
    逆バイアス印加状態において前記絶縁膜近傍の前記拡散層が空乏化するように前記第１の導体部の端部が前記過電圧保護ダイオードに電気的に接続され、
    前記第１導電型がＰ型であり、前記第２導電型がＮ型であり、
    前記第１の導体部の端部は、前記逆バイアス印加状態において前記第１の導体部の電位が自身の直下における前記拡散層の電位よりも低くなるように前記過電圧保護ダイオードの側面の第１の部位に電気的に接続され、
    前記第２の導体部の端部は、前記逆バイアス印加状態において前記第２の導体部の電位が自身の直下における前記周辺半導体領域の電位よりも高くなるように前記過電圧保護ダイオードの前記側面の第２の部位に電気的に接続されていることを特徴とする半導体装置。
  6. 前記第１の導体部は、
    前記半導体基板の周縁部に沿って延在する第１の導体構成部と、
    前記第１の導体構成部に一端が接続され、前記過電圧保護ダイオードの近傍まで延在する第２の導体構成部と、
    前記第２の導体構成部と前記過電圧保護ダイオードを電気的に接続する第３の導体構成部と、を有し、
    前記第２の導体構成部は、前記第１の導体構成部よりも幅広に形成され、
    前記第３の導体構成部は、前記第２の導体構成部の他端の幅よりも幅狭に形成され、かつ前記活性領域側に寄るように設けられていることを特徴とする請求項５に記載の半導体装置。
  7. 前記第２の導体部は、
    前記半導体基板の周縁部に沿って延在する第１の導体構成部と、
    前記第１の導体構成部に一端が接続され、前記過電圧保護ダイオードの近傍まで延在する第２の導体構成部と、
    前記第２の導体構成部と前記過電圧保護ダイオードを電気的に接続する第３の導体構成部と、を有し、
    前記第２の導体構成部は、前記第１の導体構成部よりも幅広に形成され、
    前記第３の導体構成部は、前記第２の導体構成部の他端の幅よりも幅狭に形成され、かつ前記半導体基板の側端側に寄るように設けられていることを特徴とする請求項５に記載の半導体装置。
  8. 前記第２の導体構成部は、前記過電圧保護ダイオードに近づくにつれて太くなることを特徴とする請求項６または７に記載の半導体装置。
  9. 前記半導体基板はシリコン基板であり、前記絶縁膜はシリコン酸化膜であることを特徴とする請求項１〜８のいずれかに記載の半導体装置。
  10. 前記第１の導体部および／または前記第２の導体部は、隣接する前記第１導電型の半導体層と前記第２導電型の半導体層の接合境界を跨ぐようにして前記過電圧保護ダイオードに接続されていることを特徴とする請求項１〜９のいずれかに記載の半導体装置。
  11. 前記拡散層中に形成された第１導電型の拡散領域と、
    前記拡散領域上に形成されたエミッタ電極と、
    前記過電圧保護ダイオード上に形成されたゲート電極と、
    前記半導体基板の前記他方の主面に形成された第２導電型のコレクタ領域と、
    前記コレクタ領域上に形成されたコレクタ電極と、
    をさらに備えることを特徴とする請求項１〜１０のいずれかに記載の半導体装置。
  12. 前記拡散層中に形成された第１導電型の拡散領域と、
    前記拡散領域上に形成されたエミッタ電極と、
    前記過電圧保護ダイオード上に形成されたゲート電極と、
    前記半導体基板の前記他方の主面に形成された第１導電型のドレイン領域と、
    前記ドレイン領域上に形成され、前記ドレイン領域とショットキー障壁を形成するコレクタ電極と、
    をさらに備えることを特徴とする請求項１〜１０のいずれかに記載の半導体装置。
  13. 前記拡散層中に形成された第１導電型の拡散領域と、
    前記拡散領域上に形成されたソース電極と、
    前記過電圧保護ダイオード上に形成されたゲート電極と、
    前記半導体基板の前記他方の主面に形成された第１導電型のドレイン領域と、
    前記ドレイン領域上に形成されたドレイン電極と、
    をさらに備えることを特徴とする請求項１〜１０のいずれかに記載の半導体装置。
  14. 前記耐圧領域の前記一方の主面に選択的に形成され、前記拡散層を取り囲む１本または複数本の第２導電型のガードリングをさらに備えることを特徴とする請求項１〜１３のいずれかに記載の半導体装置。
JP2017521166A 2016-05-26 2016-05-26 半導体装置 Active JP6258561B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/065645 WO2017203671A1 (ja) 2016-05-26 2016-05-26 半導体装置

Publications (2)

Publication Number Publication Date
JP6258561B1 true JP6258561B1 (ja) 2018-01-10
JPWO2017203671A1 JPWO2017203671A1 (ja) 2018-06-07

Family

ID=59683994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017521166A Active JP6258561B1 (ja) 2016-05-26 2016-05-26 半導体装置

Country Status (5)

Country Link
US (1) US10199483B2 (ja)
JP (1) JP6258561B1 (ja)
CN (1) CN107710408B (ja)
NL (1) NL2018982B1 (ja)
WO (1) WO2017203671A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580906B1 (en) * 2018-10-01 2020-03-03 Nxp B.V. Semiconductor device comprising a PN junction diode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188381A (ja) * 2001-12-21 2003-07-04 Denso Corp 半導体装置
US6762440B1 (en) * 2000-01-18 2004-07-13 Infineon Technologies Ag Semiconductor component and corresponding test method
JP2005217152A (ja) * 2004-01-29 2005-08-11 Mitsubishi Electric Corp 半導体装置
JP2014187071A (ja) * 2013-03-21 2014-10-02 Shindengen Electric Mfg Co Ltd Ｉｇｂｔ及びｉｇｂｔの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683076A (en) 1979-12-10 1981-07-07 Sharp Corp High tension mos field-effect transistor
DE3046749C2 (de) 1979-12-10 1986-01-16 Sharp K.K., Osaka MOS-Transistor für hohe Betriebsspannungen
GB9207860D0 (en) 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
US5589408A (en) * 1995-07-05 1996-12-31 Motorola, Inc. Method of forming an alloyed drain field effect transistor and device formed
JP4140232B2 (ja) * 2001-12-07 2008-08-27 株式会社デンソー 半導体装置
JP2004296819A (ja) 2003-03-27 2004-10-21 Shindengen Electric Mfg Co Ltd 半導体装置
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP4935192B2 (ja) * 2006-05-31 2012-05-23 三菱電機株式会社 半導体装置
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
JP5271515B2 (ja) * 2007-07-13 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2009111304A (ja) 2007-11-01 2009-05-21 Fuji Electric Device Technology Co Ltd 過電圧保護機能内蔵型ｍｏｓ型半導体装置とその製造方法。
JP5182766B2 (ja) * 2009-12-16 2013-04-17 三菱電機株式会社 高耐圧半導体装置
US9245984B2 (en) * 2013-01-31 2016-01-26 Infineon Technologies Ag Reverse blocking semiconductor device, semiconductor device with local emitter efficiency modification and method of manufacturing a reverse blocking semiconductor device
CN104981903B (zh) * 2013-03-14 2017-12-01 富士电机株式会社 半导体装置
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762440B1 (en) * 2000-01-18 2004-07-13 Infineon Technologies Ag Semiconductor component and corresponding test method
JP2003188381A (ja) * 2001-12-21 2003-07-04 Denso Corp 半導体装置
JP2005217152A (ja) * 2004-01-29 2005-08-11 Mitsubishi Electric Corp 半導体装置
JP2014187071A (ja) * 2013-03-21 2014-10-02 Shindengen Electric Mfg Co Ltd Ｉｇｂｔ及びｉｇｂｔの製造方法

Also Published As

Publication number Publication date
WO2017203671A1 (ja) 2017-11-30
CN107710408A (zh) 2018-02-16
CN107710408B (zh) 2021-06-18
JPWO2017203671A1 (ja) 2018-06-07
NL2018982A (en) 2017-11-27
NL2018982B1 (en) 2018-02-16
US20180204935A1 (en) 2018-07-19
US10199483B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
CN101350365B (zh) 半导体器件
JP6392133B2 (ja) 半導体装置
JP5863574B2 (ja) 半導体装置
JP7250473B2 (ja) 半導体装置
JP5477681B2 (ja) 半導体装置
JP5517688B2 (ja) 半導体装置
JP6739372B2 (ja) 半導体装置
JP5701913B2 (ja) 半導体装置
US10276654B2 (en) Semiconductor device with parallel PN structures
TWI416732B (zh) Semiconductor device
JP5694285B2 (ja) 半導体装置
JP5685991B2 (ja) 半導体装置
JP6258561B1 (ja) 半導体装置
JP6408405B2 (ja) 半導体装置
JP6224291B1 (ja) 半導体装置
JP2016171279A (ja) 半導体装置
JP6301551B1 (ja) 半導体装置
JP2016162783A (ja) 半導体装置
JP5774744B2 (ja) 半導体装置
JP2023136028A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171206

R150 Certificate of patent or registration of utility model

Ref document number: 6258561

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150