[go: up one dir, main page]

CN107710408A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107710408A
CN107710408A CN201680004704.3A CN201680004704A CN107710408A CN 107710408 A CN107710408 A CN 107710408A CN 201680004704 A CN201680004704 A CN 201680004704A CN 107710408 A CN107710408 A CN 107710408A
Authority
CN
China
Prior art keywords
conductor
region
overvoltage protection
protection diode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680004704.3A
Other languages
English (en)
Other versions
CN107710408B (zh
Inventor
小谷凉平
松原寿树
石塚信隆
三川雅人
押野浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN107710408A publication Critical patent/CN107710408A/zh
Application granted granted Critical
Publication of CN107710408B publication Critical patent/CN107710408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/115—Resistive field plates, e.g. semi-insulating field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种能够抑制耐压降低，并且使可靠性提升的半导体装置。在实施方式的半导体装置1中，在反向偏置施加状态下，导体部6、7的端部与过电压保护二极管5电气连接，使绝缘膜4近旁的扩散层3耗尽，以及/或者，在反向偏置施加状态下，导体部8、9的端部与过电压保护二极管5电气连接，使绝缘膜4近旁的周边半导体区域10耗尽。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，具有所谓MOS(Metal-Oxide-Semiconductor)构造的半导体装置已被普遍知晓。具有此MOS构造的半导体装置(以下称为MOS型半导体装置)例如有IGBT(InsulatedGate Bipolar Transistor)或MOSFET(MOS Field Effect Transistor)。
以往，在MOS型半导体装置中作为过电压保护的对策，通常设置有串联的稳压二极管(Zener diode)。具体来说，是将设计为能够以低于MOS型半导体装置耐压的电压击穿(Breakdown)的稳压二极管设置在集电极和栅极之间(例如参照专利文献1)。
在MOS型半导体装置中，为了确保耐压，会在半导体基板的周缘部设置耐压区域，并且沿该耐压区域来形成导体部(也称为场板(field plate))。该导体部是被设置在形成在半导体基板上的绝缘膜上。通过这样，来使耐压区域的表面电位稳定化从而提升半导体装置的可靠性。
【先行技术文献】
【专利文献1】特开2009-111304号公报
然而，在上述半导体装置中，在介于导体部与半导体基板之间的硅氧化膜等的绝缘膜中包含有Na离子等的可动离子。因此，例如在将IGBT的集电极与高电位连接并且将射电极接地的情况下，由于绝缘膜中的可动离子的移动，可能会导致半导体装置的耐压局部下降。
因此，本发明的目的，是提供一种能够抑制耐压下降，使可靠性提升的半导体装置。
发明内容
本发明涉及的半导体装置，在半导体基板一方的主面与另一方的主面之间流通主电流，其特征在于：
所述半导体基板的所述一方的主面设有：
活性区域；以及
耐压区域，包围所述活性区域，并且包含所述半导体基板的周缘部，
所述半导体装置，包括：
第二导电类型的扩散层，选择性地形成于所述耐压区域的所述一方的主面，并且包围所述活性区域；
绝缘膜，形成在所述扩散层、以及位于该扩散层外侧的第一导电类型的周边半导体区域上；
过电压保护二极管，具有：在所述绝缘膜上从所述活性区域侧向所述半导体基板的周缘部交互地邻接配置的第一导电类型的半导体层和第二导电类型的半导体层；以及
第一导体部以及第二导体部，在所述绝缘膜上沿所述耐压区域形成，
其中，所述第一导体部经由所述绝缘膜配置在所述扩散层的上方，所述第二导体部经由所述绝缘膜配置在所述周边半导体区域的上方，
所述第一导体部的端部与所述过电压保护二极管电气连接，使在反向偏置施加状态下所述绝缘膜近旁的所述扩散层耗尽，以及/或，所述第二导体部的端部与所述过电压保护二极管电气连接，使在所述反向偏置施加状态下所述绝缘膜近旁的所述周边半导体区域耗尽。
另外，在所述半导体装置中，
所述第一导电类型为N型，所述第二导电类型为P型，
所述第一导体部的端部与所述过电压保护二极管的侧面的第一部位电气连接，使在所述反向偏置施加状态下所述第一导体部的电位高于其自身正下方的所述扩散层的电位，
所述第二导体部的端部与所述过电压保护二极管的所述侧面的第二部位电气连接，使在所述反向偏置施加状态下所述第二导体部的电位低于其自身正下方的所述周边半导体区域的电位。
另外，在所述半导体装置中，
所述第一导体部具有：
第一导体构成部，沿所述半导体基板的周缘部延伸；
第二导体构成部，其一端与所述第一导体构成部连接，并且延伸至所述过电压保护二极管的近旁；以及
第三导体构成部，将所述第二导体构成部与所述过电压保护二极管电气连接，
所述第二导体构成部被形成为比所述第一导体构成部更宽，
所述第三导体构成部被形成为比所述第二导体构成部的另一端的宽度更窄，并且被设置为靠近所述半导体基板的侧端侧。
另外，在所述半导体装置中，
所述第二导体部具有：
第一导体构成部，沿所述半导体基板的周缘部延伸；
第二导体构成部，其一端与所述第一导体构成部连接，并且延伸至所述过电压保护二极管的近旁；以及
第三导体构成部，与所述第二导体构成部与所述过电压保护二极管电气连接，
所述第二导体构成部被形成为比所述第一导体构成部更宽，
所述第三导体构成部被形成为比所述第二导体构成部的另一端的宽度更窄，并且被设置为靠近所述活性区域侧。
另外，在所述半导体装置中，
所述第二导体构成部可以设置为越靠近所述过电压保护二极管越粗。
另外，在所述半导体装置中，
所述第一导电类型为P型，所述第二导电类型为N型，
所述第一导体部的端部与所述过电压保护二极管的侧面的第一部位电气连接，使在所述反向偏置施加状态下所述第一导体部的电位低于其自身正下方的所述扩散层的电位，
所述第二导体部的端部与所述过电压保护二极管的所述侧面的第二部位电气连接，使在所述反向偏置施加状态下所述第二导体部的电位高于其自身正下方的所述周边半导体区域的电位。
另外，在所述半导体装置中，
所述第一导体部具有：
第一导体构成部，沿所述半导体基板的周缘部延伸；
第二导体构成部，其一端与所述第一导体构成部连接，并且延伸至所述过电压保护二极管的近旁；以及
第三导体构成部，与所述第二导体构成部与所述过电压保护二极管电气连接，
所述第二导体构成部被形成为比所述第一导体构成部更宽，
所述第三导体构成部被形成为比所述第二导体构成部的另一端的宽度更窄，并且被设置为靠近所述活性区域侧。
另外，在所述半导体装置中，
所述第二导体部具有：
第一导体构成部，沿所述半导体基板的周缘部延伸；
第二导体构成部，其一端与所述第一导体构成部连接，并且延伸至所述过电压保护二极管的近旁；以及
第三导体构成部，与所述第二导体构成部与所述过电压保护二极管电气连接，
所述第二导体构成部被形成为比所述第一导体构成部更宽，
所述第三导体构成部被形成为比所述第二导体构成部的另一端的宽度更窄，并且被设置为靠近所述半导体基板的侧端侧。
另外，在所述半导体装置中，
所述第二导体构成部可以设置为越靠近所述过电压保护二极管越粗。
另外，在所述半导体装置中，
所述半导体基板为硅基板，所述绝缘膜为硅氧化膜。
另外，在所述半导体装置中，
所述第一导体部以及/或所述第二导体部与所述过电压保护二极管连接，从而跨越相邻的所述第一导电类型的半导体层与所述第二导电类型的半导体层的接合界面。
另外，在所述半导体装置中，可以进一步包括：
第一导电类型的扩散区域，形成在所述扩散层中；
射电极，形成在所述扩散区域上；
栅电极，形成在所述过电压保护二极管上；
第二导电类型的集电极区域，形成于所述半导体基板的所述另一方的主面；以及
集电极，形成在所述集电极区域上。
另外，在所述半导体装置中，可以进一步包括：
第一导电类型的扩散区域，形成在所述扩散层中；
射电极，形成在所述扩散区域上；
栅电极，形成在所述过电压保护二极管上；
第一导电类型的漏极区域，形成于所述半导体基板的所述另一方的主面；以及
集电极，形成在所述漏极区域上，并且与所述漏极区域形成肖特基接触。
另外，在所述半导体装置中，可以进一步包括：
第一导电类型的扩散区域，形成在所述扩散层中；
源电极，形成在所述扩散区域上；
栅电极，形成在所述过电压保护二极管上；
第一导电类型的漏极区域，形成于所述半导体基板的所述另一方的主面；以及
漏电极，形成在所述漏极区域上。
另外，在所述半导体装置中，可以进一步包括：
一条或多条第二导电类型的保护环，选择性地形成于所述耐压区域的所述一方的主面，并且包围所述扩散层。
发明效果
根据本发明，第一导体部的端部与过电压保护二极管的侧面电气连接，使在反向偏置施加状态下绝缘膜近旁的扩散层耗尽，以及/或，第二导体部的端部与过电压保护二极管的侧面电气连接，使在反向偏置施加状态下绝缘膜近旁的周边半导体区域耗尽。通过这样，在反向偏置施加时，上述绝缘膜中就会因耗尽后的半导体区域的残杂物的电荷从而产生极化电荷。由于绝缘膜中的可动离子会被该极化电荷捕集(trap)，因此可动离子的移动就得以被抑制。所以，根据本发明，就能够抑制反向偏置施加时耐压的下降，使可靠性提升。
简单附图说明
图1是第一实施方式所涉及的半导体装置1(IGBT)的平面图。
图2是沿图1的I-I线的截面图。
图3是沿图1的II-II线的截面图。
图4是导体部6、7、8、9与过电压保护二极管5之间的连接区域放大后的平面简图。
图5是反向偏置施加状态下各区域电位的一例展示图。
图6A是实施方式所涉及的导体部31～35与过电压保护二极管5的一部分的展示平面图。
吐6B是图6A中的区域R放大后的平面图。
图7是设置有两条保护环25的半导体装置1的截面图。
图8是在扩散层3的导电类型为N型，周边半导体区域10的导电类型为P型的情况下，反向偏置施加状态下各区域电位的一例展示图。
图9是第二实施方式所涉及的半导体装置1A(纵向MOSFET)的截面图。
图10是第一实施方式的变形例所涉及的半导体装置1B(IGBT)的截面图。
【发明的具体实施方式】
以下，将基于附图对本发明涉及的实施方式进行说明。
(第一实施方式)
以下对本发明的第一实施方式进行说明。第一实施方式涉及的半导体装置1为IGBT。
在半导体装置1中，半导体基板2的上端面2a(一方的主面)与下端面2b(另一方的主面)之间流通主电流。另外，半导体基板2在本实施方式中为硅基板。不过，本发明不仅限于此，也可以是其他半导体基板(例如SiC基板、GaN基板等)。半导体基板2的导电类型在本实施方式中为N型，但不仅限于此。
如图1所示，在半导体基板2的上端面2a处，设置有流通主电流的活性区域A、以及包围该活性区域A的耐压区域B。耐压区域B包含半导体基板2的周缘部。这里的“周缘部”是指包含半导体基板2侧面的，半导体基板2的周缘的部分。另外，在图1中，绝缘膜15、表面保护膜16、射电极21、栅电极22、以及塞(stopper)电极24未进行图示。
如图1～图3所示，半导体装置1包括：p型扩散层3、绝缘膜4、过电压保护二极管5、导体部6、7、8、9、P型集电极区域12、N型扩散区域13、N型截断(stopper)区域14、射电极21、栅电极22、集电极23、以及塞电极24。另外，半导体基板2的上端面处2a还设置有栅极焊盘(gate pad)(未图示)。
扩散层3选择性地形成在耐压区域B的上端面2a上，并且包围活性区域A。该扩散层3也称为p型基极区域。另外，图1中被界面P1和P2所包围的区域为p型基极区域。界面P2为活性区域A与耐压区域B之间的界面。扩散层3的深度例如为2μm～10μm。扩散层3的残杂物浓度例如为1×1014cm-3～1×1016cm-3。
绝缘膜4如图2所示，形成在扩散层3、以及周边半导体区域10上。这里的周边半导体区域10为位于扩散层3外侧的N型半导体区域。该周边半导体区域10的残杂物浓度例如为1×1013cm-3～1×1015cm-3。
绝缘膜4例如为场氧化膜。在本实施方式中，绝缘膜4为硅氧化膜(SiO2膜)。绝缘膜4的厚度例如为200nm～2000nm。
过电压保护二极管5具有在绝缘膜4上从活性区域A侧向半导体基板2的周缘部交互地邻接配置的N型半导体层5a和P型半导体层5b。该过电压保护二极管5由多个稳压二极管串联而成。
扩散区域13为形成在扩散层3中的N型半导体区域。如图2所示，该扩散区域13上形成有射电极21。另外，扩散区域13的掺杂物浓度例如为1×1019cm-3～1×1021cm-3。
N型截断区域14形成在半导体基板2的侧端的上端面2a上。截断区域14的残杂物浓度大于周边半导体区域10。截断区域14上还形成有塞电极24。该塞电极24与过电压保护二极管5的另一端电气连接。
栅电极22经由绝缘膜4设置在扩散层3的上方。该栅电极22在本实施方式中，被形成在过电压保护二极管5上。具体来讲，如图2所示，栅电极22与过电压保护二极管5的活性区域A侧的一端电气连接。
P型集电极区域12形成在半导体基板2的下端面2b上。该集电极区域12的掺杂物浓度例如为1×1017cm-3～1×1019cm-3。如图2所示，在集电极区域12上形成有集电极23。另外，集电极区域12上也可以设置有N型缓冲区域11。该缓冲区域11的掺杂物浓度例如为1×1016cm-3～1×1018cm-3。
另外，如图1以及图2所示，半导体装置1还进一步包括：覆盖过电压保护二极管5的绝缘膜15、以及覆盖半导体装置1的整个上端面2a侧的表面保护膜16。绝缘膜15例如为BPSG(Boron Phosphorous Silicate Glass)膜。表面保护膜16如图2所示，覆盖半导体基板2的整个上端面2a侧。表面保护膜16例如为聚酰亚胺膜。
接下来，对设置在耐压区域B上的导体部6、7、8、9进行详细说明。
如图1所示，导体部6、7(第一导体部)以及导体部8、9(第二导体部)在绝缘膜4上沿耐压区域B形成。导体部6、7、8、9(更准确的说为导体构成部6a、7a、8a、9a)之间相互平行设置。导体部6、7、8、9例如由多晶硅或铝等构成。另外，导体部的数量不限于4条。
如图3所示，导体部6、7经由绝缘膜4配置在扩散层3的上方，导体部8、9经由绝缘膜4配置在周边半导体区域10的上方。
如图4所示，导体部6、7、8、9具有：导体构成部6a、7a、8a、9a(第一导体构成部)、导体构成部6b、7b、8b、9b(第二导体构成部)、以及导体构成部6c、7c、8c、9b(第三导体构成部)。另外，图4是用于说明导体部6、7、8、9概略构成的简图，其并不对应图1所示的平面图。
导体构成部6a、7a、8a、9a为导体部6、7、8、9中沿半导体基板2的周缘部(侧端)延伸的部分。导体构成部6b、7b、8b、9b的一端与导体构成部6a、7a、8a、9a相连接，并且延伸至过电压保护二极管5的近旁。导体构成部6c、7c、8c、9c将导体构成部6b、7b、8b、9b与过电压保护二极管5电气连接。
如图4所示，导体构成部6b、7b、8b、9b被形成为比导体构成部6a、7a、8a、9a更宽。导体构成部6c、7c、8a、9c被形成为比导体构成部6b、7b、8b、9b的另一端(过电压保护二极管5侧的端部)的宽度更窄。而且，导体构成部6c、7c、8a、9c被设置为靠近扩散层3与周边半导体区域10之间的pn结界面P1侧。即，在图4中，导体构成部6c、7c被设置为靠近右侧，导体构成部8c、9c被设置为靠近左侧。一般情况下，导体构成部6c、7c被设置为靠近半导体基板2的侧端侧(高电位侧)，导体构成部8c、9c被设置为靠近半导体基板2的活性区域A侧(低电位侧)。
接下来，将参照图5对上述半导体装置1在反向偏置施加状态在各区域的电位进行具体说明。这里的“反向偏置施加状态”是指：在第一实施方式中，集电极23与高电位(例如直流电源的正极)连接，射电极21接地，栅电极22处被施加不会使IGBT导通(ON)的程度的低电压的状态。另外，图5中的数值所展示的是：将400V的高电压与集电极23连接，将射电极接地，并在栅电极22处施加10～20V的截止(OFF)电压时的例子。
在反向偏置施加状态下，如图5所示，导体部6、7的端部与过电压保护二极管5的侧面电气连接，使绝缘膜4近旁的扩散层3耗尽。更具体地说，在反向偏置施加状态下，导体部6、7的端部与过电压保护二极管5的侧面的第一部位电气连接，使导体部6、7的电位高于其自身正下方的扩散层3的电位。这与导体构成部6c、7c被设置为靠近pn结界面P1(即，高电位侧)相对应。
同样的，在反向偏置施加状态下，导体部8、9的端部与过电压保护二极管5的侧面电气连接，使绝缘膜4近旁的周边半导体区域10耗尽。更具体地说，在反向偏置施加状态下，导体部8、9的端部与过电压保护二极管5的该侧面的第二部位电气连接，使导体部8、9的电位低于其自身正下方的周边半导体区域10的电位。这与导体构成部8c、9c被设置为靠近pn结界面P1(即，低电位侧)相对应。
如上述般由于导体部6、7、8、9的端部与过电压保护二极管5相连接，如图5所述绝缘膜4的近旁就会产生耗尽区域。
即，由于导体构成部6a的电位(125V)高于导体构成部6a正下方的扩散层3的电位(100V)，因此绝缘膜4近旁的P型扩散层3就会耗尽。同样的，由于导体构成部7a的电位(225V)高于导体构成部7a正下方的扩散层3的电位(200V)，因此绝缘膜4近旁的扩散层3就会耗尽。而且，像这样因耗尽后的半导体区域中掺杂物的电荷(即，受主(acceptor)的负电荷)，在绝缘膜4中产生正的极化电荷。
由于导体构成部8a的电位(275V)低于导体构成部8a正下方的周边半导体区域10的电位(300V)，因此绝缘膜4近旁的N型周边半导体区域10就会耗尽。同样的，由于导体构成部9a的电位(375V)低于导体构成部9a正下方的周边半导体区域10的电位(400V)，因此绝缘膜4近旁的周边半导体区域10就会耗尽。而且，像这样因耗尽后的半导体区域中掺杂物的电荷(即，施主(donor)的正电荷)，在绝缘膜4中产生负的极化电荷。
如上述般在绝缘膜4中会产生极化电荷。由于绝缘膜4中的Na离子等的可动离子会被该极化电荷捕集，因此可动离子的移动就得以被抑制。通过这样，根据本实施方式，就能够提供能够抑制耐压的下降，并且使可靠性提升的半导体装置1。
如上述般，导体部6、7经由导体构成部6b、7b与过电压保护二极管5的高电位侧(半导体基板2的侧端侧)位移连接，导体部8、9经由导体构成部8b、9b与过电压保护二极管5的低电位侧(活性区域A侧)位移连接。
再有，导体部6、7、8、9不必全部具有上述构成，也可以根据需要使导体部6、7、8、9中的任意一个具有上述构成。
另外，关于导体部的形状，除了图4中说明的形状以外可以推断为其他各种形状。例如，在图6A中，图示有五条导体部，即，导体部31、32、33(第一导体部)以及导体部34、35(第二导体部)。这些导体部31、32、33、34、35具有：导体构成部31a、32a、33a、34a、35a(第一导体构成部)、导体构成部31b、32b、33b、34b、35b(第二导体构成部)、以及导体构成部31c、32c、33c、34c、35c(第三导体构成部)。
如图6所示，导体构成部31b、32b、33b、34b、35b在逐渐靠近活性区域A的同时延伸至过电压保护二极管5的近旁。换言之，导体构成部31b、32b、33b、34b、35b被设置为越离开过电压保护二极管5就越靠近半导体基板2的侧端。通过这样，就能够在缩短导体构成部31a、32a、33a、34a、35a间的距离从而确保活性区域A具有大面积的同时，与图5中说明的一样，在反向偏置施加状态下形成耗尽区域。
另外，导体构成部31b、32b、33b、34b、35b如图6所示，被形成为越靠近过电压保护二极管5就越粗。通过这样，在过电压保护二极管5的延伸方向上(图6A中的上下方向)越离开与导体构成部31c、32c、33c、34c、35c的连接点，在反向偏置施加状态下的电位差就越大。这里所说的电位差，指的是导体部6、7的电位与正下方的扩散层3的电位之间的差，或是，反向偏置施加状态下导体部8、9的电位与正下方的周边半导体区域10的电位之间的差。
例如，在图6B中，由于导体构成部31b的端点E1处的电位差变得比导体构成部31c侧的端点E2处的电位差更大，因此在绝缘膜4中极化电荷就会变大从而就能够更加有效的抑制可动离子的移动。
如图6A以及图6B所示般，导体构成部31c～35c与过电压保护二极管5的半导体层5a或半导体层5b相连接。例如在导体构成部31c～35c由多晶硅等的半导体构成的情况下，导体构成部31c～35c与半导体层5a以及半导体层5b中与自身导电类型为相同导电类型的半导体层相连接。另外，导体构成部31c～35c也可以相互为不同的导电类型。
再有，导体部31、32、33以及/或是导体部34、35可以设置为跨越邻接的半导体层5a与半导体层5b的接合界面与过电压保护二极管5相连接。即，导体部31～35可以与邻接的半导体层5a和半导体层5双方都连接。这里，跨越邻接的半导体层5a与半导体层5b的接合界面，不仅是指跨越邻接的两个半导体层，也包含跨越邻接的三个或以上半导体层(例如，邻接的半导体层5a、半导体层5b、以及半导体层5c)的情况。像这样通过导体部31～35至少有一部分与同自身导电类型相同的半导体层相连接，就能够使位于导体部31～35正下方的半导体区域的表层部分耗尽。
另外，如图7所示，半导体装置1中为了实现高耐压化，也可以设置有包围扩散层3的P型保护环25。该保护环25被选择性地形成在耐压区域B的上端面2a上。保护环的数量不限于两条，可以是一条或大于等于三条。在保护环25的上方配置有导体部的情况下，该导体部与位移至过电压保护二极管5中高电位侧的部位电气连接。
另外，半导体装置1的各半导体区域的导电类型也可以与上述情况相反。即，也可以是扩散层3为N型，周边半导体区域10为P型。此情况下，如图8所示，导体部6、7的端部与过电压保护二极管5侧面的第一部位电气连接，从而使在反向偏置施加状态下导体部6、7的电位低于其自身正下方的扩散层3的电位。同样的，导体部8、9的端部与过电压保护二极管5的该侧面的第二部位电气连接，从而使在反向偏置施加状态下导体部8、9的电位高于其自身正下方的周边半导体区域10的电位。这就意味着导体构成部6c、7c、8c、9c分别被设置为远离pn结界面P1。
因此，一般而言，位于P型半导体区域上方的导体部与过电压保护二极管5中位移至高电位侧的部位电气连接，并且位于N型半导体区域上方的导体部与过电压保护二极管5中位移至低电位侧的部位电气连接。通过这样，在反向偏置施加状态下，就能够使位于导体部下方的半导体区域的表层部分耗尽。
如上述般，在本实施方式中，通过根据真下方的半导体层的导电类型来改变导体部6、7、8、9连接至过电压保护二极管5的具体连接位置，从而积极地控制导体部6、7、8、9的电位，使绝缘膜4近旁的周边半导体区域10耗尽。这样，就能够充分抑制绝缘膜4的可动离子的移动。
再有，IGBT的构成不仅限于上述的半导体装置1。例如，变形例中涉及的半导体装置1B如图10所示，具有N型漏极区域12B来取代P型集电极区域，并且，也可以具有与该漏极区域12B形成肖特基势垒的集电极23。此情况下，集电极23含有由铂、钼等构成的势垒金属。
(第二实施方式)
接下来，对本发明的第二实施方式进行说明，第二实施方式涉及的半导体装置1A为纵向MOSFET。半导体装置1A的平面图与图1相同。图9是半导体装置1A的截面图，其对应第一实施方式中说明的图2。另外，在图9中，与第一实施方式相同的构成要素使用相同了符号进行表示。以下，将以与第一实施方式的不同点为中心进行说明。
半导体装置1A包括：p型扩散层3、绝缘膜4、过电压保护二极管5、导体部6、7、8、9、N型漏区域12A、N型扩散区域13、N型截断区域14、源电极21A、栅电极22、漏电极23A、以及塞电极24。漏极区域12A形成在半导体基板2的下端面2b上，并且在该漏极区域12A上还形成有漏电极23A。另外，源电极21A形成在扩散区域13上。
在半导体装置1A中，导体部6、7的端部与过电压保护二极管5的侧面电气连接，从而使在反向偏置施加状态下绝缘膜4近旁的扩散层3耗尽,并且导体部8、9的端部与过电压保护二极管5的侧面电气连接，从而使绝缘膜4近旁的周边半导体区域10耗尽。在第二实施方式中，“反向偏置施加状态”是指：漏电极23A与高电位(例如直流电源的正极)连接，源电极21A接地，栅电极22处被施加不会使纵向MOSFET导通(ON)的程度的低电压的状态。
根据第二实施方式，由于能够获得与第一实施方式同样的所用，因此也能够提供能够抑制耐压降低的，并且使可靠性提升的半导体装置1A。
基于上述记载，虽然本领域业者或许可以联想到本发明的追加效果或各种变形，但本发明的形态并不仅限于上述的各个实施方式。也可是将各种不同的实施方式间的构成要素进行适宜的组合。并且能够在专利请求的范围所规定的内容内，以及不脱离由其对等物指引出的本发明概念性的思想和主旨的范围内进行各种追添加、变更以及部分删除。
以上，就本发明的几个实施方式进行了说明，这些实施方式是作为举例而提示的，并没有限定发明范围的意图。这些实施方式可以被其他的各种形态所实施，并且可以在不脱离发明要旨的范围内进行种种的省略、替换、以及更改。这些实施方式或是其变形例是包含于发明范围或要旨中的，同时，也是包含于与权利要求书所记载的发明相均等的范围中的。
符号说明
1、1A、1B 半导体装置
2 半导体基板
2a 上端面
2b 下端面
3 扩散层
4 绝缘膜
5 过电压保护二极管
5a、5b 半导体层
6、7、8、9、31、32、33、34、35 导体部
6a、7a、8a、9a、6b、7b、8b、9b、6c、7c、8c、9c 导体构成部
10 周边半导体区域
11 缓冲区域
12 集电极区域
12A、12B 漏极区域
13 扩散区域
14 截断区域
15 绝缘膜
16 表面保护膜
21 射电极
21A 源电极
22 栅电极
23 集电极
23A 漏电极
24 塞电极
25 保护环
A 活性区域
B 耐压区域
E1、E2 端点
P1、P2 (扩散层3的)界面
R 区域

Claims (15)

1.一种半导体装置，在半导体基板的一方的主面与另一方的主面之间流通主电流，其特征在于：
所述半导体基板的所述一方的主面设有：活性区域；以及耐压区域，包围所述活性区域，并且包含所述半导体基板的周缘部，
所述半导体装置，包括：
第二导电类型的扩散层，选择性地形成于所述耐压区域的所述一方的主面，并且包围所述活性区域；
绝缘膜，形成在所述扩散层、以及位于该扩散层外侧的第一导电类型的周边半导体区域上；
过电压保护二极管，具有：在所述绝缘膜上从所述活性区域侧向所述半导体基板的周缘部交互地邻接配置的第一导电类型的半导体层和第二导电类型的半导体层；以及
第一导体部以及第二导体部，在所述绝缘膜上沿所述耐压区域形成，
其中，所述第一导体部经由所述绝缘膜配置在所述扩散层的上方，所述第二导体部经由所述绝缘膜配置在所述周边半导体区域的上方，
所述第一导体部的端部与所述过电压保护二极管电气连接，使在反向偏置施加状态下所述绝缘膜近旁的所述扩散层耗尽，以及/或，所述第二导体部的端部与所述过电压保护二极管电气连接，使在所述反向偏置施加状态下所述绝缘膜近旁的所述周边半导体区域耗尽。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一导电类型为N型，所述第二导电类型为P型，
所述第一导体部的端部与所述过电压保护二极管的侧面的第一部位电气连接，使在所述反向偏置施加状态下所述第一导体部的电位高于其自身正下方的所述扩散层的电位，
所述第二导体部的端部与所述过电压保护二极管的所述侧面的第二部位电气连接，使在所述反向偏置施加状态下所述第二导体部的电位低于其自身正下方的所述周边半导体区域的电位。
3.根据权利要求2所述的半导体装置，其特征在于：
其中，所述第一导体部具有：
第一导体构成部，沿所述半导体基板的周缘部延伸；
第二导体构成部，其一端与所述第一导体构成部连接，并且延伸至所述过电压保护二极管的近旁；以及
第三导体构成部，将所述第二导体构成部与所述过电压保护二极管电气连接，
所述第二导体构成部被形成为比所述第一导体构成部更宽，
所述第三导体构成部被形成为比所述第二导体构成部的另一端的宽度更窄，并且被设置为靠近所述半导体基板的侧端侧。
4.根据权利要求2所述的半导体装置，其特征在于：
其中，所述第二导体部具有：
第一导体构成部，沿所述半导体基板的周缘部延伸；
第二导体构成部，其一端与所述第一导体构成部连接，并且延伸至所述过电压保护二极管的近旁；以及
第三导体构成部，与所述第二导体构成部与所述过电压保护二极管电气连接，
所述第二导体构成部被形成为比所述第一导体构成部更宽，
所述第三导体构成部被形成为比所述第二导体构成部的另一端的宽度更窄，并且被设置为靠近所述活性区域侧。
5.根据权利要求3或4所述的半导体装置，其特征在于：
其中，所述第二导体构成部设置为越靠近所述过电压保护二极管越粗。
6.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一导电类型为P型，所述第二导电类型为N型，
所述第一导体部的端部与所述过电压保护二极管的侧面的第一部位电气连接，使在所述反向偏置施加状态下所述第一导体部的电位低于其自身正下方的所述扩散层的电位，
所述第二导体部的端部与所述过电压保护二极管的所述侧面的第二部位电气连接，使在所述反向偏置施加状态下所述第二导体部的电位高于其自身正下方的所述周边半导体区域的电位。
7.根据权利要求6所述的半导体装置，其特征在于：
其中，所述第一导体部具有：
第一导体构成部，沿所述半导体基板的周缘部延伸；
第二导体构成部，其一端与所述第一导体构成部连接，并且延伸至所述过电压保护二极管的近旁；以及
第三导体构成部，与所述第二导体构成部与所述过电压保护二极管电气连接，
所述第二导体构成部被形成为比所述第一导体构成部更宽，
所述第三导体构成部被形成为比所述第二导体构成部的另一端的宽度更窄，并且被设置为靠近所述活性区域侧。
8.根据权利要求6所述的半导体装置，其特征在于：
其中，所述第二导体部具有：
第一导体构成部，沿所述半导体基板的周缘部延伸；
第二导体构成部，其一端与所述第一导体构成部连接，并且延伸至所述过电压保护二极管的近旁；以及
第三导体构成部，与所述第二导体构成部与所述过电压保护二极管电气连接，
所述第二导体构成部被形成为比所述第一导体构成部更宽，
所述第三导体构成部被形成为比所述第二导体构成部的另一端的宽度更窄，并且被设置为靠近所述半导体基板的侧端侧。
9.根据权利要求7或8所述的半导体装置，其特征在于：
其中，所述第二导体构成部设置为越靠近所述过电压保护二极管越粗。
10.根据权利要求1至9中任意一项所述的半导体装置，其特征在于：
其中，所述半导体基板为硅基板，所述绝缘膜为硅氧化膜。
11.根据权利要求1至10中任意一项所述的半导体装置，其特征在于：
其中，所述第一导体部以及/或所述第二导体部与所述过电压保护二极管连接，从而跨越相邻的所述第一导电类型的半导体层与所述第二导电类型的半导体层的接合界面。
12.根据权利要求1至11中任意一项所述的半导体装置，其特征在于：
其中，进一步包括：
第一导电类型的扩散区域，形成在所述扩散层中；
射电极，形成在所述扩散区域上；
栅电极，形成在所述过电压保护二极管上；
第二导电类型的集电极区域，形成于所述半导体基板的所述另一方的主面；以及
集电极，形成在所述集电极区域上。
13.根据权利要求1至11中任意一项所述的半导体装置，其特征在于：
其中，进一步包括：
第一导电类型的扩散区域，形成在所述扩散层中；
射电极，形成在所述扩散区域上；
栅电极，形成在所述过电压保护二极管上；
第一导电类型的漏极区域，形成于所述半导体基板的所述另一方的主面；以及
集电极，形成在所述漏极区域上，并且与所述漏极区域形成肖特基接触。
14.根据权利要求1至11中任意一项所述的半导体装置，其特征在于：
其中，进一步包括：
第一导电类型的扩散区域，形成在所述扩散层中；
源电极，形成在所述扩散区域上；
栅电极，形成在所述过电压保护二极管上；
第一导电类型的漏极区域，形成于所述半导体基板的所述另一方的主面；以及
漏电极，形成在所述漏极区域上。
15.根据权利要求1至14中任意一项所述的半导体装置，其特征在于：
其中，进一步包括：
一条或多条第二导电类型的保护环，选择性地形成于所述耐压区域的所述一方的主面，并且包围所述扩散层。
CN201680004704.3A 2016-05-26 2016-05-26 半导体装置 Active CN107710408B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/065645 WO2017203671A1 (ja) 2016-05-26 2016-05-26 半導体装置

Publications (2)

Publication Number Publication Date
CN107710408A true CN107710408A (zh) 2018-02-16
CN107710408B CN107710408B (zh) 2021-06-18

Family

ID=59683994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680004704.3A Active CN107710408B (zh) 2016-05-26 2016-05-26 半导体装置

Country Status (5)

Country Link
US (1) US10199483B2 (zh)
JP (1) JP6258561B1 (zh)
CN (1) CN107710408B (zh)
NL (1) NL2018982B1 (zh)
WO (1) WO2017203671A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580906B1 (en) * 2018-10-01 2020-03-03 Nxp B.V. Semiconductor device comprising a PN junction diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649169A (zh) * 2004-01-29 2005-08-03 三菱电机株式会社 半导体器件
CN101083279A (zh) * 2006-05-31 2007-12-05 三菱电机株式会社 半导体装置
CN101345243A (zh) * 2007-07-13 2009-01-14 株式会社瑞萨科技 半导体器件
CN102104039A (zh) * 2009-12-16 2011-06-22 三菱电机株式会社 高耐压半导体装置
CN104981903A (zh) * 2013-03-14 2015-10-14 富士电机株式会社 半导体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3046749C2 (de) 1979-12-10 1986-01-16 Sharp K.K., Osaka MOS-Transistor für hohe Betriebsspannungen
JPS5683076A (en) 1979-12-10 1981-07-07 Sharp Corp High tension mos field-effect transistor
GB9207860D0 (en) 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
US5589408A (en) * 1995-07-05 1996-12-31 Motorola, Inc. Method of forming an alloyed drain field effect transistor and device formed
DE10001865B4 (de) * 2000-01-18 2004-09-23 Infineon Technologies Ag Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements
JP4140232B2 (ja) * 2001-12-07 2008-08-27 株式会社デンソー 半導体装置
JP2003188381A (ja) * 2001-12-21 2003-07-04 Denso Corp 半導体装置
JP2004296819A (ja) 2003-03-27 2004-10-21 Shindengen Electric Mfg Co Ltd 半導体装置
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
JP2009111304A (ja) 2007-11-01 2009-05-21 Fuji Electric Device Technology Co Ltd 過電圧保護機能内蔵型ｍｏｓ型半導体装置とその製造方法。
US9245984B2 (en) * 2013-01-31 2016-01-26 Infineon Technologies Ag Reverse blocking semiconductor device, semiconductor device with local emitter efficiency modification and method of manufacturing a reverse blocking semiconductor device
JP6130695B2 (ja) * 2013-03-21 2017-05-17 新電元工業株式会社 Ｉｇｂｔ及びｉｇｂｔの製造方法
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649169A (zh) * 2004-01-29 2005-08-03 三菱电机株式会社 半导体器件
CN101083279A (zh) * 2006-05-31 2007-12-05 三菱电机株式会社 半导体装置
CN101345243A (zh) * 2007-07-13 2009-01-14 株式会社瑞萨科技 半导体器件
CN102104039A (zh) * 2009-12-16 2011-06-22 三菱电机株式会社 高耐压半导体装置
CN104981903A (zh) * 2013-03-14 2015-10-14 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20180204935A1 (en) 2018-07-19
CN107710408B (zh) 2021-06-18
JP6258561B1 (ja) 2018-01-10
NL2018982B1 (en) 2018-02-16
US10199483B2 (en) 2019-02-05
NL2018982A (en) 2017-11-27
JPWO2017203671A1 (ja) 2018-06-07
WO2017203671A1 (ja) 2017-11-30

Similar Documents

Publication Publication Date Title
CN103329268B (zh) 半导体器件及制造其的方法
CN111081770B (zh) 半导体装置
CN103515438B (zh) 半导体装置
JP5517688B2 (ja) 半導体装置
JP5701913B2 (ja) 半導体装置
US10297593B2 (en) Semiconductor device
JP6739372B2 (ja) 半導体装置
CN107731911A (zh) 半导体装置
JP2018120990A (ja) 半導体装置
US9048215B2 (en) Semiconductor device having a high breakdown voltage
JP5512455B2 (ja) 半導体装置
TW201635538A (zh) 半導體裝置
US20260013164A1 (en) Semiconductor device
JP5694285B2 (ja) 半導体装置
JP5685991B2 (ja) 半導体装置
JP6408405B2 (ja) 半導体装置
CN107710408B (zh) 半导体装置
CN108292659B (zh) 半导体装置
US10361184B2 (en) Semiconductor device
CN107464835A (zh) 一种半导体功率器件及其终端结构
CN107112360A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant