[go: up one dir, main page]

JP6159471B2 - 炭化珪素半導体装置及びその製造方法 - Google Patents

炭化珪素半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6159471B2
JP6159471B2 JP2016503038A JP2016503038A JP6159471B2 JP 6159471 B2 JP6159471 B2 JP 6159471B2 JP 2016503038 A JP2016503038 A JP 2016503038A JP 2016503038 A JP2016503038 A JP 2016503038A JP 6159471 B2 JP6159471 B2 JP 6159471B2
Authority
JP
Japan
Prior art keywords
conductivity type
region
silicon carbide
type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016503038A
Other languages
English (en)
Other versions
JPWO2016084158A1 (ja
Inventor
俊一 中村
俊一 中村
昭彦 菅井
昭彦 菅井
徹人 井上
徹人 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2016084158A1 publication Critical patent/JPWO2016084158A1/ja
Application granted granted Critical
Publication of JP6159471B2 publication Critical patent/JP6159471B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/662—Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10P30/22—

Landscapes

  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、炭化珪素半導体装置及びその製造方法に関する。
図１７は、従来の炭化珪素半導体装置９００の要部断面図である。
従来の炭化珪素半導体装置９００は、図１７に示すように、ｎ＋型低抵抗炭化珪素基板９１０と、ｎ＋型低抵抗炭化珪素基板９１０上に形成されたｎ−型エピタキシャル層９１２と、当該ｎ−型エピタキシャル層９１２の表面に形成されたｐ型ボディ領域９１６と、ｐ型ボディ領域９１６の表面に形成された、チャネル領域９１８、ｎ＋＋型ソース領域９２０及びｐ＋＋型ボディコンタクト領域９２２と、少なくともチャネル領域９１８上にゲート絶縁膜９２４を介して形成されたゲート電極９２６とを備える。なお、図１７中、符号９２８は層間絶縁膜を示し、符号９３０はソース電極を示し、符号９３２はドレイン電極を示す。
特許第４５０２４０７号公報 特許第４１７３６２９号公報
シリコンを用いたパワーＭＯＳＦＥＴにおいては、二重拡散法を利用して自己整合的にチャネル領域を形成する方法が広く用いられている。炭化珪素を用いたパワーＭＯＳＦＥＴにおいても同様の方法（第一の方法）が開示されている（例えば、上記した特許文献１参照。）。しかしながら、当該第一の方法は、炭化珪素中における不純物の拡散係数が極めて小さいことから、短チャネル効果を起こさない程度に十分に長いチャネル長を有するチャネル領域を形成するために高温長時間の拡散時間を要するため、実用的ではない。
一方、サイドウォールを利用して自己整合的にチャネル領域を形成する方法（第二の方法）も提案されている（例えば、上記した特許文献２参照。）。しかしながら、当該第二の方法では、短チャネル効果を起こさない程度に十分に長いチャネル長を有するチャネル領域を形成するためには、サイドウォールを構成する膜（例えばＳｉＯ２膜）を厚く形成する必要があることから、サイドウォールの上面が顕著にラウンド化し、これによりチャネル長を精度良く形成するのが極めて困難であるという問題がある。
そこで、ｐ型ボディ領域を形成した後に当該ｐ型ボディ領域にｎ＋＋ソース領域を合わせてチャネル領域を形成する方法（第３の方法）が考えられる。しかしながら、当該第３の方法では、２回のマスク工程によりチャネル領域が形成されることから、マスク合わせ誤差によりチャネル長を精度良く画定するのが困難であるという問題がある。
その結果、当該第３の方法においては、マスク合わせ誤差を考慮してチャネル長を長めに設定する必要が生じるため、チャネル抵抗ひいてはデバイスとしてのオン抵抗が大きくなり、また、ゲート容量も大きくなる。
そこで、本発明は、上記した問題を解決するためになされたもので、１回のマスク工程でチャネル領域を形成可能、かつ、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定可能な、炭化珪素半導体装置及びその製造方法を提供することを目的とする。
［１］本発明の第一の態様に係る炭化珪素半導体装置は、第一導電型エピタキシャル層と、前記第一導電型エピタキシャル層の表面に形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第一半導体領域と、前記第一導電型の第一半導体領域よりも深い位置に形成された第二導電型ボディ領域と、前記第一導電型エピタキシャル層の表面側から前記第一導電型の第一半導体領域を貫通して前記第二導電型ボディ領域に達するように形成された第二導電型チャネル領域と、前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型の第一半導体領域よりも不純物濃度が高い第一導電型の第二半導体領域と、前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備えることを特徴とする。
［２］本発明の炭化珪素半導体装置においては、前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型の第一半導体領域が残存するような平面位置に形成されていることが好ましい。
［３］本発明の炭化珪素半導体装置においては、前記ゲート電極の端部は、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型の第一半導体領域上に位置することが好ましい。
［４］本発明の炭化珪素半導体装置においては、前記ゲート電極の端部は、平面的に見て、前記第一導電型の第二半導体領域上に位置することが好ましい。
［５］本発明の炭化珪素半導体装置においては、前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型の第一半導体領域と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型の第一半導体領域より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、前記ゲート電極の端部は、平面的に見て、前記第一導電型の第三半導体領域上に位置することが好ましい。
［６］本発明の第二の態様に係る炭化珪素半導体装置は、第一導電型エピタキシャル層と、前記第一導電型エピタキシャル層の表面側における所定の深さ位置に形成された第二導電型ボディ領域と、前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成された第二導電型チャネル領域と、前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第二半導体領域と、前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備えることを特徴とする。
［７］本発明の炭化珪素半導体装置においては、前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型エピタキシャル層が残存するような平面位置に形成されていることが好ましい。
［８］本発明の炭化珪素半導体装置においては、前記ゲート電極の端部は、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型エピタキシャル層上に位置することが好ましい。
［９］本発明の炭化珪素半導体装置においては、前記ゲート電極の端部は、平面的に見て、前記第一導電型の第二半導体領域上に位置することが好ましい。
［１０］本発明の炭化珪素半導体装置においては、前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型エピタキシャル層と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型エピタキシャル層より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、前記ゲート電極の端部は、平面的に見て、前記第一導電型の第三半導体領域上に位置することが好ましい。
［１１］本発明の第一の態様に係る炭化珪素半導体装置の製造方法は、上記した本発明の第一の態様に係る炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、第二導電型不純物の最大濃度を示す深さ位置が、前記第二導電型チャネル領域の底面となる深さ位置よりも深くなるように、前記第一導電型エピタキシャル層の表面に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、前記第二導電型ボディ領域の表面に前記第一導電型の第一半導体領域を形成する第一導電型の第一半導体領域形成工程と、前記第一導電型の第一半導体領域内に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする。
なお、本発明の第一の態様に係る炭化珪素半導体装置の製造方法において、前記第二導電型チャネル領域等形成工程においては、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型の第一半導体領域が残存するような平面位置に、前記第二導電型チャネル領域及び前記第一導電体層の第二半導体領域を形成することが好ましい。
また、本発明の第一の態様に係る炭化珪素半導体装置の製造方法において、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型の第一半導体領域上に位置するように前記ゲート電極を形成することが好ましい。
また、本発明の第一の態様に係る炭化珪素半導体装置の製造方法において、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第一導電型の第二半導体領域上に位置するように前記ゲート電極を形成することが好ましい。
また、本発明の第一の態様に係る炭化珪素半導体装置の製造方法において、前記第二導電型チャネル領域等形成工程においては、前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型の第一半導体領域と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型の第一半導体領域より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域を形成するとともに、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第一導電型の第三半導体領域上に位置するように前記ゲート電極を形成することが好ましい。
［１２］本発明の第二の態様に係る炭化珪素半導体装置の製造方法は、上記した本発明の第二の態様に係る炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、前記第一導電型エピタキシャル層の表面における、所定の深さ領域に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、前記第一導電型エピタキシャル層の表面に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする。
なお、本発明の第二の態様に係る炭化珪素半導体装置の製造方法において、前記二導電型チャネル領域等形成工程においては、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型エピタキシャル層が残存するような平面位置に、前記第二導電型チャネル領域及び前記第一導電体層の第二半導体領域を形成することが好ましい。
また、本発明の第二の態様に係る炭化珪素半導体装置の製造方法において、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型エピタキシャル層上に位置するように前記ゲート電極を形成することが好ましい。
また、本発明の第二の態様に係る炭化珪素半導体装置の製造方法において、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第一導電型の第二半導体領域上に位置するように前記ゲート電極を形成することが好ましい。
また、本発明の第二の態様に係る炭化珪素半導体装置の製造方法において、前記第二導電型チャネル領域等形成工程においては、前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型エピタキシャル層と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型エピタキシャル層より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域を形成するとともに、前記ゲート電極形成工程においては、前記ゲート電極の端部が、平面的に見て、前記第一導電型の第三半導体領域上に位置するように前記ゲート電極を形成することが好ましい。
本発明の炭化珪素半導体装置及びその製造方法によれば、上記第３の方法と異なり、チャネル領域を１回のマスク工程で形成することが可能となることから、マスク合わせ誤差によりチャネル長を精度良く画定するのが困難であるという問題がなくなる。また、本発明の炭化珪素半導体装置及びその製造方法によれば、上記した第一の方法や第二の方法のように二重拡散法やサイドウォールを利用することなく所定のチャネル長を画定できることから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
実施形態１に係る炭化珪素半導体装置１００の要部断面図である。 実施形態１に係る炭化珪素半導体装置１００の製造工程を説明するために示す図である。 実施形態１に係る炭化珪素半導体装置１００の製造工程を説明するために示す図である。 実施形態１に係る炭化珪素半導体装置１００の製造工程を説明するために示す図である。 実施形態１に係る炭化珪素半導体装置１００の製造工程を説明するために示す図である。 実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図である。 実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図である。 実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図である。 実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図である。 実施形態２に係る炭化珪素半導体装置１０２の要部断面図である。 実施形態３に係る炭化珪素半導体装置１０４の要部断面図である。 実施形態４に係る炭化珪素半導体装置の製造工程を示す要部断面図である。 実施形態５に係る炭化珪素半導体装置１０８の要部断面図である。 実施形態５に係る炭化珪素半導体装置１０８の製造工程を説明するために示す図である。 実施形態５に係る炭化珪素半導体装置１０８の製造工程を説明するために示す図である。 実施形態６に係る炭化珪素半導体装置２００の要部断面図である。 従来の炭化珪素半導体装置９００の要部断面図である。
以下、本発明の炭化珪素半導体装置及びその製造方法について、図に示す実施形態に基づいて説明する。
［実施形態１］
１．実施形態１に係る炭化珪素半導体装置
実施形態１に係る炭化珪素半導体装置１００は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態１に係る炭化珪素半導体装置１００は、パワーＭＯＳＦＥＴである。図１は、実施形態１に係る炭化珪素半導体装置１００の要部断面図である。
なお、以下の実施形態では、ｎ型においてはｎ−，ｎ，ｎ＋，ｎ＋＋の順に、ｐ型においてはｐ−，ｐ，ｐ＋＋の順に、それぞれ当該導電型の不純物濃度が高くなっていることを示す。これらは、不純物濃度の相対的な大小の概略を示すものであり、例えばｎ＋型の領域は、ｎ−型の領域及びｎ型の領域よりも高く、かつ、ｎ＋＋型の領域よりも低い不純物濃度を有するが、必ずしも特定の同じ不純物濃度を有するとは限らない。
実施形態１に係る炭化珪素半導体装置１００は、図１に示すように、ｎ＋型低抵抗炭化珪素基板１１０と、ｎ＋型低抵抗炭化珪素基板１１０の第一主面側の表面に形成されたｎ−型エピタキシャル層１１２と、ｎ−型エピタキシャル層１１２の表面に形成されたｎ型半導体領域１１４と、ｎ型半導体領域１１４よりも深い位置に形成されたｐ型ボディ領域１１６と、ｎ−型エピタキシャル層１１２の表面側からｎ型半導体領域１１４を貫通してｐ型ボディ領域１１６に達するように形成されたｐ−型チャネル領域１１８と、ｎ−型エピタキシャル層の表面側からｐ型ボディ領域に向けて形成されたｎ＋＋型ソース領域１２０と、ｎ−型エピタキシャル層の表面側からｐ型ボディ領域１１６に達するように形成されたｐ＋＋型ボディコンタクト領域１２２と、少なくともｐ−型チャネル領域１１８上にゲート絶縁膜１２４を介して形成されたゲート電極１２６とを備える。
ここで、ｎ−型エピタキシャル層１１２が本発明の第一導電型エピタキシャル層に相当し、ｎ型半導体領域１１４が本発明の第一導電型の第一半導体領域に相当し、ｐ型ボディ領域１１６が本発明の第二導電型ボディ領域に相当し、ｐ−型チャネル領域１１８が本発明の第二導電型チャネル領域に相当し、ｎ＋＋型ソース領域が本発明の第一導電型の第二半導体領域に相当し、ｐ＋＋型ボディコンタクト領域１２２が第二導電型ボディコンタクト領域に相当する。
なお、図１ではｎ型半導体領域１１４、ｐ−型チャネル領域１１８、ｎ＋＋型ソース領域１２０、ｐ＋＋型ボディコンタクト領域１２２がすべて同じ深さに描かれているが、必ずしもこの通りである必要はなく、それぞれ異なった深さであってもよい。
実施形態１に係る炭化珪素半導体装置１００においては、ｐ−型チャネル領域１１８及びｎ＋＋型ソース領域１２０は、ｐ−型チャネル領域１１８とｎ＋＋型ソース領域１２０との間にｎ型半導体領域１１４が残存するような平面位置に形成されている。そして、ゲート電極１２６の端部は、平面的に見て、ｐ−型チャネル領域１１８とｎ＋＋型ソース領域１２０との間に残存するｎ型半導体領域１１４上に位置する。
なお、図１中、符号１２８は層間絶縁膜を示し、符号１３０はソース電極を示し、符号１３２はドレイン電極を示す。また、本明細書において、ｎ＋型低抵抗炭化珪素基板１１０とｎ−型エピタキシャル層１１２とのうちｎ−型エピタキシャル層１１２が形成されている側の主面を第一主面といい、当該第一主面とは反対側の主面を第二主面という。
ｎ＋型低抵抗炭化珪素基板１１０は、例えば、不純物として窒素が１〜１０×１０１８ｃｍ−３程度ドープされたｎ＋型の半導体である低抵抗炭化珪素基板である。炭化珪素（ＳｉＣ）は、周知の通り、Ｃ原子およびＳｉ原子の配列によって、２Ｈ，３Ｃ，４Ｈ，６Ｈ，８Ｈ，１０Ｈ，１５Ｒ等の結晶構造の異なる種類が存在するが、いずれの結晶構造の炭化珪素であってもｎ＋型低抵抗炭化珪素基板１１０として用いることができる。
ｎ−型エピタキシャル層１１２の厚さは、例えば５〜１５μｍ程度である。ｎ−型エピタキシャル層１１２の不純物濃度は、例えば０．５〜１．５×１０１６ｃｍ−３程度である。
ｎ型半導体領域１１４の深さは、例えば０．４〜０．８μｍ程度である。ｎ型半導体領域１１４の不純物濃度は、例えば２〜３×１０１６ｃｍ−３程度である。ｎ型半導体領域１１４は、ｎ−型エピタキシャル層１１２の第一主面側の表面からｎ型不純物イオン（例えばＮイオン）を注入することにより形成する。
ｐ型ボディ領域１１６の最浅部の深さは、例えば０．０５〜０．５μｍ程度であり、ｐ型ボディ領域１１６の最深部の深さは、例えば１．０〜２．０μｍ程度である。ｐ型ボディ領域１１６においては最も不純物濃度の高い深さ位置は、例えば０．６〜０．９μｍの深さ位置であり、その部分の不純物濃度は、例えば２×１０１７〜１×１０１９ｃｍ−３程度である。ｐ型ボディ領域１１６は、ｎ−型エピタキシャル層１１２の第一主面側の表面からｐ型不純物イオン（例えばＡｌイオン）を注入することにより形成する。
ｐ−型チャネル領域１１８の深さは、例えば０．２〜０．５μｍ程度（ｐ型ボディ領域１１６に到達しない深さを除く。）である。ｐ−型チャネル領域１１８の不純物濃度は、例えば０．５〜５×１０１７ｃｍ−３程度である。ｐ−型チャネル領域１１８は、ｎ−型エピタキシャル層１１２の第一主面側の表面からｐ型不純物イオン（例えばＡｌイオン）を注入することにより形成する。
ｎ＋＋型ソース領域１２０の深さは、例えば０．２〜０．６μｍ程度である。ｎ＋＋型ソース領域１２０の不純物濃度は、例えば１〜５０×１０１９ｃｍ−３程度である。ｎ＋＋型ソース領域１２０は、ｎ−型エピタキシャル層１１２の第一主面側の表面からｎ型不純物イオン（例えばリンイオン）を注入することにより形成する。
ｐ＋＋型ボディコンタクト領域１２２の深さは、例えば０．２〜０．６μｍ程度（ｐ型ボディ領域１１６に到達しない深さを除く。）である。ｐ＋＋型ボディコンタクト領域１２２の不純物濃度は、例えば１〜５０×１０１９ｃｍ−３程度である。ｐ＋＋型ボディコンタクト領域１２２は、ｎ−型エピタキシャル層１１２の第一主面側の表面からｐ型不純物イオン（例えばＡｌイオン）を注入することにより形成する。
実施形態１に係る炭化珪素半導体装置１００においては、ｐ−型チャネル領域１１８の紙面の横方向に沿った長さ（チャネル長）は、例えば０．５〜１．０μｍ程度である。また、ｐ−型チャネル領域１１８とｎ＋＋型ソース領域１２０の間隔は、例えば０．１〜０．３μｍ程度である。
２．実施形態１に係る炭化珪素半導体装置の製造方法
実施形態１に係る炭化珪素半導体装置１００は、以下に示す製造方法（実施形態１に係る炭化珪素半導体装置の製造方法）により製造することができる。図２〜５は、実施形態１に係る炭化珪素半導体装置１００の製造工程を説明するために示す図である。図６〜９は、実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図である。図２〜５のうち、図２（ａ）、図３（ａ）、図４（ａ）、図５（ａ）はそれぞれ、実施形態１に係る炭化珪素半導体装置１００の製造工程を示す要部断面図であり、図２（ｂ）、図３（ｂ）、図４（ｂ）及び図５（ｂ）はそれぞれ、図２（ａ）、図３（ａ）、図４（ａ）及び図５（ａ）のＡ−Ａ’に沿った不純物濃度プロファイルを示す図である。
以下、実施形態１に係る炭化珪素半導体装置の製造方法を工程に沿って説明する。なお、各図（ｂ）中、横軸方向は第一主面を基準とした深さを示しており、符号ｄ０は第一主面における深さを示し、符号ｄ１はｎ型半導体領域１１４の底部の深さを示し、符号ｄ２はｐ型ボディ領域１１６の底部の深さを示し、符号ｄ３はｎ−型エピタキシャル層１１２とｎ＋型低抵抗炭化珪素基板１１０との境界面の深さを示し、符号ｄ４は第二主面における深さを示す。
１．炭化珪素半導体基板準備工程
まず、ｎ＋型低抵抗炭化珪素基板１１０と、ｎ＋型低抵抗炭化珪素基板１１０の第一主面側の表面に形成されたｎ−型エピタキシャル層１１２とを備える炭化珪素半導体基板を準備する（図２参照。）。
２．ｐ型ボディ領域形成工程
次に、ｎ−型エピタキシャル層１１２の表面に所定のマスクＭ１を形成した後、当該マスクＭ１を介してＡｌイオンを注入することによりｐ型ボディ領域１１６を形成する（図３（ａ）参照。）。このとき、ｐ型不純物の最大濃度を示す深さ位置が、ｐ−型チャネル領域１１８の底面となる深さ位置よりも深くなるように（具体的には例えば０．６〜０．９μｍの深さ位置に）、ｎ−型エピタキシャル層１１２の表面にｐ型ボディ領域１１６を形成する（図３（ｂ）参照。）。
３．ｎ型半導体領域形成工程
次に、マスクＭ１を除去した後、ｎ型不純物イオンを注入することにより、ｎ−型エピタキシャル層１１２の表面にｎ型半導体領域１１４を形成する（図４（ａ）参照。）。このとき、ｎ型半導体領域１１４においてｎ型不純物の濃度がｐ型不純物の濃度よりも高くなる条件でイオン注入を行う（図４（ｂ）参照。）。ｎ型半導体領域１１４は、炭化珪素半導体装置１００における能動領域の全域に形成する。
４．ｐ−型チャネル領域等形成工程
次に、ｎ型半導体領域１１４内に、ｐ−型チャネル領域１１８を形成するｐ−型チャネル領域形成工程（図５参照。）と、ｐ＋＋型ボディコンタクト領域１２２を形成するｐ＋＋型ボディコンタクト領域形成工程（図６参照。）と、ｎ＋＋型ソース領域１２０を形成するｎ＋＋型半導体領域形成工程（図７参照。）を順次実施する。
（１）ｐ−型チャネル領域形成工程
まず、ｎ−型エピタキシャル層１１２の表面に所定のマスクＭ２を形成した後、当該マスクＭ２を介してｐ型不純物イオン（例えばＡｌイオン）を注入することにより、ｎ型半導体領域１１４内にｐ−型チャネル領域１１８を形成する（図５（ａ）参照。）。このとき、ｐ−型チャネル領域１１８は、ｎ型半導体領域１１４を貫通してｐ型ボディ領域１１６に達するようにｎ型半導体領域１１４内に形成する（図５（ｂ）参照。）。
（２）ｐ＋＋型ボディコンタクト領域形成工程
次に、マスクＭ２を除去した後、ｎ−型エピタキシャル層１１２の表面に所定のマスクＭ３を形成した後、当該マスクＭ３を介してｐ型不純物イオン（例えばＡｌイオン）を注入することにより、ｎ型半導体領域１１４内に、ｐ＋＋型ボディコンタクト領域１２２を形成する（図６参照。）。このとき、ｐ＋＋型ボディコンタクト領域１２２は、ｎ型半導体領域１１４を貫通してｐ型ボディ領域１１６に達するようにｎ型半導体領域１１４内に形成する。
（３）ｎ＋＋型半導体領域形成工程
次に、マスクＭ３を除去した後、ｎ−型エピタキシャル層１１２の表面に所定のマスクＭ４を形成した後、当該マスクＭ４を介してｎ型不純物イオンを注入することにより、ｎ型半導体領域１１４内に、ｎ＋＋型ソース領域１２０を形成する（図７参照。）。このとき、ｎ＋＋型ソース領域１２０は、ｎ型半導体領域１１４を貫通してｐ型ボディ領域１１６に達するようにｎ型半導体領域１１４内に形成する。なお、ｎ＋＋型ソース領域１２０は、ｐ型ボディ領域１１６に達しないように形成してもよい。
５．ゲート電極形成工程
次に、マスクＭ４を除去し、活性化アニールを行った後、少なくともｐ−型チャネル領域１１８上にゲート絶縁膜１２４を介してゲート電極１２６を形成する（図８参照。）。
６．ソース電極及びドレイン電極形成工程
次に、ゲート電極１２６を覆うとともに、ｎ＋＋型ソース領域１２０とｐ＋＋型ボディコンタクト領域１２２のそれぞれについて少なくとも一部が露出するように、層間絶縁膜１２８を形成し（図９参照。）、その後、ｎ−型エピタキシャル層１１２及び層間絶縁膜１２８を覆うとともに、ｎ＋＋型ソース領域１２０とｐ＋＋型ボディコンタクト領域１２２にオーミック接触するソース電極１３０を形成する。さらに、ｎ＋型低抵抗炭化珪素半導体基板１１０の表面（裏面）にオーミック接触するドレイン電極１３２を形成する（図１参照。）。
以上の工程を実施することにより、実施形態１に係る炭化珪素半導体装置１００を製造することができる。
なお、ｐ型ボディ領域形成工程、ｎ型半導体領域形成工程、ｐ−型チャネル領域等形成工程は、必ずしも上記した順序で行う必要はないが、注入されたイオン同士が干渉する可能性がある場合には、上記した順序とするのが、設計が容易である。また、ｐ−型チャネル領域等形成工程に含まれるｐ−型チャネル領域形成工程、ｐ＋＋型ボディコンタクト領域形成工程、ｎ＋＋型半導体領域形成工程についても、必ずしも上記した順序で行う必要はない。
３．実施形態１に係る炭化珪素半導体装置及びその製造方法の効果
実施形態１に係る炭化珪素半導体装置１００及びその製造方法によれば、上記した従来の第３の方法と異なり、チャネル領域を１回のマスク工程で形成することが可能となることから、マスク合わせ誤差によりチャネル長を精度良く画定するのが困難であるという問題がなくなる。また、実施形態１に係る炭化珪素半導体装置１００及びその製造方法によれば、上記した第一の方法や第二の方法のように二重拡散法やサイドウォールを利用することなく所定のチャネル長を画定できることから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
また、実施形態１に係る炭化珪素半導体装置１００及びその製造方法によれば、ｐ−型チャネル領域１１８及びｎ＋＋型ソース領域１２０は、ｐ−型チャネル領域１１８とｎ＋＋型ソース領域１２０との間にｎ型半導体領域１１４が残存するような平面位置に形成されていることから、ｐ−型チャネル領域形成工程においてｐ型不純物イオンを注入した部分が確実にｐ−型チャネル領域１１８となり、チャネル領域を１回のマスク工程で形成することが可能となる。
また、実施形態１に係る炭化珪素半導体装置１００及びその製造方法によれば、ゲート電極１２６の端部が、平面的に見て、ｐ−型チャネル領域１１８とｎ＋＋型ソース領域１２０との間に残存するｎ型半導体領域１１４上に位置することから、仮にゲート電極１２６を形成する際にゲート電極１２６の端部に若干の位置ずれが生じたとしても、ゲート電極が確実にチャネル領域を覆うようになる。このため、チャネル長は常に一定の値に維持されるようになり、所望のチャネル長を精度良く画定することができる。
また、実施形態１に係る炭化珪素半導体装置１００及びその製造方法によれば、ゲート電極１２６直下のＪＦＥＴ領域にｎ型不純物が導入されて低抵抗化されていることから、オン抵抗を低減できるという効果もある。
なお、実施形態１に係る炭化珪素半導体装置１００においては、「ｎ＋＋型ソース領域１２０」と「ｎ＋＋型ソース領域１２０とｐ−型チャネル領域１１８との間に残存するｎ型半導体領域１１４」とがパワーＭＯＳＦＥＴのソース領域を構成することとなる。
［実施形態２］
実施形態２に係る炭化珪素半導体装置１０２は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態２に係る炭化珪素半導体装置１０２は、パワーＭＯＳＦＥＴである。図１０は、実施形態２に係る炭化珪素半導体装置１０２の要部断面図である。
実施形態２に係る炭化珪素半導体装置１０２は、基本的には実施形態１に係る炭化珪素半導体装置１００と同様の構成を有するが、ゲート電極の端部の平面位置が実施形態１に係る炭化珪素半導体装置１００の場合と異なる。すなわち、実施形態２に係る炭化珪素半導体装置１０２においては、ゲート電極１２６の端部が平面的に見てｎ＋＋型ソース領域１２０上に位置する。
このように、実施形態２に係る炭化珪素半導体装置１０２は、ゲート電極の端部の平面位置が実施形態１に係る炭化珪素半導体装置１００の場合と異なるが、実施形態１に係る炭化珪素半導体装置１００の場合と同様に構成されたｐ−型チャネル領域１１８を有することから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
また、実施形態２に係る炭化珪素半導体装置１０２によれば、ゲート電極１２６の端部が平面的に見てｎ＋＋型ソース領域１２０上に位置することから、実施形態１に係る炭化珪素半導体装置１００の場合と同様に、仮にゲート電極１２６を形成する際にゲート電極１２６の端部に若干の位置ずれが生じたとしても、ゲート電極が確実にチャネル領域を覆うようになる。このため、チャネル長は常に一定の値に維持されるようになり、所望のチャネル長を精度良く画定することができる。
また、実施形態２に係る炭化珪素半導体装置１０２によれば、ゲート電極１２６の端部が平面的に見てｎ＋＋型ソース領域１２０上に位置することから、実施形態１に係る炭化珪素半導体装置１００の場合よりもｐ−型チャネル領域１１８の表面全域にわたって確実にチャネルを形成でき、また、ｎ領域の表面が蓄積状態になり抵抗が小さくなることから、実施形態１に係る炭化珪素半導体装置１００の場合よりもオン抵抗が小さくなる。
実施形態２に係る炭化珪素半導体装置１０２は、ゲート電極の端部の平面位置以外の点においては実施形態１に係る炭化珪素半導体装置１００の場合と同様の構成を有するため、実施形態１に係る炭化珪素半導体装置１００が有する効果のうち該当する効果を有する。
［実施形態３］
実施形態３に係る炭化珪素半導体装置１０４は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態３に係る炭化珪素半導体装置１０４は、パワーＭＯＳＦＥＴである。図１１は、実施形態３に係る炭化珪素半導体装置１０４の要部断面図である。
実施形態３に係る炭化珪素半導体装置１０４は、基本的には実施形態１に係る炭化珪素半導体装置１００と同様の構成を有するが、ゲート電極の端部の平面位置が実施形態１に係る炭化珪素半導体装置１００の場合と異なる。すなわち、実施形態３に係る炭化珪素半導体装置１０４においては、ゲート電極１２６の端部が、平面的に見て、ｎ＋＋型ソース領域１２０とｎ型半導体領域１１４との間に形成されたｎ＋型半導体領域１３４上に位置する。なお、実施形態３において、ｎ＋型半導体領域１３４が本発明の第一導電型の第三半導体領域に相当する。
このように、実施形態３に係る炭化珪素半導体装置１０４は、ゲート電極の端部の平面位置が実施形態１に係る炭化珪素半導体装置１００の場合と異なるが、実施形態１に係る炭化珪素半導体装置１００の場合と同様に構成されたｐ−型チャネル領域１１８を有することから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
また、実施形態３に係る炭化珪素半導体装置１０４によれば、ゲート電極１２６の端部が、ｎ＋＋型ソース領域１２０とｎ型半導体領域１１４との間に形成されたｎ＋型半導体領域１３４上に位置することから、実施形態１に係る炭化珪素半導体装置１００の場合と同様に、仮にゲート電極１２６を形成する際にゲート電極１２６の端部に位置ずれが生じたとしても、ゲート電極が確実にチャネル領域を覆うようになる。このため、チャネル長は常に一定の値に維持されるようになり、所望のチャネル長を精度良く画定することができる。
また、実施形態３に係る炭化珪素半導体装置１０４によれば、ゲート電極１２６の端部が、ｎ＋＋型ソース領域１２０とｎ型半導体領域１１４との間に形成されたｎ＋型半導体領域１３４上に位置することから、実施形態２に係る炭化珪素半導体装置１０２の場合よりも、ゲート電極１２６に対向する炭化珪素半導体に含まれるイオン注入に起因する結晶欠陥が少なくなるので、結晶欠陥の影響が小さいデバイスを得ることができる。
実施形態３に係る炭化珪素半導体装置１０４は、ゲート電極の端部の平面位置以外の点においては実施形態１に係る炭化珪素半導体装置１００の場合と同様の構成を有するため、実施形態１に係る炭化珪素半導体装置１００が有する効果のうち該当する効果を有する。
なお、実施形態３に係る炭化珪素半導体装置１０４においては、「ｎ＋＋型ソース領域１２０」と「ｎ＋型半導体領域１３４」と「ｎ＋型半導体領域１３４とｐ−型チャネル領域１１８との間に残存するｎ型半導体領域１１４」とがパワーＭＯＳＦＥＴのソース領域を構成することとなる。
［実施形態４］
実施形態４に係る炭化珪素半導体装置（図示せず）は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態４に係る炭化珪素半導体装置は、パワーＭＯＳＦＥＴである。実施形態４に係る炭化珪素半導体装置は、基本的には実施形態１に係る炭化珪素半導体装置１００とほぼ同様の構成を有する。図１２は、実施形態４に係る炭化珪素半導体装置の製造工程（ｎ型半導体領域形成工程）を示す要部断面図である。
実施形態４に係る炭化珪素半導体装置は、基本的には実施形態１に係る炭化珪素半導体装置１００とほぼ同様の構成を有するが、図１２に示すように、実施形態４に係る炭化珪素半導体装置の製造工程（ｎ型半導体領域形成工程）においてｐ＋＋型ボディコンタクト領域１２２に対応する部分にｎ型不純物イオンをイオン注入しないため、製造される炭化珪素半導体装置が、ｐ＋＋型ボディコンタクト領域１２２に対応する部分にｎ型不純物イオンがイオン注入されていない炭化珪素半導体装置である点で実施形態１に係る炭化珪素半導体装置１００とは異なる。
このように、実施形態４に係る炭化珪素半導体装置は、ｐ＋＋型ボディコンタクト領域１２２に対応する部分にｎ型不純物イオンがイオン注入されていない点で実施形態１に係る炭化珪素半導体装置１００とは異なるが、実施形態１に係る炭化珪素半導体装置１００の場合と同様に構成されたｐ−型チャネル領域１１８を有することから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く実現することが可能となる。
また、実施形態４に係る炭化珪素半導体装置によれば、ｐ＋＋型ボディコンタクト領域１２２に対応する部分にｎ型不純物イオンがイオン注入されていないことから、ソース電極１３０とｐ＋＋型ボディコンタクト領域とのコンタクト抵抗をより一層低減できるという効果も得られる。
実施形態４に係る炭化珪素半導体装置は、ｐ＋＋型ボディコンタクト領域１２２に対応する部分にｎ型不純物イオンがイオン注入されていない点以外の点においては実施形態１に係る炭化珪素半導体装置１００とは同様の構成を有するため、実施形態１に係る炭化珪素半導体装置１００が有する効果のうち該当する効果を有する。
なお、本発明においては、ｐ＋＋型ボディコンタクト領域１２２だけでなく、隣接するｎ＋＋型ソース領域１２０に対応する領域の一部についても、ｎ型半導体領域１１４を形成する際にｎ型不純物イオンがイオン注入されないようにしてもよい。
［実施形態５］
実施形態５に係る炭化珪素半導体装置１０８は、本発明の第二の態様に係る炭化珪素半導体装置である。実施形態５に係る炭化珪素半導体装置１０８は、パワーＭＯＳＦＥＴである。実施形態５に係る炭化珪素半導体装置１０８は、基本的には実施形態１に係る炭化珪素半導体装置１００とほぼ同様の構成を有する。図１３は、実施形態５に係る炭化珪素半導体装置１０８の要部断面図である。図１４及び図１５は、実施形態５に係る炭化珪素半導体装置１０８の製造工程を説明するために示す図である。図１４（ａ）及び図１５（ａ）はそれぞれ、実施形態５に係る炭化珪素半導体装置１０８の製造工程を示す要部断面図であり、図１４（ｂ）及び図１５（ｂ）はそれぞれ、図１４（ａ）及び図１５（ａ）のＡ−Ａ’に沿った不純物濃度プロファイルを示す図である。
実施形態５に係る炭化珪素半導体装置１０８は、上記したように、基本的には実施形態１に係る炭化珪素半導体装置１００とほぼ同様の構成を有するが、図１３に示すように、ｎ型半導体領域を有しない点で実施形態１に係る炭化珪素半導体装置１００とは異なる。すなわち、実施形態５に係る炭化珪素半導体装置１０８においては、「ｎ＋＋型ソース領域１２０とｐ−型チャネル領域１１８との間に残存する領域」が「ｎ型半導体領域」ではなくて「ｎ−型エピタキシャル層１１２」である。
実施形態５に係る炭化珪素半導体装置１０８は、ｎ＋型低抵抗炭化珪素基板１１０と、ｎ＋型低抵抗炭化珪素基板１１０の第一主面側の表面に形成されたｎ−型エピタキシャル層１１２と、ｎ−型エピタキシャル層１１２の表面側における所定の深さ位置に形成されたｐ型ボディ領域１１６と、ｎ−型エピタキシャル層１６の表面側からｐ型ボディ領域１１６に達するように形成されたｐ−型チャネル領域１１８と、ｎ−型エピタキシャル層１１２の表面側からｐ型ボディ領域１１６に向けて形成されたｎ＋＋型ソース領域１２０と、ｎ−型エピタキシャル層１１２の表面側からｐ型ボディ領域１１６に達するように形成されたｐ＋＋型ボディコンタクト領域１２２と、少なくともｐ−型チャネル領域１１８上にゲート絶縁膜１２４を介して形成されたゲート電極１２６とを備える。
実施形態５に係る炭化珪素半導体装置１０８は、ｐ型ボディ領域形成工程において、ｎ−型エピタキシャル層１１２の表面における、所定の深さ領域にｐ型ボディ領域１１６を形成し（図１４参照。）、ｎ−型エピタキシャル層１１２の表面に、ｐ−型チャネル領域１１８（図１５参照。）、ｎ＋＋型ソース領域１２０及びｐ＋＋型ボディコンタクト領域１２２を形成すること以外は、実施形態１に係る炭化珪素半導体装置の製造方法と同様の工程を実施することにより製造することができる。
このように、実施形態５に係る炭化珪素半導体装置１０８は、ｎ型半導体領域を有しない点で実施形態１に係る炭化珪素半導体装置１００とは異なるが、実施形態１に係る炭化珪素半導体装置１００の場合と同様に構成されたｐ−型チャネル領域１１８を有することから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
また、実施形態５に係る炭化珪素半導体装置によれば、ｎ型半導体領域形成工程を省略できるという効果も得られる。
実施形態５に係る炭化珪素半導体装置は、ｎ型半導体領域を有しない点以外の点においては実施形態１に係る炭化珪素半導体装置１００の場合と同様の構成を有するため、実施形態１に係る炭化珪素半導体装置１００が有する効果のうち該当する効果を有する。
［実施形態６］
実施形態６に係る炭化珪素半導体装置２００は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態６に係る炭化珪素半導体装置２００は、ＩＧＢＴである。図１６は、実施形態６に係る炭化珪素半導体装置２００の要部断面図である。図１６中、符号２１０はｐ＋型低抵抗炭化珪素基板を示し、符号２１２はｎ−型エピタキシャル層を示し、符号２１４はｎ型半導体領域を示し、符号２１６はｐ型ボディ領域を示し、符号２１８はｐ−型チャネル領域を示し、符号２２０はｎ＋＋型エミッタ領域を示し、符号２２２はｐ＋＋型ボディコンタクト領域を示し、符号２２４はゲート絶縁層を示し、符号２２６はゲート電極を示し、符号２２８は層間絶縁層を示し、符号２３０はエミッタ電極を示し、符号２３２はコレクタ電極を示す。なお、実施形態６において、ｎ＋＋型エミッタ領域２２０が本発明の第一導電型の第二半導体領域に相当する。
実施形態６に係る炭化珪素半導体装置２００は、基本的には実施形態１に係る炭化珪素半導体装置１００とほぼ同様の構成を有するが、図１６に示すように、低抵抗炭化珪素基板としてｐ＋型低抵抗炭化珪素基板２１０を備える点で実施形態１に係る炭化珪素半導体装置１００とは異なる。すなわち、実施形態６に係る炭化珪素半導体装置２００はＩＧＢＴである。
このように、実施形態６に係る炭化珪素半導体装置は、低抵抗炭化珪素基板としてｐ＋型低抵抗炭化珪素基板２１０を備え、ＩＧＢＴである点で実施形態１に係る炭化珪素半導体装置１００とは異なるが、実施形態１に係る炭化珪素半導体装置１００の場合と同様に構成されたｐ−型チャネル領域１１８を有することから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
なお、実施形態６に係る炭化珪素半導体装置２００は、低抵抗炭化珪素基板としてｐ＋型低抵抗炭化珪素基板２１０を備え、ＩＧＢＴである点以外の点においては実施形態１に係る炭化珪素半導体装置１００の場合と同様の構成を有するため、実施形態１に係る炭化珪素半導体装置１００が有する効果のうち該当する効果を有する。
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能である。
例えば、上記の各実施形態においては、第一導電型をｎ型、第二導電型をｐ型として本発明を説明したが、本発明はこれに限定されるものではない。第一導電型をｐ型、第二導電型をｎ型としてもよい。
１００，１０２，１０４，１０８，２００，９００…炭化珪素半導体装置、１１０，９１０…ｎ＋型低抵抗炭化珪素基板、１１２，２１２，９１２…ｎ−型エピタキシャル層、１１４，２１４，９１４…ｎ型半導体領域、１１６，２１６，９１６…ｐ型ボディ領域、１１８，２１８，３１８…ｐ−型チャネル領域、１２０，９２０…ｎ＋＋型ソース領域、１２２，２２２，９２２…ｐ＋＋型ボディコンタクト領域、１２４，２２４，９２４…ゲート絶縁層、１２６，２２６，９２６…ゲート電極、１２８，２２８，９２８…層間絶縁層、１３０，９３０…ソース電極、１３２，９２０…ドレイン電極、１３４…ｎ＋型半導体領域、２１０…ｐ＋型低抵抗炭化珪素基板、２２０…ｎ＋＋型エミッタ領域、２３０…エミッタ電極、２３２…コレクタ電極，Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５…マスク

Claims (7)

  1. 第一導電型エピタキシャル層と、
    前記第一導電型エピタキシャル層の表面に形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第一半導体領域と、
    前記第一導電型の第一半導体領域よりも深い位置に形成された第二導電型ボディ領域と、
    前記第一導電型エピタキシャル層の表面側から前記第一導電型の第一半導体領域を貫通して前記第二導電型ボディ領域に達するように形成された第二導電型チャネル領域と、
    前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型の第一半導体領域よりも不純物濃度が高い第一導電型の第二半導体領域と、
    前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、
    少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備え、
    前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型の第一半導体領域が残存するような平面位置に形成され、
    前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型の第一半導体領域と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型の第一半導体領域より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、
    前記ゲート電極の端部は、平面的に見て、前記第一導電型の第三半導体領域上に位置することを特徴とする炭化珪素半導体装置。
  2. 第一導電型エピタキシャル層と、
    前記第一導電型エピタキシャル層の表面側における所定の深さ位置に形成された第二導電型ボディ領域と、
    前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成された第二導電型チャネル領域と、
    前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第二半導体領域と、
    前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、
    少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備え、
    前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型エピタキシャル層が残存するような平面位置に形成されていることを特徴とする炭化珪素半導体装置。
  3. 前記ゲート電極の端部は、平面的に見て、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型エピタキシャル層上に位置することを特徴とする請求項２に記載の炭化珪素半導体装置。
  4. 前記ゲート電極の端部は、平面的に見て、前記第一導電型の第二半導体領域上に位置することを特徴とする請求項２に記載の炭化珪素半導体装置。
  5. 前記第一導電型の第二半導体領域と前記第二導電型チャネル領域との間に残存する前記第一導電型エピタキシャル層と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型エピタキシャル層より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、
    前記ゲート電極の端部は、平面的に見て、前記第一導電型の第三半導体領域上に位置することを特徴とする請求項２に記載の炭化珪素半導体装置。
  6. 請求項１に記載の炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、
    前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、
    第二導電型不純物の最大濃度を示す深さ位置が、前記第二導電型チャネル領域の底面となる深さ位置よりも深くなるように、前記第一導電型エピタキシャル層の表面に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、
    前記第二導電型ボディ領域の表面に前記第一導電型の第一半導体領域を形成する第一導電型の第一半導体領域形成工程と、
    前記第一導電型の第一半導体領域内に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、
    前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。
  7. 請求項２に記載の炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、
    前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、
    前記第一導電型エピタキシャル層の表面における、所定の深さ領域に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、
    前記第一導電型エピタキシャル層の表面に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、
    前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。
JP2016503038A 2014-11-26 2014-11-26 炭化珪素半導体装置及びその製造方法 Active JP6159471B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/081232 WO2016084158A1 (ja) 2014-11-26 2014-11-26 炭化珪素半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2016084158A1 JPWO2016084158A1 (ja) 2017-04-27
JP6159471B2 true JP6159471B2 (ja) 2017-07-05

Family

ID=56073782

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016503038A Active JP6159471B2 (ja) 2014-11-26 2014-11-26 炭化珪素半導体装置及びその製造方法
JP2016507925A Active JP6190943B2 (ja) 2014-11-26 2015-09-18 炭化珪素半導体装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016507925A Active JP6190943B2 (ja) 2014-11-26 2015-09-18 炭化珪素半導体装置及びその製造方法

Country Status (6)

Country Link
US (2) US10600869B2 (ja)
EP (1) EP3226305B1 (ja)
JP (2) JP6159471B2 (ja)
CN (1) CN105874603B (ja)
TW (1) TWI647848B (ja)
WO (2) WO2016084158A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6402773B2 (ja) * 2014-09-08 2018-10-10 富士電機株式会社 半導体装置及びその製造方法
JP6550869B2 (ja) * 2015-04-01 2019-07-31 富士電機株式会社 半導体装置
SE542607C2 (en) 2018-06-29 2020-06-16 Ascatron Ab MOSFET in SiC with self-aligned lateral MOS channel
CN112582461B (zh) * 2019-09-30 2024-05-10 比亚迪半导体股份有限公司 平面栅SiCMOSFET及其制造方法
US10957768B1 (en) * 2019-10-07 2021-03-23 Infineon Technologies Ag Silicon carbide device with an implantation tail compensation region
US11282951B2 (en) 2020-06-04 2022-03-22 Wolfspeed, Inc. Semiconductor power devices having graded lateral doping in the source region
IT202000032441A1 (it) * 2020-12-24 2022-06-24 Consiglio Nazionale Ricerche Dispositivo transistore mosfet in carburo di silicio avente migliorate caratteristiche e relativo procedimento di fabbricazione

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5877041A (en) 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
JP4595144B2 (ja) * 1999-09-21 2010-12-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
WO2002084745A2 (en) * 2001-04-11 2002-10-24 Silicon Wireless Corporation Power semiconductor devices and methods of forming same
TW561524B (en) * 2002-10-24 2003-11-11 Nanya Technology Corp Method of reducing the collapse of rework photoresist
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
JP5012286B2 (ja) * 2007-07-27 2012-08-29 住友電気工業株式会社 酸化膜電界効果トランジスタ
JP2009064970A (ja) * 2007-09-06 2009-03-26 Toshiba Corp 半導体装置
JP5452062B2 (ja) * 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US20110108912A1 (en) * 2009-11-09 2011-05-12 Hamilton Lu Methods for fabricating trench metal oxide semiconductor field effect transistors
WO2012172988A1 (ja) 2011-06-14 2012-12-20 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5869291B2 (ja) * 2011-10-14 2016-02-24 富士電機株式会社 半導体装置
JP5545682B2 (ja) * 2012-02-16 2014-07-09 株式会社東芝 半導体装置の製造方法
JP2012124536A (ja) * 2012-03-23 2012-06-28 Sumitomo Electric Ind Ltd 酸化膜電界効果トランジスタおよびその製造方法
WO2013172059A1 (ja) * 2012-05-15 2013-11-21 富士電機株式会社 半導体装置
JP5814881B2 (ja) * 2012-07-31 2015-11-17 株式会社東芝 トランジスタ及びその製造方法
JP2014063949A (ja) * 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2014131008A (ja) * 2012-11-29 2014-07-10 Fuji Electric Co Ltd ワイドバンドギャップ半導体装置
CN103985635B (zh) * 2013-02-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种mos晶体管的制备方法

Also Published As

Publication number Publication date
TW201721867A (zh) 2017-06-16
CN105874603A (zh) 2016-08-17
JPWO2016084463A1 (ja) 2017-04-27
JP6190943B2 (ja) 2017-08-30
EP3226305A1 (en) 2017-10-04
US20190252498A1 (en) 2019-08-15
TWI647848B (zh) 2019-01-11
US10510841B2 (en) 2019-12-17
WO2016084463A1 (ja) 2016-06-02
CN105874603B (zh) 2019-05-17
JPWO2016084158A1 (ja) 2017-04-27
WO2016084158A1 (ja) 2016-06-02
US20170229541A1 (en) 2017-08-10
US10600869B2 (en) 2020-03-24
EP3226305A4 (en) 2018-07-18
EP3226305B1 (en) 2021-10-06

Similar Documents

Publication Publication Date Title
JP6159471B2 (ja) 炭化珪素半導体装置及びその製造方法
CN105264667B (zh) 碳化硅半导体装置及其制造方法
CN110050349B (zh) 碳化硅半导体装置及其制造方法
JP6179409B2 (ja) 炭化珪素半導体装置の製造方法
US10446649B2 (en) Silicon carbide semiconductor device
TWI632621B (zh) 半導體裝置及其製造方法
CN104064604B (zh) 半导体装置的制造方法及半导体装置
JP5767869B2 (ja) 半導体装置の製造方法
JP2013062344A (ja) 半導体装置およびその製造方法
CN105321824B (zh) 半导体装置的制造方法
JP6189045B2 (ja) 半導体素子の製造方法
JP5509543B2 (ja) 半導体装置の製造方法
US20160149029A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20120241851A1 (en) Semiconductor device and method for manufacturing same
KR20130139738A (ko) 탄화규소 반도체 장치의 제조방법
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
CN102760768B (zh) 碳化硅半导体器件
CN103295888A (zh) 半导体装置及其制造方法
TW201601310A (zh) 半導體裝置
JP5809877B2 (ja) トレンチゲート型パワー半導体装置の製造方法
JP2008218770A (ja) 炭化珪素半導体装置およびその製造方法
JPWO2019092871A1 (ja) ワイドギャップ半導体装置
KR20160008741A (ko) 트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170609

R150 Certificate of patent or registration of utility model

Ref document number: 6159471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150