JP5776701B2 - 半導体装置、および、半導体装置の製造方法 - Google Patents
半導体装置、および、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5776701B2 JP5776701B2 JP2012546718A JP2012546718A JP5776701B2 JP 5776701 B2 JP5776701 B2 JP 5776701B2 JP 2012546718 A JP2012546718 A JP 2012546718A JP 2012546718 A JP2012546718 A JP 2012546718A JP 5776701 B2 JP5776701 B2 JP 5776701B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor device
- bonding
- external connection
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10W40/255—
-
- H10W70/65—
-
- H10W90/00—
-
- H10W90/701—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H10W72/073—
-
- H10W72/07311—
-
- H10W72/075—
-
- H10W72/352—
-
- H10W72/387—
-
- H10W72/5445—
-
- H10W72/5473—
-
- H10W72/5475—
-
- H10W72/5522—
-
- H10W72/5524—
-
- H10W72/5525—
-
- H10W72/59—
-
- H10W72/884—
-
- H10W72/952—
-
- H10W90/734—
-
- H10W90/753—
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
このような点に鑑み、製造コストを抑制しつつ、信頼性を向上させた半導体装置、および、半導体装置の製造方法を提供することを目的とする。
この半導体装置は、基板と、基板上に搭載された絶縁基板と、絶縁基板の電子部品搭載領域上に形成された金属層と、金属層上に、接合材を介して金属層の端部に沿って搭載された電子部品と、接合材をはじく材料を含み、金属層上であって電子部品と端部との間に形成された、配線用ワイヤーとは別のワイヤー部材と、を有し、別のワイヤー部材は、電子部品と、電子部品と端部との間に搭載された別の電子部品との間に形成されている。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
[第1の実施の形態]
図1は、第1の実施の形態に係る半導体装置の一例を示す上面図である。図2は、第1の実施の形態に係る半導体装置の一例を示す断面図である。ここで、図2は、図1の点線A−Aにおける断面図に相当する。
次に、金属パターン155上の構造の詳細について説明する。図3は、第1の実施の形態に係る半導体装置の一例を示す部分拡大図である。図3(A)は、図1の点線D1で囲まれた領域を切り出した部分上面図である。図3(B)は、図3(A)の点線A−Aにおける断面図に相当する。
半導体素子171と外部接続用端子181とは、隣り合って配置されている。接合材161aは、金属パターン152と半導体素子171との間に充填されている。さらに、接合材161aは、半導体素子171の周囲に一部はみ出している。
以上説明してきたように、半導体装置100では、図3に示したように、金属パターン155上において、外部接続用端子182と金属パターン155の端部155a,155bとの間に、接合材162をはじく材料を含み、配線用ボンディングワイヤーとは別のワイヤー部材203,204が形成されている。
また、半導体装置100では、図4に示したように、金属パターン152上において、半導体素子171と外部接続用端子181との間に、接合材161a,161bをはじく材料を含み、配線用ボンディングワイヤーとは別のワイヤー部材201が形成されている。
半導体装置100では、上述したように、接合材161aと接合材161bとが交わってしまうことを抑制できるため、半導体素子171の下の接合材に、ボイドが発生したり、半導体素子171の下の接合材が厚くなってしまう現象を回避することができる。これにより、半導体素子171から基板110へ向かう放熱経路の熱抵抗が高くなることを抑制できる。
図9は、参考例3における試験結果を示す図である。図9に示す表は、参考例3の装置500に対して、半導体素子570と外部接続用端子580との間に、ボンディングピッチが6mmのワイヤー部材を形成したものと、ボンディングピッチが3mmのワイヤー部材を形成したものと、ワイヤー部材を形成しないものとをそれぞれ多数投入した場合に、はんだ560aとはんだ560bとが交わってしまった件数(発生数)をそれぞれカウントした結果である。
次に、半導体装置100に対して、金属パターン155,156上に、ワイヤー部材203〜206に換えて、他のワイヤー部材を形成した複数の変形例を、変形例1として説明する。図10〜図12は、第1の実施の形態に係る半導体装置の変形例1を示す図である。ここでは代表して、金属パターン155上の構成について説明する。
図11(A)に示す変形例では、外部接続用端子182が金属パターン155の端部155dに近接している。なお、これは、図11(B)〜(F)、図12(A)〜(E)に示す変形例についても同様である。
図11(E)に示す変形例では、複数のワイヤー部材503が、外部接続用端子182と金属パターン155の端部155a,155bとの間に、端部155a,155bに沿って一列に並んで配置されている。
図12(A)〜(E)に示す変形例では、それぞれ、複数のワイヤー部材503が、外部接続用端子182を包囲するように形成されている。
次に、半導体装置100に対して、金属パターン152上に、ワイヤー部材201,202に換えて、他のワイヤー部材を形成した複数の変形例を、変形例2として説明する。図13は、第1の実施の形態に係る半導体装置の変形例2を示す図である。ここでは代表して、半導体素子171と外部接続用端子181との間の構成について説明する。
図13(A)に示す変形例では、外部接続用端子181と半導体素子171との間に、ワイヤー部分と複数のボンディング部分とを有するワイヤー部材511が形成されている。
さらに、ワイヤー部材512が、ワイヤー部分を有していないことにより、複数のワイヤー部材512を、ワイヤーボンディング装置により、短い間隔で配置させることができる。
次に、第1の実施の形態の半導体装置100の製造方法を、第2の実施の形態として説明する。図14〜図17は、第2の実施の形態に係る半導体装置の製造方法の一例を示す工程図である。図14は、上面図であり、図15は、図14の点線A−Aにおける断面図である。図16は、上面図であり、図17は、図16の点線A−Aにおける断面図である。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
110 基板
111 表面
112 裏面
121,122,161,161a,161b,162 接合材
131,132,151〜156 金属パターン
141,142 絶縁基板
155a〜155d 端部
171〜174 半導体素子
181〜183 外部接続用端子
181a,182a 台座部
181b,182b 突起部
191〜198 配線用ボンディングワイヤー
201〜206,501〜504,511,512 ワイヤー部材
201a,203a,204a ワイヤー部分
201b,203b,204b ボンディング部分
Claims (8)
- 基板と、
前記基板上に搭載された絶縁基板と、
前記絶縁基板の電子部品搭載領域上に形成された金属層と、
前記金属層上に、接合材を介して前記金属層の端部に沿って搭載された電子部品と、
前記接合材をはじく材料を含み、前記金属層上であって前記電子部品と前記端部との間に形成された、配線用ワイヤーとは別のワイヤー部材と、
を有し、
前記別のワイヤー部材は、前記電子部品と、前記電子部品と前記端部との間に搭載された別の電子部品との間に形成されていることを特徴とする半導体装置。
- 前記ワイヤー部材は、ワイヤー部分を有し、前記ワイヤー部分は、前記金属層の前記端部に沿って延びていることを特徴とする請求項1記載の半導体装置。
- 前記ワイヤー部材は、ボンディング部分を有し、前記金属層の前記端部に沿って複数並んで配置されていることを特徴とする請求項1記載の半導体装置。
- 前記電子部品は、外部接続用端子であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記接合材は、はんだであることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 基板上に搭載された絶縁基板の電子部品搭載領域上に形成された金属層の前記電子部品搭載領域と前記金属層の端部との間に、接合材をはじく材料を含み、配線用ワイヤーとは別のワイヤー部材を形成する工程と、
前記ワイヤー部材を形成した後、前記金属層上に、前記電子部品搭載領域を覆うように前記接合材を介して電子部品を前記端部に沿って搭載する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記ワイヤー部材を形成する工程は、前記配線用ワイヤーを形成する工程と同じワイヤーボンディング工程で行われることを特徴とする請求項6記載の半導体装置の製造方法。
- 前記接合材は、はんだであることを特徴とする請求項6または7記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012546718A JP5776701B2 (ja) | 2010-12-03 | 2011-09-08 | 半導体装置、および、半導体装置の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010270080 | 2010-12-03 | ||
| JP2010270080 | 2010-12-03 | ||
| PCT/JP2011/070472 WO2012073572A1 (ja) | 2010-12-03 | 2011-09-08 | 半導体装置、および、半導体装置の製造方法 |
| JP2012546718A JP5776701B2 (ja) | 2010-12-03 | 2011-09-08 | 半導体装置、および、半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2012073572A1 JPWO2012073572A1 (ja) | 2014-05-19 |
| JP5776701B2 true JP5776701B2 (ja) | 2015-09-09 |
Family
ID=46171528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012546718A Active JP5776701B2 (ja) | 2010-12-03 | 2011-09-08 | 半導体装置、および、半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8664765B2 (ja) |
| EP (1) | EP2546869B1 (ja) |
| JP (1) | JP5776701B2 (ja) |
| CN (1) | CN102859671A (ja) |
| WO (1) | WO2012073572A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI467272B (zh) * | 2012-06-08 | 2015-01-01 | 元太科技工業股份有限公司 | 接合結構 |
| JP5975926B2 (ja) * | 2013-03-29 | 2016-08-23 | 本田技研工業株式会社 | 半導体チップの実装方法 |
| JP6086055B2 (ja) | 2013-11-26 | 2017-03-01 | トヨタ自動車株式会社 | 半導体装置 |
| DE102014110473A1 (de) * | 2014-07-24 | 2016-01-28 | Osram Opto Semiconductors Gmbh | Träger für ein elektrisches Bauelement |
| DE102014114982B4 (de) * | 2014-10-15 | 2023-01-26 | Infineon Technologies Ag | Verfahren zum Bilden einer Chip-Baugruppe |
| FR3028665B1 (fr) * | 2014-11-18 | 2021-11-26 | Ulis | Assemblage d'un composant plan sur un support plan |
| US10600753B2 (en) * | 2015-08-28 | 2020-03-24 | Texas Instruments Incorporated | Flip chip backside mechanical die grounding techniques |
| JP7347047B2 (ja) | 2019-09-12 | 2023-09-20 | 富士電機株式会社 | 半導体装置 |
| JP7305603B2 (ja) | 2020-09-18 | 2023-07-10 | 株式会社東芝 | 半導体装置 |
| JP7422646B2 (ja) * | 2020-11-27 | 2024-01-26 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2025094349A1 (ja) * | 2023-11-02 | 2025-05-08 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286289A (ja) * | 1999-03-31 | 2000-10-13 | Fujitsu Ten Ltd | 金属貼付基板および半導体装置 |
| JP2002353270A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 表面実装型の半導体装置 |
| JP2006351988A (ja) * | 2005-06-20 | 2006-12-28 | Denki Kagaku Kogyo Kk | セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。 |
| JP2010103222A (ja) * | 2008-10-22 | 2010-05-06 | Fuji Electric Systems Co Ltd | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974165A (ja) | 1995-09-07 | 1997-03-18 | Oki Electric Ind Co Ltd | マルチチップモジュール用基板 |
| JPH104167A (ja) * | 1996-06-18 | 1998-01-06 | Toshiba Corp | 半導体装置 |
| JP3006585B2 (ja) * | 1998-06-01 | 2000-02-07 | 富士電機株式会社 | 半導体装置 |
| WO2001097277A1 (en) * | 2000-06-16 | 2001-12-20 | Matsushita Electric Industrial Co., Ltd. | Electronic parts packaging method and electronic parts package |
| JP2002124550A (ja) * | 2000-10-17 | 2002-04-26 | Hitachi Cable Ltd | テープキャリア及びそれを用いた半導体装置 |
| US7615873B2 (en) * | 2004-04-21 | 2009-11-10 | International Rectifier Corporation | Solder flow stops for semiconductor die substrates |
| EP1975993A1 (de) * | 2007-03-29 | 2008-10-01 | ABB Technology AG | Lötstoppmittel |
| JP4924411B2 (ja) | 2007-12-27 | 2012-04-25 | 三菱電機株式会社 | 電力半導体装置 |
| JP2009283741A (ja) * | 2008-05-23 | 2009-12-03 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP3144633U (ja) * | 2008-06-26 | 2008-09-04 | サンケン電気株式会社 | リードフレームおよび半導体装置 |
-
2011
- 2011-09-08 CN CN2011800187629A patent/CN102859671A/zh active Pending
- 2011-09-08 US US13/638,955 patent/US8664765B2/en active Active
- 2011-09-08 JP JP2012546718A patent/JP5776701B2/ja active Active
- 2011-09-08 WO PCT/JP2011/070472 patent/WO2012073572A1/ja not_active Ceased
- 2011-09-08 EP EP11844936.2A patent/EP2546869B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286289A (ja) * | 1999-03-31 | 2000-10-13 | Fujitsu Ten Ltd | 金属貼付基板および半導体装置 |
| JP2002353270A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 表面実装型の半導体装置 |
| JP2006351988A (ja) * | 2005-06-20 | 2006-12-28 | Denki Kagaku Kogyo Kk | セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。 |
| JP2010103222A (ja) * | 2008-10-22 | 2010-05-06 | Fuji Electric Systems Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2546869A4 (en) | 2017-01-25 |
| CN102859671A (zh) | 2013-01-02 |
| EP2546869B1 (en) | 2024-08-28 |
| WO2012073572A1 (ja) | 2012-06-07 |
| US20130020725A1 (en) | 2013-01-24 |
| EP2546869A1 (en) | 2013-01-16 |
| US8664765B2 (en) | 2014-03-04 |
| JPWO2012073572A1 (ja) | 2014-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5776701B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| CN102593081B (zh) | 包括散热器的半导体器件 | |
| JP6370257B2 (ja) | 半導体装置 | |
| CN106920783A (zh) | 具有改进的热和电性能的半导体装置 | |
| US11942449B2 (en) | Semiconductor arrangement and method for producing the same | |
| JP6448418B2 (ja) | 電力用半導体装置 | |
| JP2010283053A (ja) | 半導体装置及びその製造方法 | |
| JP2015005681A (ja) | 半導体装置及びその製造方法 | |
| CN111816633B (zh) | 半导体装置及半导体装置的制造方法 | |
| KR102199360B1 (ko) | 반도체 패키지 | |
| JP6305176B2 (ja) | 半導体装置及び製造方法 | |
| JP6043049B2 (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| JP2017028174A (ja) | 半導体装置 | |
| CN111834307B (zh) | 半导体模块 | |
| US9953902B2 (en) | Semiconductor device including semiconductor chips electrically connected via a metal plate | |
| JP2022165445A (ja) | 半導体装置 | |
| JP2009231371A (ja) | 半導体チップ及び半導体装置 | |
| JP2017135144A (ja) | 半導体モジュール | |
| US20190258302A1 (en) | Power supply module | |
| JP6747304B2 (ja) | 電力用半導体装置 | |
| CN111584422B (zh) | 半导体装置及其制造方法 | |
| US20240304538A1 (en) | Semiconductor module arrangement | |
| US20250218920A1 (en) | Apparatus formed from electronic components having different respective thicknesses and methods of forming an apparatus from electronic components having different respective thicknesses | |
| US20250233032A1 (en) | Double-sided cooling semiconductor device | |
| JP2010186962A (ja) | 半導体パッケージおよびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150622 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5776701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |