[go: up one dir, main page]

CN111834307B - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN111834307B
CN111834307B CN202010289944.0A CN202010289944A CN111834307B CN 111834307 B CN111834307 B CN 111834307B CN 202010289944 A CN202010289944 A CN 202010289944A CN 111834307 B CN111834307 B CN 111834307B
Authority
CN
China
Prior art keywords
insulating
insulating plate
semiconductor element
insulating substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010289944.0A
Other languages
English (en)
Other versions
CN111834307A (zh
Inventor
石山祐介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111834307A publication Critical patent/CN111834307A/zh
Application granted granted Critical
Publication of CN111834307B publication Critical patent/CN111834307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10W74/111
    • H10W70/614
    • H10W40/226
    • H10W40/228
    • H10W40/255
    • H10W70/20
    • H10W70/611
    • H10W70/69
    • H10W72/30
    • H10W74/114
    • H10W90/00
    • H10W90/401
    • H10W90/701
    • H10W70/093
    • H10W70/65
    • H10W72/07354
    • H10W72/347
    • H10W72/352
    • H10W72/952
    • H10W76/138
    • H10W90/734

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

得到能够提高散热性、降低成本的半导体模块。在第1绝缘板(1a)的上方配置有第2绝缘板(2a)。第1半导体元件(3)设置于第1绝缘板(1a)的上表面。第2半导体元件(5)设置于第2绝缘板(2a)的下表面。绝缘基板(7)具有:第3绝缘板(7a),其配置在第1绝缘板(1a)与第2绝缘板(2a)之间;以及导体(7b、7c),它们设置于第3绝缘板(7a)的表面,与第1及第2半导体元件(3、5)连接。封装树脂(12)将第1及第2半导体元件(3、5)和绝缘基板(7)封装。第3绝缘板(7a)的绝缘耐压比第1及第2绝缘板(1a、2a)的绝缘耐压低。

Description

半导体模块
技术领域
本发明涉及例如大电流的控制所使用的半导体模块。
背景技术
就将设置有半导体元件的第1及第2绝缘基板上下相对而进行了树脂封装的半导体模块而言,提出了在模块内部将第3绝缘基板与半导体元件连接的结构(例如,参照专利文献1)。
专利文献1:日本特开2013-30710号公报
以往,进行模块内部的绝缘的第3绝缘基板被设计成与进行模块内外的绝缘的第1及第2绝缘基板相同的绝缘耐压。因此,存在下述问题,即,由于模块内部的第3绝缘基板的绝缘耐压成为过高的值,因此导热率变低而使散热性降低、材料费增高而使成本增加。
发明内容
本发明就是为了解决上述这样的课题而提出的,其目的在于得到能够提高散热性、降低成本的半导体模块。
本发明涉及的半导体模块的特征在于,具有:第1绝缘板;第2绝缘板,其配置于所述第1绝缘板的上方;第1半导体元件,其设置于所述第1绝缘板的上表面;第2半导体元件,其设置于所述第2绝缘板的下表面;绝缘基板,其具有配置于所述第1绝缘板与所述第2绝缘板之间的第3绝缘板、以及设置于所述第3绝缘板的表面并与所述第1半导体元件及第2半导体元件连接的导体;以及封装树脂,其将所述第1半导体元件及第2半导体元件和所述绝缘基板封装,所述第3绝缘板的绝缘耐压比所述第1绝缘板及第2绝缘板的绝缘耐压低。
发明的效果
在本发明中,使进行模块内部的绝缘的绝缘基板的第3绝缘板的绝缘耐压比进行模块内外的绝缘的第1及第2绝缘板的绝缘耐压低。由此,绝缘基板的导热率变高而使散热性提高,能够节约材料费而降低成本。
附图说明
图1是表示实施方式1涉及的半导体模块的剖面图。
图2是表示实施方式1涉及的模块内部的绝缘基板的俯视图。
图3是表示实施方式2涉及的半导体模块的剖面图。
图4是表示实施方式2涉及的半导体模块的变形例的剖面图。
图5是表示实施方式3涉及的半导体模块的剖面图。
图6是表示实施方式4涉及的半导体模块的剖面图。
图7是将实施方式5涉及的半导体元件与绝缘基板的接合部放大的剖面图。
标号的说明
1、2、7绝缘基板,1a、2a、7a绝缘板,3、5、15半导体元件,7b、7c导体,9、10钎料,12封装树脂,13、14金属块
具体实施方式
参照附图,对实施方式涉及的半导体模块进行说明。对相同或相应的结构要素标注相同的标号,有时省略重复说明。
实施方式1.
图1是表示实施方式1涉及的半导体模块的剖面图。绝缘基板1具有:绝缘板1a;导体1b,其设置于绝缘板1a的下表面;以及导体1c,其设置于绝缘板1a的上表面。在绝缘基板1的上方配置有绝缘基板2。绝缘基板2具有:绝缘板2a;导体2b,其设置于绝缘板2a的下表面;以及导体2c,其设置于绝缘板2a的上表面。此外,在本说明书中,将图1的剖面图中的上侧的面记作“上表面”,将下侧的面记作“下表面”。
半导体元件3设置于绝缘基板1的上表面。半导体元件3的下表面电极通过钎料4而与绝缘基板1的导体1c连接。半导体元件5设置于绝缘基板2的下表面。半导体元件5的下表面电极通过钎料6而与绝缘基板2的导体2b连接。
绝缘基板7配置在绝缘基板1与绝缘基板2之间。绝缘基板7具有:绝缘板7a;以及导体7b、7c、7d,它们设置于绝缘板7a的上下表面。设置有将绝缘板7a贯通的通孔8。图2是表示实施方式1涉及的模块内部的绝缘基板的俯视图。导体7b、7c、7d在绝缘板7a的上下表面在平面方向也进行了配线。
导体7b经由通孔8而设置于绝缘板7a的上下表面,经由钎料9而与半导体元件3的上表面电极和绝缘基板2的导体2b连接。导体7c经由钎料10而与半导体元件5的上表面电极连接。导体7d经由钎料11而与绝缘基板1的导体1c连接。
此外,钎料4、6、9-11例如是焊料,但也可以是Ag膏或其它导电性连接材料。绝缘基板1、2、7例如是印刷基板或带有铜图案的陶瓷基板等,也可以是多层基板。
封装树脂12将半导体元件3、5和绝缘基板7封装。处于与设置有半导体元件3、5的面相反侧的绝缘基板1的下表面和绝缘基板2的上表面从封装树脂12露出至外部。由于半导体元件3、5的发热,模块内部的绝缘基板7的温度也上升。绝缘基板7经由钎料9、11和上下的绝缘基板1、2而被冷却。
绝缘板7a的绝缘耐压比绝缘板1a、2a的绝缘耐压低。这里,绝缘耐压由绝缘板的厚度与绝缘板的介电强度的乘积决定。因此,在绝缘板1a、2a和绝缘板7a的材质相同的情况下,绝缘板7a的厚度比绝缘板1a、2a薄。或者,绝缘板1a、2a和绝缘板7a的绝缘材质不同,绝缘板7a的介电强度比绝缘板1a、2a的介电强度低。
如上所述,在本实施方式中,使进行模块内部的绝缘的绝缘基板7的绝缘板7a的绝缘耐压比进行模块内外的绝缘的绝缘基板1、2的绝缘板1a、2a的绝缘耐压低。由此,绝缘板7a的散热性提高,能够节约材料费而降低成本。
另外,能够通过上下设置半导体元件3、5,从而增大功率,减小占用面积。另外,由于使绝缘基板1的下表面和绝缘基板2的上表面从封装树脂12露出,因此能够通过双面冷却而提高散热性能。
另外,就通常的半导体模块而言,通过导线将电流经由绝缘基板的图案等从半导体元件3、5引出至外部电极。与此相对,在本实施方式中,由于通过焊料等钎料将半导体元件3、5与绝缘基板7连接,因此能够实现大面积的电流引出。因此,能够使半导体元件3、5小型化,所以半导体模块也能够小型化。
实施方式2.
图3是表示实施方式2涉及的半导体模块的剖面图。在本实施方式中,将实施方式1的绝缘基板2变更为铜或铝等的金属块13。金属块13与半导体元件5的上表面电极连接。封装树脂12的一部分12a覆盖金属块13的上表面。
图4是表示实施方式2涉及的半导体模块的变形例的剖面图。在图3的结构的基础上,将实施方式1的绝缘基板1变更为铜或铝等的金属块14。金属块14与第1半导体元件3的下表面电极连接。封装树脂12的一部分12b覆盖金属块14的下表面。
在本实施方式中,不使用绝缘基板1、2而是通过封装树脂12进行模块内外的绝缘,从而能够降低成本。另外,使进行模块内部的绝缘的绝缘基板7的绝缘板7a的绝缘耐压比进行模块内外的绝缘的封装树脂12的一部分12a、12b的绝缘耐压低。由此,能够得到与实施方式1相同的效果。此外,金属块13、14各自不限于仅是1个,也可以是多个。
实施方式3.
图5是表示实施方式3涉及的半导体模块的剖面图。在本实施方式中,半导体元件15设置于绝缘基板7。半导体元件15的上表面电极通过焊料等钎料16而与绝缘基板7的导体7b连接,通过钎料17而与绝缘基板1的导体1c连接。这样,能够通过在模块内部的绝缘基板7也设置半导体元件15而实现半导体模块的高电流密度化。其它结构及效果与实施方式1相同。此外,也可以如实施方式2那样将绝缘基板1、2变更为金属块13、14。
实施方式4.
图6是表示实施方式4涉及的半导体模块的剖面图。设置有确保绝缘基板1与绝缘基板7之间的间隙的铜等金属的衬垫18。设置有确保绝缘基板2与绝缘基板7之间的间隙的铜等金属的衬垫19。衬垫18通过钎料而与绝缘基板1、7的导体1c、7b连接。衬垫19通过钎料而与绝缘基板2、7的导体2b、7b连接。
通过利用衬垫18、19确保间隙,从而能够减小赋予给半导体元件3、5的应力。另外,也能够确保封装树脂12的流动性。此外,也可以如实施方式2那样将绝缘基板1、2变更为金属块13、14。
实施方式5.
图7是将实施方式5涉及的半导体元件与绝缘基板的接合部放大的剖面图。就实施方式1至4的半导体模块而言,在绝缘基板7的导体7b设置用于对与钎料9之间的接合区域进行控制的抗蚀层等绝缘膜20。并且,使绝缘膜20的开口面积比半导体元件3的上表面电极的面积小。通过以上述方式控制接合区域,从而钎料9在熔化时成为梯形这样的形状,钎料9与半导体元件3的连接面积比钎料9与绝缘基板7的导体7b的连接面积大。半导体元件5与绝缘基板7的接合部也同样如此。通过以上述方式控制钎料9的形状,从而能够降低赋予给半导体元件3、5的应力。
此外,半导体元件3、5、15不限于由硅形成,也可以由与硅相比带隙大的宽带隙半导体形成。宽带隙半导体例如是碳化硅、氮化镓类材料、或金刚石。由这样的宽带隙半导体形成的半导体元件由于耐电压性、容许电流密度高,因此能够小型化。通过使用该小型化后的半导体元件,从而组装了该半导体元件的半导体模块也能够小型化、高集成化。另外,由于半导体元件的耐热性高,因此能够使散热器的散热鳍片小型化,能够使水冷部空冷化,因而能够使半导体模块进一步小型化。另外,由于半导体元件的电力损耗低且高效,因此能够使半导体模块高效化。

Claims (9)

1.一种半导体模块,其特征在于,具有:
第1绝缘板;
第2绝缘板,其配置于所述第1绝缘板的上方;
第1半导体元件,其设置于所述第1绝缘板的上表面;
第2半导体元件,其设置于所述第2绝缘板的下表面;
绝缘基板,其具有配置于所述第1绝缘板与所述第2绝缘板之间的第3绝缘板、以及设置于所述第3绝缘板的表面并与所述第1半导体元件及第2半导体元件连接的导体;以及
封装树脂,其将所述第1半导体元件及第2半导体元件和所述绝缘基板封装,
所述第3绝缘板的绝缘耐压比所述第1绝缘板及第2绝缘板的绝缘耐压低。
2.根据权利要求1所述的半导体模块,其特征在于,还具有:
第1绝缘基板,其具有所述第1绝缘板,该第1绝缘基板的下表面从所述封装树脂露出;以及
第2绝缘基板,其具有所述第2绝缘板,该第2绝缘基板的上表面从所述封装树脂露出。
3.根据权利要求1所述的半导体模块,其特征在于,
还具有与所述第2半导体元件的上表面连接的第1金属块,
所述第2绝缘板是将所述第1金属块的上表面覆盖的所述封装树脂的一部分。
4.根据权利要求1所述的半导体模块,其特征在于,
还具有与所述第1半导体元件的下表面连接的第2金属块,
所述第1绝缘板是将所述第2金属块的下表面覆盖的所述封装树脂的一部分。
5.根据权利要求3所述的半导体模块,其特征在于,
还具有与所述第1半导体元件的下表面连接的第2金属块,
所述第1绝缘板是将所述第2金属块的下表面覆盖的所述封装树脂的一部分。
6.根据权利要求1至5中任一项所述的半导体模块,其特征在于,
还具有在所述绝缘基板设置的第3半导体元件。
7.根据权利要求1至5中任一项所述的半导体模块,其特征在于,
还具有确保所述第1绝缘板或第2绝缘板与绝缘基板之间的间隙的衬垫。
8.根据权利要求1至5中任一项所述的半导体模块,其特征在于,
还具有将所述第1半导体元件或第2半导体元件与所述绝缘基板的所述导体连接的钎料,
所述钎料与所述第1半导体元件或第2半导体元件的连接面积比所述钎料与所述绝缘基板的所述导体的连接面积大。
9.根据权利要求1至5中任一项所述的半导体模块,其特征在于,
所述第1半导体元件及第2半导体元件由宽带隙半导体形成。
CN202010289944.0A 2019-04-19 2020-04-14 半导体模块 Active CN111834307B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-080267 2019-04-19
JP2019080267A JP7156155B2 (ja) 2019-04-19 2019-04-19 半導体モジュール

Publications (2)

Publication Number Publication Date
CN111834307A CN111834307A (zh) 2020-10-27
CN111834307B true CN111834307B (zh) 2024-05-31

Family

ID=72660018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010289944.0A Active CN111834307B (zh) 2019-04-19 2020-04-14 半导体模块

Country Status (4)

Country Link
US (1) US11322452B2 (zh)
JP (1) JP7156155B2 (zh)
CN (1) CN111834307B (zh)
DE (1) DE102020110159A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7561677B2 (ja) * 2021-04-19 2024-10-04 三菱電機株式会社 電力半導体装置、電力半導体装置の製造方法及び電力変換装置
EP4290574A1 (en) * 2022-06-09 2023-12-13 Mitsubishi Electric R&D Centre Europe B.V. Power module with integrated power boards and pcb busbar

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182074A (ja) * 2007-01-25 2008-08-07 Mitsubishi Electric Corp 電力用半導体装置
JP2013030710A (ja) * 2011-07-29 2013-02-07 Sanyo Electric Co Ltd 半導体モジュール
JP2013251569A (ja) * 2013-08-02 2013-12-12 Hitachi Ltd 電力変換装置
CN105304589A (zh) * 2014-06-06 2016-02-03 深圳市锐骏半导体有限公司 功率器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
CN102648519A (zh) * 2009-11-25 2012-08-22 丰田自动车株式会社 半导体装置的冷却构造
JP2012004282A (ja) * 2010-06-16 2012-01-05 Mitsubishi Electric Corp 半導体装置
JP5975180B2 (ja) * 2013-10-03 2016-08-23 富士電機株式会社 半導体モジュール
JP2015170785A (ja) * 2014-03-10 2015-09-28 三菱電機株式会社 絶縁基板および電力用半導体装置
JP6207460B2 (ja) * 2014-05-19 2017-10-04 三菱電機株式会社 半導体装置
WO2016092994A1 (ja) * 2014-12-12 2016-06-16 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
JP2016115900A (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 半導体モジュールおよび半導体装置
US11107746B2 (en) * 2016-02-09 2021-08-31 Mitsubishi Electric Corporation Power semiconductor apparatus and manufacturing method therefor
JP6719252B2 (ja) * 2016-03-30 2020-07-08 日立オートモティブシステムズ株式会社 半導体装置
US9972607B2 (en) * 2016-08-08 2018-05-15 Semiconductor Components Industries, Llc Semiconductor device and method of integrating power module with interposer and opposing substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182074A (ja) * 2007-01-25 2008-08-07 Mitsubishi Electric Corp 電力用半導体装置
JP2013030710A (ja) * 2011-07-29 2013-02-07 Sanyo Electric Co Ltd 半導体モジュール
JP2013251569A (ja) * 2013-08-02 2013-12-12 Hitachi Ltd 電力変換装置
CN105304589A (zh) * 2014-06-06 2016-02-03 深圳市锐骏半导体有限公司 功率器件

Also Published As

Publication number Publication date
JP2020178076A (ja) 2020-10-29
US20200335445A1 (en) 2020-10-22
JP7156155B2 (ja) 2022-10-19
DE102020110159A1 (de) 2020-10-22
US11322452B2 (en) 2022-05-03
CN111834307A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
JP7213469B2 (ja) 半導体装置及びその製造方法
US9171773B2 (en) Semiconductor device
JP5656907B2 (ja) パワーモジュール
US9583407B2 (en) Semiconductor device
US9159715B2 (en) Miniaturized semiconductor device
CN109637983B (zh) 芯片封装
CN104517913A (zh) 半导体装置及其制造方法
US20120306086A1 (en) Semiconductor device and wiring substrate
US9433075B2 (en) Electric power semiconductor device
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
WO2016152258A1 (ja) 半導体装置
JP2015005681A (ja) 半導体装置及びその製造方法
CN103972277B (zh) 半导体装置及其制造方法
US11942449B2 (en) Semiconductor arrangement and method for producing the same
JP2010283053A (ja) 半導体装置及びその製造方法
US20130112993A1 (en) Semiconductor device and wiring substrate
CN111834307B (zh) 半导体模块
CN114078790A (zh) 功率半导体模块装置及其制造方法
JP5921723B2 (ja) 半導体装置
CN111354710A (zh) 半导体装置及其制造方法
CN112530915B (zh) 半导体装置
WO2022009705A1 (ja) 半導体装置および半導体モジュール
US11217512B2 (en) Semiconductor module
KR20190085587A (ko) 고열전도성 반도체 패키지
JP4992302B2 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment