[go: up one dir, main page]

JP4869601B2 - 半導体装置および半導体装置の作製方法 - Google Patents

半導体装置および半導体装置の作製方法 Download PDF

Info

Publication number
JP4869601B2
JP4869601B2 JP2004564054A JP2004564054A JP4869601B2 JP 4869601 B2 JP4869601 B2 JP 4869601B2 JP 2004564054 A JP2004564054 A JP 2004564054A JP 2004564054 A JP2004564054 A JP 2004564054A JP 4869601 B2 JP4869601 B2 JP 4869601B2
Authority
JP
Japan
Prior art keywords
region
wiring
substrate
droplet discharge
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004564054A
Other languages
English (en)
Other versions
JPWO2004086487A1 (ja
Inventor
理 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004564054A priority Critical patent/JP4869601B2/ja
Publication of JPWO2004086487A1 publication Critical patent/JPWO2004086487A1/ja
Application granted granted Critical
Publication of JP4869601B2 publication Critical patent/JP4869601B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0221Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0241Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に絶縁表面を有する基板上にアクティブマトリクス型電界効果薄膜トランジスタ(以下、薄膜トランジスタをTFTと記述)で構成された回路を有する半導体装置、およびその作製方法に関する。
近年、大型の液晶表示装置が注目されるようになり、液晶パネルの低コスト化が精力的に進められている。しかし、TFT基板に関しては、低コスト化が遅れていた。液晶表示装置における画像表示素子の形成には、例えば、成膜工程、エッチング工程、ドーピング工程、洗浄工程、フォトリソグラフィー工程、アッシング工程、熱処理工程など多数の製造工程を要する。このため多額の製造費、人権費を要している。
製造工程をこれ以上簡略できない原因はTFT構造にある。すなわち配線を立体交差させるべく多層構造とするため、コンタクトホールを形成する必要があり、工程数が増大する。
以下に、活性層に多結晶シリコン膜を用いたTFTの作製工程を示す。
1.活性層の形成
2.ゲート絶縁膜、ゲート電極、ゲート配線の形成
3.ソース・ドレインドープ
4.層間絶縁膜の成膜
5.コンタクトホールの形成
6.配線形成
配線形成後、保護膜を成膜して、再度コンタクトホールを形成し、電気光学素子に対応した画素電極への接続を行いTFT基板が完成する。図7を用い、以下1〜6の説明を行う。
まずガラス基板701上に島状半導体層702を形成する。代表的にはCVD法で成膜した非晶質シリコン膜をレーザーアニール法や熱アニール法、RTA法等で結晶化し、活性層となる所定の領域をレジストマスクで覆い、ドライエッチング装置を用いてレジストで覆われていない多結晶シリコン膜を除去することによって島状の半導体層が形成される。
島状半導体層の形成後、基板全面にプラズマCVD法、スパッタ法などにより、絶縁膜と導電層を順次成膜し、所定の領域にレジストマスクを設け、絶縁膜と導電膜をエッチングすることによってゲート絶縁膜703、ゲート電極704、ゲート配線705が形成される。
次にイオンドーピング法を用いて、N型を付与する不純物原子とP型を付与する不純物原子を所定の領域へドーピングし、Nチャネル型TFTとPチャネル型TFTのソース・ドレイン領域を形成する。所定の領域への打ち分けにはレジストマスクを使用する。
ソース・ドレイン領域形成後、ドーピングされた不純物原子を電気的に活性化させるため、熱アニール法、RTA法、レーザーアニール法などによって活性化処理を行う。この活性化処理は層間絶縁膜形成後に行うこともある。また活性層とゲート絶縁膜界面のダングリングボンド終端化目的で、窒化シリコン膜、窒化酸化シリコン膜を成膜した状態で、通常水素化処理を行う。次に層間絶縁膜706を形成する。
層間絶縁膜706の形成後、所定の領域にレジストマスクを設け、エッチングを行うことによってソース・ドレイン領域上、ゲート配線上の層間絶縁膜にコンタクトホールを形成する。前記エッチング処理はドライエッチング法やウエットエッチング法で行う。
コンタクトホール形成後、スパッタ法を用いて配線メタルの成膜を行い、所定の領域にレジストマスクを設け、エッチングを行うことによって、ソース配線707が形成される。ソース配線形成後には、コンタクトホールを介して、各々の配線とソース・ドレイン領域、ゲート配線は電気的に接続される。
このようにTFT作製の製造工程は非常に多いが、しかしこれらは決して省くことのできない必須のプロセスでもある。多結晶シリコン膜を用いたTFT作製工程を例に説明を行ったが、活性層に非晶質Siを用いた表示装置の作製工程においても同様の問題が当てはまる。
例えば、大型の液晶表示装置に用いられる非晶質Siを用いたTFTでは、一般的に、逆スタガ型構造、順スタガ型構造が採用されているが、この場合も同様にフォトリソグラフィーを用いた複雑な作製工程によりTFTを形成する必要がある点で多結晶シリコン膜を用いたTFTと同様の問題が生じる。
上記問題を鑑み、本発明では、TFT基板を低コストで作製する方法を見いだすことを課題とした。工程数が多いことが問題の本質であることから、工程数を大きく減らす方法を考えた。TFT作製の必須工程を減らすにはTFT構造自体を見直し、TFT作製プロセスを再構築する必要がある。
そのため本発明は、新規TFT構造を提案し、新規TFT構造を作製するための新規プロセスを提案し、TFT作製工程を大幅に削減することによって、TFT基板作製コストを大幅に下げることを目的とする。また、フォトリソグラフィー工程を削減することによって、TFT作製プロセス中において使用するマスクの枚数を減らすことを目的とする。
TFT作製工程が増加する原因は、ゲート配線とソース配線を立体的に交差させるために、層間絶縁膜の下側にゲート線を、層間絶縁膜の上側にソース線を配置させることにある。また、例えばソース領域とソース配線を接続する場合、層間絶縁膜が存在する為、コンタクトホールを開口する必要に迫られる。従って、コンタクトホールの開口を必要としない新しい構造とするために、島状の層間絶縁膜をソース線とゲート線が交差する領域に限定して成膜を行う。また必要に応じて活性層と配線との間、若しくはゲート線とソース線との間の保持容量が形成される領域にも島状の層間絶縁膜を形成する。上記構成とすることによって、従来のTFT構造と大きくことなり、層間絶縁膜はゲート配線とソース配線の交差部や保持容量形成部にしか存在しない構造となる。この新規TFT構造を用いることによってソース・ドレイン領域へのコンタクトホール形成及び、ゲート配線へのコンタクトホール形成が不要となる。
島状の層間絶縁膜を形成する方法として、液滴吐出法がある。液滴吐出法を用いて絶縁材料を含む液体をゲート配線とソース配線が交差する領域若しくは保持容量が形成される領域に滴下すればよい。その他の方法としてはCVD法を用い、基板にメタルマスクを対向させ、ゲート配線とソース配線が交差する領域若しくは保持容量が形成される領域にのみ、絶縁性の膜を成膜させる。
さらに別の方法として液滴吐出法を使用する場合、ゲート配線、ゲート電極、ソース配線の連続形成が可能である。連続形成を行うには溶液吐出ノズルが線状に設けられた、図2に示す液滴を吐出するヘッドを3個使用する。この液滴を吐出するヘッドを3個並べて1台の液滴吐出装置を構成する。ヘッドA201からはメタルペーストを吐出し、ヘッド若しくは基板を走査することによって、所定の位置にゲート電極及びゲート配線を形成する。ヘッドB202では絶縁性のペーストを所定の位置、すなわちゲート配線とソース配線が交差する領域及び、保持容量が形成される領域に吐出する。ヘッドC203ではメタルペーストを所定の位置に吐出させ、ソース配線の形成を行い、同時にソース・ドレイン領域等の接続も行う。吐出したペーストの固化時間を考えてペーストの吐出タイミング(走査速度)を最適化する。
また液滴を吐出するヘッドを4個並べて、ゲート絶縁膜をも連続して形成することも可能である。ヘッドに関しては、複数個を並べるかわりに、1つのヘッドに複数種類のノズルを配置してもよい。また複数台の液滴吐出装置を用いて、個別に処理を行うことも可能である。その際、処理ごとに焼成を行うと好ましい。
上述の方法でゲート電極、ゲート配線、ソース配線を連続形成する場合にはソース領域とドレイン領域に、不純物導入を前もって行う必要がある。
次にこれまで説明を行ってきた本発明の構成を述べる。
本発明における半導体装置は、基板上に形成された、ゲート配線とソース配線が同一平面上に配置されており、ゲート配線とソース配線が交差する領域においては、ゲート配線とソース配線が絶縁膜を介して交差していることを特徴としている。
また、ゲート配線と前記ソース配線は島状の絶縁層を介して交差していてもよい。
上記構成において、ゲート配線を覆って島状の絶縁層が配置され、島状の絶縁層の上部にソース配線が配置されていてもよいし、ソース配線を覆って島状の絶縁層が配置され、島状の絶縁層の上部にゲート配線が配置されていてもよい。また、ソース領域とソース配線がコンタクトホールを介さずに、同一平面で接続することも可能である。
また、本発明の半導体装置は、島状の絶縁体層を誘電体とする容量を有していてもよい。
また、本発明は上記構成において、半導体装置の薄膜トランジスタはチャネル形成領域を含む半導体膜を有しており、半導体膜は微結晶半導体を用いることができる。なお、微結晶半導体とは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。この微結晶半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。微結晶半導体は、そのラマンスペクトルが520cm−1よりも低周波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは便宜上、このような半導体を微結晶半導体(SAS)と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みさらに助長させることで安定性が増し良好な微結晶半導体が得られる。
さらに本発明は上記構成において、半導体膜として有機材料を用いることができる。有機材料としては、有機分子性結晶や有機高分子化合物材料を用いればよい。具体的な有機分子結晶は、多環芳香族化合物、共役二重結合系化合物、カロテン、マクロ環化合物又はその錯体、フタロシアニン、電気移動型錯体、テトラチオフルバレン:TCNQ錯体、遊離基、ジフェニルピクリヒドラジル、色素又はたんぱくが挙げられる。また、具体的な有機高分子化合物材料は、π共役系高分子、CT錯体、ポリビニルピリジン、よう素又はフタロシアニン金属錯体などの高分子が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。
また、上記構成において薄膜トランジスタは、逆スタガ型、順スタガ型のどちらの薄膜トランジスタを用いてもよい。
本発明の半導体装置の作製方法は、ゲート配線を形成し、ゲート配線を覆って選択的に島状の絶縁層を形成し、ゲート配線と同一平面上にソース配線を形成し、ゲート配線とソース配線の交差する領域において、ゲート配線とソース配線を絶縁層を介して交差させて形成することを特徴としている。
また、他の作製方法として、上記構成において、ソース配線を先に形成し、交差する領域において、ソース配線の上に絶縁膜を介してゲート配線を形成することもできる。
また、本発明では、上記構成において、配線、絶縁層またはレジスト等を液滴吐出法を用いて形成することができる。なお、液滴吐出法とは、金属粒子を含む溶液や絶縁材料を含む溶液を吐出して、所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。ただし、上記配線、絶縁層またはレジスト等を形成する全ての工程を液滴を吐出して形成する必要はない。例えば、絶縁膜およびレジストの形成には液滴吐出法を用い、配線パターンの形成にはフォトリソグラフィー法を用いる、というように、少なくとも工程の一部において液滴吐出法を用いていれば良く、フォトリソグラフィー法も併用しても良い。またパターニング際に用いるマスクは、液滴吐出法で形成してもよい。
また、本発明において、ゲート配線、ソース配線の形成は液滴吐出法に限られずどのような方法を用いてもよい。例えば、ゲート配線をフォトリソグラフィーによりパターン形成をした後にソース配線を液滴吐出法を用いて形成しても良いし、ソース配線を液滴吐出法で形成した後にゲート配線をフォトリソグラフィーにより形成してもよい。
他にも、例えば、レーザー描画装置を用いて配線を形成しても良い。具体的には、感光性材料をスピンコートによる塗布または液滴を吐出して形成し、形成した感光性材料にレーザビームを照射することにより現像してマスクパターンを形成する。その後マスクパターンをマスクとして配線を形成する。なお、感光性材料はネガ型、ポジ型のどちらを用いてもかまわない。また、上記方法は配線の形成だけでなく、半導体膜や絶縁膜のパターンも同様の方法を用いて形成してもよい。
本発明の構成は大気圧近傍下の雰囲気で好適に適用できる。大気圧近傍の圧力下とは600〜106000Paの範囲をいうが、必ずしもこの数値に限定されず、ガスフローなどによる低度の陽圧状態を含むものとする。
上記した本発明の構成は、半導体装置及び表示装置の製造方法に用いることができる。
なお、本明細書における半導体装置とは、半導体特性を利用することで機能する装置全般を示し、特に、同一基板上に画像表示領域と画像表示を行うための駆動回路を設けた液晶表示装置およびEL表示装置に代表される電気光学装置並びにこの電気光学装置を搭載する電子機器に好適に利用できる。また、上記半導体装置は、上記電気光学装置および上記電気光学装置を搭載する電子機器をその範疇に含む。
層間絶縁膜を持たないTFT構造を採用することによって、工程を大幅に簡略化することが可能となる。またコンタクトホールを形成して、電気的な接続を行う一連の工程が不要となる。さらに、工程数が減少したことによって、TFT製造における材料費、人件費が減少し、低コストを実現できる。装置数も減少し、また真空を用いるプロセスが大幅に減るため設備投資も少なくて済む。またTFT完成までの製造時間も大幅に短縮される。
本発明の構成によると、装置の大型化が容易であり、大型基板を用いる表示装置などの半導体装置の製造に本発明を好適に適用できる。また工程数が非常に少ない為、歩留まりが向上する。
図1は、本発明のTFT構造を示す図である。
図2は、複数の液滴を吐出するヘッドを備えた装置構成を示す図である。
図3は、本発明を実施する上で使用する液滴吐出装置の一例を示す図である。
図4は、本発明を実施する上で使用する液滴を吐出するヘッドの一例を示す図である。
図5は、本発明を実施する上で使用する液滴を吐出するヘッドの一例を示す図である。
図6は、電子機器の一例を示す図である。
図7は、従来のTFT構造を示す図である。
図8は、本発明のTFT構造を示す図である。
図9は、本発明のTFT構造を示す図である。
本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記述内容に限定して解釈されるものではない。
(実施の形態1)
図1を用いて、本発明によってTFTを作製する具体的な方法を説明する。本発明のTFT構造とすることによって、図7に示した従来方法と比較し、工程数は大幅に減少する。
1.活性層の形成
2.ソース・ドレインドープ
3.ゲート絶縁膜、ゲート電極及びゲート配線、ソース配線、保持容量の連続形成
まず、基板111上に活性層となる島状半導体層112の形成を行う。基板111はガラス、石英、半導体、プラスチック、プラスチックフィルム、金属、ガラスエポキシ樹脂、セラミックスなどの各種材料によって形成する。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的にガラスや金属等の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。また、基板111の表面を、CMP法などの研磨により平坦化しておいても良い。
島状半導体層112の形成は以下の手順で行う。まず基板111上に酸化シリコン膜、窒化シリコン膜などの下地膜を成膜し、その上に非晶質構造を有する半導体層を成膜する。前記半導体層は、プラズマCVD法やスパッタ法などを用いて、20〜150nm、好ましくは30〜80nmの厚さとする。非晶質構造を有する半導体層としては、非晶質半導体膜や微結晶半導体膜(SAS)があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH、Siが挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。
また微結晶半導体も珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiHであり、その他にもSi、SiHCl、SiHCl、SiCl、SiFなどを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、微結晶半導体の形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、CH、Cなどの炭化物気体、GeH、GeFなどのゲルマニウム化気体、Fなどを混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。SASを第1の半導体膜として用いたTFTは、1〜10cm/Vsecや、それ以上の移動度を得ることができる。
グロー放電分解による被膜の反応生成は減圧下または大気圧下で行なうことができる。減圧下で行なう場合、圧力は概略0.1Pa〜133Paの範囲で行なえば良い。グロー放電を形成するための電力は1MHz〜120MHz、好ましくは13MHz〜60MHzの高周波電力を供給すれば良い。圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzとする。基板加熱温度は300℃以下でよく、好ましくは100〜250℃とする。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020atoms/cm以下とすることが望ましく、特に、酸素濃度は5×1019atoms/cm以下、好ましくは1×1019atoms/cm以下とする。
次にレーザーアニール法や熱アニール法、またはラピットサーマルアニール法(RTA法)などを用いて非晶質構造を有する半導体層の結晶化を行う。特開平7−130652号公報で開示された技術に従って、金属元素Niを用いる結晶化法で結晶化を行ってもよい。次にレジストマスクを用いて、結晶化を行った後の結晶質半導体層を選択的にエッチングし、所定の領域に島状半導体層112が形成される。
レジストマスクを所定の領域へ形成する際に、通常はフォトリソグラフィー工程を用いるが、液滴吐出法を用いてもよい。この場合、楕円形に近い島状半導体層が形成されることになる。液滴吐出法を用いる場合には、マスクパターン材料として、必ずしも感光性材料を用いる必要性はなく、容易に除去できる材料を選択すればよい。また、液滴吐出法を用いることにより、露光・現像等の工程を省略することができる。さらに使用する材料は必要最低限で済むため、材料の利用効率も向上する。
次に島状半導体層112の全面に濃度1×1016〜5×1017/cmでB(ボロン)を添加し、閾値電圧の制御を行う。Bの添加は島状半導体層112の形成前に行うことも可能である。また必要に応じてP(リン)などのN型を付与する不純物元素を添加することもあるし、Pチャネル型TFTの閾制御を行うこともある。不純物元素の添加は質量分離を行うイオン注入法、イオンシャワードーピング法、プラズマドーピング法が利用される。
次に、N型を付与する不純物元素を所定の領域へドーピングし、Nチャネル型TFTのソース・ドレイン領域を形成する(図8(A))。Pチャネル型TFTのソース・ドレイン領域を形成する場合は、P型を付与する不純物原子をドーピングする。フォトリソグラフィー法若しくは液滴吐出法によって、島状半導体領域全面やチャネル形成領域にマスク119を設けることによって、ドーピング領域の打ちわけを行う。このドーピング処理によってソース・ドレイン領域の不純物濃度を1×1020〜5×1021/cmとする。
次いで、アッシング法、ドライエッチング法、ウエットエッチング法などによって、ドープマスク119を除去した後、レーザーアニール法やファーネス法、RTA法を用いてドーピングした不純物元素の活性化を行い、ソース・ドレイン領域のシート抵抗を10kΩ/□以下とする。活性化はゲート線や配線形成後に行うことも可能である。ドーピング及びドープマスク工程を2回用いることによって、LDD領域やゲートオーバーラップ領域を形成することもできる。
ソース・ドレイン領域形成後、複数種類の液滴を吐出するヘッドを並べてスキャンさせることによってゲート絶縁膜113、ゲート電極114とゲート配線115、絶縁層116、ソース配線117の連続形成を行う。この連続形成は図2に示したヘッド構成を備えた液滴吐出装置を用いて行う。
まず液滴吐出装置の基板走査方向に対して最前列のノズルには絶縁性の溶液が導かれ、所定の電気信号に応じて溶液が吐出され、ゲート絶縁膜113が形成される(図8(B))。この絶縁膜はチャネル領域に関しては全面を覆いながらも、ソース・ドレイン領域に関しては一部分、裸の部分を残すように形成する必要がある。
続いて2列目のノズルには金属粒子を含む溶液を導入し、所定の位置に吐出することによってゲート電極114及びゲート配線115を形成する(図8(C))。金属粒子を含む溶液として、溶剤中に凝集することなく分散している独立分散ナノ粒子(粒子径2〜10nm)を用いるのが好ましい。次に3列目のノズルには、絶縁性の溶液を導入し、ゲート配線115とソース配線117が交差する領域と保持容量形成部にのみ、ドロップ状に吐出させ絶縁層116を形成する(図8(D))。
最後に4列目のノズルに金属粒子を含む溶液(金、銀、銅などの独立分散ナノ粒子が好ましい)を導入し、所定の位置に吐出させ、ソース配線117の形成を行う(図8(E))。このとき、ソース領域とソース配線117はコンタクトホールを介することなく、電気的に直接接続されることになる。またゲート配線115とソース配線117は絶縁層116を介して、電気的に接続されることなく、立体的に交差することとなる。
液滴を吐出して配線を形成する際に、Ag、Au、Cu、Pdなどの金属、金属化合物を1つまたは複数有する導電材料を用いる。なお、分散剤により凝集を抑え、溶液に分散させることができるならば、Cr、Mo、Ti、Ta、W、Alなどの金属、金属化合物を1つまたは複数有する導電材料を用いることも可能である。また液滴吐出法または各種印刷法による導電材料の成膜を複数回行うことで、複数の導電膜が積層されたゲート電極を形成することも可能である。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、Au、Ag、Cuのいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗なAg、Cuを用いるとよい。但し、Ag、Cuを用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン(NiB)を用いることができる。また、金属粒子の他にも主にゾルゲル法等で利用される金属アルコキシド等の金属元素を含む溶液を吐出することによっても配線を形成することができる。
液滴吐出に用いるノズルの径は、0.1〜50μm(好適には0.6〜26μm、)に設定し、ノズルから吐出される組成物の吐出量は0.00001pl〜50pl(好適には0.0001〜40pl)に設定する。この吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、できる限り近づけておくことが好ましく、好適には0.1〜2mm程度に設定する。なお、ノズル径を変えずとも、圧電素子に印可されるパルス電圧を変えることによって吐出量を制御することもできる。これらの吐出条件は、線幅が約10μm以下となるように設定しておくのが望ましい。
次に、150℃〜400℃の温度で10〜60分の熱処理を行うことによって、電極と配線メタルの焼成を行う。このとき窒素を多量に含んだ薄膜を形成した状態で熱処理を行えば、水素化処理を同時に行える。
その後、ドレイン配線は発光素子又は液晶素子などの各種素子に対応した画素電極へ接続され、全面に保護膜を形成してTFT基板が完成する。この保護膜も液滴吐出法を用いて、形成してもよい。
保護膜には厚さ1.0〜1.5μmのポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。こうして同一基板上に、駆動回路と画素部とを有したアクティブマトリクス基板が作製することが可能である。
(実施の形態2)
本発明実施の形態において、透光性を有する基板を用いて半導体装置を製造する際、基板サイズとしては、600mm×720mm、680mm×880mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1800mm×2000mm、2000mm×2100mm、2200mm×2600mm、または2600mm×3100mmのような大面積基板を用いる。
このような大型基板を用いることにより、製造コストを削減することができる。用いることのできる基板として、コーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。更に他の基板として、石英、半導体、プラスチック、プラスチックフィルム、金属、ガラスエポキシ樹脂、セラミックなどの各種の透光性基板を用いることもできる。
(実施の形態3)
前記実施の形態を実施するために用いる液滴吐出装置の一例について図3乃至図5を用いて説明する。
図3に示す液滴吐出装置は、装置内に液滴吐出手段306を有し、これにより溶液を吐出することで、基板302に所望のパターンを得るものである。本液滴吐出装置においては、基板302として、所望のサイズのガラス基板の他、プラスチック基板に代表される樹脂基板、或いはシリコンに代表される半導体ウエハ等の被処理物に適用することができる。
図3において、基板302は搬入口304から筐体301内部へ搬入し、液滴吐出処理を終えた基板を搬出口305から搬出する。筐体301内部において、基板302は搬送台303に搭載され、搬送台303は搬入口と搬出口とを結ぶレール310a、310b上を移動する。
液滴吐出手段の支持部307aおよび307bは、溶液を吐出する液滴吐出手段306を支持し、X―Y平面内の任意の箇所に液滴吐出手段306を移動させる機構である。液滴吐出手段の支持部307aは搬送台303と平行なX方向に移動し、溶液噴出手段の支持部307aに固定された液滴吐出手段の支持部307bに装着された液滴吐出手段306は、X方向に垂直なY方向に移動する。基板302が筐体301内部へ搬入されると、これと同時に液滴吐出手段の支持部307aおよび液滴吐出手段306がそれぞれX、Y方向を移動し、液滴吐出処理を行う初期の所定の位置に設定される。液滴吐出手段の支持部307aおよび液滴吐出手段306の初期位置への移動は、基板搬入時、或いは基板搬出時に行うことで、効率良く液滴吐出処理を行うことができる。
液滴吐出処理は、搬送台303の移動により基板302が、液滴吐出手段306の待つ所定の位置に到達すると開始する。液滴吐出処理は、液滴吐出手段の支持部307a、液滴吐出手段306および基板302の相対的な移動と、液滴吐出手段の支持部に支持される液滴吐出手段306からの液滴吐出の組み合わせによって達成される。基板や液滴吐出手段の支持部、液滴吐出手段の移動速度と、液滴吐出手段306からの溶液を吐出する周期を調節することで、基板302上に所望のパターンを描画することができる。特に、液滴吐出処理は高度な精度が要求されるため、液滴吐出時は搬送台の移動を停止させ、制御性の高い液滴吐出手段の支持部307aおよび液滴吐出手段306bのみを走査させることが望ましい。また、液滴吐出手段306および液滴吐出手段の支持部307aのX―Y方向におけるそれぞれの走査は一方向のみに限らず、往復或いは往復の繰り返しを行うことで液滴吐出処理を行っても良い。
溶液は、筐体301外部に設置した溶液供給部309から筐体内部へ供給され、さらに液滴吐出手段の支持部307a、307bを介して液滴吐出手段306内部の液室に供給される。この溶液供給は筐体301外部に設置した制御手段308によって制御されるが、筐体内部における液滴吐出手段の支持部307aに内蔵する制御手段によって制御しても良い。
また搬送台及び液滴吐出手段の支持部の移動は、同様に筐体301外部に設置した制御手段308により制御する。
図3には記載していないが、さらに基板や基板上のパターンへの位置合わせのためのセンサや、筐体へのガス導入手段、筐体内部の排気手段、基板を加熱処理する手段、基板へ光照射する手段、加えて温度、圧力等、種々の物性値を測定する手段等を、必要に応じて設置しても良い。またこれら手段も、筐体301外部に設置した制御手段308によって一括制御することが可能である。さらに制御手段308をLANケーブル、無線LAN、光ファイバ等で生産管理システム等に接続すれば、工程を外部から一律管理することが可能となり、生産性を向上させることに繋がる。
次に液滴吐出手段306内部の構造を説明する。図4は図3の液滴吐出手段306のY方向に平行な断面を見たものである。
外部から液滴吐出手段306の内部に供給される溶液は、液室流路402を通過し予備液室403に蓄えられた後、溶液を吐出するためのノズル409へと移動する。ノズル部は適度の溶液がノズル内へ装填されるために設けられた流体抵抗部404と、溶液を加圧しノズル外部へ吐出するための加圧室405、及び液滴吐出口407によって構成されている。
加圧室405の側壁には、電圧印加により変形するチタン酸・ジルコニウム酸・鉛(Pb(Zr,Ti)O)等のピエゾ圧電効果を有する圧電素子406を配置している。このため、目的のノズルに配置された圧電素子406に電圧を印加することで、加圧室405内の溶液を押しだし、外部に溶液408を吐出することができる。
本発明では液滴吐出を圧電素子を用いたいわゆるピエゾ方式で行うが、溶液の材料によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、いわゆるサーマル液滴吐出方式を用いても良い。この場合、圧電素子406を発熱体に置き換える構造となる。
また液滴吐出のためのノズル部409においては、溶液と、液室流路402、予備液室403、流体抵抗部404、加圧室405さらに液滴吐出口407との濡れ性が重要となる。そのため材質との濡れ性を調整するための炭素膜、樹脂膜等をそれぞれの流路に形成しても良い。
上記の手段によって、溶液を処理基板上に吐出することができる。液滴吐出方式には、溶液を連続して吐出させ連続した線状のパターンを形成する、いわゆるシーケンシャル方式と、溶液をドット状に吐出する、いわゆるオンデマンド方式があり、本発明における装置構成ではオンデマンド方式を示したが、シーケンシャル方式による液滴吐出手段を用いることも可能である。
図5の(A)〜(C)は図4における液滴吐出手段の底部を模式的に表したものである。図5(A)は、液滴吐出手段底部501に液滴吐出口502を一つ設けた基本的な配置である。これに対し図5(B)では、液滴吐出手段底部501の液滴吐出口502を三角形を構成するように三点に増やした、いわゆるクラスタ状の配置である。また図5(C)では、液滴吐出口を上下に並べた配置である。この配置では、上の液滴吐出口502からの液滴吐出後、時間差をつけて下の液滴吐出口502から同様の溶液を同様の箇所に吐出することにより、既に吐出された基板上の溶液が乾燥や固化する前に、さらに同一の溶液を厚く積もらせることができる。また、上の液滴吐出口が溶液等により目詰まりが生じた場合、予備として下の液滴吐出口を機能させることもできる。
なお、本実施の形態では、液滴吐出手段306をY方向に走査する構成を示したが、これに限らず、液滴吐出手段をY方向に線状に配置することにより、溶液を吐出することも可能である。この場合、液滴吐出手段をY方向に走査する必要はなく、X方向に走査することにより、溶液を全面に吐出することができる。
液滴吐出手段で選択的に被膜を形成することにより、従来その殆どを無駄にしていた被膜(レジスト、金属、半導体膜、有機膜など)の使用量を減らすことにより、製造コストの低減を可能にする。
(実施の形態4)
本実施の形態では、配線パターンを形成するために、金属微粒子を有機溶媒中に分散させた組成物を用いている。金属微粒子は平均粒径が1〜50nm、好ましくは3〜7nmのものを用いる。代表的には、銀又は金の微粒子であり、その表面にアミン、アルコール、チオールなどの分散剤を被覆したものである。有機溶媒はフェノール樹脂やエポキシ系樹脂などであり、熱硬化性又は光硬化性のものを適用している。この組成物の粘度調整は、チキソ剤若しくは希釈溶剤を添加すれば良い。
液滴吐出手段によって、被形成面に適量吐出された組成物は、加熱処理により、又は光照射処理により有機溶媒を硬化させる。有機溶媒の硬化に伴う体積収縮で金属微粒子間は接触し、融合、融着若しくは凝集が促進される。すなわち、平均粒径が1〜50nm、好ましくは3〜7nmの金属微粒子が融合、融着若しくは凝集した配線が形成される。このように、融合、融着若しくは凝集により金属微粒子同士が面接触する状態を形成することにより、配線の低抵抗化を実現することができる。
本発明は、このような組成物を用いて配線パターンを形成することで、線幅が1〜10μm程度の配線パターンの形成も容易になる。
なお、金属微粒子の代わりに、絶縁物質の微粒子を用いれば、同様に絶縁性のパターンを形成することができる。
なお、本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
(実施の形態5)
本実施の形態では、実施の形態1で示した構造とは異なる逆スタガ型の半導体装置の作製方法に関して説明する。
まず、図9(A)に示すようにTFTおよび発光素子を形成する基板900を形成する。具体的に基板900は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、金属基板、または半導体基板の表面に絶縁膜を形成したものを用いてもよい。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱性が低い傾向にあるが、作製工程における処理温度に耐え得るものであれば用いることが可能である。基板900の表面を、CMP法などの研磨により平坦化しておいても良い。
上述した基板900の表面に、液滴吐出法を用いて形成される導電膜または絶縁膜の密着性を高めるための前処理を施す。密着性を高める方法として、例えば触媒作用により密着性を高めることができる金属または金属化合物を基板900の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属や金属化合物を基板900に付着させる方法、基板900の表面に大気圧下または減圧下においてプラズマ処理を施し表面改質を行う方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、3d遷移金属であるSc、Ti、V,Cr,Mn,Fe,Co,Ni,Cu,Znなどが挙げられる。また金属化合物として、例えばポリイミド、シロキサン系材料を出発材料として形成されたSi−O−Si結合を含む絶縁膜(以下、シロキサン系絶縁膜と呼ぶ)等が挙げられる。シロキサン系絶縁膜は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうちすくなくとも1種を有していても良い。
なお、基板900に付着させる金属または金属化合物が導電性を有する場合、半導体素子の正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば1〜10nmとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、基板900の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
本実施の形態では、光触媒反応により密着性を高めることができるZnOまたはTiOなどの光触媒を基板900の表面に付着させる。具体的には、ZnOまたはTiOを溶媒に分散させ、基板900の表面に撒布したり、Znの化合物またはTiの化合物を基板900の表面に付着させた後、酸化させたり、ゾル−ゲル法を用いたりすることで、結果的にZnOまたはTiOを基板900の表面に付着させることができる。
次に密着性を高めるための前処理が施された基板900の表面上に、液滴吐出法または各種印刷法を用いて、ゲート電極901および配線902を形成する。具体的に、ゲート電極901および配線902には、Ag、Au、Cu、Pdなどの金属、金属化合物を1つまたは複数有する導電材料を用いる。なお、分散剤により凝集を抑え、溶液に分散させることができるならば、Cr、Mo、Ti、Ta、W、Alなどの金属、金属化合物を1つまたは複数有する導電材料を用いることも可能である。また液滴吐出法または各種印刷法による導電材料の成膜を複数回行なうことで、複数の導電膜が積層されたゲート電極を形成することも可能である。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、Au、Ag、Cuのいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、Ag、Cuを用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン(NiB)を用いることができる。
次に、ゲート電極901および配線902を覆うように絶縁膜903、904を形成する(図9(A))。絶縁膜903、904は、絶縁性の溶液を選択的に吐出することにより、形成することができる。絶縁膜の成膜方法はこれに限られず、プラズマCVD法、スパッタ法などにより絶縁膜を形成しても良い。また、単層の絶縁膜を用いても良いし、複数の絶縁膜を積層していても良い。
次に、図9(B)に示すように、第1の半導体膜905を形成する。第1の半導体膜905は非晶質(アモルファス)半導体またはセミアモルファス半導体(SAS)で形成することができる。また多結晶半導体膜を用いていても良い。本実施の形態では、第1の半導体膜905としてセミアモルファス半導体を用いる。セミアモルファス半導体は、非晶質半導体よりも結晶性が高いため高い移動度が得られ、また多結晶半導体と異なり結晶化させるための工程を増やさずとも形成することができる。
次に、第1の半導体膜905のうち、チャネル形成領域となる部分と重なるように、第1の半導体膜905上に保護膜906を形成する。保護膜906は液滴吐出法を用いて形成しても良いし、CVD法、スパッタ法などを用いて形成しても良い。保護膜906として、酸化珪素、窒化珪素、窒化酸化珪素などの無機絶縁膜、シロキサン系絶縁膜などを用いることができる。またこれらの膜を積層し、保護膜906として用いても良い。本実施の形態では、プラズマCVD法で形成された窒化珪素、液滴吐出法で形成されたシロキサン系絶縁膜を積層して、保護膜906として用いる。この場合、窒化珪素のパターニングは、液滴吐出法で形成されたシロキサン系絶縁膜をマスクとして用い行なうことができる。
次に、第1の半導体膜905を覆うように、第2の半導体膜907を形成する(図9(C))。第2の半導体膜907には、一導電型を付与する不純物を添加しておく。Pチャネル型のTFTを形成する場合には、p型を付与する不純物として、B、BFなどの不純物気体を珪化物気体に混入させると良い。例えば、P型を付与する不純物としてボロンを用いる場合、該ボロンの濃度を1×1014〜6×1016atoms/cmとすると良い。また、nチャネル型のTFTを形成する場合には、第2の半導体膜907に、N型を付与する不純物、例えばリンを添加すれば良い。具体的には、珪化物気体にPHなどの不純物気体を加え、第2の半導体膜907を形成すれば良い。一導電型を有する第2の半導体膜907は、第1の半導体膜905と同様にセミアモルファス半導体、非晶質半導体で形成することができる。
次に、液滴吐出法で形成したレジスト908をマスクとして用い、第1の半導体膜905及び第2の半導体膜907をパターニングする(図9(D))。図9(D)において、909はパターニング後の第1の半導体膜、910はパターニング後の第2の半導体膜に相当する。この場合、マスクパターン材料として、必ずしも感光性材料を用いる必要はなく、容易に除去できる材料を選択すればよい。
レジスト908を除去した後に、液滴吐出法ソース配線911、ドレイン配線912を形成する。そしてソース配線911、ドレイン配線912をマスクとして用い、第2の半導体膜910を更にパターニングすることで、ソース領域またはドレイン領域として機能する第2の半導体膜913、914が形成される。その後、ドレイン配線は発光素子又は液晶素子などの各種素子に対応した画素電極へ接続され、全面に保護膜を形成してTFT基板が完成する。
なお本実施の形態で形成した画素部を有する半導体装置の場合、セミアモルファス半導体を第1の半導体膜として用いる場合、走査線駆動回路を画素部と同じ基板上に形成することが可能である。またアモルファス半導体を用いたTFTで画素部を形成し、該画素部が形成された基板に別途形成された駆動回路を貼り付けても良い。
(実施の形態6)
次に、本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図6に示す。
図6(A)は表示装置であり、筐体6001、支持台6002、表示部6003、スピーカー部6004、ビデオ入力端子6005等を含む。本発明は表示部6003を構成する電気回路に用いることができる。また本発明により、図6(A)に示す表示装置が完成される。なお、表示装置は、パソコン用、20〜80インチのテレビ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図6(B)はデジタルスチルカメラであり、本体6101、表示部6102、受像部6103、操作キー6104、外部接続ポート6105、シャッター6106等を含む。本発明は、表示部6102を構成する電気回路に用いることができる。また本発明により、図6(B)に示すデジタルスチルカメラが完成される。
図6(C)はノート型パーソナルコンピュータであり、本体6201、筐体6202、表示部6203、キーボード6204、外部接続ポート6205、ポインティングマウス6206等を含む。本発明は、表示部6203を構成する電気回路に用いることができる。また本発明により、図6(C)に示すノート型パーソナルコンピュータが完成される。
図6(D)はモバイルコンピュータであり、本体6301、表示部6302、スイッチ6303、操作キー6304、赤外線ポート6305等を含む。本発明は、表示部6302を構成する電気回路に用いることができる。また本発明により、図6(D)に示すモバイルコンピュータが完成される。
図6(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体6401、筐体6402、表示部A6403、表示部B6404、記録媒体(DVD等)読み込み部6405、操作キー6406、スピーカー部6407等を含む。表示部A6403は主として画像情報を表示し、表示部B6404は主として文字情報を表示するが、本発明は、表示部A、B6403、6404を構成する電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図6(E)に示すDVD再生装置が完成される。
図6(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体6501、表示部6502、アーム部6503を含む。本発明は、表示部6502を構成する電気回路に用いることができる。また本発明により、図6(F)に示すゴーグル型ディスプレイが完成される。
図6(G)はビデオカメラであり、本体6601、表示部6602、筐体6603、外部接続ポート6604、リモコン受信部6605、受像部6606、バッテリー6607、音声入力部6608、操作キー6609等を含む。本発明は、表示部6602を構成する電気回路に用いることができる。また本発明により、図6(G)に示すビデオカメラが完成される。
図6(H)は携帯電話であり、本体6701、筐体6702、表示部6703、音声入力部6704、音声出力部6705、操作キー6706、外部接続ポート6707、アンテナ6708等を含む。本発明は、表示部6703を構成する電気回路に用いることができる。なお、表示部6703は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。また本発明により、図6(H)に示す携帯電話が完成される。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。またここで示した電子機器は、本発明において示したいずれの構成の半導体装置を用いても良い。

Claims (2)

  1. 基板上に形成された第1の領域と、第2の領域と、第3の領域と、第4の領域と、を有する半導体層と、
    同一工程により、前記第2の領域上に形成された第1の絶縁膜と、前記第4の領域上に形成された第2の絶縁膜と、
    同一工程により、前記基板上に形成された第1の配線と、前記第1の絶縁膜上に形成された第1の電極と、前記第2の絶縁膜上に第2の電極と、
    同一工程により、前記第1の配線上に形成された第1の島状の層間絶縁層と、前記第2の電極上に形成された第2の島状の層間絶縁層と、
    同一工程により、前記第1の島状の層間絶縁層上に形成された第2の配線と、前記第2の島状の層間絶縁層上に形成された第3の電極と、を有しており、
    前記第2の配線と、前記第1の領域又は前記第3の領域の一方と、は電気的に接続し、
    前記第3の電極と、前記第1の領域又は前記第3の領域の他方と、は電気的に接続し、
    前記第1の配線と前記第2の配線は前記第1の島状の層間絶縁層を介して交差し、
    前記第2の配線と、前記第1の領域又は前記第3の領域の一方と、はコンタクトホールを介さず接続されていることを特徴とする半導体装置。
  2. 基板上に半導体層を形成し、
    前記半導体層上に選択的にマスクを作製し、
    不純物元素を添加することで第1の領域と、第2の領域と、第3の領域と、第4の領域と、を形成し、
    前記マスクを除去し、
    同一工程により、前記第2の領域を覆うように第1の絶縁膜と、前記第4の領域上に第2の絶縁膜と、を形成し、
    前記基板上に第1の配線と、前記第1の絶縁膜上に第1の電極と、前記第2の絶縁膜上に第2の電極と、を同一工程により形成し、
    前記第1の配線上に第1の島状の層間絶縁層と、前記第2の電極上に第2の島状の層間絶縁層と、を、同一工程により形成し
    前記第1の島状の層間絶縁層上であり、前記第1の配線と立体的に交差し、前記第1の領域又は前記第3の領域の一方とコンタクトホールを介さず電気的に接続する第2の配線と、前記第2の島状の層間絶縁層上であり、前記第1の領域又は前記第3の領域の他方と電気的に接続する第3の電極と、を、同一工程により形成することを特徴とする半導体装置の作製方法。
JP2004564054A 2003-03-26 2004-03-19 半導体装置および半導体装置の作製方法 Expired - Fee Related JP4869601B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004564054A JP4869601B2 (ja) 2003-03-26 2004-03-19 半導体装置および半導体装置の作製方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003086425 2003-03-26
JP2003086425 2003-03-26
JP2004564054A JP4869601B2 (ja) 2003-03-26 2004-03-19 半導体装置および半導体装置の作製方法
PCT/JP2004/003715 WO2004086487A1 (ja) 2003-03-26 2004-03-19 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPWO2004086487A1 JPWO2004086487A1 (ja) 2006-06-29
JP4869601B2 true JP4869601B2 (ja) 2012-02-08

Family

ID=33095062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004564054A Expired - Fee Related JP4869601B2 (ja) 2003-03-26 2004-03-19 半導体装置および半導体装置の作製方法

Country Status (5)

Country Link
US (2) US7554117B2 (ja)
JP (1) JP4869601B2 (ja)
CN (1) CN100552893C (ja)
TW (1) TWI340471B (ja)
WO (1) WO2004086487A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4731913B2 (ja) * 2003-04-25 2011-07-27 株式会社半導体エネルギー研究所 パターンの形成方法および半導体装置の製造方法
JP4522777B2 (ja) * 2003-07-25 2010-08-11 株式会社半導体エネルギー研究所 発光装置の作製方法
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
CN102738180B (zh) 2004-12-06 2018-12-21 株式会社半导体能源研究所 显示装置
JP2006173220A (ja) * 2004-12-14 2006-06-29 Kyushu Institute Of Technology イメージセンサーチップパッケージ及びその製造方法
WO2006109565A1 (ja) * 2005-04-11 2006-10-19 National University Corporation NARA Institute of Science and Technology 薄膜トランジスタの製造方法
CN100399178C (zh) * 2005-07-27 2008-07-02 中华映管股份有限公司 像素结构的制造方法
JP4395659B2 (ja) 2005-12-20 2010-01-13 株式会社フューチャービジョン 液晶表示装置とその製造方法
US8330251B2 (en) 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US8022458B2 (en) 2007-10-08 2011-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitors integrated with metal gate formation
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
WO2009060922A1 (en) * 2007-11-05 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device having the thin film transistor
JP5416460B2 (ja) 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
CN102077354B (zh) * 2008-06-27 2014-08-20 株式会社半导体能源研究所 薄膜晶体管、半导体装置及电子设备
EP2291856A4 (en) 2008-06-27 2015-09-23 Semiconductor Energy Lab THIN FILM TRANSISTOR
US8120086B2 (en) 2008-09-30 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd Low leakage capacitors including portions in inter-layer dielectrics
JP5498762B2 (ja) 2008-11-17 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR101650917B1 (ko) 2009-03-09 2016-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
JP5888802B2 (ja) 2009-05-28 2016-03-22 株式会社半導体エネルギー研究所 トランジスタを有する装置
KR102219095B1 (ko) * 2009-09-24 2021-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5397175B2 (ja) * 2009-11-13 2014-01-22 セイコーエプソン株式会社 半導体装置用基板及びその製造方法、半導体装置並びに電子機器
TWI535028B (zh) 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101836067B1 (ko) 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
JP5370189B2 (ja) * 2010-02-04 2013-12-18 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電子機器
JP2011164196A (ja) * 2010-02-05 2011-08-25 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
US8338240B2 (en) 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
US20120171356A1 (en) * 2010-12-27 2012-07-05 Camtek Ltd. System for digital deposition of pad / interconnects coatings
KR101829312B1 (ko) * 2011-08-26 2018-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9318320B2 (en) * 2012-10-26 2016-04-19 Sharp Kabushiki Kaisha Production method for active element substrate, active element substrate, and display device
KR101796452B1 (ko) * 2012-12-31 2017-11-13 주식회사 아모그린텍 연성인쇄회로기판 및 그 제조 방법
JP2015145907A (ja) * 2014-01-31 2015-08-13 株式会社ジャパンディスプレイ 表示装置の製造方法
JP2023165450A (ja) * 2022-05-06 2023-11-16 シャープディスプレイテクノロジー株式会社 表示装置及び表示装置の製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229957A (ja) * 1986-03-31 1987-10-08 Hitachi Ltd 半導体装置の配線方法
JPH01284831A (ja) * 1988-05-12 1989-11-16 Sharp Corp アクティブマトリックス基板
JPH0213928A (ja) * 1988-07-01 1990-01-18 Sharp Corp 薄膜トランジスタアレイ
JPH04151819A (ja) * 1990-10-15 1992-05-25 Semiconductor Energy Lab Co Ltd 半導体作製方法
JPH05142576A (ja) * 1991-11-25 1993-06-11 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH05281577A (ja) * 1992-04-02 1993-10-29 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその駆動方法
JPH05297405A (ja) * 1992-04-17 1993-11-12 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JPH06177380A (ja) * 1992-07-30 1994-06-24 Nec Corp 電界効果型トランジスタおよびその製造方法
JP2000133649A (ja) * 1998-10-22 2000-05-12 Canon Inc 素子回路基板上の絶縁膜の形成方法
JP2002305297A (ja) * 2001-04-09 2002-10-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002359374A (ja) * 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 有機半導体装置及びその作製方法
JP2003080694A (ja) * 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61270971A (ja) * 1985-05-25 1986-12-01 Oki Electric Ind Co Ltd 画像読取装置
EP0327336B1 (en) * 1988-02-01 1997-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic devices incorporating carbon films
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
JP2799875B2 (ja) * 1989-05-20 1998-09-21 株式会社リコー 液晶表示装置
JP2757207B2 (ja) * 1989-05-24 1998-05-25 株式会社リコー 液晶表示装置
JP2784797B2 (ja) * 1989-05-31 1998-08-06 ソニー株式会社 配線形成方法
US5240801A (en) * 1989-11-20 1993-08-31 Semiconductor Energy Laboratory Co., Ltd. Image-forming member for electrophotography and manufacturing method for the same
US5210050A (en) * 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
US5386623A (en) * 1990-11-15 1995-02-07 Hitachi, Ltd. Process for manufacturing a multi-chip module
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05338187A (ja) 1992-06-11 1993-12-21 Olympus Optical Co Ltd レジストパターン形成方法
CN1196184C (zh) * 1992-07-06 2005-04-06 株式会社半导体能源研究所 半导体器件及其形成方法
JPH06182980A (ja) 1992-12-22 1994-07-05 Matsushita Electric Works Ltd インクジェットプリンターによる印刷装置
JPH06237063A (ja) 1993-02-12 1994-08-23 Mitsubishi Rayon Co Ltd プリント配線板の製造方法
JP2860226B2 (ja) * 1993-06-07 1999-02-24 シャープ株式会社 液晶表示装置およびその製造方法
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3543351B2 (ja) * 1994-02-14 2004-07-14 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JP2864464B2 (ja) * 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
JP3400162B2 (ja) 1995-01-30 2003-04-28 株式会社東芝 半導体装置の製造方法
US5652667A (en) * 1995-02-03 1997-07-29 Victor Company Of Japan, Ltd. Liquid crystal display apparatus
JP2694126B2 (ja) * 1995-02-06 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法
JP3349332B2 (ja) * 1995-04-28 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 反射式空間光変調素子配列及びその形成方法
JP3108861B2 (ja) * 1995-06-30 2000-11-13 キヤノン株式会社 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
JP3143592B2 (ja) * 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
JPH09127495A (ja) * 1995-11-06 1997-05-16 Sharp Corp 液晶表示装置
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6049132A (en) * 1996-07-12 2000-04-11 Kawasaki Steel Corporation Multiple metallization structure for a reflection type liquid crystal display
JPH10270843A (ja) 1997-03-28 1998-10-09 Vacuum Metallurgical Co Ltd 導電パターンの補修方法と装置
JP4302194B2 (ja) 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
ATE434259T1 (de) * 1997-10-14 2009-07-15 Patterning Technologies Ltd Methode zur herstellung eines elektrischen kondensators
US6294401B1 (en) * 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
US6168435B1 (en) 1998-10-26 2001-01-02 Implant Innovations, Inc. Ceramic dental abutments with a metallic core
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6008876A (en) * 1998-12-03 1999-12-28 National Semiconductor Corporation Polished self-aligned pixel for a liquid crystal silicon light valve
WO2000059040A1 (fr) * 1999-03-30 2000-10-05 Seiko Epson Corporation Procede de fabrication d'un transistor a couches minces
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
JP2001052864A (ja) 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
CA2394886C (en) * 1999-12-21 2012-07-17 Plastic Logic Limited Inkjet-fabricated integrated circuits
US6794229B2 (en) * 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
TW522454B (en) 2000-06-22 2003-03-01 Semiconductor Energy Lab Display device
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4338934B2 (ja) 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
JP4683772B2 (ja) 2001-06-15 2011-05-18 株式会社半導体エネルギー研究所 発光装置の作製方法
CN100440529C (zh) * 2001-08-09 2008-12-03 出光兴产株式会社 有机电致发光显示装置及其驱动方法
GB2379083A (en) * 2001-08-20 2003-02-26 Seiko Epson Corp Inkjet printing on a substrate using two immiscible liquids
EP1291932A3 (en) * 2001-09-05 2006-10-18 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
US7824520B2 (en) * 2003-03-26 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Plasma treatment apparatus

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229957A (ja) * 1986-03-31 1987-10-08 Hitachi Ltd 半導体装置の配線方法
JPH01284831A (ja) * 1988-05-12 1989-11-16 Sharp Corp アクティブマトリックス基板
JPH0213928A (ja) * 1988-07-01 1990-01-18 Sharp Corp 薄膜トランジスタアレイ
JPH04151819A (ja) * 1990-10-15 1992-05-25 Semiconductor Energy Lab Co Ltd 半導体作製方法
JPH05142576A (ja) * 1991-11-25 1993-06-11 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH05281577A (ja) * 1992-04-02 1993-10-29 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその駆動方法
JPH05297405A (ja) * 1992-04-17 1993-11-12 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JPH06177380A (ja) * 1992-07-30 1994-06-24 Nec Corp 電界効果型トランジスタおよびその製造方法
JP2000133649A (ja) * 1998-10-22 2000-05-12 Canon Inc 素子回路基板上の絶縁膜の形成方法
JP2002305297A (ja) * 2001-04-09 2002-10-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002359374A (ja) * 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 有機半導体装置及びその作製方法
JP2003080694A (ja) * 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Also Published As

Publication number Publication date
CN1765009A (zh) 2006-04-26
US20090325376A1 (en) 2009-12-31
TWI340471B (en) 2011-04-11
JPWO2004086487A1 (ja) 2006-06-29
US7554117B2 (en) 2009-06-30
US20070181945A1 (en) 2007-08-09
WO2004086487A1 (ja) 2004-10-07
CN100552893C (zh) 2009-10-21
TW200428667A (en) 2004-12-16
US7955910B2 (en) 2011-06-07

Similar Documents

Publication Publication Date Title
JP4869601B2 (ja) 半導体装置および半導体装置の作製方法
US8228453B2 (en) Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7470604B2 (en) Method for manufacturing display device
JP4748955B2 (ja) パターンの作製方法
KR101138856B1 (ko) 반도체장치
KR101200703B1 (ko) 막패턴을 갖는 기판 및 그 제조 방법, 반도체 장치의 제조방법, 액정 텔레비전, 및 el 텔레비전
KR101072412B1 (ko) 표시장치 및 그의 제조방법과, 텔레비젼 장치
US7572718B2 (en) Semiconductor device and manufacturing method thereof
US20120202324A1 (en) Manufacturing apparatus of semiconductor device and pattern-forming method
TWI356496B (en) Semiconductor element, method for manufacturing th
TWI392094B (zh) 發光顯示裝置,製造發光顯示裝置之方法及電視機
TW200425248A (en) Drop discharge apparatus, method for forming pattern and method for manufacturing semiconductor device
JPWO2004070823A1 (ja) 表示装置の作製方法
TWI437643B (zh) 半導體裝置之製造方法、及顯示裝置之製造方法
TW200522368A (en) Method for manufacturing liquid crystal display device
TWI390316B (zh) 液晶顯示裝置及其製造方法
JP2005286317A (ja) 半導体装置、及びその作製方法、液晶テレビジョン、並びにelテレビジョン
JP4498715B2 (ja) 半導体装置の作製方法
JP4712361B2 (ja) 薄膜トランジスタの作製方法
JP2005165304A (ja) 液晶表示装置および液晶表示装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees