JP2000031488A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP2000031488A JP2000031488A JP10156698A JP15669898A JP2000031488A JP 2000031488 A JP2000031488 A JP 2000031488A JP 10156698 A JP10156698 A JP 10156698A JP 15669898 A JP15669898 A JP 15669898A JP 2000031488 A JP2000031488 A JP 2000031488A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- semiconductor device
- insulating film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
- H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 穴（凹部）を有する安価な基板を用いて半導
体装置を形成した時に生じる不良箇所を低減することを
課題とする。 【解決手段】 基板上に形成した下地膜に平坦化処理及
び熱処理を行うことで、基板の穴（凹部）の形状が与え
る影響を緩和し、その極めて良好な特性値（凹部の深
さ、凹部の開口直径、凹部の上部の開口部断面曲線の接
線と表面となす角、曲率半径、表面粗さＲｍｓ）を有す
る絶縁膜表面上に形成される優れた結晶性を有する半導
体薄膜を利用して半導体装置を作製する。
体装置を形成した時に生じる不良箇所を低減することを
課題とする。 【解決手段】 基板上に形成した下地膜に平坦化処理及
び熱処理を行うことで、基板の穴（凹部）の形状が与え
る影響を緩和し、その極めて良好な特性値（凹部の深
さ、凹部の開口直径、凹部の上部の開口部断面曲線の接
線と表面となす角、曲率半径、表面粗さＲｍｓ）を有す
る絶縁膜表面上に形成される優れた結晶性を有する半導
体薄膜を利用して半導体装置を作製する。
Description
【０００１】
【発明が属する技術分野】本願発明は、絶縁表面を有す
る基板上に薄膜トランジスタ（以下、ＴＦＴと略記す
る）を配置して構成される半導体装置の構成に関する。
なお、本明細書において半導体装置とは、半導体を利用
して機能しうる装置全般を指し、電気光学装置、半導体
回路および電子機器は全て半導体装置の範疇に含まれ
る。
る基板上に薄膜トランジスタ（以下、ＴＦＴと略記す
る）を配置して構成される半導体装置の構成に関する。
なお、本明細書において半導体装置とは、半導体を利用
して機能しうる装置全般を指し、電気光学装置、半導体
回路および電子機器は全て半導体装置の範疇に含まれ
る。
【０００２】
【従来の技術】近年、絶縁表面を有する基板上にＴＦＴ
を形成し、電気回路を構成する技術が急速に発達してい
る。現状では液晶表示装置（液晶パネル）のスイッチン
グ素子としてＴＦＴを用いる例が多い。ＴＦＴの最も重
要な部分である活性層は半導体薄膜で形成される。半導
体薄膜としてはこれまでアモルファスシリコン膜が多用
されてきたが、より動作速度の速いＴＦＴの需要が高ま
り、ポリシリコン膜が主流になってきている。
を形成し、電気回路を構成する技術が急速に発達してい
る。現状では液晶表示装置（液晶パネル）のスイッチン
グ素子としてＴＦＴを用いる例が多い。ＴＦＴの最も重
要な部分である活性層は半導体薄膜で形成される。半導
体薄膜としてはこれまでアモルファスシリコン膜が多用
されてきたが、より動作速度の速いＴＦＴの需要が高ま
り、ポリシリコン膜が主流になってきている。
【０００３】ポリシリコン膜を用いたＴＦＴ（ポリシリ
コンＴＦＴ）はプロセス温度の違いから高温ポリシリコ
ンＴＦＴと低温ポリシリコンＴＦＴとに区別される。ど
ちらも製品化されているが、現状では信頼性とＴＦＴ特
性の安定している高温ポリシリコンＴＦＴの方が多くの
市場を占めている。
コンＴＦＴ）はプロセス温度の違いから高温ポリシリコ
ンＴＦＴと低温ポリシリコンＴＦＴとに区別される。ど
ちらも製品化されているが、現状では信頼性とＴＦＴ特
性の安定している高温ポリシリコンＴＦＴの方が多くの
市場を占めている。
【０００４】活性層として高温ポリシリコン膜を用いる
場合、一般的には 800〜1000℃程度の加熱処理を施して
ポリシリコン膜の結晶性を改善する。そのため、サブス
トレート基板には耐熱性の高い石英基板が用いられる。
そして、通常１枚の石英基板上に数枚分の液晶パネルに
対応するＴＦＴを数百万個形成し、多面取りによってス
ループットを上げている。
場合、一般的には 800〜1000℃程度の加熱処理を施して
ポリシリコン膜の結晶性を改善する。そのため、サブス
トレート基板には耐熱性の高い石英基板が用いられる。
そして、通常１枚の石英基板上に数枚分の液晶パネルに
対応するＴＦＴを数百万個形成し、多面取りによってス
ループットを上げている。
【０００５】このように、数百万個ものＴＦＴを大型基
板上に一体形成して多面取りを行う場合、当然ではある
が、全てのＴＦＴが均一な特性を有し、且つ、正常に駆
動することが望ましい。
板上に一体形成して多面取りを行う場合、当然ではある
が、全てのＴＦＴが均一な特性を有し、且つ、正常に駆
動することが望ましい。
【０００６】しかしながら、現状では、数百万個ものＴ
ＦＴを大型基板上に形成した場合、ＴＦＴ特性のバラツ
キや動作不良が生じている。本発明人が、その幾つかの
不良箇所をＳＥＭ及びＴＥＭ観察を行ったところ、活性
層の不良箇所が見られ、それがＴＦＴの動作不良の原因
の一つとなっていることが分かった。この不良箇所のＴ
ＥＭ観察写真を簡略して図示した断面図を図５（Ｂ）に
示す。
ＦＴを大型基板上に形成した場合、ＴＦＴ特性のバラツ
キや動作不良が生じている。本発明人が、その幾つかの
不良箇所をＳＥＭ及びＴＥＭ観察を行ったところ、活性
層の不良箇所が見られ、それがＴＦＴの動作不良の原因
の一つとなっていることが分かった。この不良箇所のＴ
ＥＭ観察写真を簡略して図示した断面図を図５（Ｂ）に
示す。
【０００７】本発明人が、市販されている安価な低級グ
レードの石英基板表面をＡＦＭ（原子間力顕微鏡）によ
り観察したところ、図１５（Ａ）に示したように、基板
表面にランダムに存在する陥没した大きな穴（平均深さ
Ｄ＝７０〜１００ｎｍの凹部）が多数見られた。図１５
（Ａ）中において、大きな穴は黒点として確認できる。
また、市販されている安価な石英基板のＲｍｓは、１〜
１．５ｎｍであり、穴（凹部）の密度は、１００００個
／ｃｍ2 よりも大きい値であった。
レードの石英基板表面をＡＦＭ（原子間力顕微鏡）によ
り観察したところ、図１５（Ａ）に示したように、基板
表面にランダムに存在する陥没した大きな穴（平均深さ
Ｄ＝７０〜１００ｎｍの凹部）が多数見られた。図１５
（Ａ）中において、大きな穴は黒点として確認できる。
また、市販されている安価な石英基板のＲｍｓは、１〜
１．５ｎｍであり、穴（凹部）の密度は、１００００個
／ｃｍ2 よりも大きい値であった。
【０００８】このように、穴（凹部）の密度が、１００
００個／ｃｍ2 よりも大きいと、結晶化工程において、
結晶成長を阻害することが発明者らの実験により分かっ
ている。
００個／ｃｍ2 よりも大きいと、結晶化工程において、
結晶成長を阻害することが発明者らの実験により分かっ
ている。
【０００９】また、図５に示すように、問題となってい
る基板の凹部の形状は、凹部の上部の開口部の巾ｒ2
（開口直径）に比べ内部がわずかに巾広となっており、
基板の凹部の上部の開口部付近における曲率半径Ｒ2 は
小さい。また、ＡＦＭ測定による開口部の断面曲線は急
峻な勾配を有していた。なお、本明細書における断面曲
線とは、基板表面に垂直な面で切断した場合、例えば、
ＴＥＭ測定、ＡＦＭ測定等で得られる曲線を指してい
る。
る基板の凹部の形状は、凹部の上部の開口部の巾ｒ2
（開口直径）に比べ内部がわずかに巾広となっており、
基板の凹部の上部の開口部付近における曲率半径Ｒ2 は
小さい。また、ＡＦＭ測定による開口部の断面曲線は急
峻な勾配を有していた。なお、本明細書における断面曲
線とは、基板表面に垂直な面で切断した場合、例えば、
ＴＥＭ測定、ＡＦＭ測定等で得られる曲線を指してい
る。
【００１０】本発明人は、不良箇所が発生する原因が、
市販されている安価な低級グレードの基板表面の陥没し
た大きな凹部の形状（大きさ及び深さ）にあることを見
いだした。
市販されている安価な低級グレードの基板表面の陥没し
た大きな凹部の形状（大きさ及び深さ）にあることを見
いだした。
【００１１】従来工程では、図５（Ａ）に示すように、
基板１００表面上に直接、半導体薄膜１１０を積層して
いた。そのため、前記基板表面の凹部の上方に、基板表
面の凹部の開口部付近１９０における曲率半径とほぼ同
じ曲率半径を有する凹部が半導体薄膜表面にも形成され
ていた。そして、この後のＴＦＴ作製工程である非晶質
珪素膜の結晶化工程及び熱処理工程等において、これら
開口部における曲率半径の小さい凹部が、非晶質珪素膜
の結晶化を阻害していた。
基板１００表面上に直接、半導体薄膜１１０を積層して
いた。そのため、前記基板表面の凹部の上方に、基板表
面の凹部の開口部付近１９０における曲率半径とほぼ同
じ曲率半径を有する凹部が半導体薄膜表面にも形成され
ていた。そして、この後のＴＦＴ作製工程である非晶質
珪素膜の結晶化工程及び熱処理工程等において、これら
開口部における曲率半径の小さい凹部が、非晶質珪素膜
の結晶化を阻害していた。
【００１２】また、図５（Ａ）で示した基板の凹部の底
部に存在する微小な凸凹には、結晶化工程において、固
形物が形成されやすく、図５（Ｂ）のように、半導体薄
膜が分断されて動作不良を引き起こしていた。この半導
体薄膜が分断される不良箇所はＳｉ（シリコン）切れと
呼ばれる。また、凹部に形成された固形物をＥＤＸ測定
により、組成を調べたところ、触媒元素が偏析して形成
されたシリサイドであることが判明した。
部に存在する微小な凸凹には、結晶化工程において、固
形物が形成されやすく、図５（Ｂ）のように、半導体薄
膜が分断されて動作不良を引き起こしていた。この半導
体薄膜が分断される不良箇所はＳｉ（シリコン）切れと
呼ばれる。また、凹部に形成された固形物をＥＤＸ測定
により、組成を調べたところ、触媒元素が偏析して形成
されたシリサイドであることが判明した。
【００１３】以上のように、この大きく陥没した穴（底
部に微小な凸凹を有する凹部）を有する安価な基板上に
半導体薄膜を積層し、ＴＦＴを作製すると、不良箇所が
発生し、ＴＦＴ特性のバラツキや歩留まりの低下を招い
ていることが明らかになった。
部に微小な凸凹を有する凹部）を有する安価な基板上に
半導体薄膜を積層し、ＴＦＴを作製すると、不良箇所が
発生し、ＴＦＴ特性のバラツキや歩留まりの低下を招い
ていることが明らかになった。
【００１４】
【発明が解決しようとする課題】市販されている安価な
低級グレードの基板を用いた場合、基板の凹部によりＳ
ｉ切れ等の不良箇所が発生し、ＴＦＴの動作不良の原因
となっている。
低級グレードの基板を用いた場合、基板の凹部によりＳ
ｉ切れ等の不良箇所が発生し、ＴＦＴの動作不良の原因
となっている。
【００１５】なお、特別な研磨により平坦化した表面
（Ｒｍｓ＝０．４〜０．６ｎｍ）を有する基板（図１５
（Ｂ））も市販されているが、ややコスト高であり、大
量生産を行う上で、工業的には向いていない。また、図
１５（Ａ）と図１５（Ｂ）の観察領域は１０×１０μｍ
2 である。
（Ｒｍｓ＝０．４〜０．６ｎｍ）を有する基板（図１５
（Ｂ））も市販されているが、ややコスト高であり、大
量生産を行う上で、工業的には向いていない。また、図
１５（Ａ）と図１５（Ｂ）の観察領域は１０×１０μｍ
2 である。
【００１６】そこで、高価な基板を用いることなく、こ
のＴＦＴの動作不良の原因となっているＳｉ切れ等の不
良箇所を低減することが最大の課題であった。
のＴＦＴの動作不良の原因となっているＳｉ切れ等の不
良箇所を低減することが最大の課題であった。
【００１７】本願発明は、安価な基板の凹部形状が半導
体薄膜に与える影響を本発明の下地膜により緩和し、均
一な半導体薄膜を得ることを課題とする。また、本発明
の下地膜上に形成された良質の半導体薄膜を利用した動
作不良のない半導体装置を提供することを課題とする。
体薄膜に与える影響を本発明の下地膜により緩和し、均
一な半導体薄膜を得ることを課題とする。また、本発明
の下地膜上に形成された良質の半導体薄膜を利用した動
作不良のない半導体装置を提供することを課題とする。
【００１８】
【課題を解決するための手段】本明細書で開示する本発
明の第１の構成は、表面に絶縁膜を有する基板上に形成
された半導体薄膜でなる活性層を有する半導体装置にお
いて、基板及び該基板に接する絶縁膜表面は、少なくと
も１つの凹部を有し、前記絶縁膜表面の凹部の深さの平
均値をｄとし、前記基板表面の凹部の深さの平均値をＤ
とした場合、ｄ／Ｄ＜１であることを特徴とする半導体
装置である。
明の第１の構成は、表面に絶縁膜を有する基板上に形成
された半導体薄膜でなる活性層を有する半導体装置にお
いて、基板及び該基板に接する絶縁膜表面は、少なくと
も１つの凹部を有し、前記絶縁膜表面の凹部の深さの平
均値をｄとし、前記基板表面の凹部の深さの平均値をＤ
とした場合、ｄ／Ｄ＜１であることを特徴とする半導体
装置である。
【００１９】上記第１の構成における凹部の深さの平均
値ｄ（絶縁膜表面から絶縁膜表面の凹部の底部までの深
さの平均値）が１０ｎｍ以下であることを特徴とする半
導体装置である。
値ｄ（絶縁膜表面から絶縁膜表面の凹部の底部までの深
さの平均値）が１０ｎｍ以下であることを特徴とする半
導体装置である。
【００２０】本発明の第２の構成は、表面に絶縁膜を有
する基板上に形成された半導体薄膜でなる活性層を有す
る半導体装置において、基板に接する絶縁膜表面は、少
なくとも１つの凹部を有し、前記絶縁膜表面の凹部の開
口直径ｒ1 が１０ｎｍ〜１μｍであることを特徴とする
半導体装置である。
する基板上に形成された半導体薄膜でなる活性層を有す
る半導体装置において、基板に接する絶縁膜表面は、少
なくとも１つの凹部を有し、前記絶縁膜表面の凹部の開
口直径ｒ1 が１０ｎｍ〜１μｍであることを特徴とする
半導体装置である。
【００２１】本発明の第３の構成は、表面に絶縁膜を有
する基板上に形成された半導体薄膜でなる活性層を有す
る半導体装置において、基板に接する絶縁膜表面は、少
なくとも１つの凹部を有し、前記絶縁膜表面の凹部の開
口部における接線が表面平面となす角度ａ°は０°〜６
０°であることを特徴とする半導体装置である。
する基板上に形成された半導体薄膜でなる活性層を有す
る半導体装置において、基板に接する絶縁膜表面は、少
なくとも１つの凹部を有し、前記絶縁膜表面の凹部の開
口部における接線が表面平面となす角度ａ°は０°〜６
０°であることを特徴とする半導体装置である。
【００２２】本発明の第４の構成は、表面に絶縁膜を有
する基板上に形成された半導体薄膜でなる活性層を有す
る半導体装置において、基板及び該基板に接する絶縁膜
表面は、少なくとも１つの凹部を有し、前記絶縁膜表面
の凹部の開口部付近における曲率半径Ｒ1 は、前記基板
表面の凹部の開口部付近における曲率半径Ｒ2 よりも大
きいことを特徴とする半導体装置である。
する基板上に形成された半導体薄膜でなる活性層を有す
る半導体装置において、基板及び該基板に接する絶縁膜
表面は、少なくとも１つの凹部を有し、前記絶縁膜表面
の凹部の開口部付近における曲率半径Ｒ1 は、前記基板
表面の凹部の開口部付近における曲率半径Ｒ2 よりも大
きいことを特徴とする半導体装置である。
【００２３】本明細書中での曲率半径Ｒは、凹部の上部
の開口部における曲線のある点での曲率円（曲線とその
凹部で接する円）の半径のことをさしている。
の開口部における曲線のある点での曲率円（曲線とその
凹部で接する円）の半径のことをさしている。
【００２４】上記第１乃至第５の構成において、内部表
面を有する凹部の密度は、１００個／ｃｍ2 以下であ
る。
面を有する凹部の密度は、１００個／ｃｍ2 以下であ
る。
【００２５】本発明の第６の構成は、表面に絶縁膜を有
する基板上に形成された半導体薄膜でなる活性層を有す
る半導体装置において、半導体薄膜の底面に接触する絶
縁膜の表面粗さの二乗平均の平方根Ｒｍｓが０．３ｎｍ
以下であることを特徴とする半導体装置である。
する基板上に形成された半導体薄膜でなる活性層を有す
る半導体装置において、半導体薄膜の底面に接触する絶
縁膜の表面粗さの二乗平均の平方根Ｒｍｓが０．３ｎｍ
以下であることを特徴とする半導体装置である。
【００２６】本明細書中での表面粗さの二乗平均の平方
根Ｒｍｓは、基準面から指定面までの偏差の二乗を平均
した値の平方根のことを指している。ここで、指定面と
は粗さ計測の対象となる面のことであり、また、基準面
とは、指定面の高さの平均値をＺ0 とするとき、Ｚ＝Ｚ
0 で表される平面のことである。このＲｍｓの値は、一
般的なＡＦＭ測定によって得られる代表的な測定値の１
つである。
根Ｒｍｓは、基準面から指定面までの偏差の二乗を平均
した値の平方根のことを指している。ここで、指定面と
は粗さ計測の対象となる面のことであり、また、基準面
とは、指定面の高さの平均値をＺ0 とするとき、Ｚ＝Ｚ
0 で表される平面のことである。このＲｍｓの値は、一
般的なＡＦＭ測定によって得られる代表的な測定値の１
つである。
【００２７】また、上記構成の半導体薄膜の電子線回折
パターンには｛１１０｝配向による特定の規則性が観測
され、当該電子線回折パターンの任意の回折スポットは
概略円状であり、前記回折スポットの短軸の長さ（ａ）
と長軸の長さ（ｂ）との比（ａ／ｂ）が１/1（円形）〜
1/1.5 であることを特徴としている。
パターンには｛１１０｝配向による特定の規則性が観測
され、当該電子線回折パターンの任意の回折スポットは
概略円状であり、前記回折スポットの短軸の長さ（ａ）
と長軸の長さ（ｂ）との比（ａ／ｂ）が１/1（円形）〜
1/1.5 であることを特徴としている。
【００２８】また、上記構成の半導体薄膜の電子線回折
パターンには｛１１０｝配向による特定の規則性が観測
され、当該電子線回折パターンの任意の回折スポット
は、電子線照射エリアの中心点に対して同心円状の広が
りを有し、前記電子線照射エリアの中心点から前記回折
スポットに対して引いた接線と、前記電子線照射エリア
の中心点と前記回折スポットの中心点とを結ぶ線分とが
なす角は±1.5 °以内であることを特徴としている。
パターンには｛１１０｝配向による特定の規則性が観測
され、当該電子線回折パターンの任意の回折スポット
は、電子線照射エリアの中心点に対して同心円状の広が
りを有し、前記電子線照射エリアの中心点から前記回折
スポットに対して引いた接線と、前記電子線照射エリア
の中心点と前記回折スポットの中心点とを結ぶ線分とが
なす角は±1.5 °以内であることを特徴としている。
【００２９】本発明の第７の構成は、絶縁表面上の薄膜
トランジスタの作製方法において、基板に接して第１の
非晶質珪素膜を成膜する工程と、前記非晶質珪素膜に研
磨を施す平坦化工程と、前記非晶質珪素膜に加熱処理を
施し、酸化珪素膜を得る工程と、前記酸化珪素膜上に第
２の非晶質珪素膜を成膜する工程と、を少なくとも経て
作製されることを特徴とする半導体装置の作製方法であ
り、さらに、第２の非晶質珪素膜を成膜する工程の後、
前記第２の非晶質珪素膜を結晶化せしめ、結晶性珪素膜
を得る工程と、前記結晶性珪素膜を覆って、絶縁膜を堆
積する工程とを有する構成としてもよい。
トランジスタの作製方法において、基板に接して第１の
非晶質珪素膜を成膜する工程と、前記非晶質珪素膜に研
磨を施す平坦化工程と、前記非晶質珪素膜に加熱処理を
施し、酸化珪素膜を得る工程と、前記酸化珪素膜上に第
２の非晶質珪素膜を成膜する工程と、を少なくとも経て
作製されることを特徴とする半導体装置の作製方法であ
り、さらに、第２の非晶質珪素膜を成膜する工程の後、
前記第２の非晶質珪素膜を結晶化せしめ、結晶性珪素膜
を得る工程と、前記結晶性珪素膜を覆って、絶縁膜を堆
積する工程とを有する構成としてもよい。
【００３０】本発明の第８の構成は、絶縁表面上の薄膜
トランジスタの作製方法において、基板上に絶縁膜を形
成する工程と、前記絶縁膜に研磨を施す平坦化工程と、
前記絶縁膜を熱処理する工程と、前記絶縁膜上に非晶質
珪素膜を成膜する工程と、を少なくとも有することを特
徴とする半導体装置の作製方法である。
トランジスタの作製方法において、基板上に絶縁膜を形
成する工程と、前記絶縁膜に研磨を施す平坦化工程と、
前記絶縁膜を熱処理する工程と、前記絶縁膜上に非晶質
珪素膜を成膜する工程と、を少なくとも有することを特
徴とする半導体装置の作製方法である。
【００３１】本発明の第９の構成は、絶縁表面上の薄膜
トランジスタの作製方法において、単結晶基板を熱酸化
して酸化膜を形成する工程と、前記酸化膜に研磨を施す
平坦化工程と、前記酸化膜を再度熱処理する工程と、前
記酸化膜上に非晶質珪素膜を成膜する工程と、を少なく
とも有することを特徴とする半導体装置の作製方法であ
る。
トランジスタの作製方法において、単結晶基板を熱酸化
して酸化膜を形成する工程と、前記酸化膜に研磨を施す
平坦化工程と、前記酸化膜を再度熱処理する工程と、前
記酸化膜上に非晶質珪素膜を成膜する工程と、を少なく
とも有することを特徴とする半導体装置の作製方法であ
る。
【００３２】上記第７乃至第９の構成において、前記平
坦化工程は、機械的な研磨により行われることを特徴と
する半導体装置の作製方法である。
坦化工程は、機械的な研磨により行われることを特徴と
する半導体装置の作製方法である。
【００３３】上記第７乃至第９の構成において、前記平
坦化工程は、化学的機械的研磨により行われることを特
徴とする半導体装置の作製方法である。
坦化工程は、化学的機械的研磨により行われることを特
徴とする半導体装置の作製方法である。
【００３４】上記第７乃至第９の構成において、前記平
坦化工程は、電解インプロセスドレッシング研磨により
行われることを特徴とする半導体装置の作製方法であ
る。
坦化工程は、電解インプロセスドレッシング研磨により
行われることを特徴とする半導体装置の作製方法であ
る。
【００３５】
【発明の実施の形態】図２に本発明の作製工程図を示
し、本発明の作製工程を以下に詳述する。
し、本発明の作製工程を以下に詳述する。
【００３６】まず、市販の安価な低級グレードの基板を
用意する。（図２（Ａ））この市販の安価な石英基板１
００は、所々に大きく陥没した穴（凹部）を有してい
る。そして、この基板のＡＦＭ写真である図１５（Ａ）
で示されるように、穴はランダムに多数存在している。
用意する。（図２（Ａ））この市販の安価な石英基板１
００は、所々に大きく陥没した穴（凹部）を有してい
る。そして、この基板のＡＦＭ写真である図１５（Ａ）
で示されるように、穴はランダムに多数存在している。
【００３７】この石英基板上に、非晶質珪素膜からなる
下地膜１０１をプラズマＣＶＤ法または減圧ＣＶＤ法を
用いて５０〜３００ｎｍ、好ましくは１００ｎｍの厚さ
に形成する。（図２（Ｂ））
下地膜１０１をプラズマＣＶＤ法または減圧ＣＶＤ法を
用いて５０〜３００ｎｍ、好ましくは１００ｎｍの厚さ
に形成する。（図２（Ｂ））
【００３８】その後、下地膜表面に平坦化処理を施し、
優れた平坦性を有する下地膜１０２を得る。この下地膜
の研磨方法としては、機械研磨、ＣＭＰ、ＥＬＩＤ等が
挙げられるが、その中でもＥＬＩＤ（電解インプロセス
ドレッシング）による研磨は、膜表面を原子サイズレベ
ルで平坦化することが可能な高精度研削システムであ
り、本発明の優れた平坦性を有する下地膜を得るのに最
も適している。
優れた平坦性を有する下地膜１０２を得る。この下地膜
の研磨方法としては、機械研磨、ＣＭＰ、ＥＬＩＤ等が
挙げられるが、その中でもＥＬＩＤ（電解インプロセス
ドレッシング）による研磨は、膜表面を原子サイズレベ
ルで平坦化することが可能な高精度研削システムであ
り、本発明の優れた平坦性を有する下地膜を得るのに最
も適している。
【００３９】その後、熱処理を行い、平坦性を有する下
地膜１０２を酸化させることによって、基板表面の凹部
の上部の開口部付近における曲率半径Ｒ2 よりも下地膜
の凹部の上部の開口部付近の曲率半径Ｒ1 を大きくし、
且つ、下地膜を緻密化し、欠陥を低減させるとともに、
結合手の少ない不活性な表面を有する下地膜（酸化珪素
膜）１０３を得る。なお、この下地膜１０３は絶縁膜で
ある。
地膜１０２を酸化させることによって、基板表面の凹部
の上部の開口部付近における曲率半径Ｒ2 よりも下地膜
の凹部の上部の開口部付近の曲率半径Ｒ1 を大きくし、
且つ、下地膜を緻密化し、欠陥を低減させるとともに、
結合手の少ない不活性な表面を有する下地膜（酸化珪素
膜）１０３を得る。なお、この下地膜１０３は絶縁膜で
ある。
【００４０】上記平坦化工程及び熱処理工程において、
凹部のない平坦な下地膜（酸化珪素膜）１０３を得るこ
とが最も望ましいが、基板の穴の影響を受けて、下地膜
表面には基板の穴より深さが浅く、開口部の小さい凹部
が存在している。本発明の下地膜の表面は、基板の表面
のＲｍｓ値及び凹部の形状（深さの平均値、巾、急峻な
側壁の勾配等）を有しておらず、以下に示すような特徴
を有する表面である。
凹部のない平坦な下地膜（酸化珪素膜）１０３を得るこ
とが最も望ましいが、基板の穴の影響を受けて、下地膜
表面には基板の穴より深さが浅く、開口部の小さい凹部
が存在している。本発明の下地膜の表面は、基板の表面
のＲｍｓ値及び凹部の形状（深さの平均値、巾、急峻な
側壁の勾配等）を有しておらず、以下に示すような特徴
を有する表面である。
【００４１】図１に示したように、本発明の下地膜は、
下地膜（酸化珪素膜）表面の凹部の深さの平均値をｄと
し、基板表面の凹部の深さの平均値をＤとした場合、ｄ
／Ｄ＜１である表面を有する。このｄの値がＤの値と同
等もしくはそれ以上に大きくなってしまうと、その凹部
上に形成される半導体薄膜の被覆性が損なわれ、結晶化
工程において、結晶成長が妨げられたり、固形物（シリ
サイド）が形成されてしまう。ＴＦＴの活性層は、１０
〜数百ｎｍ程度の膜厚であるので、凹部の深さの平均値
ｄは１０ｎｍ以下、好ましくは５ｎｍ以下、より好まし
くは３ｎｍ以下とする。
下地膜（酸化珪素膜）表面の凹部の深さの平均値をｄと
し、基板表面の凹部の深さの平均値をＤとした場合、ｄ
／Ｄ＜１である表面を有する。このｄの値がＤの値と同
等もしくはそれ以上に大きくなってしまうと、その凹部
上に形成される半導体薄膜の被覆性が損なわれ、結晶化
工程において、結晶成長が妨げられたり、固形物（シリ
サイド）が形成されてしまう。ＴＦＴの活性層は、１０
〜数百ｎｍ程度の膜厚であるので、凹部の深さの平均値
ｄは１０ｎｍ以下、好ましくは５ｎｍ以下、より好まし
くは３ｎｍ以下とする。
【００４２】また、本発明の下地膜１０３（酸化珪素
膜）表面に存在する凹部の上部の開口直径ｒ1 が１０ｎ
ｍ〜１μｍである。この開口直径ｒ1 の値が大きけれ
ば、ｄと同様にその凹部上に形成される半導体薄膜の被
覆性が損なわれやすくなる。発明者らの経験上、開口直
径ｒ1 が基板の凹部の上部の開口直径ｒ2 よりも小さ
く、好ましくは１μｍ以下、より好ましくは１０ｎｍ以
下であれば、半導体薄膜の被覆性が損なわれない。
膜）表面に存在する凹部の上部の開口直径ｒ1 が１０ｎ
ｍ〜１μｍである。この開口直径ｒ1 の値が大きけれ
ば、ｄと同様にその凹部上に形成される半導体薄膜の被
覆性が損なわれやすくなる。発明者らの経験上、開口直
径ｒ1 が基板の凹部の上部の開口直径ｒ2 よりも小さ
く、好ましくは１μｍ以下、より好ましくは１０ｎｍ以
下であれば、半導体薄膜の被覆性が損なわれない。
【００４３】また、本発明の下地膜１０３（酸化珪素
膜）表面の凹部の上部の開口部の断面曲線における接線
と表面平面とがなす角ａ°は０°〜６０°である表面を
有する。基板の凹部の上部の開口部の断面曲線の勾配は
大きく、この勾配を下地膜により緩和させると良い。半
導体薄膜は１０〜１００ｎｍ程度の厚さであるため、ス
テップカバレッジの点から、下地膜表面の凹部の上部の
開口部付近の断面曲線における接線と表面平面とがなす
角ａ°は０°〜３０°であることがより望ましい。な
お、このａ°の値は、ＡＦＭの断面曲線から簡単に求め
ることができる。
膜）表面の凹部の上部の開口部の断面曲線における接線
と表面平面とがなす角ａ°は０°〜６０°である表面を
有する。基板の凹部の上部の開口部の断面曲線の勾配は
大きく、この勾配を下地膜により緩和させると良い。半
導体薄膜は１０〜１００ｎｍ程度の厚さであるため、ス
テップカバレッジの点から、下地膜表面の凹部の上部の
開口部付近の断面曲線における接線と表面平面とがなす
角ａ°は０°〜３０°であることがより望ましい。な
お、このａ°の値は、ＡＦＭの断面曲線から簡単に求め
ることができる。
【００４４】また、本発明の下地膜表面の凹部の上部の
開口部付近における曲率半径Ｒ1 は、基板表面の凹部の
上部の開口部付近における曲率半径Ｒ2 よりも大きい表
面を有する。図１に示すように、基板の凹部の上部は尖
っており、結晶化工程において、結晶成長が妨げられ、
固形物（シリサイド）が形成されやすくなる。下地膜表
面の凹部の上部の開口部付近における曲率半径Ｒ1 は、
半導体薄膜が１０〜１００ｎｍ程度の厚さであるため、
半導体薄膜の厚さより大きいことが望ましく、より好ま
しくは５０ｎｍより大きいことが望ましい。
開口部付近における曲率半径Ｒ1 は、基板表面の凹部の
上部の開口部付近における曲率半径Ｒ2 よりも大きい表
面を有する。図１に示すように、基板の凹部の上部は尖
っており、結晶化工程において、結晶成長が妨げられ、
固形物（シリサイド）が形成されやすくなる。下地膜表
面の凹部の上部の開口部付近における曲率半径Ｒ1 は、
半導体薄膜が１０〜１００ｎｍ程度の厚さであるため、
半導体薄膜の厚さより大きいことが望ましく、より好ま
しくは５０ｎｍより大きいことが望ましい。
【００４５】半導体薄膜の底面に接触する絶縁膜の表面
粗さの二乗平均の平方根Ｒｍｓは０．３ｎｍ以下である
表面を有する。平坦化工程によって、表面粗さの二乗平
均の平方根Ｒｍｓが０．３ｎｍ以下、０．２〜０．３ｎ
ｍの範囲になるようにした。より好ましくは、Ｒｍｓが
０．１５ｎｍ以下となることが望ましい。これらの値
は、ＡＦＭで計測した値である。
粗さの二乗平均の平方根Ｒｍｓは０．３ｎｍ以下である
表面を有する。平坦化工程によって、表面粗さの二乗平
均の平方根Ｒｍｓが０．３ｎｍ以下、０．２〜０．３ｎ
ｍの範囲になるようにした。より好ましくは、Ｒｍｓが
０．１５ｎｍ以下となることが望ましい。これらの値
は、ＡＦＭで計測した値である。
【００４６】上記のように、下地膜１０３表面の凹部の
形状（深さの平均値ｄ、開口直径ｒ1、開口部の断面曲
線における接線と表面平面となす角ａ°、開口部付近に
おける曲率半径Ｒ1 ）とすることによって、シリサイド
の形成、膜切れ、カバレッジの悪化等のない半導体薄膜
を上記下地膜表面上に形成することができる。
形状（深さの平均値ｄ、開口直径ｒ1、開口部の断面曲
線における接線と表面平面となす角ａ°、開口部付近に
おける曲率半径Ｒ1 ）とすることによって、シリサイド
の形成、膜切れ、カバレッジの悪化等のない半導体薄膜
を上記下地膜表面上に形成することができる。
【００４７】本発明人らは、下地膜１０３の凹部の形状
が、上記の範囲内であれば、Ｓｉ切れは発生せず、ま
た、下地膜の凹部の密度が１００個／ｃｍ2 以下、好ま
しくは１０個／ｃｍ2 以下となり、結晶化工程における
半導体薄膜の結晶成長を阻害することはないことを見い
だした。
が、上記の範囲内であれば、Ｓｉ切れは発生せず、ま
た、下地膜の凹部の密度が１００個／ｃｍ2 以下、好ま
しくは１０個／ｃｍ2 以下となり、結晶化工程における
半導体薄膜の結晶成長を阻害することはないことを見い
だした。
【００４８】上記範囲の凹部を有する下地膜１０３を得
るために、平坦化処理では、下地膜の凹部の上部の開口
部付近の曲率半径の小さい尖った箇所を削り取り、熱酸
化処理では膜厚を増加させ、下地膜の凹部の上部の開口
部付近の曲率半径Ｒ1 を大きくするとともに、緻密化
し、欠陥を低減させる。
るために、平坦化処理では、下地膜の凹部の上部の開口
部付近の曲率半径の小さい尖った箇所を削り取り、熱酸
化処理では膜厚を増加させ、下地膜の凹部の上部の開口
部付近の曲率半径Ｒ1 を大きくするとともに、緻密化
し、欠陥を低減させる。
【００４９】このようにして得られた良質な絶縁膜（下
地膜１０３）の上に形成された半導体薄膜１１０の表面
は優れた平坦性を有しており、Ｓｉ切れが低減され、結
晶化工程における半導体薄膜の結晶成長を阻害すること
がない。また、この優れた半導体薄膜を利用することで
半導体装置のＴＦＴ特性の均一性および信頼性および歩
留まりを向上させることができる。
地膜１０３）の上に形成された半導体薄膜１１０の表面
は優れた平坦性を有しており、Ｓｉ切れが低減され、結
晶化工程における半導体薄膜の結晶成長を阻害すること
がない。また、この優れた半導体薄膜を利用することで
半導体装置のＴＦＴ特性の均一性および信頼性および歩
留まりを向上させることができる。
【００５０】
【実施例】〔実施例１〕 以下、本発明の実施例を説明
するが、本発明がこの実施例に限定されないことは勿論
である。本実施例においては、下地膜１０３を形成する
までの作製工程例を図２を用いて詳述する。
するが、本発明がこの実施例に限定されないことは勿論
である。本実施例においては、下地膜１０３を形成する
までの作製工程例を図２を用いて詳述する。
【００５１】まず、市販の石英基板１００を用意する。
（図２（Ａ））この市販の基板１００は、所々に大きく
陥没した穴を多数有している。ＡＦＭ観察（図１５
（Ａ））によると、この石英基板のＲｍｓは、およそ１
〜１．５ｎｍ程度であるが、深さＤが３０〜６０ｎｍに
達しており、急角度で陥没した穴が存在していることが
確認できた。なお、本実施例では石英基板を用いたが特
に限定されず、例えば、セラミック基板等を用いてもよ
い。
（図２（Ａ））この市販の基板１００は、所々に大きく
陥没した穴を多数有している。ＡＦＭ観察（図１５
（Ａ））によると、この石英基板のＲｍｓは、およそ１
〜１．５ｎｍ程度であるが、深さＤが３０〜６０ｎｍに
達しており、急角度で陥没した穴が存在していることが
確認できた。なお、本実施例では石英基板を用いたが特
に限定されず、例えば、セラミック基板等を用いてもよ
い。
【００５２】次いで、非晶質珪素膜からなる下地膜１０
１をプラズマＣＶＤ法または減圧ＣＶＤ法を用いて５０
〜３００ｎｍ、好ましくは１００ｎｍの厚さに形成す
る。（図２（Ｂ））また、この膜を複数の異なる膜の積
層で形成してもよい。なお、非晶質珪素膜以外にも珪素
を含む非晶質半導体膜、例えばＳｉX Ｇｅ1-X （０＜Ｘ
＜１）を用いることもできる。
１をプラズマＣＶＤ法または減圧ＣＶＤ法を用いて５０
〜３００ｎｍ、好ましくは１００ｎｍの厚さに形成す
る。（図２（Ｂ））また、この膜を複数の異なる膜の積
層で形成してもよい。なお、非晶質珪素膜以外にも珪素
を含む非晶質半導体膜、例えばＳｉX Ｇｅ1-X （０＜Ｘ
＜１）を用いることもできる。
【００５３】その後、この凹部を有する下地膜１０１を
平坦化し、優れた平坦性を有する下地膜１０２を形成す
る。（図２（Ｃ））この平坦化処理としてはＥＬＩＤ
（電解インプロセスドレッシング）によって行う。この
ＥＬＩＤ研磨法は、他の研磨方法と比較して、高精度に
平坦化を行うことが可能である。なお、本実施例ではＥ
ＬＩＤによる平坦化を行ったが、ＥＬＩＤ以外にも、機
械研磨、ＣＭＰ研磨等を用いてもよい。
平坦化し、優れた平坦性を有する下地膜１０２を形成す
る。（図２（Ｃ））この平坦化処理としてはＥＬＩＤ
（電解インプロセスドレッシング）によって行う。この
ＥＬＩＤ研磨法は、他の研磨方法と比較して、高精度に
平坦化を行うことが可能である。なお、本実施例ではＥ
ＬＩＤによる平坦化を行ったが、ＥＬＩＤ以外にも、機
械研磨、ＣＭＰ研磨等を用いてもよい。
【００５４】上記平坦化工程において、半導体膜の結晶
性を左右する凹部のない平坦な下地膜を得ることが最も
望ましいが、本実施例においては、基板の凹部の影響を
受けて、下地膜表面には基板の凹部より深さが浅く、開
口部の小さい凹部が上記工程後も残存している。
性を左右する凹部のない平坦な下地膜を得ることが最も
望ましいが、本実施例においては、基板の凹部の影響を
受けて、下地膜表面には基板の凹部より深さが浅く、開
口部の小さい凹部が上記工程後も残存している。
【００５５】この後、酸化性ガス雰囲気にハロゲン元素
を含むガスとしてＨＣｌを添加したものを用いて熱酸化
を行う工程とした。
を含むガスとしてＨＣｌを添加したものを用いて熱酸化
を行う工程とした。
【００５６】本実施例では、ＨＣｌを添加した酸化性ガ
ス雰囲気を用いて熱酸化を行ったが、ＨＣｌ以外のガス
としては、ＨＦ、ＨＢｒ、Ｃｌ2 、Ｆ2 、Ｂｒ2 から選
ばれた一種または複数種類のものを用いることができ
る。これらのガスは、酸化性雰囲気中での含有量（体積
含有量）をＨＦであれば０．２５〜５％、ＨＢｒであれ
ば１〜１５％、Ｃｌ2 であれば０．２５〜５％、Ｆ2 で
あれば０．１２５〜２．５％、Ｂｒ2 であれば０．５〜
１０％とすることが好ましい。
ス雰囲気を用いて熱酸化を行ったが、ＨＣｌ以外のガス
としては、ＨＦ、ＨＢｒ、Ｃｌ2 、Ｆ2 、Ｂｒ2 から選
ばれた一種または複数種類のものを用いることができ
る。これらのガスは、酸化性雰囲気中での含有量（体積
含有量）をＨＦであれば０．２５〜５％、ＨＢｒであれ
ば１〜１５％、Ｃｌ2 であれば０．２５〜５％、Ｆ2 で
あれば０．１２５〜２．５％、Ｂｒ2 であれば０．５〜
１０％とすることが好ましい。
【００５７】このようなハロゲン雰囲気下における熱ア
ニール工程により下地膜を酸化させて緻密化し、欠陥が
低減された良質な表面を有する下地膜１０３を得る。こ
の時、非晶質珪素膜は、熱酸化により約２倍の厚さにな
る。（図２（Ｄ））
ニール工程により下地膜を酸化させて緻密化し、欠陥が
低減された良質な表面を有する下地膜１０３を得る。こ
の時、非晶質珪素膜は、熱酸化により約２倍の厚さにな
る。（図２（Ｄ））
【００５８】以上の工程を経ることで図１に示すような
下地膜１０３を得ることができた。また、下地膜の凹部
の密度が１００個／ｃｍ2 以下、好ましくは１０個／ｃ
ｍ2 以下、理想的には０個／ｃｍ2 である下地膜表面に
することができた。
下地膜１０３を得ることができた。また、下地膜の凹部
の密度が１００個／ｃｍ2 以下、好ましくは１０個／ｃ
ｍ2 以下、理想的には０個／ｃｍ2 である下地膜表面に
することができた。
【００５９】本実施例により形成された下地膜１０３の
凹部形状及び表面粗さを以下に記す。 １） 下地膜（絶縁膜）表面の凹部の深さの平均値をｄ
とし、基板表面の凹部の深さの平均値をＤとした場合、
ｄ／Ｄ＜１であり、且つ、凹部の深さの平均値ｄが１０
ｎｍ以下、好ましくは５０Å以下、より好ましくは３ｎ
ｍ以下の表面が得られる。 ２） 下地膜表面の凹部の上部の開口直径ｒ1 が１０ｎ
ｍ〜１μｍである表面を有する。この開口直径ｒ1 が基
板の凹部の上部の開口直径ｒ2 よりも小さく、好ましく
は１μｍ以下、より好ましくは１０ｎｍ以下である表面
が得られる。 ３） 下地膜表面の凹部の上部の開口部の断面曲線にお
ける接線と表面平面とがなす角ａ°は０°〜６０°であ
る表面が得られる。このａ°は０°〜３０°であること
がより望ましい。 ４） 下地膜表面の凹部の上部の開口部付近における曲
率半径Ｒ1 は、基板表面の凹部の上部の開口部付近にお
ける曲率半径Ｒ2 よりも大きく、より好ましくは５０ｎ
ｍより大きい表面が得られる。 ５） 半導体薄膜の底面に接触する絶縁膜の表面粗さの
二乗平均の平方根Ｒｍｓは０．３ｎｍ以下である表面が
得られる。平坦化工程によって、表面粗さの二乗平均の
平方根Ｒｍｓが０．３ｎｍ以下、より好ましくは、０．
１５ｎｍ以下となる表面が得られる。
凹部形状及び表面粗さを以下に記す。 １） 下地膜（絶縁膜）表面の凹部の深さの平均値をｄ
とし、基板表面の凹部の深さの平均値をＤとした場合、
ｄ／Ｄ＜１であり、且つ、凹部の深さの平均値ｄが１０
ｎｍ以下、好ましくは５０Å以下、より好ましくは３ｎ
ｍ以下の表面が得られる。 ２） 下地膜表面の凹部の上部の開口直径ｒ1 が１０ｎ
ｍ〜１μｍである表面を有する。この開口直径ｒ1 が基
板の凹部の上部の開口直径ｒ2 よりも小さく、好ましく
は１μｍ以下、より好ましくは１０ｎｍ以下である表面
が得られる。 ３） 下地膜表面の凹部の上部の開口部の断面曲線にお
ける接線と表面平面とがなす角ａ°は０°〜６０°であ
る表面が得られる。このａ°は０°〜３０°であること
がより望ましい。 ４） 下地膜表面の凹部の上部の開口部付近における曲
率半径Ｒ1 は、基板表面の凹部の上部の開口部付近にお
ける曲率半径Ｒ2 よりも大きく、より好ましくは５０ｎ
ｍより大きい表面が得られる。 ５） 半導体薄膜の底面に接触する絶縁膜の表面粗さの
二乗平均の平方根Ｒｍｓは０．３ｎｍ以下である表面が
得られる。平坦化工程によって、表面粗さの二乗平均の
平方根Ｒｍｓが０．３ｎｍ以下、より好ましくは、０．
１５ｎｍ以下となる表面が得られる。
【００６０】このような凹部形状を有する下地膜とする
ことで、Ｓｉ切れが発生せず、また基板に大きな凹部が
存在していても、結晶化工程における結晶成長を阻害し
ない形状を有する凹部とすることができた。
ことで、Ｓｉ切れが発生せず、また基板に大きな凹部が
存在していても、結晶化工程における結晶成長を阻害し
ない形状を有する凹部とすることができた。
【００６１】〔実施例２〕 本実施例においては、平坦
性の優れた下地膜を形成するまでの作製工程例を図３を
用いて詳述する。
性の優れた下地膜を形成するまでの作製工程例を図３を
用いて詳述する。
【００６２】まず、市販の安価な低級グレードの石英基
板３００を用意する。（図３（Ａ））図３（Ａ）には示
していないが、市販の基板３００には、所々に大きく陥
没した穴を多数有している。なお、本実施例では石英基
板を用いたが、特に限定されず、セラミックス基板等を
用いてもよい。
板３００を用意する。（図３（Ａ））図３（Ａ）には示
していないが、市販の基板３００には、所々に大きく陥
没した穴を多数有している。なお、本実施例では石英基
板を用いたが、特に限定されず、セラミックス基板等を
用いてもよい。
【００６３】次いで、酸化珪素膜３０１をプラズマＣＶ
Ｄ法または減圧ＣＶＤ法を用いて５０〜３００ｎｍ、好
ましくは１００ｎｍの厚さに形成する。（図３（Ｂ））
また、この膜を複数の異なる膜の積層で形成してもよ
い。
Ｄ法または減圧ＣＶＤ法を用いて５０〜３００ｎｍ、好
ましくは１００ｎｍの厚さに形成する。（図３（Ｂ））
また、この膜を複数の異なる膜の積層で形成してもよ
い。
【００６４】その後、この凹部を有する酸化珪素膜３０
１を平坦化する。（図３（Ｃ））
１を平坦化する。（図３（Ｃ））
【００６５】この平坦化処理としてはＣＭＰ研磨によっ
て行う。ＣＭＰ（化学機械研磨）による代表的な研磨プ
ロセスは、まず、研磨する面を下にして、基板を回転す
る研磨ヘッドに吸着する。この基板を回転するプラテン
（研磨定盤）に押しつけることにより研磨を行う。プラ
テンの基板に接する面には、パッドが貼りつけられてお
り、このパッドに付着させたスラリ（研磨液）によって
研磨する。なお、本実施例ではＣＭＰ研磨による平坦化
を行ったが、ＣＭＰ研磨以外にも、機械研磨、ＥＬＩＤ
研磨等を用いてもよい。
て行う。ＣＭＰ（化学機械研磨）による代表的な研磨プ
ロセスは、まず、研磨する面を下にして、基板を回転す
る研磨ヘッドに吸着する。この基板を回転するプラテン
（研磨定盤）に押しつけることにより研磨を行う。プラ
テンの基板に接する面には、パッドが貼りつけられてお
り、このパッドに付着させたスラリ（研磨液）によって
研磨する。なお、本実施例ではＣＭＰ研磨による平坦化
を行ったが、ＣＭＰ研磨以外にも、機械研磨、ＥＬＩＤ
研磨等を用いてもよい。
【００６６】その後、熱アニールを行い、下地膜を酸化
させて緻密化し、欠陥を低減させて優れた平坦性を有す
る下地酸化膜３０３を得る。（図３（Ｄ））こうして、
実施例１と同様の凹部の形状及び密度を有する下地膜が
得られた。
させて緻密化し、欠陥を低減させて優れた平坦性を有す
る下地酸化膜３０３を得る。（図３（Ｄ））こうして、
実施例１と同様の凹部の形状及び密度を有する下地膜が
得られた。
【００６７】〔実施例３〕 まず、単結晶シリコン基板
４００を用意する。（図４（Ａ））次に、下地絶縁膜を
形成するために、熱酸化を行い５０〜３００ｎｍ、好ま
しくは１００ｎｍの酸化珪素膜４０１を得る。（図４
（Ｂ））
４００を用意する。（図４（Ａ））次に、下地絶縁膜を
形成するために、熱酸化を行い５０〜３００ｎｍ、好ま
しくは１００ｎｍの酸化珪素膜４０１を得る。（図４
（Ｂ））
【００６８】そして、その酸化珪素膜に平坦化処理を行
う。（図４（Ｃ））
う。（図４（Ｃ））
【００６９】この平坦化処理としては、機械研磨によっ
て行う。機械研磨は一般的によく知られている研磨方法
であり、研磨剤を用い、機械的な研磨により研磨する。
なお、本実施例では機械研磨による平坦化を行ったが、
機械研磨以外にも、ＣＭＰ研磨、ＥＬＩＤ研磨等を用い
てもよい。
て行う。機械研磨は一般的によく知られている研磨方法
であり、研磨剤を用い、機械的な研磨により研磨する。
なお、本実施例では機械研磨による平坦化を行ったが、
機械研磨以外にも、ＣＭＰ研磨、ＥＬＩＤ研磨等を用い
てもよい。
【００７０】その後、熱アニールを行い、下地膜を酸化
させて緻密化し、欠陥を低減させて優れた平坦性を有す
る下地酸化膜４０３を得る。（図４（Ｄ））こうして、
実施例１と同様の凹部の形状及び密度を有する下地膜が
得られる。
させて緻密化し、欠陥を低減させて優れた平坦性を有す
る下地酸化膜４０３を得る。（図４（Ｄ））こうして、
実施例１と同様の凹部の形状及び密度を有する下地膜が
得られる。
【００７１】〔実施例４〕 本実施例では、下地膜上に
形成した半導体装置（具体的にはＴＦＴ）の作製工程及
び下地膜上に形成した半導体膜の知見について図１、図
６、図７、及び図１６〜２２を用いて説明する。
形成した半導体装置（具体的にはＴＦＴ）の作製工程及
び下地膜上に形成した半導体膜の知見について図１、図
６、図７、及び図１６〜２２を用いて説明する。
【００７２】本実施例では、上記各実施例を用いて作製
された極めて平坦な絶縁表面を有する下地膜（１０３、
３０３、４０３）を用いて半導体装置を作製する。この
優れた下地膜の平坦性が本願発明の半導体薄膜を形成す
るにあたって重要な役割を果たす。
された極めて平坦な絶縁表面を有する下地膜（１０３、
３０３、４０３）を用いて半導体装置を作製する。この
優れた下地膜の平坦性が本願発明の半導体薄膜を形成す
るにあたって重要な役割を果たす。
【００７３】〔ＴＦＴの作製工程〕まず、絶縁基板上に
実施例１乃至３で説明した作製工程を用いて下地膜を得
る。上記実施例１乃至３で形成された下地膜は極めて平
坦性に優れ、その後の結晶成長を阻害しないという特徴
を有している。本実施例では、実施例１に従い作製した
下地膜１０３を形成した。
実施例１乃至３で説明した作製工程を用いて下地膜を得
る。上記実施例１乃至３で形成された下地膜は極めて平
坦性に優れ、その後の結晶成長を阻害しないという特徴
を有している。本実施例では、実施例１に従い作製した
下地膜１０３を形成した。
【００７４】次に、図１に示すように、下地膜１０３上
に非晶質珪素膜１１０を形成する。非晶質珪素膜１１０
は最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が
10〜75nm（好ましくは15〜45nm）となる様に調節する。
本実施例では成膜を減圧熱ＣＶＤ法で行い、下記条件に
従って形成した。 成膜温度：465 ℃ 成膜圧力：0.5torr 成膜ガス：Ｈｅ（ヘリウム）300sccm Ｓｉ2 Ｈ6 （ジシラン）250sccm
に非晶質珪素膜１１０を形成する。非晶質珪素膜１１０
は最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が
10〜75nm（好ましくは15〜45nm）となる様に調節する。
本実施例では成膜を減圧熱ＣＶＤ法で行い、下記条件に
従って形成した。 成膜温度：465 ℃ 成膜圧力：0.5torr 成膜ガス：Ｈｅ（ヘリウム）300sccm Ｓｉ2 Ｈ6 （ジシラン）250sccm
【００７５】なお、成膜に際して膜中の不純物濃度の管
理を徹底的に行うことが重要である。本実施例の場合、
非晶質珪素膜１１０中では結晶化を阻害する不純物であ
るＣ（炭素）及びＮ（窒素）の濃度はいずれも 5×1018
atoms/cm3 未満（代表的には 5×1017atoms/cm3 以下、
好ましくは 2×1017atoms/cm3 以下）、Ｏ（酸素）は
1.5×1019atoms/cm3 未満（代表的には 1×1018atoms/c
m3 以下、好ましくは 5×1017atoms/cm3 以下）となる
様に管理する。なぜならば各不純物がこれ以上の濃度で
存在すると、後の結晶化の際に悪影響を及ぼし、結晶化
後の膜質を低下させる原因となるからである。
理を徹底的に行うことが重要である。本実施例の場合、
非晶質珪素膜１１０中では結晶化を阻害する不純物であ
るＣ（炭素）及びＮ（窒素）の濃度はいずれも 5×1018
atoms/cm3 未満（代表的には 5×1017atoms/cm3 以下、
好ましくは 2×1017atoms/cm3 以下）、Ｏ（酸素）は
1.5×1019atoms/cm3 未満（代表的には 1×1018atoms/c
m3 以下、好ましくは 5×1017atoms/cm3 以下）となる
様に管理する。なぜならば各不純物がこれ以上の濃度で
存在すると、後の結晶化の際に悪影響を及ぼし、結晶化
後の膜質を低下させる原因となるからである。
【００７６】ここで、本実施例の条件で作製した非晶質
珪素膜中の不純物濃度をＳＩＭＳ（質量二次イオン分
析）で調べた結果を図２０に示す。なお、試料はシリコ
ンウェハー上に０．５μｍの膜厚の非晶質珪素膜を成膜
したものを用いた。その結果、図２０に示すようにＣ、
Ｎ、Ｏいずれの元素も上記濃度範囲に存在することが確
認された。ただし、本明細書中において膜中の元素濃度
は、ＳＩＭＳの測定結果における最小値で定義される。
珪素膜中の不純物濃度をＳＩＭＳ（質量二次イオン分
析）で調べた結果を図２０に示す。なお、試料はシリコ
ンウェハー上に０．５μｍの膜厚の非晶質珪素膜を成膜
したものを用いた。その結果、図２０に示すようにＣ、
Ｎ、Ｏいずれの元素も上記濃度範囲に存在することが確
認された。ただし、本明細書中において膜中の元素濃度
は、ＳＩＭＳの測定結果における最小値で定義される。
【００７７】また、非晶質珪素膜１１０中の水素濃度も
非常に重要なパラメータであり、水素含有量を低く抑え
た方が結晶性の良い膜が得られる様である。そのため、
非晶質珪素膜１１０の成膜は減圧熱ＣＶＤ法であること
が好ましい。なお、成膜条件を最適化することでプラズ
マＣＶＤ法を用いることも可能である。
非常に重要なパラメータであり、水素含有量を低く抑え
た方が結晶性の良い膜が得られる様である。そのため、
非晶質珪素膜１１０の成膜は減圧熱ＣＶＤ法であること
が好ましい。なお、成膜条件を最適化することでプラズ
マＣＶＤ法を用いることも可能である。
【００７８】次に、非晶質珪素膜１１０の結晶化工程を
行う。結晶化の手段としては本発明者による特開平7-13
0652号公報記載の技術を用いる。同公報の実施例１およ
び実施例２のどちらの手段でも良いが、本願発明では実
施例２に記載した技術内容（特開平8-78329 号公報に詳
しい）を利用するのが好ましい。
行う。結晶化の手段としては本発明者による特開平7-13
0652号公報記載の技術を用いる。同公報の実施例１およ
び実施例２のどちらの手段でも良いが、本願発明では実
施例２に記載した技術内容（特開平8-78329 号公報に詳
しい）を利用するのが好ましい。
【００７９】特開平8-78329 号公報記載の技術は、まず
触媒元素の添加領域を選択するマスク絶縁膜１１１を形
成する。そして、非晶質珪素膜１１０の結晶化を助長す
る触媒元素としてニッケル（Ｎｉ）を含有した溶液をス
ピンコート法により塗布し、Ｎｉ含有層１１２を形成す
る。（図６（Ａ））
触媒元素の添加領域を選択するマスク絶縁膜１１１を形
成する。そして、非晶質珪素膜１１０の結晶化を助長す
る触媒元素としてニッケル（Ｎｉ）を含有した溶液をス
ピンコート法により塗布し、Ｎｉ含有層１１２を形成す
る。（図６（Ａ））
【００８０】なお、触媒元素としてはニッケル以外に
も、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐ
ｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマ
ニウム（Ｇｅ）、鉛（Ｐｂ）、インジウム（Ｉｎ）等を
用いることができる。
も、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐ
ｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマ
ニウム（Ｇｅ）、鉛（Ｐｂ）、インジウム（Ｉｎ）等を
用いることができる。
【００８１】また、上記触媒元素の添加工程はスピンコ
ート法に限らず、レジストマスクを利用したイオン注入
法またはプラズマドーピング法を用いることもできる。
この場合、添加領域の占有面積の低減、横成長領域の成
長距離の制御が容易となるので、微細化した回路を構成
する際に有効な技術となる。
ート法に限らず、レジストマスクを利用したイオン注入
法またはプラズマドーピング法を用いることもできる。
この場合、添加領域の占有面積の低減、横成長領域の成
長距離の制御が容易となるので、微細化した回路を構成
する際に有効な技術となる。
【００８２】次に、触媒元素の添加工程が終了したら、
450 ℃１時間程度の水素出しの後、不活性雰囲気、水素
雰囲気または酸素雰囲気中において 500〜700 ℃（代表
的には550〜650 ℃）の温度で 4〜24時間の加熱処理を
加えて非晶質珪素膜１１０の結晶化を行う。本実施例で
は窒素雰囲気で570 ℃14時間の加熱処理を行う。
450 ℃１時間程度の水素出しの後、不活性雰囲気、水素
雰囲気または酸素雰囲気中において 500〜700 ℃（代表
的には550〜650 ℃）の温度で 4〜24時間の加熱処理を
加えて非晶質珪素膜１１０の結晶化を行う。本実施例で
は窒素雰囲気で570 ℃14時間の加熱処理を行う。
【００８３】この時、非晶質珪素膜１１０の結晶化はニ
ッケルを添加した領域１１３で発生した核から優先的に
進行し、基板１００の基板面に対してほぼ平行に成長し
た結晶領域５０７が形成される。本発明者らはこの結晶
領域１１４を横成長領域と呼んでいる。横成長領域は比
較的揃った状態で個々の結晶が集合しているため、全体
的な結晶性に優れるという利点がある。（図６（Ｂ））
ッケルを添加した領域１１３で発生した核から優先的に
進行し、基板１００の基板面に対してほぼ平行に成長し
た結晶領域５０７が形成される。本発明者らはこの結晶
領域１１４を横成長領域と呼んでいる。横成長領域は比
較的揃った状態で個々の結晶が集合しているため、全体
的な結晶性に優れるという利点がある。（図６（Ｂ））
【００８４】結晶化のための加熱処理が終了したら、マ
スク絶縁膜１１１を除去してパターニングを行い、横成
長領域１１４のみでなる島状半導体層（活性層）１１６
を形成する。次に、珪素を含む絶縁膜でなるゲイト絶縁
膜１１７を形成する。ゲイト絶縁膜１１７の膜厚は後の
熱酸化工程による増加分も考慮して20〜250nm の範囲で
調節すれば良い。また、成膜方法は公知の気相法（プラ
ズマＣＶＤ法、スパッタ法等）を用いれば良い。
スク絶縁膜１１１を除去してパターニングを行い、横成
長領域１１４のみでなる島状半導体層（活性層）１１６
を形成する。次に、珪素を含む絶縁膜でなるゲイト絶縁
膜１１７を形成する。ゲイト絶縁膜１１７の膜厚は後の
熱酸化工程による増加分も考慮して20〜250nm の範囲で
調節すれば良い。また、成膜方法は公知の気相法（プラ
ズマＣＶＤ法、スパッタ法等）を用いれば良い。
【００８５】次に、図６（Ｃ）に示す様に触媒元素（ニ
ッケル）を除去または低減するための加熱処理（触媒元
素のゲッタリングプロセス）を行う。この加熱処理は処
理雰囲気中にハロゲン元素を含ませ、ハロゲン元素によ
る金属元素のゲッタリング効果を利用するものである。
ッケル）を除去または低減するための加熱処理（触媒元
素のゲッタリングプロセス）を行う。この加熱処理は処
理雰囲気中にハロゲン元素を含ませ、ハロゲン元素によ
る金属元素のゲッタリング効果を利用するものである。
【００８６】なお、ハロゲン元素によるゲッタリング効
果を十分に得るためには、上記加熱処理を700 ℃を超え
る温度で行なうことが好ましい。この温度以下では処理
雰囲気中のハロゲン化合物の分解が困難となり、ゲッタ
リング効果が得られなくなる恐れがある。そのため加熱
処理温度を好ましくは800 〜1000℃（代表的には950
℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1
hrとする。
果を十分に得るためには、上記加熱処理を700 ℃を超え
る温度で行なうことが好ましい。この温度以下では処理
雰囲気中のハロゲン化合物の分解が困難となり、ゲッタ
リング効果が得られなくなる恐れがある。そのため加熱
処理温度を好ましくは800 〜1000℃（代表的には950
℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1
hrとする。
【００８７】代表的な実施例としては酸素雰囲気中に対
して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、95
0 ℃、30分の加熱処理を行えば良い。ＨＣｌ濃度を上記
濃度以上とすると、活性層１１６の表面に膜厚程度の凹
凸が生じてしまうため好ましくない。
して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、95
0 ℃、30分の加熱処理を行えば良い。ＨＣｌ濃度を上記
濃度以上とすると、活性層１１６の表面に膜厚程度の凹
凸が生じてしまうため好ましくない。
【００８８】また、ハロゲン元素を含む化合物してはＨ
Ｃｌガス以外にもＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、Ｃｌ
Ｆ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲン元素を含む
化合物から選ばれた一種または複数種のものを用いるこ
とが出来る。
Ｃｌガス以外にもＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、Ｃｌ
Ｆ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲン元素を含む
化合物から選ばれた一種または複数種のものを用いるこ
とが出来る。
【００８９】この工程においては活性層１１６中のニッ
ケルが塩素の作用によりゲッタリングされ、揮発性の塩
化ニッケルとなって大気中へ離脱して除去される。そし
て、この工程により活性層１１６中のニッケルの濃度は
5×1017atoms/cm3 以下（代表的には 2×1017atoms/cm
3 以下）にまで低減される。なお、本発明者らの経験に
よれば、ニッケル濃度が 1×1018atoms/cm3 以下（好ま
しくは 5×1017atoms/cm3 以下）であればＴＦＴ特性に
悪影響はでない。
ケルが塩素の作用によりゲッタリングされ、揮発性の塩
化ニッケルとなって大気中へ離脱して除去される。そし
て、この工程により活性層１１６中のニッケルの濃度は
5×1017atoms/cm3 以下（代表的には 2×1017atoms/cm
3 以下）にまで低減される。なお、本発明者らの経験に
よれば、ニッケル濃度が 1×1018atoms/cm3 以下（好ま
しくは 5×1017atoms/cm3 以下）であればＴＦＴ特性に
悪影響はでない。
【００９０】また、上記ゲッタリング処理はニッケル以
外の他の金属元素にも効果的である。珪素膜中に混入し
うる金属元素としては、主に成膜チャンバーの構成元素
（代表的にはアルミニウム、鉄、クロム等）が考えられ
るが、上記ゲッタリング処理を行なえば、それら金属元
素の濃度も 5×1017atoms/cm3 以下（好ましくは 2×10
17atoms/cm3 以下）にすることが可能である。
外の他の金属元素にも効果的である。珪素膜中に混入し
うる金属元素としては、主に成膜チャンバーの構成元素
（代表的にはアルミニウム、鉄、クロム等）が考えられ
るが、上記ゲッタリング処理を行なえば、それら金属元
素の濃度も 5×1017atoms/cm3 以下（好ましくは 2×10
17atoms/cm3 以下）にすることが可能である。
【００９１】なお、上記ゲッタリング処理を行うと、活
性層１１６中にはゲッタリング処理に使用したハロゲン
元素が 1×1015〜 1×1020atoms/cm3 の濃度で残存す
る。また、その際、活性層１１６と加熱処理によって形
成される熱酸化膜との間に前述のハロゲン元素が高濃度
に分布することがＳＩＭＳ分析によって確かめられてい
る。また、他の元素についてもＳＩＭＳ分析を行った結
果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ
（酸素）、Ｓ（硫黄）はいずれも 5×1018atoms/cm3 以
下であることが確認された。
性層１１６中にはゲッタリング処理に使用したハロゲン
元素が 1×1015〜 1×1020atoms/cm3 の濃度で残存す
る。また、その際、活性層１１６と加熱処理によって形
成される熱酸化膜との間に前述のハロゲン元素が高濃度
に分布することがＳＩＭＳ分析によって確かめられてい
る。また、他の元素についてもＳＩＭＳ分析を行った結
果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ
（酸素）、Ｓ（硫黄）はいずれも 5×1018atoms/cm3 以
下であることが確認された。
【００９２】また、上記加熱処理により活性層１１６と
ゲイト絶縁膜１１７の界面では熱酸化反応が進行し、熱
酸化膜が形成される。この様にして熱酸化膜を形成する
と、非常に界面準位の少ない半導体／絶縁膜界面を得る
ことができる。また、活性層端部における熱酸化膜の形
成不良（エッジシニング）を防ぐ効果もある。なお、図
６（Ｃ）には、熱酸化膜を図示していない。
ゲイト絶縁膜１１７の界面では熱酸化反応が進行し、熱
酸化膜が形成される。この様にして熱酸化膜を形成する
と、非常に界面準位の少ない半導体／絶縁膜界面を得る
ことができる。また、活性層端部における熱酸化膜の形
成不良（エッジシニング）を防ぐ効果もある。なお、図
６（Ｃ）には、熱酸化膜を図示していない。
【００９３】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の
加熱処理を行なうことで、ゲイト絶縁膜１１７の膜質の
向上を図ることも有効である。
処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の
加熱処理を行なうことで、ゲイト絶縁膜１１７の膜質の
向上を図ることも有効である。
【００９４】前記工程により、熱酸化膜１１８を形成
し、（ゲッタリング後の）活性層１２０を得た後、次
に、図示しないアルミニウムを主成分とする金属膜を成
膜し、パターニングによって後のゲイト電極の原型１２
１を形成する。本実施例では２wt%のスカンジウムを含
有したターゲットを用いて成膜したアルミニウム膜を用
いる。なお、これ以外にもタンタル膜、導電性を有する
珪素膜等を用いることもできる。（図６（Ｄ））
し、（ゲッタリング後の）活性層１２０を得た後、次
に、図示しないアルミニウムを主成分とする金属膜を成
膜し、パターニングによって後のゲイト電極の原型１２
１を形成する。本実施例では２wt%のスカンジウムを含
有したターゲットを用いて成膜したアルミニウム膜を用
いる。なお、これ以外にもタンタル膜、導電性を有する
珪素膜等を用いることもできる。（図６（Ｄ））
【００９５】ここで本発明者らによる特開平7-135318号
公報記載の技術を利用する。同公報には、陽極酸化によ
り形成した酸化膜を利用して自己整合的にソース／ドレ
イン領域と低濃度不純物領域とを形成する技術が開示さ
れている。以下にその技術について簡単に説明する。
公報記載の技術を利用する。同公報には、陽極酸化によ
り形成した酸化膜を利用して自己整合的にソース／ドレ
イン領域と低濃度不純物領域とを形成する技術が開示さ
れている。以下にその技術について簡単に説明する。
【００９６】まず、アルミニウム膜のパターニングに使
用したレジストマスク（図示せず）を残したまま３％シ
ュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸
化膜１２３を形成する。この膜厚が後に低濃度不純物領
域の長さになるのでそれに合わせて膜厚を制御する。
用したレジストマスク（図示せず）を残したまま３％シ
ュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸
化膜１２３を形成する。この膜厚が後に低濃度不純物領
域の長さになるのでそれに合わせて膜厚を制御する。
【００９７】次に、図示しないレジストマスクを除去し
た後、エチレングリコール溶液に３％の酒石酸を混合し
た電解溶液中で陽極酸化処理を行う。この処理では緻密
な無孔性の陽極酸化膜１２４が形成される。膜厚は70〜
120 nmで良い。（図７（Ａ））
た後、エチレングリコール溶液に３％の酒石酸を混合し
た電解溶液中で陽極酸化処理を行う。この処理では緻密
な無孔性の陽極酸化膜１２４が形成される。膜厚は70〜
120 nmで良い。（図７（Ａ））
【００９８】次にゲイト電極１２５、多孔性の陽極酸化
膜１２３をマスクとしてゲイト絶縁膜１１７をドライエ
ッチング法によりエッチングする。そして、多孔性の陽
極酸化膜１２３を除去する。こうして形成されるゲイト
絶縁膜５１４の端部は多孔性の陽極酸化膜１２３の膜厚
分だけ露出した状態となる。（図７（Ｂ））
膜１２３をマスクとしてゲイト絶縁膜１１７をドライエ
ッチング法によりエッチングする。そして、多孔性の陽
極酸化膜１２３を除去する。こうして形成されるゲイト
絶縁膜５１４の端部は多孔性の陽極酸化膜１２３の膜厚
分だけ露出した状態となる。（図７（Ｂ））
【００９９】次に、一導電性を付与する不純物元素の添
加工程を行う。不純物元素としてはＮ型ならばＰ（リ
ン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）また
はＩｎ（インジウム）を用いれば良い。
加工程を行う。不純物元素としてはＮ型ならばＰ（リ
ン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）また
はＩｎ（インジウム）を用いれば良い。
【０１００】この工程では、まず１回目の不純物添加を
高加速電圧で行い、ｎ- 領域を形成する。この時、加速
電圧が80keV 程度と高いので不純物元素は露出した活性
層表面だけでなく露出したゲイト絶縁膜の端部の下にも
添加される。さらに、２回目の不純物添加を低加速電圧
で行い、ｎ+ 領域を形成する。この時は加速電圧が10ke
V 程度と低いのでゲイト絶縁膜はマスクとして機能す
る。
高加速電圧で行い、ｎ- 領域を形成する。この時、加速
電圧が80keV 程度と高いので不純物元素は露出した活性
層表面だけでなく露出したゲイト絶縁膜の端部の下にも
添加される。さらに、２回目の不純物添加を低加速電圧
で行い、ｎ+ 領域を形成する。この時は加速電圧が10ke
V 程度と低いのでゲイト絶縁膜はマスクとして機能す
る。
【０１０１】以上の工程で形成された不純物領域は、ｎ
+ 領域がソース領域１２７、ドレイン領域１２８とな
り、ｎ- 領域が一対の低濃度不純物領域（ＬＤＤ領域と
も呼ばれる）１２９となる。また、ゲイト電極直下の領
域は不純物元素が添加されず、真性または実質的に真性
なチャネル形成領域１３０となる。（図７（Ｃ））
+ 領域がソース領域１２７、ドレイン領域１２８とな
り、ｎ- 領域が一対の低濃度不純物領域（ＬＤＤ領域と
も呼ばれる）１２９となる。また、ゲイト電極直下の領
域は不純物元素が添加されず、真性または実質的に真性
なチャネル形成領域１３０となる。（図７（Ｃ））
【０１０２】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物元素の活性化を行う。それ
と同時に添加工程で受けた活性層の損傷も修復される。
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物元素の活性化を行う。それ
と同時に添加工程で受けた活性層の損傷も修復される。
【０１０３】次に、層間絶縁膜１３１を500 nmの厚さに
形成した。層間絶縁膜１３１としては酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれら
の積層膜を用いることができる。
形成した。層間絶縁膜１３１としては酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれら
の積層膜を用いることができる。
【０１０４】次に、コンタクトホールを形成した後、ソ
ース電極１３２、ドレイン電極１３３を形成した。最後
に、基板全体を350 ℃の水素雰囲気で１〜２時間加熱
し、素子全体の水素化を行うことで膜中（特に活性層
中）のダングリングボンド（不対結合手）を終端する。
以上の工程によって、図７（Ｄ）に示す様な構造のＴＦ
Ｔを作製することができた。
ース電極１３２、ドレイン電極１３３を形成した。最後
に、基板全体を350 ℃の水素雰囲気で１〜２時間加熱
し、素子全体の水素化を行うことで膜中（特に活性層
中）のダングリングボンド（不対結合手）を終端する。
以上の工程によって、図７（Ｄ）に示す様な構造のＴＦ
Ｔを作製することができた。
【０１０５】〔活性層の結晶構造に関する知見〕上記
〔ＴＦＴの作製工程〕中の図６に示した作製工程に従っ
て形成した（ゲッタリング後の）活性層１２０は、微視
的に見れば複数の棒状（または偏平棒状）結晶が互いに
概略平行に特定方向への規則性をもって並んだ結晶構造
を有する。このことはＴＥＭ（透過型電子顕微鏡法）に
よる観察で容易に確認することができる。
〔ＴＦＴの作製工程〕中の図６に示した作製工程に従っ
て形成した（ゲッタリング後の）活性層１２０は、微視
的に見れば複数の棒状（または偏平棒状）結晶が互いに
概略平行に特定方向への規則性をもって並んだ結晶構造
を有する。このことはＴＥＭ（透過型電子顕微鏡法）に
よる観察で容易に確認することができる。
【０１０６】ここで、棒状または偏平棒状結晶同士の結
晶粒界を 800万倍に拡大したＨＲ−ＴＥＭ写真を図２３
に示す。なお、本明細書中において結晶粒界とは、棒状
または偏平棒状結晶が接した境界に形成される粒界を指
すものと定義する。従って、例えば横成長領域がぶつか
りあって形成される様なマクロな意味あいでの粒界とは
区別して考える。
晶粒界を 800万倍に拡大したＨＲ−ＴＥＭ写真を図２３
に示す。なお、本明細書中において結晶粒界とは、棒状
または偏平棒状結晶が接した境界に形成される粒界を指
すものと定義する。従って、例えば横成長領域がぶつか
りあって形成される様なマクロな意味あいでの粒界とは
区別して考える。
【０１０７】ところで前述のＨＲ−ＴＥＭ（高分解能透
過型電子顕微鏡法）とは、試料に対して垂直に電子線を
照射し、透過電子や弾性散乱電子の干渉を利用して原子
・分子配列を評価する手法である。
過型電子顕微鏡法）とは、試料に対して垂直に電子線を
照射し、透過電子や弾性散乱電子の干渉を利用して原子
・分子配列を評価する手法である。
【０１０８】ＨＲ−ＴＥＭでは結晶格子の配列状態を格
子縞として観察することが可能である。従って、結晶粒
界を観察することで、結晶粒界における原子同士の結合
状態を推測することができる。なお、格子縞は白と黒の
縞模様となって現れるが、コントラストの相違であって
原子の位置を示すものではない。
子縞として観察することが可能である。従って、結晶粒
界を観察することで、結晶粒界における原子同士の結合
状態を推測することができる。なお、格子縞は白と黒の
縞模様となって現れるが、コントラストの相違であって
原子の位置を示すものではない。
【０１０９】図２３（Ａ）は本願発明で得られる結晶性
珪素膜の代表的なＴＥＭ写真であり、異なる二つの結晶
粒が写真左上から右下にかけて見られる結晶粒界で接し
た状態が観察されている。この時、二つの結晶粒は結晶
軸に多少のずれが含まれているものの概略｛１１０｝配
向であった。
珪素膜の代表的なＴＥＭ写真であり、異なる二つの結晶
粒が写真左上から右下にかけて見られる結晶粒界で接し
た状態が観察されている。この時、二つの結晶粒は結晶
軸に多少のずれが含まれているものの概略｛１１０｝配
向であった。
【０１１０】なお、後述するが複数の結晶粒を調べた結
果、殆ど全てが概略｛１１０｝配向であることをＸ線回
折や電子線回折によって確認している。なお、多数観察
した中には（０１１）面や（２００）面などもあるはず
だが、それら等価な面はまとめて｛１１０｝面と表すこ
とにする。
果、殆ど全てが概略｛１１０｝配向であることをＸ線回
折や電子線回折によって確認している。なお、多数観察
した中には（０１１）面や（２００）面などもあるはず
だが、それら等価な面はまとめて｛１１０｝面と表すこ
とにする。
【０１１１】ところで、図２３（Ａ）に図示した様に、
面内には｛１１１｝面、｛１００｝面に対応する格子縞
が観察されている。なお、｛１１１｝面に対応する格子
縞とは、その格子縞に沿って結晶粒を切断した場合に断
面に｛１１１｝面が現れる様な格子縞を指している。格
子縞がどの様な面に対応するかは、簡易的に格子縞と格
子縞の間隔から確認できる。
面内には｛１１１｝面、｛１００｝面に対応する格子縞
が観察されている。なお、｛１１１｝面に対応する格子
縞とは、その格子縞に沿って結晶粒を切断した場合に断
面に｛１１１｝面が現れる様な格子縞を指している。格
子縞がどの様な面に対応するかは、簡易的に格子縞と格
子縞の間隔から確認できる。
【０１１２】なお、図２３（Ａ）において格子縞の見え
方に差が見られるのは、結晶粒の微妙な傾きの違いによ
るものである。即ち、片方の結晶粒の結晶面に垂直に電
子線が照射される様に設定すると、他方の結晶粒は僅か
に斜めから電子線が照射される状態になるため、格子縞
の見え方が変わるのである。
方に差が見られるのは、結晶粒の微妙な傾きの違いによ
るものである。即ち、片方の結晶粒の結晶面に垂直に電
子線が照射される様に設定すると、他方の結晶粒は僅か
に斜めから電子線が照射される状態になるため、格子縞
の見え方が変わるのである。
【０１１３】ここで｛１１１｝面に対応する格子縞に注
目する。図２３（Ａ）において粒界を挟んで上側の結晶
粒の｛１１１｝面に対応する格子縞は、下側の結晶粒の
｛１１１｝面に対応する格子縞と約70°（正確には70.5
°）の角度をなして交わっている。
目する。図２３（Ａ）において粒界を挟んで上側の結晶
粒の｛１１１｝面に対応する格子縞は、下側の結晶粒の
｛１１１｝面に対応する格子縞と約70°（正確には70.5
°）の角度をなして交わっている。
【０１１４】この様な結晶構造（正確には結晶粒界の構
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。換言すれば、結晶粒界において結晶格子に連続性
があるとも言える。
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。換言すれば、結晶粒界において結晶格子に連続性
があるとも言える。
【０１１５】なお、参考までに従来の高温ポリシリコン
膜のＨＲーＴＥＭ写真を図２３（Ｂ）に示す。図２３
（Ｂ）の場合、後述するが結晶面に規則性がなく、｛１
１０｝面が主体となる配向ではなかった。ただし、ここ
では図２３（Ａ）と比較するために｛１１１｝面に対応
する格子縞が現れる様な結晶粒を観察した。
膜のＨＲーＴＥＭ写真を図２３（Ｂ）に示す。図２３
（Ｂ）の場合、後述するが結晶面に規則性がなく、｛１
１０｝面が主体となる配向ではなかった。ただし、ここ
では図２３（Ａ）と比較するために｛１１１｝面に対応
する格子縞が現れる様な結晶粒を観察した。
【０１１６】図２３（Ｂ）を詳細に観察して見ると、図
中において矢印で示す様に、結晶粒界では格子縞が途切
れた部分が多数確認できる。この様な部分では未結合手
（結晶欠陥と呼べる）が存在することになる、トラップ
準位としてキャリアの移動を阻害する可能性が高い。
中において矢印で示す様に、結晶粒界では格子縞が途切
れた部分が多数確認できる。この様な部分では未結合手
（結晶欠陥と呼べる）が存在することになる、トラップ
準位としてキャリアの移動を阻害する可能性が高い。
【０１１７】ただし、確かに本願発明の結晶性珪素膜に
も図２３（Ｂ）に示した様な未結合手は存在する。これ
は本願発明の結晶性珪素膜が多結晶である以上しかたの
ないことである。しかしながら、本願発明の結晶性珪素
膜を広範囲に渡って詳細にＴＥＭ観察した結果、その様
な未結合手はごく僅かであることが判明している。
も図２３（Ｂ）に示した様な未結合手は存在する。これ
は本願発明の結晶性珪素膜が多結晶である以上しかたの
ないことである。しかしながら、本願発明の結晶性珪素
膜を広範囲に渡って詳細にＴＥＭ観察した結果、その様
な未結合手はごく僅かであることが判明している。
【０１１８】本出願人が調べた限りでは、全体の９０％
以上（典型的には９５％以上）の結晶粒界に結晶格子の
連続性が見られ、図２３（Ｂ）に示した様な未結合手は
殆ど見つけることができなかった。この事からも本願発
明の結晶性珪素膜は従来の高温ポリシコンとは明らかに
異なる半導体膜であると言えよう。
以上（典型的には９５％以上）の結晶粒界に結晶格子の
連続性が見られ、図２３（Ｂ）に示した様な未結合手は
殆ど見つけることができなかった。この事からも本願発
明の結晶性珪素膜は従来の高温ポリシコンとは明らかに
異なる半導体膜であると言えよう。
【０１１９】次に、本願発明の半導体薄膜を電子線回折
によって調べた結果を図１６（Ａ）に示す。また、リフ
ァレンスとして従来の高温ポリシリコン膜の電子線回折
パターンを図１６（Ｂ）に示す。なお、図１６（Ａ）、
（Ｂ）において電子線の照射エリアの径はそれぞれ、4.
25μｍ、1.35μｍである。本実施例では複数箇所を測定
したうちの代表的な写真を示す。
によって調べた結果を図１６（Ａ）に示す。また、リフ
ァレンスとして従来の高温ポリシリコン膜の電子線回折
パターンを図１６（Ｂ）に示す。なお、図１６（Ａ）、
（Ｂ）において電子線の照射エリアの径はそれぞれ、4.
25μｍ、1.35μｍである。本実施例では複数箇所を測定
したうちの代表的な写真を示す。
【０１２０】図１６（Ａ）の場合、〈１１０〉入射に対
応する回折スポット（回折斑点）が比較的きれいに現れ
ており、電子線の照射エリア内では殆ど全ての結晶粒が
｛１１０｝配向していることが確認できる。
応する回折スポット（回折斑点）が比較的きれいに現れ
ており、電子線の照射エリア内では殆ど全ての結晶粒が
｛１１０｝配向していることが確認できる。
【０１２１】なお、本出願人は特開平７−３２１３３９
号公報に記載した手法に従ってＸ線回折を行い、本願発
明の半導体薄膜について配向比率を算出した。同公報で
は下記数１に示す様な算出方法で配向比率を定義してい
る。
号公報に記載した手法に従ってＸ線回折を行い、本願発
明の半導体薄膜について配向比率を算出した。同公報で
は下記数１に示す様な算出方法で配向比率を定義してい
る。
【０１２２】
【数１】
【０１２３】本願発明の半導体薄膜の配向性をＸ線回折
で調べた結果、Ｘ線回折パターンには（２２０）面に相
当するピークが現れた。勿論、（２２０）は｛１１０｝
と等価であることは言うまでもない。この測定の結果、
｛１１０｝面が主たる配向面であり、配向比率は0.7 以
上（典型的には0.9 以上）であることが判明した。
で調べた結果、Ｘ線回折パターンには（２２０）面に相
当するピークが現れた。勿論、（２２０）は｛１１０｝
と等価であることは言うまでもない。この測定の結果、
｛１１０｝面が主たる配向面であり、配向比率は0.7 以
上（典型的には0.9 以上）であることが判明した。
【０１２４】一方、図１６（Ｂ）に示す従来の高温ポリ
シリコン膜の場合、回折スポットには明瞭な規則性が見
られず、ほぼランダムに配向している、換言すれば｛１
１０｝面以外の面方位の結晶粒が不規則に混在すること
が判明した。
シリコン膜の場合、回折スポットには明瞭な規則性が見
られず、ほぼランダムに配向している、換言すれば｛１
１０｝面以外の面方位の結晶粒が不規則に混在すること
が判明した。
【０１２５】なお、各回折スポットは同心円上の広がり
を僅かにもっているが、これは結晶軸を中心にある程度
の回転角の分布をもつためと予想される。この事につい
て以下に説明する。
を僅かにもっているが、これは結晶軸を中心にある程度
の回転角の分布をもつためと予想される。この事につい
て以下に説明する。
【０１２６】図１６（Ａ）に示した電子線回折パターン
の一部を模式的に図１７（Ａ）に示す。図１７（Ａ）に
おいて、１２０１で示される複数の輝点は〈１１０〉入
射に対応する回折スポットである。複数の回折スポット
１２０１は照射エリアの中心点２０２を中心にして同心
円状に分布している。
の一部を模式的に図１７（Ａ）に示す。図１７（Ａ）に
おいて、１２０１で示される複数の輝点は〈１１０〉入
射に対応する回折スポットである。複数の回折スポット
１２０１は照射エリアの中心点２０２を中心にして同心
円状に分布している。
【０１２７】ここで、点線で囲まれた領域１２０３を拡
大したものを図１７（Ｂ）に示す。図１７（Ｂ）に示す
様に、図１６（Ａ）に示す電子線回折パターンを詳細に
観察すると、照射エリアの中心点１２０２に対して回折
スポット１２０１が約±1.5 °の広がり（ゆらぎ）を持
っていることが判る。
大したものを図１７（Ｂ）に示す。図１７（Ｂ）に示す
様に、図１６（Ａ）に示す電子線回折パターンを詳細に
観察すると、照射エリアの中心点１２０２に対して回折
スポット１２０１が約±1.5 °の広がり（ゆらぎ）を持
っていることが判る。
【０１２８】即ち、電子線照射エリアの中心点１２０２
から回折スポット１２０１に対して引いた接線１２０４
と、電子線照射エリアの中心点１２０２と回折スポット
の中心点１２０５とを結ぶ線分と、がなす角（回転角の
１／２に相当する）は1.5 °以下となることを意味して
いる。この時、接線は２本引けるので、回折スポット１
２０１の広がりは結局±1.5 °以内の範囲に納まること
になる。
から回折スポット１２０１に対して引いた接線１２０４
と、電子線照射エリアの中心点１２０２と回折スポット
の中心点１２０５とを結ぶ線分と、がなす角（回転角の
１／２に相当する）は1.5 °以下となることを意味して
いる。この時、接線は２本引けるので、回折スポット１
２０１の広がりは結局±1.5 °以内の範囲に納まること
になる。
【０１２９】この傾向は図１６（Ａ）に示した電子線回
折パターンの全域で見受けられ、全体としては±2.5 °
以内（典型的には±1.5 °以内、好ましくは±0.5 °以
内）に納まっている。前述の「各回折スポットは同心円
上の広がりを僅かにもっている」という言葉はこの事を
指している。
折パターンの全域で見受けられ、全体としては±2.5 °
以内（典型的には±1.5 °以内、好ましくは±0.5 °以
内）に納まっている。前述の「各回折スポットは同心円
上の広がりを僅かにもっている」という言葉はこの事を
指している。
【０１３０】また、半導体薄膜の下地を限りなく平坦に
することで、回折スポット１２０１の短軸の長さ（ａ）
と長軸の長さ（ｂ）との比（ａ／ｂ）を１/1（円形を意
味する）〜1/1.5 としうる。これは、回折スポットが円
形または実質的に円形になることを意味している。
することで、回折スポット１２０１の短軸の長さ（ａ）
と長軸の長さ（ｂ）との比（ａ／ｂ）を１/1（円形を意
味する）〜1/1.5 としうる。これは、回折スポットが円
形または実質的に円形になることを意味している。
【０１３１】回折スポットが円形になるためには複数の
結晶粒間に存在する回転角を非常に小さくしなければな
らない。単結晶の電子線回折パターンでは回折スポット
が完全に円形になることを考えれば、回折スポットが円
形になるという事は本願発明の半導体薄膜が限りなく単
結晶に近づくことに他ならない。
結晶粒間に存在する回転角を非常に小さくしなければな
らない。単結晶の電子線回折パターンでは回折スポット
が完全に円形になることを考えれば、回折スポットが円
形になるという事は本願発明の半導体薄膜が限りなく単
結晶に近づくことに他ならない。
【０１３２】図１８に結晶粒の面方位と結晶軸との関係
を模式的に示す。図１８（Ａ）は面方位が｛１１０｝で
ある場合の結晶軸と、結晶面内に含まれる軸の関係を表
している。この様に、結晶面が｛１１０｝配向であれば
結晶軸は〈１１０〉軸であり、その結晶面内には〈１１
１〉軸、〈１００〉軸などが含まれる。
を模式的に示す。図１８（Ａ）は面方位が｛１１０｝で
ある場合の結晶軸と、結晶面内に含まれる軸の関係を表
している。この様に、結晶面が｛１１０｝配向であれば
結晶軸は〈１１０〉軸であり、その結晶面内には〈１１
１〉軸、〈１００〉軸などが含まれる。
【０１３３】また、以前に本発明者らがＨＲ−ＴＥＭを
利用して上記棒状結晶の成長方向を調べた結果、概略
〈１１１〉軸方向に向かって成長することが確かめられ
ている（特開平7-321339号公報参照）。従って、本願発
明の半導体薄膜の一部を拡大すると図１８（Ｂ）の様に
なっていると考えられる。
利用して上記棒状結晶の成長方向を調べた結果、概略
〈１１１〉軸方向に向かって成長することが確かめられ
ている（特開平7-321339号公報参照）。従って、本願発
明の半導体薄膜の一部を拡大すると図１８（Ｂ）の様に
なっていると考えられる。
【０１３４】図１８（Ｂ）において、１２５１〜１２５
３はそれぞれ異なる棒状結晶であり、個々の結晶粒の結
晶軸は概略〈１１０〉軸である。また、結晶成長は平均
的には概略〈１１１〉軸方向に向かって進行するので、
棒状結晶の延在する方向と〈１１１〉軸方向とはほぼ一
致する。なお、点線で示されるのは結晶粒界である。
３はそれぞれ異なる棒状結晶であり、個々の結晶粒の結
晶軸は概略〈１１０〉軸である。また、結晶成長は平均
的には概略〈１１１〉軸方向に向かって進行するので、
棒状結晶の延在する方向と〈１１１〉軸方向とはほぼ一
致する。なお、点線で示されるのは結晶粒界である。
【０１３５】この時、任意の結晶粒１２５１の面内に含
まれる〈１１１〉軸１２６１を基準軸とすると、近傍に
存在する他の棒状結晶１２５２、１２５３の面内に含ま
れる〈１１１〉軸１２６２、１２６２は、基準軸１２６
１に一致するか、若しくはそれぞれ僅かづつずれて基準
軸１３０４に対してある程度の角度を持つ様になる。本
明細書中ではこの角度を回転角と呼んでいる。
まれる〈１１１〉軸１２６１を基準軸とすると、近傍に
存在する他の棒状結晶１２５２、１２５３の面内に含ま
れる〈１１１〉軸１２６２、１２６２は、基準軸１２６
１に一致するか、若しくはそれぞれ僅かづつずれて基準
軸１３０４に対してある程度の角度を持つ様になる。本
明細書中ではこの角度を回転角と呼んでいる。
【０１３６】なお、前述の回折スポットの広がりが±2.
5 °以内（典型的には±1.5 °以内、好ましくは±0.5
°以内）に納まっているという事は、換言すれば回転角
の絶対値が５°以内（典型的には３°以内、好ましくは
１°以内）に納まっているという事と同義である。
5 °以内（典型的には±1.5 °以内、好ましくは±0.5
°以内）に納まっているという事は、換言すれば回転角
の絶対値が５°以内（典型的には３°以内、好ましくは
１°以内）に納まっているという事と同義である。
【０１３７】この関係を判りやすく図１８（Ｃ）にまと
めると、本願発明の半導体薄膜では軸１２６２が基準軸
１２６１となす角（α）および軸１２６３が基準軸１２
６１となす角（β）が回転角である。そして、この回転
角が少なくとも５°以内に納まっているのである。
めると、本願発明の半導体薄膜では軸１２６２が基準軸
１２６１となす角（α）および軸１２６３が基準軸１２
６１となす角（β）が回転角である。そして、この回転
角が少なくとも５°以内に納まっているのである。
【０１３８】そして、図１８（Ｂ）の様に微妙な回転角
を有する個々の結晶粒はそれぞれ異なる回折スポットと
して電子線回折パターン上に現れる。例えば、結晶粒１
２５２、１２５３の回折スポットは、結晶粒１２５１の
回折スポットから回転角α、β分だけ同心円上にずれて
現れる。
を有する個々の結晶粒はそれぞれ異なる回折スポットと
して電子線回折パターン上に現れる。例えば、結晶粒１
２５２、１２５３の回折スポットは、結晶粒１２５１の
回折スポットから回転角α、β分だけ同心円上にずれて
現れる。
【０１３９】即ち、電子線の照射エリア内に複数の結晶
粒が存在すれば、同心円上に複数の結晶粒に対応する回
折スポットが連続的に並ぶことになり、回折スポットは
見かけ上、楕円に近い形状を示す様になる。これが図１
６（Ａ）の電子線回折パターンに回折スポットの広がり
が見られた理由である。
粒が存在すれば、同心円上に複数の結晶粒に対応する回
折スポットが連続的に並ぶことになり、回折スポットは
見かけ上、楕円に近い形状を示す様になる。これが図１
６（Ａ）の電子線回折パターンに回折スポットの広がり
が見られた理由である。
【０１４０】なお、本実施例では〈１１１〉等の様に表
記しているが、その中には［１１１］や［１−１１］な
ど等価な複数の軸が含まれる（マイナス記号は反転を意
味する）。即ち、等価な軸全てに対応して回折スポット
が現れ、その結果として図６（Ａ）の様な電子線回折パ
ターンを形成しているので、結晶粒が回転角分だけ回転
すれば電子線回折パターンも全体的に回転角分だけ回転
する。そのため、全ての回折スポットが同心円上に広が
りを持つ。
記しているが、その中には［１１１］や［１−１１］な
ど等価な複数の軸が含まれる（マイナス記号は反転を意
味する）。即ち、等価な軸全てに対応して回折スポット
が現れ、その結果として図６（Ａ）の様な電子線回折パ
ターンを形成しているので、結晶粒が回転角分だけ回転
すれば電子線回折パターンも全体的に回転角分だけ回転
する。そのため、全ての回折スポットが同心円上に広が
りを持つ。
【０１４１】以上の様に、本願発明の半導体薄膜を電子
線回折で調べた結果として図１６（Ａ）の様な回折パタ
ーンが得られたのは、電子線の照射エリア内に複数の棒
状結晶が存在し、それぞれが僅かに異なる回転角を有す
るためと解釈できる。また、その回折スポットの広がり
具合から、回転角の絶対値は５°以内（典型的には３°
以内、好ましくは１°以内）と考えられる。
線回折で調べた結果として図１６（Ａ）の様な回折パタ
ーンが得られたのは、電子線の照射エリア内に複数の棒
状結晶が存在し、それぞれが僅かに異なる回転角を有す
るためと解釈できる。また、その回折スポットの広がり
具合から、回転角の絶対値は５°以内（典型的には３°
以内、好ましくは１°以内）と考えられる。
【０１４２】これは、本願発明の半導体薄膜を構成する
全結晶粒のうち、最も大きな回転角を有する二つの結晶
粒間においても、任意の基準軸のずれが少なくとも５°
以内に収まっていることを意味している。
全結晶粒のうち、最も大きな回転角を有する二つの結晶
粒間においても、任意の基準軸のずれが少なくとも５°
以内に収まっていることを意味している。
【０１４３】前述の結晶軸まわりの回転は「粒界面に含
まれる方位についての回転」であるので小傾角粒界に含
まれる。このような結晶粒界を形成する場合、模式的に
は図１９（Ａ）に示す様な関係で二つの結晶粒１２７
１、１２７２は接し、回転軸となる軸１２７３を有す
る。この場合、二つの結晶粒の接する面が粒界面であ
る。本願発明の半導体薄膜ではこの結晶軸まわりの回転
角が±2.5 °以内と極めて小さい。
まれる方位についての回転」であるので小傾角粒界に含
まれる。このような結晶粒界を形成する場合、模式的に
は図１９（Ａ）に示す様な関係で二つの結晶粒１２７
１、１２７２は接し、回転軸となる軸１２７３を有す
る。この場合、二つの結晶粒の接する面が粒界面であ
る。本願発明の半導体薄膜ではこの結晶軸まわりの回転
角が±2.5 °以内と極めて小さい。
【０１４４】また、小傾角粒界には図１９（Ｂ）に示す
様な場合もある。図１９（Ｂ）の形態の場合、回転軸１
２７３となる軸が図１９（Ａ）とは異なっている。しか
し、粒界面に含まれる軸を中心にして二つの結晶粒１２
８１、１２８２がある回転角１２８３を有する関係にあ
る点は、図１９（Ａ）と同様である。本願発明の半導体
薄膜では、この場合の回転角も±2.5 °以内（典型的に
は±1.5 °以内、好ましくは0.5 °以内）であるので、
この様な結晶粒界１２８１、１２８２は殆ど存在しない
と見なすことができる。
様な場合もある。図１９（Ｂ）の形態の場合、回転軸１
２７３となる軸が図１９（Ａ）とは異なっている。しか
し、粒界面に含まれる軸を中心にして二つの結晶粒１２
８１、１２８２がある回転角１２８３を有する関係にあ
る点は、図１９（Ａ）と同様である。本願発明の半導体
薄膜では、この場合の回転角も±2.5 °以内（典型的に
は±1.5 °以内、好ましくは0.5 °以内）であるので、
この様な結晶粒界１２８１、１２８２は殆ど存在しない
と見なすことができる。
【０１４５】また、図１９（Ａ）、（Ｂ）に示した小傾
角粒界とは区別されるが、同じ低角粒界の分類にねじれ
粒界と呼ばれる形態がある。これは図１９（Ｃ）に示す
様に、粒界面に垂直な方位について回転した場合に相当
する。
角粒界とは区別されるが、同じ低角粒界の分類にねじれ
粒界と呼ばれる形態がある。これは図１９（Ｃ）に示す
様に、粒界面に垂直な方位について回転した場合に相当
する。
【０１４６】この場合も、二つの結晶粒１２９１、１２
９２がある回転角１２９３を有する関係にある点は小傾
角粒界と同様であり、本願発明の半導体薄膜では回転角
が±2.5 °以内（典型的には±1.5 °以内、好ましくは
0.5 °以内）に収まっている。即ち、ねじれ粒界も殆ど
存在しないと見なすことができる。
９２がある回転角１２９３を有する関係にある点は小傾
角粒界と同様であり、本願発明の半導体薄膜では回転角
が±2.5 °以内（典型的には±1.5 °以内、好ましくは
0.5 °以内）に収まっている。即ち、ねじれ粒界も殆ど
存在しないと見なすことができる。
【０１４７】以上の様に、本願発明の半導体薄膜には一
般的に低角粒界と呼ばれる電気的に活性な結晶粒界がな
い又は実質的にないと考えられる。なお、「電気的に活
性」とはキャリアにとってトラップとして機能しうるこ
とを意味している。
般的に低角粒界と呼ばれる電気的に活性な結晶粒界がな
い又は実質的にないと考えられる。なお、「電気的に活
性」とはキャリアにとってトラップとして機能しうるこ
とを意味している。
【０１４８】また、「実質的にない」とは、例えば５μ
ｍ平方の範囲に含まれる結晶粒界を調べた時に、該当す
る粒界（例えば低角粒界等）が、観察されても１つや２
つである様な場合を指す。
ｍ平方の範囲に含まれる結晶粒界を調べた時に、該当す
る粒界（例えば低角粒界等）が、観察されても１つや２
つである様な場合を指す。
【０１４９】また、特殊な高角粒界では双晶粒界とその
他の対応粒界とがあるが、本願発明の半導体薄膜の殆ど
がこの双晶粒界であることが確認されている。この対応
粒界は例え存在しても電気的に不活性（キャリアのトラ
ップとして機能しない）であることが判っている。
他の対応粒界とがあるが、本願発明の半導体薄膜の殆ど
がこの双晶粒界であることが確認されている。この対応
粒界は例え存在しても電気的に不活性（キャリアのトラ
ップとして機能しない）であることが判っている。
【０１５０】特に、本願発明の半導体薄膜はΣ３の対応
粒界（｛１１１｝双晶粒界）が全体の９０％以上（典型
的には９５％以上）を占めており、極めて整合性の良い
結晶粒界が形成されていることが広い範囲において証明
されている。
粒界（｛１１１｝双晶粒界）が全体の９０％以上（典型
的には９５％以上）を占めており、極めて整合性の良い
結晶粒界が形成されていることが広い範囲において証明
されている。
【０１５１】なお、Σ値は対応粒界の整合性の程度を示
す指針となるパラメータであり、Σ値が小さいほど整合
性の良い結晶粒界であることが知られている。Σ値の定
義については「材料評価のための高分解能電子顕微鏡
法；進藤大輔，平賀賢二共著，pp.54 〜60，共立出版株
式会社，1996」に詳しい。
す指針となるパラメータであり、Σ値が小さいほど整合
性の良い結晶粒界であることが知られている。Σ値の定
義については「材料評価のための高分解能電子顕微鏡
法；進藤大輔，平賀賢二共著，pp.54 〜60，共立出版株
式会社，1996」に詳しい。
【０１５２】二つの結晶粒の間に形成された結晶粒界に
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。
【０１５３】従って、図１（Ａ）のＴＥＭ写真に示され
た結晶粒界では、隣接する結晶粒の各格子縞が70.5°の
角度で連続しており、この結晶粒界は｛１１１｝双晶粒
界であると容易に推察することができる。
た結晶粒界では、隣接する結晶粒の各格子縞が70.5°の
角度で連続しており、この結晶粒界は｛１１１｝双晶粒
界であると容易に推察することができる。
【０１５４】なお、θ＝ 38.9 °の時にはΣ９の対応粒
界となるが、この様な他の対応粒界も若干ながら存在し
た。
界となるが、この様な他の対応粒界も若干ながら存在し
た。
【０１５５】この様な対応粒界は、同一面方位の結晶粒
間にしか形成されない。即ち、本願発明の半導体薄膜は
面方位が概略｛１１０｝で揃っているからこそ、広範囲
に渡ってこの様な対応粒界を形成しうるのである。この
特徴は、面方位が不規則な他のポリシリコン膜ではあり
得ることではない。
間にしか形成されない。即ち、本願発明の半導体薄膜は
面方位が概略｛１１０｝で揃っているからこそ、広範囲
に渡ってこの様な対応粒界を形成しうるのである。この
特徴は、面方位が不規則な他のポリシリコン膜ではあり
得ることではない。
【０１５６】また、ランダムな高角粒界とは有意な方位
関係を持たずに不規則な方位の結晶粒が並んだだけの半
導体薄膜に見られる粒界であり、従来の高温ポリシリコ
ンなどの様な半導体薄膜に多く見られる。本願発明の半
導体薄膜では、当然、高角粒界は殆ど存在しない。
関係を持たずに不規則な方位の結晶粒が並んだだけの半
導体薄膜に見られる粒界であり、従来の高温ポリシリコ
ンなどの様な半導体薄膜に多く見られる。本願発明の半
導体薄膜では、当然、高角粒界は殆ど存在しない。
【０１５７】上述の低角粒界、ランダムな高角粒界の双
方がない又は極めてその数が少ない場合、活性な結晶粒
界は存在しないと見なせる。即ち、その様な結晶構造を
有する半導体薄膜は実質的に結晶粒界のない単結晶又は
実質的に単結晶と見なすことができる。
方がない又は極めてその数が少ない場合、活性な結晶粒
界は存在しないと見なせる。即ち、その様な結晶構造を
有する半導体薄膜は実質的に結晶粒界のない単結晶又は
実質的に単結晶と見なすことができる。
【０１５８】以上の様に、本願発明の半導体薄膜は、薄
膜を構成する個々の結晶粒（棒状結晶）が互いに完全に
一致する方位関係にあるか、ある程度の回転角を有した
関係にある。そして、その回転角は±2.5 °以内という
非常に小さなものであり、実質的に結晶粒界を形成しな
いと見なして良いレベルである。
膜を構成する個々の結晶粒（棒状結晶）が互いに完全に
一致する方位関係にあるか、ある程度の回転角を有した
関係にある。そして、その回転角は±2.5 °以内という
非常に小さなものであり、実質的に結晶粒界を形成しな
いと見なして良いレベルである。
【０１５９】本発明者らは、この様な半導体薄膜が得ら
れた理由として、下地膜１０３の平坦性を重要視してい
る。本発明者らの経験では、下地に凹凸があるとそれが
結晶成長の際に大きく影響する。即ち、下地の凹凸等に
よって結晶粒にひずみ等が発生し、結晶軸のずれなどを
引き起こすことになる。
れた理由として、下地膜１０３の平坦性を重要視してい
る。本発明者らの経験では、下地に凹凸があるとそれが
結晶成長の際に大きく影響する。即ち、下地の凹凸等に
よって結晶粒にひずみ等が発生し、結晶軸のずれなどを
引き起こすことになる。
【０１６０】本願発明の半導体薄膜１１０は、本実施例
に示した様な方法で形成された非常に平坦性の高い下地
膜１０３上に形成されている。従って、結晶成長を阻害
する要因を極力排除した状態で成長させることができる
ため、非常に高い結晶性を維持したまま結晶粒同士が接
合する。その結果として、前述の様に実質的に単結晶と
見なせる結晶性を有する半導体薄膜が得られたものと考
えられる。
に示した様な方法で形成された非常に平坦性の高い下地
膜１０３上に形成されている。従って、結晶成長を阻害
する要因を極力排除した状態で成長させることができる
ため、非常に高い結晶性を維持したまま結晶粒同士が接
合する。その結果として、前述の様に実質的に単結晶と
見なせる結晶性を有する半導体薄膜が得られたものと考
えられる。
【０１６１】なお、本発明の半導体薄膜を形成するにあ
たって結晶化温度（シリコンの結晶化工程で施した熱処
理の温度）以上の温度でのアニール工程（本実施例の場
合、図６（Ｂ）に示す工程）は、結晶粒内の欠陥低減に
関して重要な役割を果たしている。その事について以下
に説明する。
たって結晶化温度（シリコンの結晶化工程で施した熱処
理の温度）以上の温度でのアニール工程（本実施例の場
合、図６（Ｂ）に示す工程）は、結晶粒内の欠陥低減に
関して重要な役割を果たしている。その事について以下
に説明する。
【０１６２】図２１（Ａ）は図４（Ｂ）に示した結晶化
工程までを終了した時点での結晶シリコン膜を２５万倍
に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白
い部分はコントラストの差に起因して現れる）に矢印で
示される様なジグザグ状に見える欠陥が確認される。
工程までを終了した時点での結晶シリコン膜を２５万倍
に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白
い部分はコントラストの差に起因して現れる）に矢印で
示される様なジグザグ状に見える欠陥が確認される。
【０１６３】この様な欠陥は主としてシリコン結晶格子
面の原子の積み重ね順序が食い違っている積層欠陥であ
るが、転位などの場合もある。図２１（Ａ）は｛１１
１｝面に平行な欠陥面を有する積層欠陥と思われる。そ
の事は、ジグザグ状に見える欠陥が約７０°の角をなし
て折れ曲がっていることから推測できる。
面の原子の積み重ね順序が食い違っている積層欠陥であ
るが、転位などの場合もある。図２１（Ａ）は｛１１
１｝面に平行な欠陥面を有する積層欠陥と思われる。そ
の事は、ジグザグ状に見える欠陥が約７０°の角をなし
て折れ曲がっていることから推測できる。
【０１６４】一方、図２１（Ｂ）に示す様に、同倍率で
見た本発明の結晶シリコン膜は、結晶粒内には殆ど積層
欠陥や転位などに起因する欠陥が見られず、非常に結晶
性が高いことが確認できる。この傾向は膜面全体につい
て言えることであり、欠陥数をゼロにすることは現状で
は困難であるが、実質的にゼロと見なせる程度にまで低
減することができる。
見た本発明の結晶シリコン膜は、結晶粒内には殆ど積層
欠陥や転位などに起因する欠陥が見られず、非常に結晶
性が高いことが確認できる。この傾向は膜面全体につい
て言えることであり、欠陥数をゼロにすることは現状で
は困難であるが、実質的にゼロと見なせる程度にまで低
減することができる。
【０１６５】即ち、図２１（Ｂ）に示す結晶シリコン膜
は結晶粒内の欠陥が殆ど無視しうる程度にまで低減さ
れ、且つ、結晶粒界が高い連続性によってキャリア移動
の障壁になりえないため、単結晶または実質的に単結晶
と見なせる。
は結晶粒内の欠陥が殆ど無視しうる程度にまで低減さ
れ、且つ、結晶粒界が高い連続性によってキャリア移動
の障壁になりえないため、単結晶または実質的に単結晶
と見なせる。
【０１６６】この様に、図２１（Ａ）と（Ｂ）の写真に
示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を
有しているが、結晶粒内の欠陥数には大きな差がある。
本発明の結晶シリコン膜が図２１（Ａ）に示した結晶シ
リコン膜よりも遙に高い電気特性を示す理由はこの欠陥
数の差によるところが大きい。
示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を
有しているが、結晶粒内の欠陥数には大きな差がある。
本発明の結晶シリコン膜が図２１（Ａ）に示した結晶シ
リコン膜よりも遙に高い電気特性を示す理由はこの欠陥
数の差によるところが大きい。
【０１６７】本出願人は、図６（Ｃ）の工程によって起
こる現象について次の様なモデルを考えている。まず、
図２１（Ａ）に示す状態では結晶粒内の欠陥（主として
積層欠陥）には触媒元素（代表的にはニッケル）が偏析
している。即ち、Si-Ni-Siといった形の結合が多数存在
していると考えられる。
こる現象について次の様なモデルを考えている。まず、
図２１（Ａ）に示す状態では結晶粒内の欠陥（主として
積層欠陥）には触媒元素（代表的にはニッケル）が偏析
している。即ち、Si-Ni-Siといった形の結合が多数存在
していると考えられる。
【０１６８】しかしながら、触媒元素のゲッタリングプ
ロセスを行うことで欠陥に存在するNiが除去されると、
Si-Ni 結合は切れる。そのため、シリコンの余った結合
手はすぐにSi-Si 結合を形成して安定する。こうして欠
陥が消滅する。
ロセスを行うことで欠陥に存在するNiが除去されると、
Si-Ni 結合は切れる。そのため、シリコンの余った結合
手はすぐにSi-Si 結合を形成して安定する。こうして欠
陥が消滅する。
【０１６９】勿論、高い温度での熱アニールによって結
晶シリコン膜中の欠陥が消滅することは知られている
が、本発明ではニッケルとの結合が切れて未結合手が多
く発生するためシリコンの再結合がさらにスムーズに行
われると推測できる。
晶シリコン膜中の欠陥が消滅することは知られている
が、本発明ではニッケルとの結合が切れて未結合手が多
く発生するためシリコンの再結合がさらにスムーズに行
われると推測できる。
【０１７０】また、同時に結晶シリコン膜が熱酸化され
る際に発生する余剰シリコン原子が欠陥へと移動し、Si
-Si 結合の生成に大きく寄与していると考えられる。こ
の概念はいわゆる高温ポリシリコン膜の結晶粒内に欠陥
が少ない理由として知られている。
る際に発生する余剰シリコン原子が欠陥へと移動し、Si
-Si 結合の生成に大きく寄与していると考えられる。こ
の概念はいわゆる高温ポリシリコン膜の結晶粒内に欠陥
が少ない理由として知られている。
【０１７１】また、本出願人は結晶化温度を超える温度
（代表的には 700〜1100℃）で加熱処理を行うことで結
晶シリコン膜とその下地との間が固着し、密着性が高ま
ることで欠陥が消滅するというモデルを考えている。
（代表的には 700〜1100℃）で加熱処理を行うことで結
晶シリコン膜とその下地との間が固着し、密着性が高ま
ることで欠陥が消滅するというモデルを考えている。
【０１７２】結晶シリコン膜と下地膜となる酸化珪素膜
とでは、熱膨張係数に１０倍近くの差がある。従って、
非晶質シリコン膜から結晶シリコン膜に変成した段階
（図２１（Ａ））では、結晶シリコン膜が冷却される時
に非常に大きな応力が結晶シリコン膜にかかる。
とでは、熱膨張係数に１０倍近くの差がある。従って、
非晶質シリコン膜から結晶シリコン膜に変成した段階
（図２１（Ａ））では、結晶シリコン膜が冷却される時
に非常に大きな応力が結晶シリコン膜にかかる。
【０１７３】この事について、図２２を用いて説明す
る。図２２（Ａ）は結晶化工程後の結晶シリコン膜にか
かる熱履歴を示している。まず、温度（ｔ1 ）で結晶化
された結晶シリコン膜は冷却期間（ａ）を経て室温まで
冷やされる。
る。図２２（Ａ）は結晶化工程後の結晶シリコン膜にか
かる熱履歴を示している。まず、温度（ｔ1 ）で結晶化
された結晶シリコン膜は冷却期間（ａ）を経て室温まで
冷やされる。
【０１７４】ここで図２２（Ｂ）に示すのは冷却期間
（ａ）にある時の結晶シリコン膜であり、３０は絶縁表
面を有する基板、３１は結晶シリコン膜である。この
時、結晶シリコン膜３１と基板３０との界面３２におけ
る密着性はあまり高くなく、それが原因となって多数の
粒内欠陥を発生していると考えられる。
（ａ）にある時の結晶シリコン膜であり、３０は絶縁表
面を有する基板、３１は結晶シリコン膜である。この
時、結晶シリコン膜３１と基板３０との界面３２におけ
る密着性はあまり高くなく、それが原因となって多数の
粒内欠陥を発生していると考えられる。
【０１７５】即ち、熱膨張係数の差によって引っ張られ
た結晶シリコン膜３１は基板３０上で非常に動きやす
く、引っ張り応力などの力によって積層欠陥や転位など
の欠陥３３を容易に生じてしまうと考えられる。
た結晶シリコン膜３１は基板３０上で非常に動きやす
く、引っ張り応力などの力によって積層欠陥や転位など
の欠陥３３を容易に生じてしまうと考えられる。
【０１７６】こうして得られた結晶シリコン膜が図２１
（Ａ）に示した様な状態となるのである。そしてその
後、図２２（Ａ）に示す様に温度（ｔ2 ）で触媒元素の
ゲッタリング工程が施され、その結果、結晶シリコン膜
中の欠陥が前述の理由によって消滅する。
（Ａ）に示した様な状態となるのである。そしてその
後、図２２（Ａ）に示す様に温度（ｔ2 ）で触媒元素の
ゲッタリング工程が施され、その結果、結晶シリコン膜
中の欠陥が前述の理由によって消滅する。
【０１７７】ここで重要なことは触媒元素のゲッタリン
グ工程が行われると同時に結晶シリコン膜が絶縁表面を
有する基板に固着され、基板との密着性が高まる点であ
る。即ち、このゲッタリング工程は結晶シリコン膜と基
板（下地）との固着工程を兼ねていると考えられる。
グ工程が行われると同時に結晶シリコン膜が絶縁表面を
有する基板に固着され、基板との密着性が高まる点であ
る。即ち、このゲッタリング工程は結晶シリコン膜と基
板（下地）との固着工程を兼ねていると考えられる。
【０１７８】こうしてゲッタリング＋固着工程を終了す
ると冷却期間（ｂ）を経て室温まで冷やされる。ここで
結晶化工程の後の冷却期間（ａ）と異なる点は、基板３
０とアニール後の結晶シリコン膜３４との界面３５が非
常に密着性の高い状態となっている点である。（図２２
（Ｃ））
ると冷却期間（ｂ）を経て室温まで冷やされる。ここで
結晶化工程の後の冷却期間（ａ）と異なる点は、基板３
０とアニール後の結晶シリコン膜３４との界面３５が非
常に密着性の高い状態となっている点である。（図２２
（Ｃ））
【０１７９】この様に密着性が高いと基板３０に対して
結晶シリコン膜３４が完全に固着されるので、結晶シリ
コン膜の冷却段階において結晶シリコン膜に応力が加わ
っても欠陥を発生するには至らない。即ち、再び欠陥が
発生する様なことを防ぐことができる。
結晶シリコン膜３４が完全に固着されるので、結晶シリ
コン膜の冷却段階において結晶シリコン膜に応力が加わ
っても欠陥を発生するには至らない。即ち、再び欠陥が
発生する様なことを防ぐことができる。
【０１８０】なお、図２２（Ａ）では結晶化工程後に室
温まで下げるプロセスを例にとっているが、結晶化が終
了したらそのまま温度を上げてゲッタリング＋固着工程
を行うこともできる。その様なプロセスを経ても本発明
の結晶シリコン膜を得ることは可能である。
温まで下げるプロセスを例にとっているが、結晶化が終
了したらそのまま温度を上げてゲッタリング＋固着工程
を行うこともできる。その様なプロセスを経ても本発明
の結晶シリコン膜を得ることは可能である。
【０１８１】こうして得られた本発明の結晶シリコン膜
（図２１（Ｂ））は、単に結晶化を行っただけの結晶シ
リコン膜（図２１（Ａ））に較べて格段に結晶粒内の欠
陥数が少ないという特徴を有している。
（図２１（Ｂ））は、単に結晶化を行っただけの結晶シ
リコン膜（図２１（Ａ））に較べて格段に結晶粒内の欠
陥数が少ないという特徴を有している。
【０１８２】この欠陥数の差は電子スピン共鳴分析（El
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では本発明の結晶シリコン膜
のスピン密度は少なくとも 5×1017spins/cm3 以下（好
ましくは 3×1017spins/cm3 以下）であることが判明し
ている。ただし、この測定値は現存する測定装置の検出
限界に近いので、実際のスピン密度はさらに低いと予想
される。
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では本発明の結晶シリコン膜
のスピン密度は少なくとも 5×1017spins/cm3 以下（好
ましくは 3×1017spins/cm3 以下）であることが判明し
ている。ただし、この測定値は現存する測定装置の検出
限界に近いので、実際のスピン密度はさらに低いと予想
される。
【０１８３】以上の様な結晶構造および特徴を有する本
発明の結晶シリコン膜を、本出願人は連続粒界結晶シリ
コン（Continuous Grain Silicon：ＣＧＳ）と呼んでい
る。
発明の結晶シリコン膜を、本出願人は連続粒界結晶シリ
コン（Continuous Grain Silicon：ＣＧＳ）と呼んでい
る。
【０１８４】（対応粒界に関する知見）先に説明した様
な対応粒界は、同一面方位の結晶粒間にしか形成されな
い。即ち、本願発明の半導体薄膜は面方位が概略｛１１
０｝で揃っているからこそ、広範囲に渡ってこの様な対
応粒界を形成しうるのである。この特徴は、面方位が不
規則な他のポリシリコン膜ではあり得ることではない。
な対応粒界は、同一面方位の結晶粒間にしか形成されな
い。即ち、本願発明の半導体薄膜は面方位が概略｛１１
０｝で揃っているからこそ、広範囲に渡ってこの様な対
応粒界を形成しうるのである。この特徴は、面方位が不
規則な他のポリシリコン膜ではあり得ることではない。
【０１８５】ここで、本願発明の半導体薄膜を１万５千
倍に拡大したＴＥＭ写真（暗視野像）を図２４（Ａ）に
示す。白く見える領域と黒く見える領域とが存在する
が、同色に見える部分は配向性が同一であることを示し
ている。
倍に拡大したＴＥＭ写真（暗視野像）を図２４（Ａ）に
示す。白く見える領域と黒く見える領域とが存在する
が、同色に見える部分は配向性が同一であることを示し
ている。
【０１８６】図２４（Ａ）で特筆すべきはこれだけ広範
囲の暗視野像において、白く見える領域がかなりの割合
で連続的にまとまっている点である。これは配向性の同
じ結晶粒がある程度の方向性をもって存在し、隣接する
結晶粒同士で殆ど同一の配向性を有していることを意味
している。
囲の暗視野像において、白く見える領域がかなりの割合
で連続的にまとまっている点である。これは配向性の同
じ結晶粒がある程度の方向性をもって存在し、隣接する
結晶粒同士で殆ど同一の配向性を有していることを意味
している。
【０１８７】他方、従来の高温ポリシリコン膜を１万５
千倍に拡大したＴＥＭ写真（暗視野像）を図２４（Ｂ）
に示す。従来の高温ポリシリコン膜では同一面方位の部
分はばらばらに点在するのみであり、図２４（Ａ）に示
す様な方向性のあるまとまりは確認できない。これは隣
接する結晶粒同士の配向性が全く不規則であるためと考
えられる。
千倍に拡大したＴＥＭ写真（暗視野像）を図２４（Ｂ）
に示す。従来の高温ポリシリコン膜では同一面方位の部
分はばらばらに点在するのみであり、図２４（Ａ）に示
す様な方向性のあるまとまりは確認できない。これは隣
接する結晶粒同士の配向性が全く不規則であるためと考
えられる。
【０１８８】なお、本出願人は図２３（Ａ）に示した測
定点以外にも多数の領域に渡って観察と測定を繰り返
し、ＴＦＴを作製するのに十分な広い領域において、結
晶粒界における結晶格子の連続性が確保されていること
を確認している。これらの観察結果から、任意の結晶粒
界において結晶格子に連続性が保たれており、平面状粒
界が形成されていることが確認された。
定点以外にも多数の領域に渡って観察と測定を繰り返
し、ＴＦＴを作製するのに十分な広い領域において、結
晶粒界における結晶格子の連続性が確保されていること
を確認している。これらの観察結果から、任意の結晶粒
界において結晶格子に連続性が保たれており、平面状粒
界が形成されていることが確認された。
【０１８９】〔実施例５〕 実施例４では珪素の結晶化
を助長する触媒元素をゲッタリングする工程においてハ
ロゲン元素を用いる例を示した。本願発明では、触媒元
素のゲッタリング工程にリン元素を用いる例を示す。
を助長する触媒元素をゲッタリングする工程においてハ
ロゲン元素を用いる例を示した。本願発明では、触媒元
素のゲッタリング工程にリン元素を用いる例を示す。
【０１９０】リン元素を用いる場合、活性層となる領域
以外の領域１５１にリンを添加する。リンの添加方法と
しては、触媒元素を用いて結晶化させた後、図８（Ａ）
のように、活性層となる領域を覆うレジスト１５０を形
成する。
以外の領域１５１にリンを添加する。リンの添加方法と
しては、触媒元素を用いて結晶化させた後、図８（Ａ）
のように、活性層となる領域を覆うレジスト１５０を形
成する。
【０１９１】次に、リンイオンをスピンコーティングに
よる溶液塗布、またはイオンドーピング法によって注入
する。（図８（Ｂ））なお、図８（Ｂ）中の１５１で示
される領域にリンイオンが注入される。
よる溶液塗布、またはイオンドーピング法によって注入
する。（図８（Ｂ））なお、図８（Ｂ）中の１５１で示
される領域にリンイオンが注入される。
【０１９２】その後、 400〜1050℃（好ましくは 600〜
750 ℃）の温度で、１min 〜20hr（典型的には30min 〜
３hr）の加熱処理を行う。（図８（Ｃ））
750 ℃）の温度で、１min 〜20hr（典型的には30min 〜
３hr）の加熱処理を行う。（図８（Ｃ））
【０１９３】この加熱処理によりリンを添加した領域１
５１に触媒元素がゲッタリングされるので、領域１５２
中の触媒元素の濃度は 5×1017atoms/cm3 以下にまで低
減される。
５１に触媒元素がゲッタリングされるので、領域１５２
中の触媒元素の濃度は 5×1017atoms/cm3 以下にまで低
減される。
【０１９４】こうして、ゲッタリング工程を終えたら、
リンを添加した領域以外の領域を利用して活性層１５３
を形成する。（図８（Ｄ））
リンを添加した領域以外の領域を利用して活性層１５３
を形成する。（図８（Ｄ））
【０１９５】その後、ゲイト絶縁膜を成膜し、ゲイト電
極、ソース領域、ドレイン領域、及びチャネル領域等を
公知の方法によって作製し、半導体装置を得る。
極、ソース領域、ドレイン領域、及びチャネル領域等を
公知の方法によって作製し、半導体装置を得る。
【０１９６】勿論、図８（Ｃ）の工程において、ゲイト
絶縁膜となる熱酸化膜を形成する際にハロゲン元素を含
む雰囲気中で加熱処理（ゲッタリング処理）を行えば、
本実施例のリン元素によるゲッタリング効果とハロゲン
元素によるゲッタリング効果との相乗効果が得られる。
絶縁膜となる熱酸化膜を形成する際にハロゲン元素を含
む雰囲気中で加熱処理（ゲッタリング処理）を行えば、
本実施例のリン元素によるゲッタリング効果とハロゲン
元素によるゲッタリング効果との相乗効果が得られる。
【０１９７】〔実施例６〕 本実施例では半導体装置を
利用して反射型液晶パネルを作製する工程例について説
明する。
利用して反射型液晶パネルを作製する工程例について説
明する。
【０１９８】まず、下地膜は実施例１乃至３で説明した
作製工程に従って作製したものを用いた。
作製工程に従って作製したものを用いた。
【０１９９】なお、図９に示すのはアクティブマトリク
ス型液晶パネルの断面図であり、ドライバー回路やロジ
ック回路を構成する領域にはＣＭＯＳ回路を、画素マト
リクス回路を構成する領域には画素ＴＦＴを示してい
る。
ス型液晶パネルの断面図であり、ドライバー回路やロジ
ック回路を構成する領域にはＣＭＯＳ回路を、画素マト
リクス回路を構成する領域には画素ＴＦＴを示してい
る。
【０２００】ＣＭＯＳ回路はＮチャネル型ＴＦＴとＰチ
ャネル型ＴＦＴとを相補的に組み合わせて作製する。Ｃ
ＭＯＳ回路を構成する個々のＴＦＴの構成および作製方
法は実施例４で説明したので省略する。
ャネル型ＴＦＴとを相補的に組み合わせて作製する。Ｃ
ＭＯＳ回路を構成する個々のＴＦＴの構成および作製方
法は実施例４で説明したので省略する。
【０２０１】また、画素ＴＦＴはドライバー回路等を構
成するＴＦＴにさらに工夫を加える必要がある。図７に
おいて７０１は窒化珪素膜であり、ＣＭＯＳ回路のパッ
シベーション膜を兼ねると同時に、補助容量を構成する
絶縁体として機能する。
成するＴＦＴにさらに工夫を加える必要がある。図７に
おいて７０１は窒化珪素膜であり、ＣＭＯＳ回路のパッ
シベーション膜を兼ねると同時に、補助容量を構成する
絶縁体として機能する。
【０２０２】窒化珪素膜７０１上にはチタン膜７０２が
形成され、チタン膜７０２とドレイン電極７０３との間
で補助容量が形成される。この時、絶縁体は比誘電率の
高い窒化珪素膜であるので、容量を大きくすることがで
きる。また、反射型では開口率を考慮する必要がないの
で、図７の様な構造としても問題がない。
形成され、チタン膜７０２とドレイン電極７０３との間
で補助容量が形成される。この時、絶縁体は比誘電率の
高い窒化珪素膜であるので、容量を大きくすることがで
きる。また、反射型では開口率を考慮する必要がないの
で、図７の様な構造としても問題がない。
【０２０３】次に、７０４は有機性樹脂膜でなる層間絶
縁膜であり、本実施例ではポリイミドを用いている。こ
の層間絶縁膜７０４は膜厚を２μｍ程度と厚くして十分
な平坦性を確保しておくことが好ましい。こうすること
で、優れた平坦性を持つ画素電極７０５を形成すること
ができる。
縁膜であり、本実施例ではポリイミドを用いている。こ
の層間絶縁膜７０４は膜厚を２μｍ程度と厚くして十分
な平坦性を確保しておくことが好ましい。こうすること
で、優れた平坦性を持つ画素電極７０５を形成すること
ができる。
【０２０４】画素電極７０５はアルミニウムまたはアル
ミニウムを主成分とする材料で構成する。なるべく反射
率の高い材料を用いる方が良い。また、優れた平坦性を
確保しておくことで画素電極表面での乱反射損失を低減
することができる。
ミニウムを主成分とする材料で構成する。なるべく反射
率の高い材料を用いる方が良い。また、優れた平坦性を
確保しておくことで画素電極表面での乱反射損失を低減
することができる。
【０２０５】画素電極７０５の上には配向膜７０６を形
成する。配向膜７０６はラビングによって配向力を持た
せる。以上がＴＦＴ側基板（アクティブマトリクス基
板）の構成に関する説明である。
成する。配向膜７０６はラビングによって配向力を持た
せる。以上がＴＦＴ側基板（アクティブマトリクス基
板）の構成に関する説明である。
【０２０６】一方、対向基板側は、透過性基板７０７上
に透明導電膜７０８、配向膜７０９を形成して構成され
る。これ以外にも必要に応じてブラックマスクやカラー
フィルターを設けることもできる。
に透明導電膜７０８、配向膜７０９を形成して構成され
る。これ以外にも必要に応じてブラックマスクやカラー
フィルターを設けることもできる。
【０２０７】そして、スペーサ散布、シール材印刷を行
った後、液晶層７１０を封入して図９に示す様な構造の
反射型液晶パネルが完成する。液晶層７１０は液晶の動
作モード（ＥＣＢモード、ゲストホストモード等）によ
って自由に選定することができる。
った後、液晶層７１０を封入して図９に示す様な構造の
反射型液晶パネルが完成する。液晶層７１０は液晶の動
作モード（ＥＣＢモード、ゲストホストモード等）によ
って自由に選定することができる。
【０２０８】また、図９に示した様な反射型液晶パネル
を構成するアクティブマトリクス基板の外観を図１０に
簡略化して示す。図１０において、８０１は実施例１の
工程に従って熱酸化膜を設けたシリコン基板、８０２は
画素マトリクス回路、８０３はソースドライバー回路、
８０４はゲイトドライバー回路、８０５はロジック回路
である。
を構成するアクティブマトリクス基板の外観を図１０に
簡略化して示す。図１０において、８０１は実施例１の
工程に従って熱酸化膜を設けたシリコン基板、８０２は
画素マトリクス回路、８０３はソースドライバー回路、
８０４はゲイトドライバー回路、８０５はロジック回路
である。
【０２０９】ロジック回路８０５は広義的にはＴＦＴで
構成される論理回路全てを含むが、ここでは従来から画
素マトリクス回路、ドライバー回路と呼ばれている回路
と区別するため、それ以外の信号処理回路（メモリ、Ｄ
／Ａコンバータ、クロックジェネレータ等）を指す。
構成される論理回路全てを含むが、ここでは従来から画
素マトリクス回路、ドライバー回路と呼ばれている回路
と区別するため、それ以外の信号処理回路（メモリ、Ｄ
／Ａコンバータ、クロックジェネレータ等）を指す。
【０２１０】また、こうして形成された液晶パネルには
外部端子としてＦＰＣ（Flexible Print Circuit）端子
が取り付けられる。一般的に液晶モジュールと呼ばれる
のはＦＰＣを取り付けた状態の液晶パネルである。
外部端子としてＦＰＣ（Flexible Print Circuit）端子
が取り付けられる。一般的に液晶モジュールと呼ばれる
のはＦＰＣを取り付けた状態の液晶パネルである。
【０２１１】〔実施例８〕 本実施例では実施例１乃至
３で示した下地膜上に実施例４に示した半導体装置を利
用して透過型液晶パネルを作製する工程例について説明
する。
３で示した下地膜上に実施例４に示した半導体装置を利
用して透過型液晶パネルを作製する工程例について説明
する。
【０２１２】ただし、基本的な構造は実施例６に示した
反射型液晶パネルと同じであるので、構成の異なる点を
特に説明する。
反射型液晶パネルと同じであるので、構成の異なる点を
特に説明する。
【０２１３】図１１に示す透過型液晶パネルの場合、ブ
ラックマスク９０１の構成が反射型液晶パネルと大きく
異なる。即ち、透過型では開口率を稼ぐ必要があるので
ＴＦＴ部および配線部以外は極力ブラックマスク９０１
が重ならない様な構成とすることが重要である。
ラックマスク９０１の構成が反射型液晶パネルと大きく
異なる。即ち、透過型では開口率を稼ぐ必要があるので
ＴＦＴ部および配線部以外は極力ブラックマスク９０１
が重ならない様な構成とすることが重要である。
【０２１４】そのため、本実施例ではＴＦＴ部の上にド
レイン電極９０２が重なる様に形成しておき、その上で
ブラックマスク９０１との間に補助容量を形成する。こ
の様に、広い面積を占めやすい補助容量をＴＦＴの上に
形成することで開口率を広くすることが可能である。
レイン電極９０２が重なる様に形成しておき、その上で
ブラックマスク９０１との間に補助容量を形成する。こ
の様に、広い面積を占めやすい補助容量をＴＦＴの上に
形成することで開口率を広くすることが可能である。
【０２１５】また、９０３は画素電極となる透明導電膜
である。透明導電膜９０３としてはＩＴＯが最も多用さ
れるが、他の材料（酸化スズ系など）を用いても良い。
である。透明導電膜９０３としてはＩＴＯが最も多用さ
れるが、他の材料（酸化スズ系など）を用いても良い。
【０２１６】〔実施例９〕 本実施例は、ゲイト電極と
して導電性を有する珪素膜を用いた、いわゆるシリコン
ゲイトＴＦＴに適用した場合の例である。基本的な構成
は実施例４で作製したＴＦＴとほぼ同様であるので、相
違点のみに着目して説明する。
して導電性を有する珪素膜を用いた、いわゆるシリコン
ゲイトＴＦＴに適用した場合の例である。基本的な構成
は実施例４で作製したＴＦＴとほぼ同様であるので、相
違点のみに着目して説明する。
【０２１７】図１２において、１１はＮチャネル型ＴＦ
Ｔのゲイト電極、１２はＰチャネル型ＴＦＴのゲイト電
極、１３は画素ＴＦＴのゲイト電極である。ゲイト電極
１１〜１３はリンまたは砒素を添加したＮ型ポリシリコ
ン膜、或いはボロンまたはインジウムを添加したＰ型ポ
リシリコンを用いる。
Ｔのゲイト電極、１２はＰチャネル型ＴＦＴのゲイト電
極、１３は画素ＴＦＴのゲイト電極である。ゲイト電極
１１〜１３はリンまたは砒素を添加したＮ型ポリシリコ
ン膜、或いはボロンまたはインジウムを添加したＰ型ポ
リシリコンを用いる。
【０２１８】また、ＣＭＯＳ回路ではＮチャネル型ＴＦ
ＴにＮ型ポリシリコンゲイトを用い、Ｐチャネル型ＴＦ
ＴにＰ型ポリシリコンゲイトを用いたデュアルゲイト型
ＣＭＯＳ回路を構成しても良い。
ＴにＮ型ポリシリコンゲイトを用い、Ｐチャネル型ＴＦ
ＴにＰ型ポリシリコンゲイトを用いたデュアルゲイト型
ＣＭＯＳ回路を構成しても良い。
【０２１９】この様にゲイト電極として珪素膜を用いる
利点としては、耐熱性が高いこと、珪素膜であるので扱
いが容易であることなどが挙げられる。また、金属膜と
の反応を利用してサリサイド構造（ポリサイド構造も含
む）をとることができる。
利点としては、耐熱性が高いこと、珪素膜であるので扱
いが容易であることなどが挙げられる。また、金属膜と
の反応を利用してサリサイド構造（ポリサイド構造も含
む）をとることができる。
【０２２０】そのためには、ゲイト電極１１〜１３を形
成した後にサイドウォール１４〜１６を形成する。そし
て、チタン、タングステン等の金属膜（図示せず）を成
膜し、加熱処理を行って金属シリサイド１７〜１９を形
成する。金属シリサイド１７〜１９はソース／ドレイン
領域およびゲイト電極の一部に形成される。
成した後にサイドウォール１４〜１６を形成する。そし
て、チタン、タングステン等の金属膜（図示せず）を成
膜し、加熱処理を行って金属シリサイド１７〜１９を形
成する。金属シリサイド１７〜１９はソース／ドレイン
領域およびゲイト電極の一部に形成される。
【０２２１】この様にサイドウォール等を用いて自己整
合的に金属シリサイドを形成する構造をサリサイド構造
と呼ぶ。この様な構造とすると取り出し電極（ソース／
ドレイン電極等）とのオーミック接触が良好なものとな
るので有効である。
合的に金属シリサイドを形成する構造をサリサイド構造
と呼ぶ。この様な構造とすると取り出し電極（ソース／
ドレイン電極等）とのオーミック接触が良好なものとな
るので有効である。
【０２２２】〔実施例１０〕 本願発明のＴＦＴは実質
的に単結晶と見なせる半導体薄膜を活性層として利用し
ているため、単結晶シリコンを用いたＭＯＳＦＥＴに匹
敵する電気特性を示す。
的に単結晶と見なせる半導体薄膜を活性層として利用し
ているため、単結晶シリコンを用いたＭＯＳＦＥＴに匹
敵する電気特性を示す。
【０２２３】本発明で得られるＴＦＴは極めて優れたス
イッチング特性および高速動作特性を有している。その
ため、これまでＭＯＳＦＥＴで構成されてきたＬＳＩな
どの集積化回路をＴＦＴで構成することが可能となる。
イッチング特性および高速動作特性を有している。その
ため、これまでＭＯＳＦＥＴで構成されてきたＬＳＩな
どの集積化回路をＴＦＴで構成することが可能となる。
【０２２４】さらには、薄膜を用いるＴＦＴの利点を生
かして三次元構造の半導体装置（半導体回路）を構成す
ることも可能となる。
かして三次元構造の半導体装置（半導体回路）を構成す
ることも可能となる。
【０２２５】図１３に示す半導体回路は、本願発明のＴ
ＦＴを用いた三次元構造の半導体回路の一例を示してい
る。図１３（Ａ）は下側にＴＦＴ層、上側にイメージセ
ンサを積層した三次元回路である。また、図１３（Ｂ）
は上層及び下層にＴＦＴ層を配置した三次元回路であ
る。
ＦＴを用いた三次元構造の半導体回路の一例を示してい
る。図１３（Ａ）は下側にＴＦＴ層、上側にイメージセ
ンサを積層した三次元回路である。また、図１３（Ｂ）
は上層及び下層にＴＦＴ層を配置した三次元回路であ
る。
【０２２６】図１３（Ａ）において、２１は光電変換層
であり非晶質珪素膜等を用いることができる。その上に
は上部電極（透明導電膜）２２が設けられ、光を受光し
て電気信号に変換する受光部を構成している。
であり非晶質珪素膜等を用いることができる。その上に
は上部電極（透明導電膜）２２が設けられ、光を受光し
て電気信号に変換する受光部を構成している。
【０２２７】なお、ＴＦＴの作製行程は実施例４で既に
説明したので省略する。また、三次元回路を構成するた
めの積層技術は、公知の手段を用いれば良い。ただし、
上側のＴＦＴ層を形成する場合、下層のＴＦＴの耐熱性
を考慮する必要がある。
説明したので省略する。また、三次元回路を構成するた
めの積層技術は、公知の手段を用いれば良い。ただし、
上側のＴＦＴ層を形成する場合、下層のＴＦＴの耐熱性
を考慮する必要がある。
【０２２８】例えば、下層を本願発明のＴＦＴで構成
し、上層を従来の低温形成のＴＦＴとする構成でも良
い。また、下層のＴＦＴを耐熱性の高い材料で形成して
おき、上層に本願発明のＴＦＴを形成する様な構造とし
ても良い。
し、上層を従来の低温形成のＴＦＴとする構成でも良
い。また、下層のＴＦＴを耐熱性の高い材料で形成して
おき、上層に本願発明のＴＦＴを形成する様な構造とし
ても良い。
【０２２９】また、上層となるイメージセンサは受光部
だけで構成した下層のＴＦＴで上層の受光部を制御する
構成としても良い。
だけで構成した下層のＴＦＴで上層の受光部を制御する
構成としても良い。
【０２３０】次に、図１３（Ｂ）において、下層はシリ
コンゲイト構造を用いたＴＦＴ層であり、上層はシリコ
ンゲイト構造または他の金属膜（アルミニウムを主成分
とする膜等）をゲイト電極として用いた構造のＴＦＴ層
である。なお、図１３（Ｂ）もＴＦＴ構造の説明は省略
する。
コンゲイト構造を用いたＴＦＴ層であり、上層はシリコ
ンゲイト構造または他の金属膜（アルミニウムを主成分
とする膜等）をゲイト電極として用いた構造のＴＦＴ層
である。なお、図１３（Ｂ）もＴＦＴ構造の説明は省略
する。
【０２３１】この様な構造においても、上層のＴＦＴを
形成する際に下層のＴＦＴの耐熱性を十分の考慮した上
で作製することが必要である。
形成する際に下層のＴＦＴの耐熱性を十分の考慮した上
で作製することが必要である。
【０２３２】また、図１３（Ａ）、（Ｂ）のどちらも、
下層のＴＦＴを形成した後に厚めに層間絶縁膜２３、２
４を形成し、それをＣＭＰ（化学機械研磨）等で研磨し
て平坦化した後に上層のＴＦＴを形成することが望まし
い。
下層のＴＦＴを形成した後に厚めに層間絶縁膜２３、２
４を形成し、それをＣＭＰ（化学機械研磨）等で研磨し
て平坦化した後に上層のＴＦＴを形成することが望まし
い。
【０２３３】以上の様に、本願発明のＴＦＴを用いて三
次元構造の半導体回路を構成することで、非常に機能性
に富んだ半導体回路を構成することが可能である。な
お、本明細書中において、半導体回路とは半導体特性を
利用して電気信号の制御、変換を行う電気回路という意
味で用いている。
次元構造の半導体回路を構成することで、非常に機能性
に富んだ半導体回路を構成することが可能である。な
お、本明細書中において、半導体回路とは半導体特性を
利用して電気信号の制御、変換を行う電気回路という意
味で用いている。
【０２３４】また、本願発明のＴＦＴを用いてＬＣＤド
ライバ回路や携帯機器用の高周波回路（ＭＭＩＣ：マイ
クロウェイブ・モジュール・ＩＣ）などを構成すること
もできる。即ち、本願発明のＴＦＴを用いることで従来
のＩＣチップやＬＳＩチップをＴＦＴで作製することが
可能である。
ライバ回路や携帯機器用の高周波回路（ＭＭＩＣ：マイ
クロウェイブ・モジュール・ＩＣ）などを構成すること
もできる。即ち、本願発明のＴＦＴを用いることで従来
のＩＣチップやＬＳＩチップをＴＦＴで作製することが
可能である。
【０２３５】〔実施例１１〕 本願発明は液晶表示装置
以外にも、アクティブマトリクス型のＥＬ（エレクトロ
ルミネッセンス）表示装置やＥＣ（エレクトロクロミク
ス）表示装置等の他の電気光学装置を作製することも可
能である。また、イメージセンサやＣＣＤを作製するこ
とも可能である。
以外にも、アクティブマトリクス型のＥＬ（エレクトロ
ルミネッセンス）表示装置やＥＣ（エレクトロクロミク
ス）表示装置等の他の電気光学装置を作製することも可
能である。また、イメージセンサやＣＣＤを作製するこ
とも可能である。
【０２３６】なお、電気光学装置とは電気信号を光学的
信号に変換する装置またはその逆を行う装置という意味
で用いている。
信号に変換する装置またはその逆を行う装置という意味
で用いている。
【０２３７】〔実施例１２〕 本実施例では、本発明を
利用した電気光学装置を利用する電子機器（応用製品）
の一例を図１２に示す。なお、電子機器とは半導体回路
および／または電気光学装置を搭載した製品のことを意
味している。
利用した電気光学装置を利用する電子機器（応用製品）
の一例を図１２に示す。なお、電子機器とは半導体回路
および／または電気光学装置を搭載した製品のことを意
味している。
【０２３８】本願発明を適用しうる電子機器としてはビ
デオカメラ、電子スチルカメラ、プロジェクター、ヘッ
ドマウントディスプレイ、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話、ＰＨＳ（パーソナルハンディフォンシス
テム）等）などが挙げられる。
デオカメラ、電子スチルカメラ、プロジェクター、ヘッ
ドマウントディスプレイ、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話、ＰＨＳ（パーソナルハンディフォンシス
テム）等）などが挙げられる。
【０２３９】図１４（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本願発明は音声出力部２００２、音声
出力部２００３、表示装置２００４等に適用することが
できる。
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本願発明は音声出力部２００２、音声
出力部２００３、表示装置２００４等に適用することが
できる。
【０２４０】図１４（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本願発明は表示装置２１０２、音声
入力部２１０３、受像部２１０６等に適用することがで
きる。
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本願発明は表示装置２１０２、音声
入力部２１０３、受像部２１０６等に適用することがで
きる。
【０２４１】図１４（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本願発明はカメラ部２２
０２、受像部２２０３、表示装置２２０５等に適用でき
る。
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本願発明はカメラ部２２
０２、受像部２２０３、表示装置２２０５等に適用でき
る。
【０２４２】図１４（Ｄ）はヘッドマウントディスプレ
イであり、本体２３０１、表示装置２３０２、バンド部
２３０３で構成される。本発明は表示装置２３０２に適
用することができる。
イであり、本体２３０１、表示装置２３０２、バンド部
２３０３で構成される。本発明は表示装置２３０２に適
用することができる。
【０２４３】図１４（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。
【０２４４】図１４（Ｆ）はフロント型プロジェクター
であり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。
であり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。
【０２４５】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、電気光学装置や半導体回路を必要とする製
品であれば全てに適用できる。
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、電気光学装置や半導体回路を必要とする製
品であれば全てに適用できる。
【０２４６】なお、上記各実施例では、プレーナ型ＴＦ
Ｔの作製方法について説明したが、本発明はＴＦＴ構造
に拘わらず実施することができることはいうまでもな
い。即ち、ＴＦＴ構造は図７、図９等に示す構造に限定
されるものではなく、例えば逆スタガ型ＴＦＴ、シリサ
イド構造、またはサイドウォール構造を有するような構
造であっても実施者の必要に応じて本実施例を適用する
ことは容易である。
Ｔの作製方法について説明したが、本発明はＴＦＴ構造
に拘わらず実施することができることはいうまでもな
い。即ち、ＴＦＴ構造は図７、図９等に示す構造に限定
されるものではなく、例えば逆スタガ型ＴＦＴ、シリサ
イド構造、またはサイドウォール構造を有するような構
造であっても実施者の必要に応じて本実施例を適用する
ことは容易である。
【０２４７】
【発明の効果】本発明によって得られた良質な下地膜上
の半導体薄膜の表面は優れた平坦性を有しており、Ｓｉ
切れ等の不良箇所の発生を抑えることができる。
の半導体薄膜の表面は優れた平坦性を有しており、Ｓｉ
切れ等の不良箇所の発生を抑えることができる。
【０２４８】また、本発明の下地膜上の半導体薄膜を結
晶化させた場合、半導体薄膜は非常に良好な結晶性を有
する。
晶化させた場合、半導体薄膜は非常に良好な結晶性を有
する。
【０２４９】このように、良質な表面を有する下地膜上
に形成された優れた半導体薄膜を活性層に利用すること
で半導体装置のＴＦＴ特性の均一性および信頼性および
歩留まりを向上させることができる。
に形成された優れた半導体薄膜を活性層に利用すること
で半導体装置のＴＦＴ特性の均一性および信頼性および
歩留まりを向上させることができる。
【図１】 本発明の下地膜表面付近の拡大図。
【図２】 実施例１の下地膜の作製工程を示す図。
【図３】 実施例２の下地膜の作製工程を示す図。
【図４】 実施例３の下地膜の作製工程を示す図。
【図５】 半導体装置の不良箇所の拡大断面図。
【図６】 半導体装置の作製工程を示す図。
【図７】 半導体装置の作製工程を示す図。
【図８】 半導体装置の作製工程を示す図。
【図９】 電気光学装置の断面を示す図。
【図１０】 アクティブマトリクス基板の外観を示す図
【図１１】 アクティブマトリクス基板の断面を示す図
【図１２】 アクティブマトリクス基板の断面を示す図
【図１３】 半導体回路の一例を示す図
【図１４】 電気機器の一例を示す図
【図１５】 ＡＦＭ観察写真
【図１６】 半導体薄膜の電子線回析パターンを示す写
真
真
【図１７】 電子線回析パターンを模式的に示した図
【図１８】 半導体薄膜の方位関係を示す図
【図１９】 結晶粒界の形態を示す図
【図２０】 ＳＩＭＳ測定結果を示す図
【図２１】 結晶シリコンの結晶粒を示すＴＥＭ写真
【図２２】 欠陥の生成および消滅に関するモデルを説
明するための図
明するための図
【図２３】 半導体薄膜の結晶粒を示すＴＥＭ写真。
【図２４】 半導体薄膜の暗視野像を示すＴＥＭ写真。
１００ 安価な低級グレードの基板 １０１ 非晶質珪素膜からなる下地膜（成膜後の下地
膜） １０２ 優れた平坦性を有する下地膜（平坦化処理後の
下地膜） １０３ 酸化膜からなる下地膜（熱処理後の下地膜） １１０ 半導体薄膜 １１１ マスク １１２ 触媒元素を含む層 １１３ 触媒元素の添加領域 １１４ 結晶性を有する領域 １１５ 非晶質な領域 １１６ 結晶性珪素膜（パターニング後） １１７ ゲート絶縁膜 １１８ 熱酸化膜 １２０ 結晶性珪素膜（ゲッタリング工程後） １２３ 陽極酸化膜 １２４ 陽極酸化膜 １２５ ゲイト電極 １３１ 層間絶縁膜 １９９ 固形物（シリサイド） ３００ 安価な低級グレードの基板 ３０１ 酸化珪素膜からなる下地膜（成膜後の下地膜） ３０３ 酸化珪素膜からなる下地膜（熱アニール後の下
地膜）
膜） １０２ 優れた平坦性を有する下地膜（平坦化処理後の
下地膜） １０３ 酸化膜からなる下地膜（熱処理後の下地膜） １１０ 半導体薄膜 １１１ マスク １１２ 触媒元素を含む層 １１３ 触媒元素の添加領域 １１４ 結晶性を有する領域 １１５ 非晶質な領域 １１６ 結晶性珪素膜（パターニング後） １１７ ゲート絶縁膜 １１８ 熱酸化膜 １２０ 結晶性珪素膜（ゲッタリング工程後） １２３ 陽極酸化膜 １２４ 陽極酸化膜 １２５ ゲイト電極 １３１ 層間絶縁膜 １９９ 固形物（シリサイド） ３００ 安価な低級グレードの基板 ３０１ 酸化珪素膜からなる下地膜（成膜後の下地膜） ３０３ 酸化珪素膜からなる下地膜（熱アニール後の下
地膜）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２７Ｇ (72)発明者 大谷 久 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 4M104 AA08 AA09 BB01 BB02 BB14 BB17 BB36 BB39 CC05 DD02 DD04 DD26 DD88 EE17 EE18 GG09 GG10 GG17 GG19 HH12 5F052 CA08 DA02 DB02 DB03 EA11 EA16 FA01 GB05 JA04 KA05
Claims (15)
- 【請求項１】表面に絶縁膜を有する基板上に形成された
半導体薄膜でなる活性層を有する半導体装置において、
基板及び該基板に接する絶縁膜表面は、少なくとも１つ
の凹部を有し、前記絶縁膜表面の凹部の深さの平均値を
ｄとし、前記基板表面の凹部の深さの平均値をＤとした
場合、ｄ／Ｄ＜１であることを特徴とする半導体装置。 - 【請求項２】請求項１において、前記凹部の深さの平均
値ｄは１０ｎｍ以下であることを特徴とする半導体装
置。 - 【請求項３】表面に絶縁膜を有する基板上に形成された
半導体薄膜でなる活性層を有する半導体装置において、
基板に接する絶縁膜表面は、少なくとも１つの凹部を有
し、前記絶縁膜表面の凹部の開口直径ｒ1 が１０ｎｍ〜
１μｍであることを特徴とする半導体装置。 - 【請求項４】表面に絶縁膜を有する基板上に形成された
半導体薄膜でなる活性層を有する半導体装置において、
基板に接する絶縁膜表面は、少なくとも１つの凹部を有
し、前記絶縁膜表面の凹部の開口部の断面曲線における
接線と表面平面となす角ａ°は０°〜６０°であること
を特徴とする半導体装置。 - 【請求項５】表面に絶縁膜を有する基板上に形成された
半導体薄膜でなる活性層を有する半導体装置において、
基板及び該基板に接する絶縁膜表面は、少なくとも１つ
の凹部を有し、前記絶縁膜表面の凹部の開口部付近にお
ける曲率半径Ｒ1 は、前記基板表面の凹部の開口部付近
における曲率半径Ｒ2 よりも大きいことを特徴とする半
導体装置。 - 【請求項６】請求項１乃至５のいずれか一において、前
記凹部の密度が、１００個／ｃｍ2 以下であることを特
徴とする半導体装置。 - 【請求項７】表面に絶縁膜を有する基板上に形成された
半導体薄膜でなる活性層を有する半導体装置において、
半導体薄膜の底面に接触する絶縁膜の表面粗さの二乗平
均の平方根Ｒｍｓが０．３ｎｍ以下であることを特徴と
する半導体装置。 - 【請求項８】請求項１乃至７のいずれか一において、前
記半導体薄膜の電子線回折パターンには｛１１０｝配向
による特定の規則性が観測され、当該電子線回折パター
ンの任意の回折スポットは概略円状であり、前記回折ス
ポットの短軸の長さ（ａ）と長軸の長さ（ｂ）との比
（ａ／ｂ）が１/1（円形）〜1/1.5 であることを特徴と
する半導体装置。 - 【請求項９】請求項１乃至７のいずれか一において、前
記半導体薄膜の電子線回折パターンには｛１１０｝配向
による特定の規則性が観測され、当該電子線回折パター
ンの任意の回折スポットは、電子線照射エリアの中心点
に対して同心円状の広がりを有し、前記電子線照射エリ
アの中心点から前記回折スポットに対して引いた接線
と、前記電子線照射エリアの中心点と前記回折スポット
の中心点とを結ぶ線分とがなす角は±1.5 °以内である
ことを特徴とする半導体装置。 - 【請求項１０】絶縁表面上の薄膜トランジスタの作製方
法において、基板に接して第１の非晶質珪素膜を成膜す
る工程と、前記非晶質珪素膜を平坦化する工程と、前記
非晶質珪素膜に加熱処理を施し、酸化珪素膜を得る工程
と、前記酸化珪素膜上に第２の非晶質珪素膜を成膜する
工程と、を少なくとも経て作製されることを特徴とする
半導体装置の作製方法。 - 【請求項１１】絶縁表面上の薄膜トランジスタの作製方
法において、基板上に絶縁膜を形成する工程と、前記絶
縁膜を平坦化する工程と、前記絶縁膜を熱処理する工程
と、前記絶縁膜上に非晶質珪素膜を成膜する工程と、を
少なくとも経て作製されることを特徴とする半導体装置
の作製方法。 - 【請求項１２】絶縁表面上の薄膜トランジスタの作製方
法において、単結晶基板を熱酸化して酸化膜を形成する
工程と、前記酸化膜を平坦化する工程と、前記酸化膜を
再度熱処理する工程と、前記酸化膜上に非晶質珪素膜を
成膜する工程と、を少なくとも経て作製されることを特
徴とする半導体装置の作製方法。 - 【請求項１３】請求項１０乃至１２のいずれか一におい
て、前記平坦化する工程は、機械的な研磨により行われ
ることを特徴とする半導体装置の作製方法。 - 【請求項１４】請求項１０乃至１２のいずれか一におい
て、前記平坦化する工程は、化学的機械的研磨により行
われることを特徴とする半導体装置の作製方法。 - 【請求項１５】請求項１０乃至１２のいずれか一におい
て、前記平坦化する工程は、電解インプロセスドレッシ
ング研磨により行われることを特徴とする半導体装置の
作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10156698A JP2000031488A (ja) | 1997-08-26 | 1998-05-20 | 半導体装置およびその作製方法 |
| US09/139,662 US6326249B1 (en) | 1997-08-26 | 1998-08-25 | Semiconductor device and process for producing same |
| US09/553,488 US6294815B1 (en) | 1997-08-26 | 2000-04-20 | Semiconductor device |
| US09/955,201 US6635929B2 (en) | 1997-08-26 | 2001-09-19 | Uniform thin film semiconductor device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-246067 | 1997-08-26 | ||
| JP24606797 | 1997-08-26 | ||
| JP10-125956 | 1998-05-08 | ||
| JP12595698 | 1998-05-08 | ||
| JP10156698A JP2000031488A (ja) | 1997-08-26 | 1998-05-20 | 半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031488A true JP2000031488A (ja) | 2000-01-28 |
| JP2000031488A5 JP2000031488A5 (ja) | 2005-10-06 |
Family
ID=27315230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10156698A Withdrawn JP2000031488A (ja) | 1997-08-26 | 1998-05-20 | 半導体装置およびその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6326249B1 (ja) |
| JP (1) | JP2000031488A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101201316B1 (ko) * | 2005-11-29 | 2012-11-14 | 엘지디스플레이 주식회사 | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 |
| JP2017050558A (ja) * | 2010-03-12 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101767684B1 (ko) | 2010-09-30 | 2017-08-11 | 후지필름 가부시키가이샤 | 광전 변환 소자, 광전 변환 소자의 제조 방법, 및 촬상 디바이스 |
| JP2017163163A (ja) * | 2011-04-22 | 2017-09-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| US5818076A (en) | 1993-05-26 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
| US6090646A (en) | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| JP4302194B2 (ja) * | 1997-04-25 | 2009-07-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4318768B2 (ja) | 1997-07-23 | 2009-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4601731B2 (ja) | 1997-08-26 | 2010-12-22 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法 |
| US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| US7202497B2 (en) | 1997-11-27 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6617648B1 (en) | 1998-02-25 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Projection TV |
| JP2000012864A (ja) | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6271101B1 (en) | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| JP4476390B2 (ja) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6469317B1 (en) | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| TW513753B (en) | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
| US6620719B1 (en) * | 2000-03-31 | 2003-09-16 | International Business Machines Corporation | Method of forming ohmic contacts using a self doping layer for thin-film transistors |
| TW504846B (en) * | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP4925528B2 (ja) * | 2000-09-29 | 2012-04-25 | 三洋電機株式会社 | 表示装置 |
| KR100763137B1 (ko) * | 2000-12-29 | 2007-10-02 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그의 제조방법 |
| KR100683526B1 (ko) * | 2000-12-29 | 2007-02-15 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그의 제조방법 |
| KR100365414B1 (en) * | 2001-04-30 | 2002-12-18 | Hynix Semiconductor Inc | Method for forming ultra-shallow junction using laser annealing process |
| JP4896318B2 (ja) * | 2001-09-10 | 2012-03-14 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| CN101217150B (zh) * | 2002-03-05 | 2011-04-06 | 株式会社半导体能源研究所 | 半导体元件和使用半导体元件的半导体装置 |
| US6812491B2 (en) * | 2002-03-22 | 2004-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory cell and semiconductor memory device |
| US6930326B2 (en) * | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
| TWI353979B (en) * | 2002-04-10 | 2011-12-11 | Nippon Zoki Pharmaceutical Co | Novel crystal form of 5-hydroxy-1-methylhydantoin |
| JP4202091B2 (ja) * | 2002-11-05 | 2008-12-24 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置の作製方法 |
| US7374976B2 (en) * | 2002-11-22 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin film transistor |
| CN100552893C (zh) * | 2003-03-26 | 2009-10-21 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| US7061570B2 (en) * | 2003-03-26 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7423343B2 (en) * | 2003-08-05 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof |
| US7202155B2 (en) * | 2003-08-15 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing wiring and method for manufacturing semiconductor device |
| JP2009194351A (ja) * | 2007-04-27 | 2009-08-27 | Canon Inc | 薄膜トランジスタおよびその製造方法 |
| US7820540B2 (en) * | 2007-12-21 | 2010-10-26 | Palo Alto Research Center Incorporated | Metallization contact structures and methods for forming multiple-layer electrode structures for silicon solar cells |
| US8193071B2 (en) * | 2008-03-11 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR101015849B1 (ko) * | 2009-03-03 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR101049799B1 (ko) * | 2009-03-03 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR101041141B1 (ko) | 2009-03-03 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101049801B1 (ko) | 2009-03-05 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치 |
| KR20100100187A (ko) * | 2009-03-05 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법 |
| KR101056428B1 (ko) * | 2009-03-27 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치 |
| KR101094295B1 (ko) * | 2009-11-13 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법 |
| US20110126877A1 (en) * | 2009-11-27 | 2011-06-02 | Jinah Kim | Solar cell |
| KR102068463B1 (ko) | 2009-11-28 | 2020-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법 |
| WO2011065210A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| KR101824124B1 (ko) | 2009-11-28 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR101878206B1 (ko) * | 2010-03-05 | 2018-07-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법 |
| DE102010061296A1 (de) * | 2010-12-16 | 2012-06-21 | Schott Solar Ag | Verfahren zum Herstellen von elektrisch leitenden Kontakten auf Solarzellen sowie Solarzelle |
| US8987728B2 (en) | 2011-03-25 | 2015-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN105931967B (zh) | 2011-04-27 | 2019-05-03 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| KR102495290B1 (ko) * | 2012-12-28 | 2023-02-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825335A (en) * | 1988-03-14 | 1989-04-25 | Endevco Corporation | Differential capacitive transducer and method of making |
| US5221365A (en) | 1990-10-22 | 1993-06-22 | Sanyo Electric Co., Ltd. | Photovoltaic cell and method of manufacturing polycrystalline semiconductive film |
| JPH0828520B2 (ja) | 1991-02-22 | 1996-03-21 | 株式会社半導体エネルギー研究所 | 薄膜半導体装置およびその製法 |
| US5604360A (en) | 1992-12-04 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor |
| JP2852853B2 (ja) | 1993-07-27 | 1999-02-03 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| TW226478B (en) | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| JPH07135138A (ja) | 1993-06-24 | 1995-05-23 | Oki Electric Ind Co Ltd | Ｘ線マスクの製造方法 |
| US5895933A (en) | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| TW295703B (ja) | 1993-06-25 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
| JP2791858B2 (ja) | 1993-06-25 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
| US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JP2759415B2 (ja) | 1993-11-05 | 1998-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5435888A (en) | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
| JPH07335907A (ja) | 1994-06-14 | 1995-12-22 | Sony Corp | Ｓｏｉ基板に形成したｃｍｏｓトランジスタおよびそのｓｏｉ基板の製造方法 |
| JP3464287B2 (ja) | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3514891B2 (ja) | 1994-10-07 | 2004-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US5942768A (en) | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| US5882857A (en) | 1995-06-07 | 1999-03-16 | Behringwerke Ag | Internal positive controls for nucleic acid amplification |
| JP3184771B2 (ja) * | 1995-09-14 | 2001-07-09 | キヤノン株式会社 | アクティブマトリックス液晶表示装置 |
| US5670812A (en) * | 1995-09-29 | 1997-09-23 | International Business Machines Corporation | Field effect transistor having contact layer of transistor gate electrode material |
| JPH10214974A (ja) * | 1997-01-28 | 1998-08-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4601731B2 (ja) | 1997-08-26 | 2010-12-22 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法 |
| US6083850A (en) | 1997-12-18 | 2000-07-04 | Advanced Micro Devices, Inc. | HSQ dielectric interlayer |
| US6521474B2 (en) * | 1998-11-27 | 2003-02-18 | Sanyo Electric Co., Ltd. | Manufacturing method for reflection type liquid crystal display |
-
1998
- 1998-05-20 JP JP10156698A patent/JP2000031488A/ja not_active Withdrawn
- 1998-08-25 US US09/139,662 patent/US6326249B1/en not_active Expired - Lifetime
-
2000
- 2000-04-20 US US09/553,488 patent/US6294815B1/en not_active Expired - Lifetime
-
2001
- 2001-09-19 US US09/955,201 patent/US6635929B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101201316B1 (ko) * | 2005-11-29 | 2012-11-14 | 엘지디스플레이 주식회사 | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 |
| JP2017050558A (ja) * | 2010-03-12 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9917109B2 (en) | 2010-03-12 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101767684B1 (ko) | 2010-09-30 | 2017-08-11 | 후지필름 가부시키가이샤 | 광전 변환 소자, 광전 변환 소자의 제조 방법, 및 촬상 디바이스 |
| JP2017163163A (ja) * | 2011-04-22 | 2017-09-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6326249B1 (en) | 2001-12-04 |
| US6294815B1 (en) | 2001-09-25 |
| US6635929B2 (en) | 2003-10-21 |
| US20020042170A1 (en) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000031488A (ja) | 半導体装置およびその作製方法 | |
| KR100536523B1 (ko) | 반도체박막및반도체장치 | |
| US6107639A (en) | Semiconductor device with rod like crystals and a recessed insulation layer | |
| JP4566294B2 (ja) | 連続粒界結晶シリコン膜、半導体装置 | |
| US8143625B2 (en) | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same | |
| JPH11191628A (ja) | 半導体装置の作製方法 | |
| JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4566295B2 (ja) | 半導体装置の作製方法 | |
| JP4602155B2 (ja) | 半導体装置の作製方法 | |
| JPH11186563A (ja) | 半導体装置およびその作製方法 | |
| JPH118196A (ja) | 半導体薄膜および半導体装置 | |
| JP2000195792A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050517 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100112 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100407 |