[go: up one dir, main page]

JPH04151819A - 半導体作製方法 - Google Patents

半導体作製方法

Info

Publication number
JPH04151819A
JPH04151819A JP27713490A JP27713490A JPH04151819A JP H04151819 A JPH04151819 A JP H04151819A JP 27713490 A JP27713490 A JP 27713490A JP 27713490 A JP27713490 A JP 27713490A JP H04151819 A JPH04151819 A JP H04151819A
Authority
JP
Japan
Prior art keywords
film
hydrogen
semiconductor
sputtering
oxygen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27713490A
Other languages
English (en)
Other versions
JP3030366B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Kouyuu Chiyou
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2277134A priority Critical patent/JP3030366B2/ja
Priority to US07/774,852 priority patent/US5210050A/en
Publication of JPH04151819A publication Critical patent/JPH04151819A/ja
Priority to US08/428,842 priority patent/US5744818A/en
Priority to US09/037,984 priority patent/US6448577B1/en
Application granted granted Critical
Publication of JP3030366B2 publication Critical patent/JP3030366B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、格子歪を有するマイクロクリスタル構造の半
導体の作製方法に関するものである。
〔発明の概要〕
本発明は、水素または水素を主成分気体(残りはアルゴ
ン等の不活性気体)雰囲気中における不純物濃度5 X
 10’ 8cm−”以下の半導体ターゲットをスパッ
タさせることによって、7 X 10”cm−3以下好
ましくはI Xl019cm−3以下の酸素濃度のアモ
ルファス半導体を熱結晶化させることにより、7×10
110l9’以下の酸素濃度の格子歪を存するマイクロ
クリスタル構造の半導体を形成する方法に関するもので
ある。
〔従来の技術〕
従来、多結晶半導体装置は、減圧CVDまたはプラズマ
CVD法によって形成された半導体膜を550〜650
℃の温度で数時間〜数十時間熱処理し熱結晶化させるこ
とにより多結晶半導体膜を得て、この多結晶半導体膜を
用いて作製されていた。
〔従来技術の問題点〕
減圧CVD法によって非単結晶半導体膜を得る場合、大
面積基板に均一に成膜するのは困難であるという問題が
ある。
またプラズマCVD法によって非単結晶半導体膜を得る
場合、その成膜工程に時間かかかるという問題かあった
従来、水素を添加したスパッタ法によって得られたa−
3i (アモルファスシリコン)膜を用いて薄膜トラン
ジスタを作製する例が知られているか、その電気的特性
は低い(電子移動度は0.1cm2/Vsec以下)こ
とか知られている。
そこで、−射的には水素を添加しないアルコンガスを用
い、スパッタ法によってa−3i膜を得ている。
また水素のみまたは水素を主成分とする気体を用いたス
パッタ法での成膜は不可能であるとされていた。
この様な問題を解決する手段としてはスパッタ法を用い
る方法かある。
特にマグネトロン型スパッタ法は イ)電子が磁場でターゲット付近に閉じ込められ高エネ
ルギー電子による基板表面への損傷か抑えられる。
口)低温で大面積にわたり高速成膜できる。
ハ)危険なガスを使用しないので、安全性と工業性が高
い。
などの利点かある。しかし、スパッタ法によって得た非
単結晶半導体膜には、珪素原子の存在に偏りかあり、ア
ルゴン原子および酸素の不純物の混在によりまたは同時
に水素を混在していないため700℃以下の温度での熱
結晶化は不可能であることか知られている。
〔発明の目的〕
本発明は、工業的に量産生のよいスパッタ法により得ら
れた非単結晶半導体を熱結晶化させることによって格子
歪を有する微結晶半導体を得ることを発明の目的とする
〔発明の構成〕
本発明は、水素または水素と不活性気体とを水素を主成
分として有する雰囲気中における基板上へのスパッタ法
による非晶質性(アモルファスまたはそれにきわめて近
い)半導体膜(以下a −3iという)の成膜工程と、
前記スパッタ法によって得た非晶質性の半導体膜を45
0〜700℃代表的には600℃の温度で結晶化させる
工程を有することを特徴とする半導体作製方法である。
本発明者は、スパッタ法において水素を雰囲気気体とし
て20%以上添加する(雰囲気中の酸素濃度は0.01
%以下とし、水素も5N(99,999%以上)の高純
度水素を用いている)ことで、成膜されるaSi膜中に
予め水素を均一に分散させて混入せしめて、このa−3
i膜を450〜700℃1代表的には600℃以下の温
度でのアニールによって熱結晶化できることを発見した
。本発明は、この上記実験事実に基づくものである。
この結晶化は、平均の結晶粒径が5〜400人と小さく
、かつその中の水素含有量は5原子%以下である。特に
不純物としての酸素は7×10190m−3またはそれ
以下好ましくはI X 10”cm−”以下とすること
に特長を有する。そしてそれぞれの微結晶に格子歪をも
たせることにより、ミクロにそれの結晶界面か互いに強
く密接し、結晶粒界でのキャリアにとってのバリアを消
滅させんとしている。
このため、単に格子歪のない多結晶の結晶粒界では、酸
素等がそこに偏析し障壁(バリア)かキャリアの移動を
阻害するが、本発明においては、かかる格子歪により、
バリアがないまたは無視できる程度であるため、電子の
移動度も5〜300cm2/Vsecと桁違いに優れた
特長を有せしめた。
〔実施例〕
(実施例1) 本実施例は、マグネトロン型RF(高周波)スパッタ装
置によって作製したa−3i膜を熱結晶化させて、格子
歪を有せしめるとともに、その平均結晶粒径を5〜40
0人と小さく、また含有水素の量は5原子%以下であり
、かつ不純物としての酸素は7X1019cF3以下、
好ましくはI X 10I910l9以下の準結晶(セ
ミアモルファス Quasi−crystalまたはS
emi−amrphasともいう)の多結晶珪素半導体
層を形成した。そしてその電気特性であるキャリア移動
度、スレッシュホールド電圧、界面準位密度等の電気特
性を知るのに最も有効な手段であるこの微結晶珪素半導
体層を用い、薄膜ランジスタを作製した。
第1図に本実施例において作製した薄膜トランジスタの
作製工程を示す。
ます、ガラス基板(11) lに酸化珪素膜(12)を
以下の条件においてマグネトロン型RFスパッタ法によ
り200nmの厚さに形成した。
02100%雰囲気 成膜温度 150℃ RF(13,56MHz)出力400 W圧力 0.5
Pa 単結晶シリコンをターゲットに使用 さらにその」二に高純度のマグネトロン型RFスパッタ
装置によってチャネル形成領域となるa−3i膜(13
)を1100nの厚さに成膜する。
このスパッタ法として背圧をI X 1O−7Pa以下
とし、排気はターボ分子ポンプとクライオポンプとを用
いた。供給する気体の量は5 N (99,999%)
以上の純度を有し、添加気体としては必要に応じて用い
るアルゴン4N以上を有せしめた。ターゲラ1〜の単結
晶シリコンも5 X 1018cm−3以下の酸素濃度
、例えばI X1018cm−”の酸素濃度とし、形成
される被膜中の不純物としての酸素をきわめて少なくし
た。
成膜条件は、水素含有比20〜100%、アルゴン含有
比80〜0%、例えば水素含有100%とした。かかる
雰囲気下において、 H2/(H2+Ar) = 100%(分圧比)成膜温
度 150℃ RF(13,56MHz)出力 400W全圧力 0.
5Pa とし、ターゲットは高純度Siターゲットを用いた。
この後、450〜700℃1例えば600℃の温度で1
0時間の時間をかけ、水素または不活性気体中、本実施
例においては水素100%雰囲気中においてa−3i膜
(13)の熱結晶化を行った。いわゆる微結晶(または
セミアモルファス)といわれるものであった。
かかる方法にて形成されたアモルファスシリコン膜およ
び熱処理により結晶化後の被膜中の不純物純度をS[M
S(二次イオン等量分析)法により調べた。すると成膜
中の不純物濃度のうち、酸素8XIO18cF3、炭素
3 XIO”cm−3であった。また水素は4 X 1
020cF3を有し、珪素の密度を4×1022cm−
3とすると、1原子96に相当する量であった。
これらをターゲットの単結晶シリコンの酸素濃度I X
 10’ 8cF3を基準として調べた。またこのSI
MS分析は成膜後被膜の深さ方向の分布(デプスプロフ
ィル)を調べ、その最小値を基準とした。なせなら表面
は大気との自然酸化した酸化珪素があるからである。こ
れらの値は結晶化処理後であっても特に大きな変化はな
く、酸素の不純物濃度は8XIO18cm−3であった
。この実施例において、酸素を念のために増やし、例え
ばN20を0.1cc/sec、10cc/secと添
加してみた。すると結晶化後の酸素濃度はI X 10
20cm−3,4X 1020cm−3と多くなった。
しかしかかる被膜を用いた時、同時に、結晶化に必要な
温度を700℃以上にするか、または結晶化時間を少な
くとも5倍以上にすることによって、初めて結晶化がで
きた。即ち工業的に基板のガラスの軟化温度を考慮する
と、700℃以下好ましくは600℃以下での処理は重
要であり、またより結晶化に必要な時間を少なくするこ
とも重要である。
しかし酸素濃度等の不純物をどのように少なくしても、
450℃以下では熱アニールによるa−3i半導体の結
晶化は実験的には不可能であった。
また本発明においては、もしかかる高品質のスパッタ装
置を用いた結果として、装置からのリーク等により成膜
中の酸素濃度がI X 102102O”またはそれ以
上となった場合は、かかる本発明の特性を期待すること
かできない。
かくの如くにして7 X 1019cm−3以下の酸素
濃度であること、および熱処理温度が450〜700℃
であることが決められた。
もちろん、ゲルマニウムにおいては、またはシリコンと
ゲルマニウムとの化合物半導体である場合にはアニール
温度を約100℃下げることができた。
この微結晶半導体は格子歪を有し、以下第4図に示され
たレーザラマン分析データで明らかなように、低波数側
に単結晶シリコンに比べてシフトしていた。
電気特性を調べるため、以下に絶縁ゲイト型電解効果l
・ランジスタの作製方法を記す。即ち、本発明方法によ
って得られた熱結晶化させた微結晶珪素半導体に対して
デバイス分離パターニングを行い、第1図(a)の形状
を得た。
つぎに、n+a−8i膜(14)を以下に示す条件でマ
グネトロン型RFスパッタ法により50nmの厚さに成
膜した。
成膜条件は、水素分圧比20〜99%以上(本実施例で
は80%)、アルゴン分圧比80〜0%(本実施例では
19%)、PH3分圧比0.1%〜10%(実施例では
1%)の雰囲気中において、 成膜温度 150℃ RF(13,56MHz)出力 400W全圧力 0.
5Pa であり、ターゲットとして単結晶(酸素濃度1×10”
 cm−’)Siをターゲットとして用いた。
また、この−導電型を有する半導体層の作製のためには
、はPCVD法を用いてもよい。さらに、活性層を形成
した後、ソースおよびドレインを形成するため、不純物
(例えばB(ホウ素)、P(リン) 、As(砒素))
をイオン注入法により添加してもよい。
この後ゲート領域パターニングを行い第1図(b)の形
状を得た。
つぎにゲート酸化珪素膜(15)を1100nの厚さに
マグネトロン型RFスパッタ法により以下の条件で成膜
し、第1図(C)の形状を得た。
酸素雰囲気100% 圧力0.5pa。
成膜温度100℃ RF(13,56MHz)出力400W単結晶シリコン
のターゲットまたは合成石英のターゲット使用した。
つぎにコンタクトホール開はパターニングを行い、第1
図(d)の形状をえた。
最後に真空蒸着によりアルミニウム電極(16)を30
0nmの厚さに形成し、パターニングすることににより
第1図(e)の形状を得、その後水素熱アニルを水素1
00%雰囲気中において375℃の温度で30m1n行
い、薄膜トランジスタを完成させた。
この水素熱アニールは多結晶珪素半導体と酸化珪素絶縁
膜との界面準位を低減させ、デバイス特性を向上させる
ためである。
なお第1図(e)に示す薄膜トランジスタにおいて、S
はソース電極、Gはゲイト電極、Dはドレイン電極であ
る。
また本実施例において作製した薄膜トランジスタ第1図
(e)のチャンネル部(17)の大きさは100X10
0μmの大きさである。
以上が本実施例において作製した多結晶珪素半導体層を
用いた薄膜トランジスタの作製方法であるか、本発明の
効果を示すためにチャネル形成領域である第1図(a)
のa−3i層(13)をマグネトロン型RFスパッタ法
により成膜する際の条件である水素の濃度および不本意
に混入する酸素濃度を変化させた実施例を5例作製した
のて以下にその作製方法を示す。
(実施例2) 本実施例は実施例1の作製法においてチャネル形成領域
となる第1図(a)の(13)を作製する際のスパッタ
時における雰囲気の分圧比を H2/ (H2+Ar) = 0%(分圧比)とし、他
は実施例1と同様な方法によって作製したものである。
酸素濃度は2 X 1020cm−3を有していた。
(実施例3) 本実施例は実施例1の作製法においてチャネル形成領域
となる第1図(a)の(13)を作製する際のスパッタ
時における雰囲気の分圧比を H2/(H2+Ar)=20% (分圧比)とし、他は
実施例1と同様な方法によって作製したものである。成
膜中の酸素濃度は7×1019cm−3を有していた。
(実施例4) 本実施例は実施例1の作製法においてチャネル形成領域
となる第1図(a)の(13)を作製する際のスパッタ
時における雰囲気の分圧比を H2/(H2+Ar) −50% (分圧比)とし、他
は実施例1と同様な方法によって作製したものである。
成膜中の酸素濃度は3 X 10” cm−3を存して
いた。
(実施例5) 本実施例は実施例1の作製法においてチャネル形成領域
となる第1図(a)の(13)を作製する際のスパッタ
時における雰囲気の分圧比を H2/ (H2+Ar) = 80%(分圧比)とし、
他は実施例1と同様な方法によって作製したものである
。成膜中の酸素濃度はI Xl019cm−3を有して
いた。
以下、上記実施例の電気的特性を比較した結果を示す。
第2図は完成した本実施例1〜5のチャネル部(第6図
eの(17))におけるキャリアの移動度μ(FIEL
D MOBILITY)とスパッタ時における水素分圧
比比(PH/Ptot*=H2/(H2+Ar))の関
係をグラフ化したものである。
第2図におけるプロット点と実施例との対応量係を以下
に表1として示す。
表1 PH/PTOTAL%  実施例番号 第2図によれば水素分圧か0%の時は酸素濃度か2X1
0”cF3もあるため、3 xlO−’cm2V/se
cときわめて小さく、また他方、本発明の如<20%以
上また酸素濃度7 Xl01gcm−3以下において顕
著に高い移動度2 cm2/Vsec以上u (FIE
LD MOBILITY)が得られていることがわかる
これは水素を添加すると、スパッタ内のチャンバ中での
酸素を水とし、それをクライオポンプで積極的に除去で
きたためと推定される。
第3図はしきい値電圧とスパッタ時における水素分圧比
(PH/PtoTAL=H2/(H2+Ar))の関係
をグラフ化したものである。
水素分圧比(P++/ProtAL−H2/(H2+A
r))と実施例番号の対応関係は表1の場合と同じであ
る。
しきい値電圧が低いほど薄膜トランジスタを動作させる
動作電圧、すなわちゲイト電圧が低くてよいことになり
、デバイスとしての良好な特性が得られることを考える
と、第3図の結果は、水素の分圧比の高い20%以上条
件のスパッタ法によって、スレッシュホールド電圧8V
以下のノーマリオフの状態を得ることができる。即ち、
チャネル形成領域となる第1図(a)の(13)に示さ
れるa−3i膜を得て、このa−3i膜を再結晶化させ
ることによって得られる微結晶珪素半導体層を用いたデ
バイス(本実施例では薄膜トランジスタ)は良好な電気
的特性を示すことがわかる。
a−3i膜を熱結晶化させた多結晶珪素半導体層のレー
ザラマンスペクトルを示したものである。第4図に表さ
れた表示記号と実施例番号およびスパッタ時の水素分圧
比との関係を第2表に示す。
第2表 表示記号 実施例番号 水素分圧 (41)     2    0% (42)     3    20% (43)     4    50% (44)     1    100%第4図を見ると
曲線(42)に比較して曲線(43)、すなわちチャネ
ル形成領域(第1図(e)の(17))となるa−3i
半導体層を作製する際のスパッタ時における水素の分圧
比が0%の場合と100%の場合を比較すると、熱アニ
ールにより結晶化させた場合は、スパッタ時における水
素の分圧比が100%の場合のラマンスペクトルは顕著
にその結晶性を有し、かつその平均の結晶粒径は半値幅
より5〜400人代表的には100〜200人である。
そして単結晶シリコンのピーク値の520cm −’よ
りも低波数側にずれ、明らかに格子歪を有する。このこ
とは本発明の特徴を顕著に示している。すなわち水素を
添加したスパッタ法によるa−3i膜の作製の効果は、
そのa−3i膜を熱結晶化させて初めて現れるものてあ
るということである。
このように格子歪を有すると、微結晶粒の互いか無理に
縮んでいるため、互いの結晶粒界での密接が強くなり、
結晶粒界でのキャリアにとってのエネルギバリアもそこ
での酸素等の不純物の偏析も発生しにくい。結果として
高いキャリア移動度を期待することができる。
一般に電界効果トランジスタである薄膜トランジスタに
おいてドレイン電圧VDか低い場合、ドレイン電流ID
とドレイン電圧VDとの関係は以下の式によって表され
る。
ID−(W/L) μC(VG−VT)VD(Soli
d、 5tate electronics、 Vol
、 24. No、 11. pp、 1059.19
81.Pr1nted in Br1tain)上式に
おいて、Wはチャンネル幅、Lはチャネル長、μはキャ
リアの移動度、Cはゲイト酸化膜の静電容量、VCはゲ
ート電圧、VTはしきい値電圧として定着している。
上記スパッタ時における不活性気体としてはArを用い
たか、その他Heなどの他の不活性気体、ま】 たはSjH,,512Hsなどの反応性気体をプラズマ
化させたものを雰囲気気体の一部に添加して用いても良
い。本実施例のマグネ)・ロン型RFスパッタ法による
a−3i膜の成膜において、水素濃度は5〜100%、
成膜温度は室温〜500’Cの範囲、RF出力は500
1]z〜100GH7の範囲において、出力100W〜
10MWの範囲で任意に選ぶことができ、またパルスエ
ネルギー発信源と組み合わせてもよい。さらに強力な光
照射(波長100〜500nm以下)エネルギーを加え
て光スパッタを行ってもよい。
これは、水素という軽い原子をよりプラズマ化させ、ス
パッタリングに必要な正イオンを効率よく生成させて、
スパッタによって成膜される膜中に水素または水素原子
を均一に添加し、結果として酸素の混入を7X10I9
cF3以下、好ましくはlXl019cm−3以下にお
さえた半導体の成膜のためである。
本発明は明細書において非晶質性の半導体膜を単にa−
3i膜として略記した。しかしこれはシリコン半導体を
主な半導体とするが、ゲルマニウム、5ixGe+−、
(Q<x<1)であってもよい。
これは真性半導体のみならずPまたはN型の半導体であ
ってもよい。
また前記他の反応性気体を上記の手段に応用してもよい
〔発明の効果〕
本発明の構成とすることによって、工業的に有用なスパ
ッタ法により得られた非単結晶半導体を熱結晶化させ多
結晶半導体を得る工程において、問題となる熱結晶化困
難の問題を解決することかでき、しかもこの多結晶半導
体層を用いて高性能な薄膜トランジスタを作製すること
かできた。
【図面の簡単な説明】
第1図は本実施例1〜6の作製工程を示す。 第2図は本実施例で作製した薄膜トランジスタの作製工
程において、チャネル形成領域となるaSi膜の作製時
に添加する水素の分圧比と本実施例で作製した薄膜トラ
ンジスタにおけるキャリアの移動度との関係を示したも
のである。 第3図は本実施例で作製した薄膜トランジスタの作製工
程において、チャネル形成領域となるaSi膜の作製時
に添加する水素の分圧比と、本実施例で作製した薄膜ト
ランジシタにおけるしきい値との関係を示したものであ
る。 第4図は本実施例において作製した多結晶珪素半導体の
ラマンスペクトルを示したものである。 (11)・ (12)・ (13)・ (14)・ (15)・ (16)・ (17)・ (S)・ (G)・ (D)・ ガラス基板 酸化珪素膜 微結晶半導体の活性層 n”a−3i膜 ゲート酸化膜 アルミ電極 チャネル形成領域 ソース電極 ゲイト電極 ドレイン電極

Claims (2)

    【特許請求の範囲】
  1. (1)、水素または水素を20%以上の量と80%以下
    の量の不活性気体の雰囲気を用い、また酸素濃度5×1
    0^1^8cm^−^3以下の濃度の半導体ターゲット
    を用いて基板上へスパッタ法による酸素濃度が7×10
    ^1^9cm^−^3以下の量を含有するアモルファス
    半導体膜の成膜工程と、前記スパッタ法によって得たア
    モルファス半導体膜を450〜700℃以下の温度で再
    結晶化させる工程とを有することを特徴とする半導体作
    製方法。
  2. (2)、特許請求の範囲第1項において、再結晶化させ
    た半導体は格子歪を有し、かつ平均の結晶粒径が5〜4
    00Åを有することを特徴とする半導体作製方法。
JP2277134A 1990-10-15 1990-10-15 半導体作製方法 Expired - Lifetime JP3030366B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2277134A JP3030366B2 (ja) 1990-10-15 1990-10-15 半導体作製方法
US07/774,852 US5210050A (en) 1990-10-15 1991-10-11 Method for manufacturing a semiconductor device comprising a semiconductor film
US08/428,842 US5744818A (en) 1990-10-15 1995-04-25 Insulated gate field effect semiconductor device
US09/037,984 US6448577B1 (en) 1990-10-15 1998-03-11 Semiconductor device with grain boundaries

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2277134A JP3030366B2 (ja) 1990-10-15 1990-10-15 半導体作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP11206929A Division JP3142836B2 (ja) 1999-07-21 1999-07-21 半導体装置
JP20692799A Division JP3160269B2 (ja) 1990-10-15 1999-07-21 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH04151819A true JPH04151819A (ja) 1992-05-25
JP3030366B2 JP3030366B2 (ja) 2000-04-10

Family

ID=17579269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2277134A Expired - Lifetime JP3030366B2 (ja) 1990-10-15 1990-10-15 半導体作製方法

Country Status (1)

Country Link
JP (1) JP3030366B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086487A1 (ja) * 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199564A (ja) * 1982-05-17 1983-11-19 Canon Inc 半導体素子
JPS60117687A (ja) * 1983-11-30 1985-06-25 Meidensha Electric Mfg Co Ltd 太陽電池
JPS6431466A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Forming method for silicon thin film for thin film transistor
JPH01270310A (ja) * 1988-04-22 1989-10-27 Seiko Epson Corp 半導体製造方法
JPH01308018A (ja) * 1988-06-07 1989-12-12 Nkk Corp 半導体薄膜材料とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199564A (ja) * 1982-05-17 1983-11-19 Canon Inc 半導体素子
JPS60117687A (ja) * 1983-11-30 1985-06-25 Meidensha Electric Mfg Co Ltd 太陽電池
JPS6431466A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Forming method for silicon thin film for thin film transistor
JPH01270310A (ja) * 1988-04-22 1989-10-27 Seiko Epson Corp 半導体製造方法
JPH01308018A (ja) * 1988-06-07 1989-12-12 Nkk Corp 半導体薄膜材料とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086487A1 (ja) * 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法
JPWO2004086487A1 (ja) * 2003-03-26 2006-06-29 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7554117B2 (en) 2003-03-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7955910B2 (en) 2003-03-26 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4869601B2 (ja) * 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法

Also Published As

Publication number Publication date
JP3030366B2 (ja) 2000-04-10

Similar Documents

Publication Publication Date Title
US6521492B2 (en) Thin-film semiconductor device fabrication method
US5210050A (en) Method for manufacturing a semiconductor device comprising a semiconductor film
US7435635B2 (en) Method for crystallizing semiconductor material
US5962869A (en) Semiconductor material and method for forming the same and thin film transistor
US6573161B1 (en) Thin film semiconductor device fabrication process
JPH04133313A (ja) 半導体作製方法
US6486046B2 (en) Method of forming polycrystalline semiconductor film
JPH04152640A (ja) 絶縁ゲイト型半導体装置の作製方法
JPH04151819A (ja) 半導体作製方法
JPH04151820A (ja) 半導体装置
JP3065528B2 (ja) 半導体装置
JP3142836B2 (ja) 半導体装置
JP2000286211A (ja) 薄膜半導体装置の製造方法
JP3160269B2 (ja) 半導体装置の作製方法
JP3942853B2 (ja) 半導体材料製造装置
JP4031021B2 (ja) 薄膜トランジスタの作製方法
JP3153202B2 (ja) 半導体装置の作製方法
JP3987311B2 (ja) 薄膜トランジスタの作製方法
JP4001281B2 (ja) 絶縁ゲイト型電界効果薄膜トランジスタの作製方法
JP3987062B2 (ja) 薄膜トランジスタの作製方法
JP3987310B2 (ja) 結晶性シリコン膜の作製方法
JP3397760B2 (ja) 薄膜トランジスタの作製方法
JP3986771B2 (ja) 結晶性シリコン膜の作製方法
KR950009800B1 (ko) 반도체 장치 및 그 제조방법
JP2001177108A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11