JP4554461B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、アルミナ（Ａｌ_２Ｏ_３）の下地に、ＰｏｌｙシリコンまたはＳｉＯ_２を有し、それらに対し選択性を必要とする工程を含む半導体装置の製造方法に関する。

半導体装の置高度な微細化に伴なって、Ｈｉｇｈ−Ｋの材料としてＡｌ_２Ｏ_３が用いられている。特にＦｌａｓｈデバイスにおいては、コントロールゲートとフローティングゲートの間の絶縁膜としてＨｉｇｈ−Ｋの材料としてＡｌ_２Ｏ_３が用いられている。この二つのゲートは、それぞれＰｏｌｙシリコンで構成されており、素子分離構造を有している。このようなデバイスの製造に当たって、ＰｏｌｙシリコンとＡｌ_２Ｏ_３をエッチングするには、フローティングゲートと素子分離による段差構造があることから、ＰｏｌｙシリコンとＡｌ_２Ｏ_３に対して選択性が必要となる。

従来上記２つのゲート間の絶縁膜はＯＮＯで構成され、ＣＦ系のガスでエッチングしていたが、デバイスの高集積化や高速化に伴ない、より誘電率の高い絶縁膜が求められるようになり、Ｈｉｇｈ−Ｋ材へとシフトしている。

すなわち、図４に示すように、Ｆｌａｓｈデバイスの構造は、ＳｉＯ_２からなる素子分離トレンチ２０７が設けられたシリコン基板２０６上にＳｉＯ_２からなる下地絶縁膜２０５を形成し、その上に第１のＰｏｌｙシリコン膜２０４を形成し、第１のＰｏｌｙシリコン膜２０４を素子分離トレンチ２０７の表面および下地絶縁膜２０５上までエッチングしてフローティングゲートを形成し、その上にＡｌ_２Ｏ_３からなる層間絶縁膜２０３を形成した後、コントロールゲートである第２のＰｏｌｙシリコン膜２０２を形成し、その上にハードマスク２０１を形成した後、エッチング処理して下地絶縁膜上にＦｌａｓｈデバイス用ウエハ（試料）を形成している。

図４のＡ−Ａ断面では、第２のＰｏｌｙシリコン層２０２が素子分離トレンチ２０７上に接する層間絶縁膜２０３まで達しており、Ｂ−Ｂ断面では、第２のＰｏｌｙシリコン層２０２は下地絶縁膜２０５および第１のＰｏｌｙシリコン層２０４上の層間絶縁膜２０３に接している。

したがって、Ｂ−Ｂ断面でのエッチングは、第２のＰｏｌｙシリコン層２０２とＡｌ_２Ｏ_３からなる層間絶縁膜２０３との選択性が必要となる。

一方、コンタクトホール内のアルミナ堆積物の除去にＢＣｌ_３を含むガスを用いることは、提案されている（例えば、特許文献１参照）。

また、ＰＺＴをＢＣｌ_３またはＡｒでエッチングし、高温でハードマスクとの選択比を向上させることも提案されている（例えば、特許文献２参照）。

Ａｌ_２Ｏ_３のエッチングには、Ｃｌ_２やＢＣｌ_３を含むガスを用いるのが一般的である。しかしながら、この種のガスはＰｏｌｙシリコンやＳｉＯ_２に対する選択性が低く、段差部のＡｌ_２Ｏ_３を除去する間に第１のＰｏｌｙシリコン層２０４とその下の下地絶縁層（ゲート酸化膜）２０５がエッチングされるという問題がある。
特開平５−１６００８４号公報 特開２００３−３１８３７１号公報

本発明は、ＰｏｌｙシリコンまたはＳｉＯ_２に対するＡｌ_２Ｏ_３選択性を有するエッチング方法を提供することを目的とする。

上記課題を解決するために、本発明は、Ａｌ_２Ｏ_３の下地にＰｏｌｙシリコンおよび／またはＳｉＯ_２を有する半導体デバイスの製造方法において、Ａｌ_２Ｏ_３のエッチングにＢＣｌ_３とＡｒおよびＣＨ_４の混合ガスを用いてエッチングする。

さらに、本発明は、上記混合ガスにさらに、Ｃｌ_２ガスを添加することができ、また、上記混合ガスのＡｒに換えてＨｅを用いることができる。

さらに、このエッチングにおいて時間変調で上はバイアスを印加することができる。また、１００〜２００℃の高温でエッチングしてもよく、ＰｏｌｙシリコンとＡｌ_２Ｏ_３のエッチングでチャンバーを使い分けてもよい。

上記課題を解決するため、本発明は、Ａｌ_２Ｏ_３からなる層間絶縁膜と該Ａｌ_２Ｏ_３に接するＰｏｌｙシリコンおよび／またはＳｉＯ_２を有する試料をプラズマ処理装置を用いてエッチング処理する半導体装置の製造方法において、前記Ａｌ_２Ｏ_３のエッチング処理を、ＢＣｌ_３と、Ａｒと、ＣＨ_４またはＨｅの混合ガスを用いて行うことを特徴とする。また、上記半導体装置の製造方法において、前記混合ガスにＣｌ_２を添加することができる。

本発明は、上記半導体装置の製造方法において、前記Ａｌ_２Ｏ_３のエッチング処理にあたって、前記試料に印加する高周波バイアス電圧を時間変調する。また、上記半導体装置の製造方法において、前記Ａｌ_２Ｏ_３のエッチング処理にあたって、前記試料の温度を１００℃から２００℃に維持する。さらに、この半導体装置の製造方法において、前記Ａｌ_２Ｏ_３のエッチング処理とＰｏｌｙシリコンおよび／またはＳｉＯ_２のエッチング処理を異なるチャンバーで行う。

本発明によれば、ＢＣｌ_３ガスにＡｒとＣＨ_４を添加した混合ガスを用いてＡｌ_２Ｏ_３をエッチングすることによって、ＰｏｌｙシリコンやＳｉＯ_２を十分残して層間絶縁膜を除去することが可能となる。

ＢＣｌ_３ガスにＡｒとＣＨ_４を添加した混合ガスを用いて層間絶縁膜をエッチングすることによって、側壁堆積物が増え、順テーパ形状になりやすいが、試料を高温にすることで、Ａｌ_２Ｏ_３のＰｏｌｙシリコンやＳｉＯ_２に対する選択性を維持したまま側壁堆積物を減少させ、層間絶縁膜の加工形状を改善することができる。

本発明は、Ａｌ_２Ｏ_３からなる層間絶縁膜と該Ａｌ_２Ｏ_３に接するＰｏｌｙシリコンまたはＳｉＯ_２を有する試料をプラズマ処理装置を用いてエッチング処理する半導体装置の製造方法において、前記Ａｌ_２Ｏ_３のエッチング処理を、ＢＣＬ_３と、Ａｒと、ＣＨ_４またはＨｅの混合ガスを用いて行うようにした。

本発明によるプラズマ処理装置を用いた半導体装置の製造方法を説明する。図１を用いて、本発明が適用されるプラズマ処理装置のプラズマ生成部に関する詳細を説明する。例として、プラズマを生成する手段としては、ＵＨＦ波と磁界を利用することとする。ＵＨＦ電源からアンテナ１０１を通して入射し、ＵＨＦ透過板１０２を通過して処理室内に到達したＵＨＦ波は、処理室を取り囲むように配置されたソレノイドコイル１０３が発生する磁界との作用により、プロセスガスを伴なってＥＣＲ（Ｅｌｅｃｔｒｏｎ ｃｙｃｒｏｔｒｔｏｎ Ｒｅｓｏｎａｎｃｅ：電子サイクロトロン共鳴）を引き起こし、高密度なプラズマ１０４が処理室内に発生する。

高密度プラズマが処理室内の発生した後、処理対象となるウエハ（試料）１０５は静電吸着電源１０８により直流電圧が印加された処理台１０７上に静電吸着される。また、この処理台１０７は高周波電源１０６とも接続しており、高周波バイアス電圧が処理台に印加され、高密度プラズマ中に局在するイオンに試料方向側（下向き）へ加速電位を与えることによりプロセス処理が開始される。

また、プロセス処理中は、真空ポンプ、ターボ分子ポンプおよび該ターボ分子ポンプと処理室との間に設けたバリアブル・バルブから構成される排気構造により、処理室内の圧力は調圧可能とされる。

図２を用いて、図１のエッチング装置を用いた本発明にかかる半導体の製造方法を説明する。図２の左側の図は図４のＡ−Ａ断面で、図２の右側の図は図４のＢ−Ｂ断面で処理過程を説明する図である。本発明にかかるエッチング処理の対象となるウエハは、図４に示したウエハであり、上層から順に、パターンニングされたハードマスク２０１と、コントロールゲートである第２のＰｏｌｙシリコン膜２０２と、Ａｌ_２Ｏ_３からなる層間絶縁膜２０３と、フローティングゲートである第１のＰｏｌｙシリコン膜２０４と、ＳｉＯ_２からなる下地絶縁膜２０５と、例えばＳｉＯ_２が埋め込まれた素子分離トレンチ２０７が形成されたシリコン基板２０６とから構成される（図２（ａ））。

図１に示すプラズマ処理装置を用いて、パターンニングされたハードマスク２０１を、マスクとして第２のＰｏｌｙシリコン２０２をＣｌ_２とＨＢｒとＯ_２の混合ガスによりエッチングする（図２（ｂ））。このときＢ断面では、第２のＰｏｌｙシリコン層２０２の厚みは薄いがＡ断面の第２のＰｏｌｙシリコン層２０２の厚みは厚いので、層間絶縁膜２０３に比べてＰｏｌｙシリコンの選択性の高いエッチングが必要となる。

次いで、層間絶縁膜２０３をＢＣｌ_３とＣＨ_４とＡｒの混合ガスを用いてエッチングする（図２（ｃ））。このとき、Ａｌ_２Ｏ_３の下地としてのＰｏｌｙシリコンやＳｉＯ_２に対してＡｌ_２Ｏ_３の選択性の高いエッチングが必要となる。

さらに、Ｃｌ_２とＨＢｒとＯ_２の混合ガスでフローティングゲートを構成するＰｏｌｙシリコン膜２０４をエッチングし、その後、ＨＢｒとＯ_２の混合ガスでオーバーエッチングした（図２（ｄ））。

図２（ｃ）の処理では、Ａｌに対しては塩素（Ｃｌ_２）でエッチングし、Ａｌ_２Ｏ_３に対してはＢでＡｌ−Ｏの結合を切り、Ａｌ−ＣｌでエッチングできるＢＣｌ_３を用いた。

ＢＣｌ_３単独では、Ｐｏｌｙシリコンのエッチングレートは、Ａｌ_２Ｏ_３の２倍であり、ＳｉＯ_２の１．５倍であった。

ＢＣｌ_３とＡｒの混合ガスでＢＣｌ_３の比率が３０％の混合ガスを用いて、圧力０．８Ｐａにおけるエッチングレートは、Ａｌ_２Ｏ_３＝２９．８ｎｍ／ｍｉｎ、Ｐｏｌｙシリコン＝４４．９ｎｍ／ｍｉｎ、ＳｉＯ_２＝３７．３ｎｍ／ｍｉｎであった。

本発明では、ＢＣｌ_３とＡｒの混合ガスにＣＨ_４を添加し、混合ガスに対するＣＨ_４の比率を４％とした混合ガスを使用した（ＢＣｌ_３：Ａｒ：ＣＨ_４＝３０：６６：４）。ＢＣｌ_３にＡｒおよびＣＨ_４を添加することで、Ａｌ_２Ｏ_３とＰｏｌｙシリコンおよびＳｉＯ_２のそれぞれのエッチングレートが低下するが、Ｐｏｌｙシリコンのエッチングレートの低下が、Ａｌ_２Ｏ_３のエッチングレートの低下を上回ることから、Ａｌ_２Ｏ_３のＰｏｌｙシリコンに対する選択性が向上する。

ＣＨ_４添加比と、Ａｌ_２Ｏ_３のＰｏｌｙシリコンに対する選択比の関係およびＡｌ_２Ｏ_３のＳｉＯ_２に対する選択比の関係は、図３のようであった。

すなわち、ＢＣｌ_３とＡｒとＣＨ_４の混合ガスのうち、ＢＣｌ_３が３０％、ＣＨ_４が２．７％または３．４％もしくは３．６％であり、残余Ａｒであるとき、Ａｌ_２Ｏ_３のＰｏｌｙシリコンに対する選択比は、それぞれ０．７、０．８、１．５であった。同様に、ＢＣｌ_３とＡｒとＣＨ_４の混合ガスのうち、ＢＣｌ_３が３０％、ＣＨ_４が２．７％または３．４％もしくは３．６％であり、残余Ａｒであるとき、Ａｌ_２Ｏ_３のＳｉＯ_２に対する選択比は、それぞれ０．８、０．９、１．０であった。

すなわち、ＣＨ_４が３．６％以上であれば、Ａｌ_２Ｏ_３のＰｏｌｙシリコンに対する選択性は大きくなり、Ａｌ_２Ｏ_３のＳｉＯ_２に対する選択性はほぼ等しくなる。このように、ＣＨ_４の添加比が２．７％程度であるときに比べ３．６％であるときには、Ａｌ_２Ｏ_３のＰｏｌｙシリコンまたはＳｉＯ_２に対する選択比が向上する。

さらに、ＲＦバイアス電圧を時間変調して試料に印加することによって、Ａｌ_２Ｏ_３のＰｏｌｙシリコンおよびＳｉＯ_２に対する選択比を向上させることができる。時間変調したバイアス電圧の試料への印加条件は、例えば、バイアス周波数４００ＫＨｚで出力５０Ｗ、印加時間５×１０^−４秒、非印加時間５×１０^−４秒の周期であり、時間変調なしでは、バイアス電圧を連続印加した。

図３に示すように、上記条件で、ＣＨ_４を３．６％添加した場合、ＲＦバイアス電圧を時間変調して印加するときには、Ｐｏｌｙシリコンに対する選択比は、ＲＦバイアス時間変調ありで２．９に対し時間変調なしで１．５であり、ＳｉＯ_２に対する選択比は、ＲＦバイアス時間変調ありで１．３に対し時間変調なしで１．０であった。このように、バイアス電圧を時間変調して印加することによって、Ａｌ _２ Ｏ _３ のＰｏｌｙシリコンまたはＳｉＯ _２ に対する選択比が、時間変調しない場合に比べて大きく向上している。

しかしながら、上記の条件でエッチングすると、側壁へのＣＨの堆積が多いので、エッチング形状は順テーパ形状となり、以後のエッチング処理に不都合を与えことが懸念される。このエッチング形状の不都合は、ウエハ温度を高温にして処理することで、選択比を犠牲にせず側壁に対する堆積物を減少させることができ、垂直にエッチングすることが可能となる。

エッチング形状に対する温度の寄与について説明する。Ｐｏｌｙシリコンに対するＡｌ_２Ｏ_３の選択比は、ウエハ温度が、５０℃の場合０．８であり、１５０℃の場合１．０である。また、ＳｉＯ_２に対するＡｌ_２Ｏ_３の選択比は、ウエハ温度が、５０℃の場合０．８であり、１５０℃の場合０．９である。そして、エッチング形状は、５０℃のとき立上り角度５０°であるのに対し、１５０℃のとき立上り角度８８°とほぼ垂直にエッチングすることができる。このように、ウエハ温度を１５０℃に上げることにより、Ａｌ_２Ｏ_３のＰｏｌｙシリコンまたはＳｉＯ_２に対する選択性を犠牲にすることなくエッチングの垂直性を保持することができる。

上述のように、Ｐｏｌｙシリコン膜２０２、２０４については低温（５０℃）または高温（１００℃から２００℃）のいずれでもエッチングが可能であるが、Ａｌ_２Ｏ_３膜２０３の場合には、垂直性を維持するために高温（１００℃から２００℃）であることが良好な結果を得られるので、Ｐｏｌｙシリコン膜とＡｌ_２Ｏ_３膜のエッチング過程を異なるチャンバーに移して処理することによってより良好な結果を得ることができる。

本発明を適用したプラズマエッチング装置の概略構成を説明する図。 本発明にかかる処理工程を説明する図。 本発明にかかる処理方法におけるＣＨ_４含有比とアルミナ選択比ならびにバイアスに時間変調を行ったときの効果を説明する図。 アルミナを有するＦｌａｓｈデバイスの構造を説明する断面図。

符号の説明

１０１：アンテナ、１０２：ＵＨＦ透過板、１０３：ソレノイドコイル、１０４：プラズマ、１０５：半導体ウエハ（試料）、１０６：直流電源、１０７：処理台、１０８：高周波電源、２０１：ハードマスク、２０２：コントロールゲート（第２のＰｏｌｙシリコン層）、２０３：層間絶縁膜（Ａｌ_２Ｏ_３）、２０４：フローティングゲート（第１のＰｏｌｙシリコン層）、２０５：下地絶縁膜（ＳｉＯ_２）、２０６：シリコン基板、２０７：素子分離トレンチ（ＳｉＯ_２）

Claims (3)

1. Ａｌ_２Ｏ_３からなる層間絶縁膜と該Ａｌ_２Ｏ_３に接するＰｏｌｙシリコン層またはＳｉＯ_２を有する試料をプラズマ処理装置を用いてエッチング処理する半導体装置の製造方法において、
   前記層間絶縁膜のエッチング処理を、ＢＣｌ_３と、Ａｒと、ＣＨ_４ の混合ガスを用い、前記試料に印加する高周波バイアス電圧を時間変調しながら行うことを特徴とする半導体装置の製造方法。
2. Ａｌ _２ Ｏ _３ からなる層間絶縁膜と該Ａｌ _２ Ｏ _３ に接するＰｏｌｙシリコン層またはＳｉＯ _２ を有する試料をプラズマ処理装置を用いてエッチング処理する半導体装置の製造方法において、
   前記層間絶縁膜のエッチング処理を、ＢＣｌ _３ と、Ａｒと、ＣＨ _４ の混合ガスを用い、前記試料の温度を１００℃から２００℃に維持しながら行うことを特徴とする半導体装置の製造方法。
3. 請求項２記載の半導体装置の製造方法において、
   前記層間絶縁膜のエッチング処理にあたって、前記層間絶縁膜のエッチング処理とＰｏｌｙシリコンまたはＳｉＯ _２ 層のエッチング処理を異なるチャンバーで行うことを特徴とする半導体装置の製造方法。

Images