[go: up one dir, main page]

JP2005268292A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005268292A
JP2005268292A JP2004074496A JP2004074496A JP2005268292A JP 2005268292 A JP2005268292 A JP 2005268292A JP 2004074496 A JP2004074496 A JP 2004074496A JP 2004074496 A JP2004074496 A JP 2004074496A JP 2005268292 A JP2005268292 A JP 2005268292A
Authority
JP
Japan
Prior art keywords
gas
etching
film
alumina
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004074496A
Other languages
English (en)
Inventor
Osamu Miyagawa
治 宮川
Norihisa Oiwa
徳久 大岩
Masaki Narita
雅貴 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004074496A priority Critical patent/JP2005268292A/ja
Priority to US11/079,098 priority patent/US20050215062A1/en
Publication of JP2005268292A publication Critical patent/JP2005268292A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/031Manufacture or treatment of data-storage electrodes
    • H10D64/035Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H10P50/268
    • H10P50/283
    • H10P50/285

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】
アルミナのエッチング加工速度を高めつつ、被処理基板へのダメージを抑えることができる半導体装置の製造方法を提供することを目的とする。
【解決手段】
金属と酸素が結合した金属酸化膜を還元する性質を有し、かつ、前記金属と非反応の性質を有する還元性ガスと、前記金属を蝕刻する性質を有する反応性ガスとの混合ガスをエッチングガスに用いて、前記金属酸化膜をエッチングする工程を備えたことを特徴とする半導体装置の製造方法。
【選択図】 図1

Description

本発明は、半導体装置の製造方法に関し、特に酸素との結合力が強い金属酸化物のエッチング加工に関するものである。
半導体素子の微細化加工に伴い、トランジスタのゲート材として高比誘電率の所謂High−k材料が求められている。アルミナに代表される金属酸化物は比較的高い比誘電率を備えており、High−k材料として注目されている。
アルミナを例にとると、加工方法としてはスパッタリング効果による物理的エッチング加工があるが、加工時に生成される反応生成物による被処理基板上への堆積により、加工速度が遅くなる。
そこで反応生成物によるエッチングの加工速度に与える影響が少ない塩素系ガス(例えば、Cl2又はCl2とBCl3の混合ガス)を用いた、反応性イオンエッチング(Reactive Ion Etching)(以下、「RIE」という。)法によるドライエッチング加工があげられる。
RIE法によるドライエッチングは、以下の手順で被処理基板を異方性エッチングすることができる。
真空室内のカソード上に被処理基板を設置する。カソードに高周波電圧を印加して、真空室内に放電を起こさせる。
ガス導入口から塩素系の反応性ガスを送り込むと、反応性ガスがプラズマ状態となって反応性ガスのラジカルイオンと電子等に電離する。
この反応性ガスのラジカルイオンがカソード上の被処理基板に勢いよく垂直に衝突して被処理基板の表面を蝕刻することができる。
なお、この蝕刻によって生成された揮発性の反応生成物を排気口から排気する。
このように、RIE法によるドライエッチングは反応性ガスのラジカルイオンを被処理基板に衝突させたエネルギーによって化学反応を起こして蝕刻を行うが、被処理基板に対して反応性ガスを垂直に衝突させるので異方性エッチングが可能である。
また、反応生成物は揮発性なので排気口から取り除くことができるので、被処理基板上に堆積されることがなく、加工速度が反応生成物によって遅くなることもない(例えば、特許文献1参照。)。
しかしながら、酸化アルミニウムであるアルミナは、アルミニウムと酸素の結合力が強いため塩素系ガスであってもRIE法によるエッチング加工は高い加工速度を得ることができない。従って、アルミナの塩素系ガスのみによるエッチング加工では、アルミナ以外に露出している他の積層膜が長時間プラズマに曝され、その積層膜が劣化してしまう恐れがある。
また、アルミニウムをエッチングする塩素系ガスの1つであるBCl3単体は、塩素がアルミニウムをエッチングする一方で、硼素が還元性を備えているのでアルミナ表面を還元してアルミニウムに還元する。その結果、塩素は表面のアルミニウムをエッチングすることができるので、加工速度を高めることができる。しかし、この還元作用によって硼素の酸化物が生成され、その酸化硼素が被処理基板に付着し、被処理基板に欠陥が生じてしまう。
特開2001−15479号公報
本発明は酸素との結合力が強い金属酸化物のエッチング加工速度を高めつつ、被処理基板へのダメージを抑えることができる半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために本発明の一態様によれば、金属と酸素が結合した金属酸化膜を還元する性質を有し、かつ、前記金属と非反応の性質を有する還元性ガスと、前記金属を蝕刻する性質を有する反応性ガスとの混合ガスをエッチングガスに用いて、前記金属酸化膜をエッチングする工程を備えた半導体装置の製造方法が提供される。
本発明によれば、酸素との結合力が強い金属酸化物のエッチング加工速度を高めつつ、被処理基板へのダメージを抑えることができる半導体装置の製造方法を提供することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、実施の形態の説明では半導体装置の一例としてNAND型不揮発性メモリのゲート電極の製造方法について本発明を適用して説明する。その他、アルミナ等の金属酸化膜のエッチング加工を伴う半導体装置の製造方法に本発明を適用できることはいうまでもない。
図1は、NAND型不揮発性メモリのゲート電極の製造工程を示す断面図である。
図1(a)は、半導体基板1を熱酸化法によって半導体基板上にシリコン酸化膜をゲート絶縁膜2として形成する。次に、ゲート絶縁膜2上にポリシリコンをCVD(Chemical Vapor Deposition)法によって堆積し、フローティングゲート膜3を形成する。次に、フローティングゲート膜3上にCVD法によってアルミナ膜4を形成する。次に、アルミナ膜4上にポリシリコンをCVD法によって堆積し、コントロールゲート膜5を形成する。次に、コントロールゲート膜5上にCVD法によってタングステンシリサイド膜6を形成する。続けて、タングステンシリサイド膜6上にレジストを堆積し、フォトリソグラフィー技術を用いてレジストパターン7を形成する。
次に図1(b)に示すように、レジストパターン7をマスクとし、塩素含有ガス、例えばCl2又はCl2/O2を含むガス、若しくはCF4/Cl2ガスを含むガスを用いてタングステンシリサイド膜6をRIE法によってエッチングする。
次に図1(c)に示すように、レジストパターン7をマスクとし、HBrと塩素含有分子を含む混合ガス、例えばHBr/Cl2/O2を含むガスを用いてコントロールゲート膜5をRIE法によってエッチングする。
次に図1(d)に示すように、レジストパターン7をマスクとし、Cl2とCH4の分子を含む混合ガスを用いてアルミナ膜4をRIE法によってエッチングする。
アルミナ膜4のエッチングに続けて図1(e)に示すように、レジストパターン7をマスクとし、HBrと塩素含有分子を含む混合ガス、例えばHBr/Cl2/O2を含むガスを用いてフローティングゲート膜3をRIE法によってエッチングする。
次に図1(f)に示すように、レジストパターン7を剥離してNAND型不揮発性メモリのゲート電極を形成することができる。
前述した図1(d)の製造工程において、アルミナ膜4はアルミニウムと酸素との化合物(Al2O3)であるが、アルミニウムは酸素との結合が強いため、アルミナ(Al2O3)のままではCl2ガス単体で高いエッチング加工速度を得ることはできない。本実施の形態のようにCl2とCH4の分子を含む混合ガスを用いることによってCl2ガス単体と比べて高いエッチング加工速度を得ることができる。
ここで、アルミナのエッチング加工速度について、従来のCl2ガス単体と本実施の形態のCl2とCH4の分子を含む混合ガスを用いた場合の比較を行う。
図2は、従来から用いられているCl2ガス単体、本実施の形態で提案するCl2及びCH4の分子を含む混合ガスをエッチングガスとして用いた場合のエッチング加工速度を実験的に比較するための計測工程を示したアルミナ膜のエッチング工程図である。図3は、アルミナ膜が蝕刻された深さを表す、アルミナ膜の表面部を計測した結果を示す図である。始めに、図2に示す計測工程について説明する。
図2(a)に示すように、シリコン基板10上にアルミナ膜11をCVD法等によって成膜し、このアルミナ膜11の一部分にポリイミド・フィルムであるカプトン膜12を形成する。プラズマ状態となったエッチングガス(Cl2ガス単体又はCl2とCH4の分子を含む混合ガス)13を上面からアルミナ膜11とカプトン膜12上に垂直に衝突させる。
図2(b)に示すように、カプトン膜12はマスクの役割を果たすので、アルミナ膜11の上面にカプトン膜12が形成されている領域Aのアルミナ膜11は蝕刻されず、アルミナ膜11が剥き出しにされている領域Bのアルミナ膜11が蝕刻される。
図2(c)に示すように、領域Aのカプトン膜12を取り除く。領域Aと領域Bのアルミナ膜11の表面は段差Cが生じている。この段差Cを計測することによって、蝕刻した深さを測定することができる。
アルミナ膜11の表面の段差の計測方法は、段差計(TENCOR社製alpha−step 200を使用。)を用いた触診法であり、図3はアルミナ膜11の表面を図2(c)の矢印方向に測定した結果である。図3は、横軸が図2(c)に示す片側矢印方向の距離、縦軸がアルミナ膜11の深さを表している。領域Aはアルミナ膜11上にカプトン膜12を形成され蝕刻されていない領域、領域BはRIE法によって蝕刻された領域を示している。
図3(a)は、エッチングガス13にCl2ガス単体を用い、Cl2ガスの流量100sccm、真空室内の圧力40mTorr、放電電力400W、蝕刻時間300secの条件の下、アルミナ膜11を蝕刻した結果である。
一方、図3(b)は、エッチングガス13にCl2とCH4の分子を含む混合ガスを用い、Cl2/CH4の流量比90sccm/10sccm、圧力40mTorr、放電電力400W、蝕刻時間300secの条件の下、アルミナ膜を蝕刻した結果である。
領域Aと領域Bのアルミナ膜11表面の段差Cを比較すると、図3(a)ではこの段差Cは約400〜500Å、図3(b)では1300〜1400Åであることがわかる。
明らかにCl2ガス単体よりもCl2とCH4の分子を含む混合ガスをエッチングガス13に用いた方がエッチング加工速度の高い(約3倍)ことがわかる。
これは前述したようにアルミナ膜はアルミニウムと酸素との結合力が極めて高いために生じる現象である。アルミナ膜のままでは塩素イオンとの反応が遅くエッチング加工速度が遅い。
しかし、本実施の形態のCl2とCH4の分子を含む混合ガスによると、先ずCH4ガスによってアルミナ膜11の表面をアルミニウムに還元される。反応式はAl2O3+CH4→Al+CO(又はCO2)+H2Oである。
塩素イオンは、アルミニウムとの反応速度がアルミナとのそれと比較して非常に高いため(反応が容易に行われるため)、アルミニウムの表面のエッチング加工速度は高まり、短時間で蝕刻することができる。反応式は、Al+Cl2→AlCl3である。
表面のアルミニウムが蝕刻され、アルミナ膜が露出されてくると再度CH4ガスによって還元され、アルミニウムが露出されるので塩素イオンはほぼ常にアルミニウムを蝕刻することが可能であり、エッチング加工速度を高めることができる。
このように、塩素系ガスと還元ガスとの混合ガスをエッチングガスに用いることによって、従来のCl2ガス単体による蝕刻と比較してアルミナ膜11を短時間で所望の深さに蝕刻することができる。
その結果、図1(d)に示すNAND型不揮発性メモリのゲート電極の製造工程において、アルミナ膜4のエッチング中にタングステンシリサイド膜6やコントロールゲート膜5等の他の積層膜がプラズマ状態のエッチングガスに長時間曝されることがないので、他の積層膜の劣化を防ぐことができる。
また、アルミナ膜4の還元とアルミニウムの蝕刻によって生成される揮発性の反応生成物はガスとなって排気されるので半導体基板上に堆積することもないので、ダメージを与えることはない。
また、エッチングガスとしてBCl3とCOの分子を含む混合ガスを用いることによっても本発明の効果を得ることができる。
COガスは還元性があるのでアルミナ膜をアルミニウムに還元するだけでなく、反応生成物である酸化硼素も還元することができる。
従って、アルミナ膜は硼素とCOガスによって表面がアルミニウムに還元されて塩素イオンで高いエッチング加工速度によりエッチングされる。また、アルミナ膜の還元によって生成された酸化硼素はCOガスによって硼素に還元されて排気され、酸化硼素が半導体基板上に付着することを防ぐことができる。
このようにBCl3とCOの分子を含む混合ガスをエッチングガスとして用いることによってアルミナ膜の還元を硼素とCOガスと双方で行うので、還元時間が短縮でき、更にはアルミニウムとなった表面を塩素イオンでエッチングするのでエッチング時間を短縮することができる。また、反応生成物である酸化硼素を還元できるので半導体基板へのダメージも防止することができる。
アルミナ膜のエッチングガスは、本実施の形態で使用したCl2とCH4の分子を含む混合ガス、又は、BCl3とCOの分子を含む混合ガスには限らない。
すなわち、アルミナ膜を還元することができる還元ガス(例えば、CH4ガス、COガス、H2ガス等)と、アルミニウムを高速に蝕刻することができる反応性ガス(Cl2ガス、HClガス、BCl3ガス等)を任意に組み合わせた混合ガスをエッチングガスとして用いることによってアルミナ膜を短時間に蝕刻することが可能となり、延いてはアルミナ膜以外の他の積層膜のダメージを軽減することができる。
なお、本実施の形態ではアルミナ膜のエッチング加工について説明したが、これに限られない。酸素との結合力の強い金属酸化物であり、金属酸化物よりもその金属単体の方が反応性ガスによって高いエッチング加工速度を有することができる金属酸化物に適用することができる。
また、還元ガスと反応性ガスとの混合ガスの流量比は前述した本実施の形態に限られることはない。還元ガスの占める割合が多すぎると反応性ガスが不足してしまいエッチング加工が十分になされないことになってしまう。また、被エッチング膜となる金属酸化膜の酸素との結合力が金属の種類によって異なり、また用いる還元ガスの還元率もそれぞれ異なるので、一律に還元ガスと反応性ガスとの最適の流量比を求めることは困難である。従って、被エッチング膜となる金属酸化物とエッチングガスとして用いる還元ガスや反応性ガスとの兼ね合いによって様々な組み合わせが可能となる。
本実施の形態においてはNAND型不揮発性メモリのゲート電極の製造工程を例に挙げて説明したが、これに限らず金属酸化膜のエッチング加工を伴う他の半導体装置の製造にも本発明を適用することができる。また、NAND型不揮発性メモリのゲート電極の製造工程は本実施の形態に限られることはなく、タングステンシリサイド膜6、コントロールゲート膜5、フローティングゲート膜3、ゲート絶縁膜2で用いた材料や加工方法等についても限られない。
また、アルミナ膜4等をエッチングする際のマスクは実施の形態のレジストパターン7に限らず、SiO2又はSiN等から構成されるハードマスクを用いてもよい。
本発明の実施の形態に係るNAND型不揮発性メモリのゲート電極の製造工程を示す断面図である。 アルミナ膜のエッチング工程を示す工程図である。 図2に示すエッチング工程によって蝕刻されたアルミナ膜の深さを計測した計測図である。
符号の説明
1:半導体基板
2:ゲート絶縁膜(シリコン酸化膜)
3:フローティングゲート膜(ポリシリコン)
4:アルミナ膜
5:コントロールゲート膜(ポリシリコン)
6:タングステンシリサイド膜
7:レジストパターン
10:シリコン基板
11:アルミナ膜
12:カプトン膜
13:エッチングガス

Claims (5)

  1. 金属と酸素が結合した金属酸化膜を還元する性質を有し、かつ、前記金属と非反応の性質を有する還元性ガスと、前記金属を蝕刻する性質を有する反応性ガスとの混合ガスをエッチングガスに用いて、前記金属酸化膜をエッチングする工程を備えた半導体装置の製造方法。
  2. 前記金属酸化膜は、アルミナ膜であることを特徴とする請求項1に記載された半導体装置の製造方法。
  3. 前記反応性ガスは、塩素を含むガスであることを特徴とする請求項1又は請求項2に記載された半導体装置の製造方法。
  4. 前記塩素を含むガスは、Cl2、HCl、BCl3の群から選ばれる少なくとも1種の分子を含むガスであることを特徴とする請求項3に記載された半導体装置の製造方法。
  5. 前記還元ガスは、CH4、CO、H2の群から選ばれる少なくとも1種の分子を含むガスであることを特徴とする請求項1乃至請求項4のいずれか1項に記載された半導体装置の製造方法。
JP2004074496A 2004-03-16 2004-03-16 半導体装置の製造方法 Abandoned JP2005268292A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004074496A JP2005268292A (ja) 2004-03-16 2004-03-16 半導体装置の製造方法
US11/079,098 US20050215062A1 (en) 2004-03-16 2005-03-15 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004074496A JP2005268292A (ja) 2004-03-16 2004-03-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005268292A true JP2005268292A (ja) 2005-09-29

Family

ID=34990569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004074496A Abandoned JP2005268292A (ja) 2004-03-16 2004-03-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20050215062A1 (ja)
JP (1) JP2005268292A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027795A (ja) * 2008-07-17 2010-02-04 Ulvac Japan Ltd 有機薄膜のエッチング方法
WO2011040476A1 (ja) * 2009-09-30 2011-04-07 Hoya株式会社 インプリント用モールドの製造方法
US7989331B2 (en) 2006-10-10 2011-08-02 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPWO2021161384A1 (ja) * 2020-02-10 2021-08-19
JP2022045245A (ja) * 2020-09-08 2022-03-18 パナソニックIpマネジメント株式会社 プラズマ処理方法
US12368031B2 (en) 2017-03-27 2025-07-22 Hitachi High-Tech Corporation Plasma processing method

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554461B2 (ja) * 2005-07-26 2010-09-29 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
US7964512B2 (en) * 2005-08-22 2011-06-21 Applied Materials, Inc. Method for etching high dielectric constant materials
US7780862B2 (en) * 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
US7645663B2 (en) * 2007-07-18 2010-01-12 Infineon Technologies Ag Method of producing non volatile memory device
JP5297615B2 (ja) * 2007-09-07 2013-09-25 株式会社日立ハイテクノロジーズ ドライエッチング方法
US20090197421A1 (en) * 2008-01-31 2009-08-06 Micron Technology, Inc. Chemistry and compositions for manufacturing integrated circuits
US8809195B2 (en) * 2008-10-20 2014-08-19 Asm America, Inc. Etching high-k materials
JP6120942B2 (ja) * 2012-03-28 2017-04-26 ゼネラル エレクトリック テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツングGeneral Electric Technology GmbH セラミックス部分から金属部分を分離する方法
US20190385828A1 (en) * 2018-06-19 2019-12-19 Lam Research Corporation Temperature control systems and methods for removing metal oxide films

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
US6835665B2 (en) * 2002-03-06 2004-12-28 Hitachi High-Technologies Corporation Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method
US6806095B2 (en) * 2002-03-06 2004-10-19 Padmapani C. Nallan Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
US7094704B2 (en) * 2002-05-09 2006-08-22 Applied Materials, Inc. Method of plasma etching of high-K dielectric materials
US20030222296A1 (en) * 2002-06-04 2003-12-04 Applied Materials, Inc. Method of forming a capacitor using a high K dielectric material
US20040014327A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US7357138B2 (en) * 2002-07-18 2008-04-15 Air Products And Chemicals, Inc. Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US7012027B2 (en) * 2004-01-27 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Zirconium oxide and hafnium oxide etching using halogen containing chemicals

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989331B2 (en) 2006-10-10 2011-08-02 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US8815726B2 (en) 2006-10-10 2014-08-26 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2010027795A (ja) * 2008-07-17 2010-02-04 Ulvac Japan Ltd 有機薄膜のエッチング方法
WO2011040476A1 (ja) * 2009-09-30 2011-04-07 Hoya株式会社 インプリント用モールドの製造方法
US12368031B2 (en) 2017-03-27 2025-07-22 Hitachi High-Tech Corporation Plasma processing method
JPWO2021161384A1 (ja) * 2020-02-10 2021-08-19
WO2021161384A1 (ja) * 2020-02-10 2021-08-19 株式会社日立ハイテク プラズマ処理方法
JP7078792B2 (ja) 2020-02-10 2022-05-31 株式会社日立ハイテク プラズマ処理方法
JP2022045245A (ja) * 2020-09-08 2022-03-18 パナソニックIpマネジメント株式会社 プラズマ処理方法
JP7482427B2 (ja) 2020-09-08 2024-05-14 パナソニックIpマネジメント株式会社 プラズマ処理方法

Also Published As

Publication number Publication date
US20050215062A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
JP4554461B2 (ja) 半導体装置の製造方法
JP2005268292A (ja) 半導体装置の製造方法
CN1921072B (zh) 一种蚀刻高介电常数材料的方法
JP2007235136A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2007235135A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
TW200839847A (en) Method for fabricating semiconductor device
TWI822631B (zh) 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
JP2006108268A (ja) 強誘電体キャパシタ構造およびその作製方法
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
TWI579919B (zh) 製造半導體元件的乾蝕刻氣體和方法
JP5297615B2 (ja) ドライエッチング方法
JP5250476B2 (ja) ドライエッチング方法
JP3318801B2 (ja) ドライエッチング方法
JP2991177B2 (ja) 半導体装置の製造方法
US20050110072A1 (en) Precise patterning of high-K films
JPH09116149A (ja) 半導体装置のポリサイドゲート形成方法
JP5209859B2 (ja) プラズマエッチング方法
JP4554479B2 (ja) ドライエッチング方法
JP3059159B1 (ja) コンタクトホ―ルの形成方法
JP2005136097A (ja) 半導体装置の製造方法
JP4360065B2 (ja) プラズマ処理方法
CN115020220B (zh) 硅氧化物膜层表面氟元素处理方法、刻蚀方法
JP3581770B2 (ja) サイドウォールの形成方法
JP2006086295A (ja) 半導体装置の製造方法
TW447036B (en) Etching method using reactive ions

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060804

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070613