[go: up one dir, main page]

JP4849881B2 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JP4849881B2
JP4849881B2 JP2005355092A JP2005355092A JP4849881B2 JP 4849881 B2 JP4849881 B2 JP 4849881B2 JP 2005355092 A JP2005355092 A JP 2005355092A JP 2005355092 A JP2005355092 A JP 2005355092A JP 4849881 B2 JP4849881 B2 JP 4849881B2
Authority
JP
Japan
Prior art keywords
etching
tin
layer
gas
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005355092A
Other languages
English (en)
Other versions
JP2007158250A (ja
JP2007158250A5 (ja
Inventor
政士 森
敏明 西田
直志 板橋
元彦 吉開
秀之 数見
一農 田子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2005355092A priority Critical patent/JP4849881B2/ja
Priority to TW095104920A priority patent/TWI323487B/zh
Priority to US11/354,919 priority patent/US7442651B2/en
Priority to KR1020060015666A priority patent/KR100792018B1/ko
Publication of JP2007158250A publication Critical patent/JP2007158250A/ja
Publication of JP2007158250A5 publication Critical patent/JP2007158250A5/ja
Application granted granted Critical
Publication of JP4849881B2 publication Critical patent/JP4849881B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P50/242—
    • H10P50/267—
    • H10P50/268—
    • H10P50/287—
    • H10P74/238—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D64/01326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • ing And Chemical Polishing (AREA)

Description

本発明は、プラズマエッチング方法に係り、特に遷移金属を含む電極材料等をエッチングするに適したプラズマエッチング方法に関する。
近年、デジタル家電、パーソナルコンピュータ、携帯電話等に使用されるＵＬＳＩ（Ultra Large Scale Integrated Circuit）デバイスは、高集積化、高速化が要求されている。このＵＬＳＩデバイスを構成する基本素子として、ＭＯＳ(Metal Oxide Semiconductor)トランジスタが知られている。図８は、従来の一般的なＭＯＳトランジスタの断面を示す図である。図８に示すように、Ｓｉ基板２０７の表面に形成した、素子分離のためのＳＴＩ(Sallow Trench Isolation)２０８、ゲート絶縁膜２０５、パターニングされたゲート電極２０２、サイドウォールスペーサ２０３、ゲート電極の両側にイオン打ち込みにより形成したソース・ドレインである低抵抗層２０６を備える。
ゲート絶縁膜２０５には、ＳｉＯ２、ＳｉＯＮ膜が使用されており、ゲート電極２０２にはイオン打ち込みされたＰｏｌｙＳｉが使用される。なお、ゲート電極２０２、ソース・ドレイン２０６、イクステンション２０４、チャンネル２０９等の各領域に対しては、打ち込みするイオン種、イオン量、打ち込み後のアニール条件を変えることにより、チャネルの移動度、ゲート電極の仕事関数、電気抵抗を制御することができる。これにより、短チャネル効果を抑制しつつ、ＮＭＯＳ，ＰＭＯＳを同一Ｓｉ基板上につくり込むことができる。
このような構造を持つＭＯＳのゲート電極の寸法２１０は、ＣＤ(Critical Dimension)であるため、高精度に加工することが必要となる。ゲート電極２０２を形成する方法としては、電極材料を成膜した後、レジストを塗布し、回路パターンを露光した後、ドライエッチングする方法が一般的である。
ドライエッチングの方法としては、反応性ガスを電磁波等によりプラズマ化し、プラズマ中のイオンと中性ラジカルによるイオンアシスト反応を利用する方法が用いられる。ドライエッチングに用いられる装置は、プラズマ発生機構の違いにより、容量結合型プラズマ（ＣＣＰ： Capacitive Coupled Plasma）、誘導結合型プラズマ（ＩＣＰ：Inductive Coupled Plasma）、ＥＣＲ（Electron Cyclotron Resonance）プラズマの各エッチング装置が知られている。前記ＣＣＰ、ＩＣＰに使用される電磁波の周波数はそれぞれ１３．５６ＭＨｚ，２７ＭＨｚであり、ＥＣＲには、２．４５ＧＨｚのマイクロ波、あるいは４５０ＭＨｚのＵＨＦ波等が使用されている。
ドライエッチング装置は、反応性ガスの導入機構、プラズマ処理圧力の制御機構、被エッチング膜が成膜されたＳｉウエハを設置するための下部電極機構、Ｓｉウエハ搬送機構、およびこれらの動作タイミング等を制御する制御機構を備える。なお、前記下部電極機構は、Ｓｉウエハを固定する静電吸着機構、Ｓｉウエハの温度を制御する機構、およびプラズマ中のイオンを引き込むためのＲＦバイアス印加機構を備える。
このような機構を備えるエッチング装置において、ゲート電極の寸法（ＣＤ）を正確に制御するためには、反応性ガスの種類、処理圧力、プラズマ生成用電磁波の出力、試料温度、ＲＦバイアスの出力等の装置パラメータ（パラメータのセット）を調節することが必要となる。このため、被エッチング膜が多層膜の場合のみでなく、同一材料の場合においても、その下地界面付近を処理する場合等に前記装置パラメータのセットを適宜切り替えるマルチステップ処理が行われることが多い。
マルチステップ処理を行う場合、ステップ間の処理切り替えのタイミングは、プラズマ中の分子、ラジカルの発光強度、あるいは膜厚干渉光の時間変化をもとに行う。例えば、単一膜のエッチングの場合には、基本的なステップとして材料の大半を垂直に加工するメインエッチング（Ｍ．Ｅ）と残膜を除去するオーバエッチング（Ｏ．Ｅ）ステップが切り替えて用いられる。
ところで、ＵＬＳＩデバイスは、前述のように高集積化と高速化の要求の他に、低消費電力化が要求されている。この低消費電力化を実現する手段としては、例えば図８に示すＭＯＳトランジスタの場合、ゲート絶縁膜２０５に高誘電率材料（ｈｉｇｈ−ｋ材料：誘電率がＳｉＯ２より大きい材料、例えばＺｒＯ２、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＬａＡｌＯｘ、ＬａＳｉＯｘ、Ａｌ２Ｏ３、ＨｆＯ２、ＨｆＡｌＯ（Ｎ）、ＨｆＳｉＯ（Ｎ））を用いることが検討されている。
また、前記高集積化と高速化のためには、空乏層の抑制が困難なＰｏｌｙＳｉゲート電極２０２に代えて、金属材料を用いたゲート電極（メタルゲート電極）の検討も進められている。例えば、ＴａＳｉＮ／ＴｉＮ／ＨｆＯ２構造のＰＭＯＳとＴａＳｉＮ／ＨｆＯ２構造のＮＭＯＳ、Ｗ／ＴｉＮ／ＳｉＯＮ構造のＣＭＯＳデバイス等が知られている。一方、ゲート絶縁膜としては、従来のＳｉＯ２、ＳｉＯＮの他に、ＨｆＳｉＯＮを使用したデバイスが知られている。
金属材料ゲート電極の有力候補であるＴｉＮは、レジスト／ＴｉＮ／Ａｌ／ＴｉＮ／ＳｉＯ２構造としてアルミ配線のバリア層として従来より使用されている。ＴｉＮをエッチングする方法としては、Ｃｌ２ガスにＢＣｌ３や３％ＣＨ４／Ａｒガスやフロロカーボンガスを添加して生成したプラズマが使用されてきた。この場合、Ｃｌ２／ＢＣｌ３といったＣｌ系ガスにＣＨＦ３等のＦ系ガスを添加するとＴｉＮのエッチングレートが増加することが知られている。
前述のようにメタル配線工程で使用されてきたＴｉＮを、ゲート電極に用いる場合は、垂直形状を実現しつつ、下地のゲート絶縁膜との選択性を充分に保持してエッチングを施す必要がある。この問題に対して、特許文献１には、ＴｉＮ／ＨｆＯ２のメタルゲート構造をエッチングする際、Ｃｌ２、Ｆ系ガス（ＣＦ４，ＣｘＨｙＦｚ）を用い、ＴｉＮをメインエッチングした後、下地界面付近をＣｌ２／ＨＢｒガスによりオーバエッチングする（２ステップエッチングする）ことが開示されている。
特表２００４−５１９８３８号公報
図９は、図８に示すようなメタルゲート構造のＭＯＳトランジスタの製造に際し、特許文献１に示されるようなＣｌ２／ＨＢｒガスによる２ステップエッチングを適用し、メタルゲート（ＴｉＮ層１０７）部分をエッチングした結果を説明する図である。
なお、ＴｉＮ１０７層のエッチング条件は、メインエッチングステップでは、Ｃｌ２：ＨＢｒ＝４：１、処理圧力 ０．２Ｐａ，ＵＨＦ電源の出力５００Ｗ，ＲＦバイアス電源の出力１５Ｗ，電極温度４０℃であり、オーバエッチングステップでは、ＲＦバイアスは１０Ｗであり、処理時間はＴｉＮ層１０７の膜厚の３０％相当をエッチングするに要する処理時間である。
図９に示されるＮＭＯＳ部分１０１においては、ゲート電極部分３０２とＳＴＩ１０９上の配線部分３０３の両方でＨｆＳｉＯＮ膜１０８に突き抜けが生じ、Ｓｉ基板１１０まで下地削れしていることがわかる。また、ＰＭＯＳ部分１０２においては、パターン密度が比較的大きいゲート電極ＴｉＮ３０４付近では、下地ＨｆＳｉＯＮ膜３０９の一部にピンホール状の下地抜け３０５が存在する。パターン密度の比較的小さいＳＴＩ上の配線部分３０６付近では、下地ＨｆＳｉＯＮ膜３０９面が一部下地抜けして面荒れ３０７が発生している。
ＳＴＩ段差１１１部分には、その角部にＴｉＮ３０８が残存しており、３０％相当のオーバエッチングではエッチング量が不充分であることを示している。一般的に、オーバエッチング処理時間としては、ＳＴＩ段差１１１部の残存量の有無が目安になる。例えば、ＳＴＩ段差が１５ｎｍでＴｉＮ電極３０６の厚さが２０ｎｍの場合、ＴｉＮの膜厚に対し７５％以上のオーバエッチング時間が必要となる。
以上説明したように、特許文献１に示されるように、メタルゲートのＴｉＮエッチングにＣｌ２／ＨＢｒガスを使用した場合、下地高誘電率膜に対する選択性が低くなる。このため、例えば３０％のオーバエッチング時間で処理した場合、ＮＭＯＳ部分およびＰＭＯＳ部分で下地抜けとＴｉＮ残りが発生する。すなわち、メタルゲートのＣＭＯＳデバイスを作成することは困難である。
本発明はこれらの問題点に鑑みてなされたもので、高誘電率絶縁体からなる絶縁材料層上に形成した遷移金属元素を含む電極材料層に対し高選択比でエッチングを施すことのできるエッチング技術を提供するのもである。
本発明は上記課題を解決するため、次のような手段を採用した。
Ｔｉ，Ｔａ，Ｒｕ，Ｍｏの何れかを含む電極材料層を有するゲート電極材料層と、前記電極材料層の下層であり、ＨｆまたはＨｆ及びＳｉを含む高誘電率ゲート絶縁層とを具備するＭＯＳトランジスタを備えた試料を真空処理容器内に設置した下部電極上に配置し、前記真空処理容器内に処理ガスを導入し、前記真空処理容器内に高周波電力を供給して前記導入した処理ガスをプラズマ化して前記試料表面にエッチング処理を施すプラズマエッチング方法において、前記ゲート電極材料層はＴａＳｉＮ層とＴｉＮ層を有し、前記ＴａＳｉＮ層を、ＨＣｌガスとＨＢｒガスの混合ガスによりエッチングし、前記ＴｉＮ層を、ＨＣｌガスによりエッチングする。
本発明は、以上の構成を備えるため、高誘電率絶縁体からなる絶縁材料層上に形成した遷移金属元素を含む電極材料層に対し高選択比でエッチングを施すことのできるエッチング技術を提供することができる。
まず、前記図９に示すような突き抜けあるいは面荒れが生じる原因について説明する。図１０は、ウエハ表面のＳＥＭ(Scanning Electron Microscope)写真を示す図であり、図１０（ａ）はエッチングする前のＴｉＮ／ＳｉＯ２構造を示す図、図１０（ｂ）はＣｌ２：ＨＢｒ＝４：１の従来ガス系を用いてエッチングした際のＴｉＮ／ＳｉＯ２構造を示す図、図１０（ｃ）は ＨＣｌ：ＨＢｒ＝４：１の条件でエッチングした際のＴｉＮ／ＳｉＯ２構造を示す図である。
図１０（ａ）に示すエッチング前のＴｉＮ表面４０１と図１０（ｂ）に示すエッチング処理後のＴｉＮ表面４０５とを比較すると、エッチング後にはＴｉＮ表面に無数の針状残渣４０６が存在することがわかる。すなわち、従来のガス系を用いてＴｉＮ（遷移金属を含む電極材料）／ＨｆＳｉＯＮ（高誘電率材料）積層膜をエッチングした場合、ＴｉＮの針状残渣の存在により、針状残渣の表面部分４０７に比して、針状残渣の下端部分４０８の直下の高誘電率材料の方が、プラズマに晒される時間が多いことになり、面荒れや下地抜けが発生しやすい。
この現象は、（１）例えば、International Symposium on dry Process 2003 p105に示されるように、Ｃｌ２の存在により、ＴｉＮのグレイン境界面のＴｉ−Ｎ結合の弱い箇所にエッチャントが入り込み、その境界面で局所的にエッチングが進行することに起因するか、（２）真空処理内に使用している石英部品から放出される（流量換算で１ｃｃ以下）の酸素がＴｉ−Ｏ結合を形成し、マイクロマスクとなることが原因と考えられる。
そこで、上記推定原因（１）、（２）を同時に解決できる手段として、従来のＣｌ２ガスをＨＣｌガスに置換してエッチングを試みた。すなわち、ＨＣｌガスを使用することにより多量の水素ラジカルが発生し、これによりＴｉＮのグレイン界面の弱い結合部分を水素により終端する効果、あるいはＴｉ−Ｏ結合を水素の還元作用により表面から除去する効果が期待される。なお、塩素原子を含むため、Ｃｌ２ガスの場合と同等のエッチングレートが期待できる。
ＨＣｌガスを用いたＴｉＮ表面のＳＥＭで観察した結果を図１０（ｃ）に示す。この結果より、エッチング後のＴｉＮ表面４０９には、針状残渣４０５が存在せず、エッチング前のＴｉＮ表面４０１荒さに対して、ほとんど変化がないことが確認できる。
図１１は、ガス比（ＨＣｌ／（Ｃｌ２＋ＨＣｌ））を変化させた場合の状態変化を説明する図であり、図１１（ａ）は各ガス比毎に得られるウエハ表面（ＴｉＮ／ＳｉＯ２構造）のＳＥＭ写真、図１１（ｂ）は各ガス比毎に得られるエッチングレートを示す図である。
図１１（ａ）に示すように、ＨＣｌガス比が増加していくほど針状残渣が減少し、残渣上部の面５０１と残渣下部の面５０２の差が減少していくことがわかる。また、図１１（ｂ）に示すエッチングレートは、エッチング後の残膜の表面を残渣上面５０１部分として、エッチング前後の膜厚の差から算出した。図１１（ｂ）に示すように、ＨＣｌ／Ｃｌ２比が増加しても、ばらつきの範囲でＴｉＮのエッチングレートほぼ一定であることがわかる。
以上のことから、（１）ＴｉＮの面荒れの原因はＣｌ２ガスであること、（２）Ｃｌ２ガスに代えてＨＣｌガスを使用することにより、エッチングレートはＣｌ２ガスを使用した場合と同等で、ＴｉＮの針状残渣を回避することができ、さらに下地面への表面ダメージを回避することが可能であることが明らかになった。
図１２は、処理ガス条件毎に得られる下地高誘電率材料膜の表面粗さ（表面荒さの２乗平均（ＲＭＳ））を示す図である。なお、表面粗さはＡＦＭ(Atomic Force Microscope)で測定した。図１２に示すように、処理ガスとしてＨＣｌガスを用いる場合、従来条件（Ｃｌ２ガスを用いる場合）よりも表面荒さの２乗平均（ＲＭＳ）を低減できる。すなわち、Ｃｌ２ガスに代えてＨＣｌガスを使用することにより、ＴｉＮ（電極材料層）およびＨｆＳｉＯＮ（高誘電率材料層）に対する面荒れを低減することができる。
このような効果は、ＴｉＮと同様な化合物を形成する遷移金属材料（例えばＴａ、Ｍｏを含む材料）を用いた場合についても同様であった。
なお、下地膜選択性向上のためには、下地表面への物理ダメージを低減することが重要である。この物理ダメージを低減するためには、プラズマから入射するイオンのエネルギーを小さくする必要がある。
実験によれば、処理ガスとしてＨＣｌガス使用し、ＲＦバイアスを１０Ｗ／８インチ（８インチ径のウエハに対して１０Ｗ：３０ｍＷ／ｃｍ２）以下の低バイアス条件とすることにより、物理ダメージを抑制し、ＴｉＮ厚さに対し７５％以上のオーバエッチングを施すことが可能である。
このとき、ウエハ等の試料に入射するイオンのエネルギはＲＦバイアスとプラズマ密度に応じて変化する。しかし、上述のエッチング条件において入射するイオンエネルギの時間平均は５０Ｖであった。
以上の実験により、Ｃｌ２ガスに代えてＨＣｌガスを処理ガスとして用いることにより、高誘電率絶縁体からなる絶縁材料層上に形成した遷移金属元素を含む電極材料層のエッチングに際して、針状残滓の発生を抑制することができる。また、ＲＦバイアスを低く調整することによりエッチングの垂直性を確保しつつ下地抜けを回避することができることが分かる。
図１は、本発明の実施形態において使用するＵＨＦ−ＥＣＲプラズマエッチング装置を説明する図である。図１に示すように、この装置のプラズマ発生機構は、４５０ＭＨｚのＵＨＦ電源７０１とＵＨＦ整合器７０２、アンテナ７０３、３段に形成された電磁石７０４を備える。ＵＨＦ波をエッチングチャンバ７０７内に放出するアンテナ７０３は、真空を維持する石英板７０５より大気側に設置される。
エッチングガスは、マスフローコントローラ等により流量制御され、適宜混合された後、ガス導入管７１７およびシャワープレート７０６を介してエッチングチャンバ７０７内に導入され、エッチング反応生成物等と共に高真空ポンプ７０８により排気される。なお、可変バルブ７０９により排気流路のコンダクタンスを変化させることで、エッチング処理中の圧力を所望の値に制御することが可能である。
被エッチング材料であるＳｉウエハ７１６を設置する下部電極７１０は、サセプタ７１１を変更することにより、８インチ径から１２インチ径のウエハに対応することが可能である。また、下部電極は同心円状に複数に分割され、分割したそれぞれの領域はサーキュレータ７１２を用いて所定の温度に制御可能である。
エッチング処理中は、直流電源７１５が発生する−１０００〜＋１０００Ｖの直流電圧を吸着電極に供給してウエハ７１６を静電吸着する。また、熱伝導効率を高めるため、ウエハ７１６と下部電極７１０の隙間にはＨｅガスを充填し、その圧力を制御する。また、下部電極７１０には、プラズマ中のイオンのエネルギを制御するため、４００ｋＨｚ〜１３．５６ＭＨｚの周波数、最大で１５０Ｗ／８インチ相当の出力を印加することのできるＲＦバイアス電源７１３および整合機７１４を備える。
図２は、図１に示すエッチング処理装置により処理することのできる被エッチング材料の例（サンプル１）を説明する図（断面図）である。被エッチング材料は、Ｓｉ基板１１０上に形成した素子分離用のＳＴＩ１０９、膜厚２ないし３ｎｍ程度のＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ２等からなるゲート絶縁膜１０８、ＴｉＮ層（ゲート電極材料）１０７、膜厚１００ｎｍ程度のＰｏｌｙＳｉ層１０６、有機系の反射防止膜１０５、パターニングされたＡｒＦレジスト１０４を備える。
次に、図１に示すエッチング装置を用いて、図２（ａ）に示すメタルゲート構造を備えたサンプル１を、一つのチャンバ内でマルチステップ処理によりエッチングする方法を示す。まず、反射防止膜１０５を、Ｆ系ガスと、Ｏ２、ＨＢｒ、Ａｒ、Ｎ２いずれかを含むガスの混合ガスを供給し、ＵＨＦ電源７０１の出力を３００〜８００Ｗ、処理圧力を０．８〜３．０Ｐａ、ＲＦバイアス電源７１３出力を１０〜６０Ｗ、下部電極温度（分割された複数の領域含む）を０〜８０度に設定し、３段の電磁石７０４の磁束分布を適当に設定してメインエッチング処理を行なった。
反射防止膜１０５のエッチング終点は、発光分光器７１７で検知したＣＮ（３８７ｎｍ）等の波長の発光強度が減少したところを終点と判定し、その後、最適時間オーバエッチング処理した後、次のＰｏｌｙＳｉ層１０６のメインエッチングステップに移行した。ＰｏｌｙＳｉ層１０６に対するメインエッチングステップは、Ｃｌ２、ＨＢｒ、Ｆ系ガスと、酸素を含むガスを混合し、ＵＨＦ電源７０１の出力を３００〜８００Ｗ、処理圧力を０．２〜０．８Ｐａ、ＵＨＦ電源７１３の出力を１０〜４０Ｗ、下部電極温度を０〜８０度に設定してエッチングを行なった。メインエッチングからオーバエッチングへのステップ切替えに際しては、膜厚干渉計７１８あるいは発光分光器７１７を用いて終了を判定し、０〜５０ｎｍのＳＴＩ段差分のＰｏｌｙＳｉ除去するためのオーバエッチングステップに移行した。
オーバエッチング条件は、酸素を含まず、Ｃｌ２、ＨＢｒいずれか含むガスを混合し、ＵＨＦ電源７０１の出力を３００〜８００Ｗ、処理圧力を１．０〜７．０Ｐａ、ＲＦバイアス電源７１３出力を５〜２０Ｗ、下部電極温度を０〜８０度、３段の電磁石７０４の磁束を適当な分布になるよう設定した。なお、ＰｏｌｙＳｉはオーバエッチングの際、ＴｉＮは酸素と結合しやすく、エッチストップするため、酸素を添加しない条件で処理する必要がある。
その後、ＴｉＮ層をエッチングする。まず、ＨＣｌガス５０〜１５０ｃｃｍの流量で供給し、ＵＨＦ電源７０１の出力を３００〜６００Ｗ、処理圧力０．１〜０．４Ｐａ、ＲＦバイアス電源７１３出力を５〜１５Ｗ、下部電極温度を０〜８０度、３段の電磁石７０４の磁束を適当な分布になるよう設定した。ＴｉＮエッチングの終点は、Ｔｉの反応生成物のプラズマ発光や膜厚干渉の時間変化を測定することで得られるが、この例では４１６ｎｍのＴｉＣｌプラズマ発光の時間変化を検知し、ＴｉＣｌ発光強度の落ち始めでステップを切り替えた。切り替えた直後の被エッチング材料の断面図を図２（ｂ）に示す。
図２（ｂ）に示すように、ＳＴＩ段差１１１（段差の角部）にＴｉＮ残渣１１０１が存在することが分かる。このＴｉＮ残渣１１０１を除去するため、引き続きＲＦバイアスを０〜１０Ｗに低下させた状態でオーバエッチング処理を行なった。オーバエッチング処理後、ＡｒＦレジスト１０４および反射防止膜１０５をアッシャー処理により除去した。除去した後の被エッチング材料の断面を図２（ｃ）に示す。
図２（ｃ）に示すように、ＳＴＩ段差１１１のＴｉＮ残渣１１０１は除去されている。このように、ＴｉＮ層（ゲート電極材料）１０７を垂直に、かつ下地ＨｆＳｉＯＮ（高誘電率材料層）１０８に面荒れや下地抜け等の悪影響を与えることなく良好にエッチングすることができた。
このような効果は、ＴｉＮと同様な化合物を形成する遷移金属材料であるＴｉ、Ｔａ，Ｒｕ、Ｍｏを含む材料を用いる場合にも得ることができる。また、高誘電率材料膜としては、ＳｉＯ２膜、ＳｉＯＮ膜が使用可能であるが、ＳｉＯ２と比較してＨｆＳｉＯあるいはＨｆＳｉＯＮ等の、より高誘電率で成膜直後でも表面ラフネスが大きく下地選択性がとりにくい材料の場合について効果が大きい。 と
また、メタルゲートＣＭＯＳを作成する場合、図２（ｂ）に示す加工の後、高誘電率材料膜を除去する必要がある。この方法として、ウエット洗浄、またはエッチングおよびウエット洗浄の組み合わせという方法がある。しかし、一つのエッチング装置におけるマルチステップ処理の一環として行うことも可能である。この際、下地Ｓｉ基板１１０に対する選択性が十分確保できることが必要である。この場合のエッチング条件は、ＢＣｌ３ガスを用い、ＵＨＦ電源７０１の出力を３００〜６００Ｗ、処理圧力を０．１〜０．４Ｐａ、ＲＦバイアス電源７１３の出力を０〜１０Ｗ、下部電極温度を０〜８０度に設定し、３段の電磁石７０４の磁束は適当な分布になるよう設定した。
なお、この例ではサンプルとしてＰｏｌｙＳｉ層１０６を備えたメタルゲート構造の試料を用いたが、ＰｏｌｙＳｉ層１０６に代えて他の材料、例えばＷ／ＷＮ等を用いた場合においても同様にＴｉＮ層をエッチングすることができる。
図３は、図１に示すエッチング処理装置により処理することのできる被エッチング材料の例（サンプル２）を説明する図（断面図）である。この例では、サンプル２は遷移元素から成るゲート電極用材料と下地膜高誘電率材料絶縁膜との積層構造を備え、さらに前記遷移元素のゲート電極材料と高誘電率材料層とがエッチング表面に混在するよう構成されている。
図３に示すように、被エッチング材料は、８インチＳｉウエハ表面に、ＮＭＯＳゲート部分１０１とＰＭＯＳゲート部分１０２を有する。このようなサンプル２は、次のようにして作成した。
まず、Ｓｉ基板１１０上に、ＳＴＩ１０９を形成し、素子分離層を形成した後、膜厚３ｎｍ程度のゲート絶縁膜１０８として、ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ２等をＡＬ−ＣＶＤ(Atomic Layer Chemical Vapor Deposition)法で成膜する。次に、ＰＭＯＳ部分のみにＴｉＮを成膜するため、ＴｉＮ層１０７をウエハ全面に２０ｎｍ程度堆積させた後、ＳｉＯ２系のハードマスクを成膜し、ＰＭＯＳ部分にリソグラフィーを用いてマスキングした後、ＮＭＯＳ部分のＴｉＮ層をウェット除去した。その後、ウエハ全面にＰｏｌｙＳｉ層１０６を１００ｎｍ程度成膜した後、イオン打ち込みによりＮＭＯＳ部分１０１のＰｏｌｙＳｉ電極の閾値を制御したのち、スピンコートで成膜された有機系の反射防止膜１０５を塗布し、ＡｒＦ露光により、ＡｒＦレジスト１０４のライン寸法１０３を８０ｎｍ程度にパターンニングする。
次に、このようにして形成したサンプル２を、図１に示すエッチング装置を用いてエッチングする。すなわち、遷移金属元素を含む電極材料層（ＴｉＮ層）１０７と高誘電率絶縁材料層（ＨｆＳｉＯＮ層１０８）が混在する状態で、ＴｉＮ層エッチングまでを同一チャンバ内でマルチステップ処理する。
まず、反射防止膜１０５、ＰｏｌｙＳｉ層１０６のオーバエッチングステップまでは、サンプル１の場合と同様である。なお、ＰｏｌｙＳｉ層１０６のオーバエッチングの際、ＮＭＯＳ部分１０１ではＨｆＳｉＯＮ層１０８が、ＰＭＯＳ部分１０２ではＴｉＮ層１０７がプラズマに晒されることになる。このような場合は、サンプル１の例に比してより高い下地選択性が要求される。
次に、ＴｉＮ層１０７をエッチングする。まず、ＨＣｌガスを５０〜１５０ｃｃｍの流量で供給し、ＵＨＦ電源７０１の出力を３００〜６００Ｗ、処理圧力を０．１〜０．４Ｐａ、ＲＦバイアス電源７１３の出力を５〜１５Ｗ、下部電極温度を０〜８０度に設定し、３段の電磁石７０４の磁束は適当な分布になるよう設定した。
ＮＭＯＳ部分のＨｆＳｉＯＮ１０８への物理ダメージを減ずるためにＲＦバイアス電源７１３の出力は、ＴｉＮの垂直形状が得られる最小の出力である１０Ｗ以下が望ましい。ＴｉＮのオーバエッチングに際しては、ＲＦバイアスを０〜５Ｗに低下させることにより、図９に示すＳＴＩ段差１１１（角部）に生じたＴｉＮ３０８（残滓）を除去することができる。これにより、ＰＭＯＳ部１０２におけるＴｉＮゲート電極１１４を垂直に形成することができる。また、ＮＭＯＳ部、ＰＭＯＳ部における下地ＨｆＳｉＯＮ１０８の面荒れ、ピッティングを抑制することができる。
すなわち、図３（ａ）に示すようなデュアルメタルゲートを備えるサンプルをエッチングする場合においては、メインエッチングを施す際にＲＦバイアス電源の出力を１０Ｗ以下（試料が８インチ径のウエハの場合）、オーバエッチングを施す際にはＲＦバイアス電源の出力を５Ｗ以下とすることにより、上述のような良好なエッチング結果を実現することができる。
図４は、ＴｉＮ層のエッチングレートおよび下地選択比のＲＦバイアス依存特性を示す図である。図４に示すように、ＲＦバイアス電源出力をを低下させることにより、下地選択比１２０２（ＴｉＮの削れ量／高誘電率膜の削れ量）を１５以上にすることができる。 すなわち、選択比１５が得られるということは、ＴｉＮ層が３０ｎｍである場合、ＴｉＮ層３０ｎｍに相当するエッチング（１００％オーバエッチング）を施した場合、下地高誘電率材料が２ｎｍ削れることを示している。
また、ＲＦバイアスの出力を低下させ、イオン入射エネルギーを低下させることにより、下地高誘電率材料に対する物理的ダメージあるいはイオンアシストエッチング収率を低下させることが可能となる。
このように、ＲＦバイアスの出力を低下させ、入射イオンエネルギーの時間平均値を低下させることにより、下地高誘電率膜の物理ダメージやイオンアシストエッチング収率を低下させることが可能となった。
一般に、入射イオンエネルギーの時間平均値は、印加するＲＦバイアスの周波数、波形、とプラズマ条件（プラズマシース厚さ、平均自由工程）により変化するが、サンプル２を処理する際のプラズマ条件（ＲＦバイアス電源７１３としては周波数４００ｋＨｚの正弦波を用いる）においては、ＲＦバイアス出力を前記ＴｉＮの垂直形状が得られる最小の出力である１０Ｗに設定した場合の入射エネルギーの時間平均値は５０Ｖであった。
すなわち、５０Ｖ以下の時間平均の入射エネルギーを与えられるような条件、もしくは制御パラメータであっても、前記ＴｉＮの垂直形状が得られる最小のＲＦバイアス出力である１０Ｗ以下の出力を供給したのと同様にＮＭＯＳ部分のＨｆＳｉＯＮ１０８への物理ダメージを抑制しつつＴｉＮの垂直形状のエッチング結果が得られる。
このような効果は、ＴｉＮと同様な化合物を形成する遷移金属材料であるＴｉ、Ｔａ，Ｒｕ、Ｍｏを含む材料を用いる場合にも得ることができる。また、高誘電率材料膜としては、ＳｉＯ２膜、ＳｉＯＮ膜が使用可能であるが、ＳｉＯ２と比較してＨｆＳｉＯあるいはＨｆＳｉＯＮ等の、より高誘電率で成膜直後でも表面ラフネスが大きく、下地選択性がとりにくい材料の場合について効果が大きい。
また、メタルゲートＣＭＯＳを作成する場合、図３（ｂ）に示す加工の後、高誘電率材料膜を除去する必要がある。この方法として、ウエット洗浄、またはエッチングおよびウエット洗浄の組み合わせという方法がある。しかし、一つのエッチング装置におけるマルチステップ処理の一環として行うことも可能である。この際、下地Ｓｉ基板１１０に対する選択性が十分確保できることが必要である。この場合のエッチング条件は、ＢＣｌ３ガスを用い、ＵＨＦ電源７０１の出力を３００〜６００Ｗ、処理圧力を０．１〜０．４Ｐａ、ＲＦバイアス電源７１３の出力を０〜１０Ｗ、下部電極温度を０〜８０度に設定し、３段の電磁石７０４の磁束は適当な分布になるよう設定した。
図５、６は、図１に示すエッチング処理装置により処理することのできる被エッチング材料の例（サンプル３）を説明する図である。この例では、サンプル３はＦｉｎ型ＦＥＴ（Ｆｉｎ Field Effect Transistor)に代表される３次元構造のＴｉＮメタルゲートを備える。
サンプルの作成に際しては、まず、図５に示すように、Ｓｉ層８０５および該Ｓｉ層上に形成した１０ｎｍ〜５０ｎｍ程度の厚さのＳｉＯ２層８０４および１０〜８０ｎｍの厚さのＳｉ層８０３からなるＳＯＩ(Silicon On Insulator)基板表面にＦｉＮ部分８０１を形成する。ＦｉＮ部分の形成に際しては、ＳＴＩをエッチングする際の要領でライン寸法８０２＝２０〜１００ｎｍ、Ｌ（ライン寸法）／Ｓ（スペース寸法）＝１／１〜１／３程度の複数ラインから成るＦｉＮ部分８０１を形成した後、洗浄、アニール、犠牲酸化処理を組み合わせてＭＯＳのチャネル部分に相当するＦｉＮ部分８０１の表面を清浄にする処理を施す。
その後、１．５ｎｍ〜３ｎｍ厚さの高誘電率材料絶縁膜８０９と３０ｎｍ〜８０ｎｍ 厚さのＴｉＮ層８０３を成膜した後、４０ｎｍ〜９０ｎｍ程度の有機系反射防止膜９０２を塗布し、ＡｒＦ露光装置あるいは電子線描画装置で露光することで回路パターン９０１を形成する。これにより、図６（ａ）に示す形状を得ることができる。
図６（ａ）のＡＡ’を含む平行な面で切り出した断面を図６（ｂ）に示す。図６（ｂ）に示すように、この例のＦｉＮ型ＦＥＴのサンプル３は、ＳＯＩ基板を使用しているため、前述の例のようなＳＴＩ段差１１１は存在しないが、ＦｉＮ部分８０１に段差が生じており、この段差分のオーバエッチングは最低限必要である。例えば、ＦｉＮの高さ９０５が４０ｎｍ、ＴｉＮ層９０３の厚さが３０ｎｍの場合、約１３０％のオーバエッチングが必要となる。
図６（ａ）に示すサンプル３をエッチングする場合、まず、サンプル１のエッチングの場合と同様に反射防止膜９０２をエッチングした後、ＴｉＮ層９０３をエッチングする。
ＴｉＮ層のエッチング（メインエッチング）に際しては、ＨＣｌガスを５０〜１５０ｃｃｍの流量で供給し、ＵＨＦ電源７０１の出力を３００〜６００Ｗ、処理圧力を０．１〜０．４Ｐａ、ＲＦバイアス電源７１３の出力を５〜１５Ｗ、下部電極温度を０〜８０度に設定し、３段の電磁石７０４の磁束は適当な分布になるよう設定した。次いで、発光分光によりメインエッチングの終点を検知をした後、オーバエッチングに切り替える。
オーバエッチング条件は、ＨＣｌガス５０〜１５０ｃｃｍの流量で供給し、ＵＨＦ電源７０１の出力を３００〜６００Ｗ、処理圧力を０．１〜２．０Ｐａ、ＲＦバイアス電源７１３の出力を０〜５Ｗ、下部電極温度を０〜８０度に設定した。
前記終点検知により、メインエッチングからオーバエッチングへの切り替えを正確なタイミングで行い、さらにオーバエッチング時のＲＦバイアスを５Ｗ以下とすることにより、ＴｉＮ層９０３に対し１３０％オーバエッチングを施した後においても、下地層（高誘電率材料層）に対して下地抜けを起こすことなく、ＦｉＮ部分８０１上にＴｉＮゲート電極９０６を形成することができる。
図７は、図１に示すエッチング処理装置により処理することのできる被エッチング材料の例（サンプル４）を説明する図（断面図）である。この例では、遷移元素から成るゲート電極用材料としてＴａＳｉＮ層が用いられる。
図７（ａ）に示すこのサンプル４の作成に際しては、まず、８インチのＳｉ基板１１０上に、ＳＴＩ１０９を形成し、素子分離層を形成した後、膜厚３ｎｍ程度のゲート絶縁膜１０８として、ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ２等の高誘電率絶縁材料をＡＬ−ＣＶＤ(Atomic Layer Chemical Vapor Deposition)法で成膜する。次に、ＰＭＯＳ部分のみにＴｉＮを成膜するため、ＴｉＮ層１０７をウエハ全面に１０〜２０ｎｍ程度堆積させた後、ＳｉＯ２系のハードマスクを成膜し、ＰＭＯＳ部分にリソグラフィーを用いてマスキングした後、ＮＭＯＳ部分のＴｉＮ層をウェット除去した。その後、ウエハ全面にＴａＳｉＮ層１００１、ＰｏｌｙＳｉ層１０６を１００ｎｍ程度成膜した後、イオン打ち込みによりＮＭＯＳ部分１０１のＰｏｌｙＳｉ電極の閾値制御した。その後、スピンコートで成膜された有機系の反射防止膜１０５を塗布しＡｒＦ露光により、ＡｒＦレジスト１０４のライン寸法１０３を８０ｎｍ程度にパターンニングした。
以上のようにして形成した図７（ａ）に示すサンプル４を、図７に示すエッチング装置を用いてエッチングする。すなわち、遷移金属元素を含む電極材料層（ＴｉＮ層）１０７と高誘電率絶縁材料層（ＨｆＳｉＯＮ層１０８）が混在する状態で、ＴｉＮ層エッチングまでを同一チャンバ内でマルチステップ処理する。
まず、サンプル１の場合と同様の方法で、反射防止膜１０５をエッチングし、さらにＰｏｌｙＳｉ層１０６にメインエッチングおよびオーバエッチングを施す。その後、ＴａＳｉＮ層１００１とＴｉＮ１０７を、ＨＣｌ単体あるいはＨＢｒガスを添加し、ＵＨＦ電源７０１の出力を３００〜８００Ｗ、処理圧力を０．２〜０．６Ｐａ、ＲＦバイアス電源７１３出力を５〜２０Ｗ、下部電極温度を０〜８０度に設定し、３段の電磁石７０４の磁束を適当な分布になるよう設定してエッチング処理（メインエッチングおよびオーバエッチング）を施す。
なお、処理ガスとしては、ＨＣｌガスのみでも効果があるが、ＴａＳｉＮ層１００１のＳｉ含有量によっては、サイドエッチが発生する。このような場合は８０％以下の範囲でＨＢｒを添加するとよい。すなわち、ＨＢｒを添加することで形状の垂直性と下地選択性を両立することが可能となる。なお、ＴａＳｉＮ層１００１はＨＣｌ／ＨＢｒガスでエッチングを施し、ＴｉＮ層１０７はＨＣｌガスのみでエッチングを施すというように、材料の組成、膜質に応じて異なるガスによる別ステップにしてもよいことはもちろんである。
また、メタルゲートＣＭＯＳを作成する場合、図７（ｃ）に示す加工の後、高誘電率材料層を除去する必要がある。この場合のエッチング条件は、ＢＣｌ３ガスを供給し、ＵＨＦ電源７０１の出力を３００〜６００Ｗ、処理圧力を０．１〜０．４Ｐａ、ＲＦバイアス電源７１３の出力を０〜１０Ｗ、下部電極温度を０〜８０度に設定し、３段の電磁石７０４の磁束を適当な分布になるよう設定した。
以上の処理によりＮＭＯＳ部１０１のＴａＳｉＮ、ＰＭＯＳ部１０２にＴｉＮゲート電極１１４を垂直、かつ下地ＨｆＳｉＯＮ１０８に面荒れがない良好な状態で形成することができた。なお、このような効果は、ＴｉＮと同様な化合物を形成する遷移金属材料Ｔａ、Ｍｏを含む材料についても同様であった。
以上説明したように、本実施形態によれば、エッチング用の処理ガスとしてＣｌ２ではなくＨＣｌを主ガスとして使用する。これにより、遷移金属元素を含む電極材料層をエッチングする際の下地高誘電率材料に対する選択性を高め、前記電極材料を精度よく加工することができる。すなわち，Ｃｌ２ガスを使用しない（使用量を抑制する）ため、遷移金属元素（Ｔｉ，Ｔａ，Ｒｕ，Ｍｏ等）を含む電極材料の針状残渣の発生あるいは面荒れを抑制することができる。また、下地膜高誘電率絶縁材料層に対するオーバエッチング量に局所的な差が発生して両面荒れや下地抜けを引き起こすことを防止することができる。
さらに、ＨＣｌガス使用時においては、ＴｉＮ層をＲＦバイアスが１０Ｗ／８インチ（３０ｍＷ／ｃｍ２）以下の低バイアス条件で、ＴｉＮ層厚さに対し７５％以上のオーバエッチングが可能となる。これらの効果は、ＴｉＮと同様な化合物を形成する遷移金属材料Ｔａ、Ｍｏを含む材料、Ｈｆを含む高誘電率材料材料を用いる場合についても同様であった。
この結果、遷移金属を含むゲート電極材料（ＴｉＮ、ＴａＮ、ＴａＳｉＮ、Ｍｏ）を段差構造を有する高誘電率絶縁材料層（ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ２）上に形成したメタルゲート構造のＣＭＯＳを精度よく作成することが可能となる。
本発明の実施形態において使用するＵＨＦ−ＥＣＲプラズマエッチング装置を説明する図である。 被エッチング材料の例（サンプル１）を説明する図である。 被エッチング材料の例（サンプル２）を説明する図である。 ＴｉＮ層のエッチングレートおよび下地選択比のＲＦバイアス依存特性を示す図である。 被エッチング材料の例（サンプル３）を説明する図である。 被エッチング材料の例（サンプル３）を説明する図である。 被エッチング材料の例（サンプル４）を説明する図である。 従来のＭＯＳトランジスタの断面を示す図である。 従来のＣｌ２／ＨＢｒガスにより、メタルゲート部分をエッチングした結果を説明する図である。 ウエハ表面のＳＥＭ写真を示す図である。 ガス比（ＨＣｌ／（Ｃｌ２＋ＨＣｌ））を変化させた場合のエッチング特性変化を説明する図である。 処理ガス条件毎に得られる下地高誘電率材料膜の表面粗さを示す図である。
符号の説明
１０１ ＮＭＯＳ部分断面
１０２ ＰＭＯＳ部分断面
１０３ ライン寸法
１０４ ＡｒＦレジスト
１０５ 反射防止膜
１０６ ＰｏｌｙＳｉ層
１０７ ＴｉＮ層
１０８ ＨｆＳｉＯＮ層
１０９ ＳＴＩ
１１０ Ｓｉ基板
１１１ ＳＴＩ段差
１１２ ＮＭＯＳゲート電極
１１３ ＮＭＯＳ用配線断面
１１４ ＰＭＯＳゲート電極
１１５ ＰＭＯＳ用配線断面
２０１ Ｃａｐ絶縁膜
２０２ ゲート電極
２０３ サイドウォールスペーサ
２０４ イクステンション
２０５ ゲート絶縁膜
２０６ 低抵抗層
２０７ Ｓｉ基板
２０８ ＳＴＩ
２０９ チャネル層
２１０ ゲート電極の寸法
３０１ ＴｉＮエッチング前の下地ＨｆＳｉＯＮ膜の境界面
３０２ ＮＭＯＳ部ゲート電極部分
３０３ ＮＭＯＳ部ＳＴＩ上の配線部分
３０４ ＰＭＯＳ部ゲート電極部分
３０５ ピンホール状の下地抜け
３０６ ＰＭＯＳ部ＳＴＩ上の配線部分
３０７ ＳＴＩ面荒れ
３０８ 角部に残るＴｉＮ
３０９ ＨｆＳｉＯＮ膜
４０１ エッチング前のＴｉＮ表面
４０２ ＴｉＮ
４０３ ＳｉＯ２
４０４ Ｓｉ基板
４０５ Ｃｌ２／ＨＢｒガスで処理したＴｉＮ表面
４０６ 針状残渣
４０７ ＴｉＮ針状残渣の上面
４０８ ＴｉＮ残渣部分の下端境界
４０９ ＨＣｌ／ＨＢｒガスでエッチングした後のＴｉＮ表面
５０１ 残渣上部の面
５０２ 残渣下部の面
５０３ ＴｉＮエッチングレートのＨＣｌ比依存性
７０１ ＵＨＦ電源
７０２ ＵＨＦ整合器
７０３ アンテナ
７０４ 電磁石
７０５ 石英板
７０６ シャワープレート
７０７ エッチングチャンバ
７０８ 高真空ポンプ
７０９ 可変バルブ
７１０ 下部電極
７１１ サセプタ
７１２ サーキュレータ
７１３ ＲＦバイアス電源
７１４ ＲＦ整合機
７１５ 直流電源
７１６ 処理ウエハ
７１７ 発光分光器
７１８ 膜厚干渉計
８０１ ＦｉＮ部分
８０２ ライン寸法
８０３ Ｓｉ層
８０４ ＳｉＯ２層
８０５ Ｓｉ層
９０１ レジスト
９０２ 有機系反射防止膜
９０３ ＴｉＮ層
９０４ 高誘電率材料絶縁膜
９０５ ＦｉＮ部分の高さ
９０６ ゲート電極
１００１ ＴａＳｉＮ層
１１０１ ＴｉＮ残渣
１２０１ ＴｉＮエッチングレート
１２０２ 下地選択比
１２０３ 下地選択比１５のライン

Claims (1)

  1. Ｔｉ，Ｔａ，Ｒｕ，Ｍｏの何れかを含む電極材料層を有するゲート電極材料層と、前記電極材料層の下層であり、ＨｆまたはＨｆ及びＳｉを含む高誘電率ゲート絶縁層とを具備するＭＯＳトランジスタを備えた試料を真空処理容器内に設置した下部電極上に配置し、前記真空処理容器内に処理ガスを導入し、前記真空処理容器内に高周波電力を供給して前記導入した処理ガスをプラズマ化して前記試料表面にエッチング処理を施すプラズマエッチング方法において、
    前記ゲート電極材料層はＴａＳｉＮ層とＴｉＮ層を有し、前記ＴａＳｉＮ層を、ＨＣｌガスとＨＢｒガスの混合ガスによりエッチングし、前記ＴｉＮ層を、ＨＣｌガスによりエッチングすること特徴とするプラズマエッチング方法。
JP2005355092A 2005-12-08 2005-12-08 プラズマエッチング方法 Expired - Fee Related JP4849881B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005355092A JP4849881B2 (ja) 2005-12-08 2005-12-08 プラズマエッチング方法
TW095104920A TWI323487B (en) 2005-12-08 2006-02-14 Plasma etching method
US11/354,919 US7442651B2 (en) 2005-12-08 2006-02-16 Plasma etching method
KR1020060015666A KR100792018B1 (ko) 2005-12-08 2006-02-17 플라즈마에칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005355092A JP4849881B2 (ja) 2005-12-08 2005-12-08 プラズマエッチング方法

Publications (3)

Publication Number Publication Date
JP2007158250A JP2007158250A (ja) 2007-06-21
JP2007158250A5 JP2007158250A5 (ja) 2009-01-08
JP4849881B2 true JP4849881B2 (ja) 2012-01-11

Family

ID=38139962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005355092A Expired - Fee Related JP4849881B2 (ja) 2005-12-08 2005-12-08 プラズマエッチング方法

Country Status (4)

Country Link
US (1) US7442651B2 (ja)
JP (1) JP4849881B2 (ja)
KR (1) KR100792018B1 (ja)
TW (1) TWI323487B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910488B2 (en) * 2007-07-12 2011-03-22 Applied Materials, Inc. Alternative method for advanced CMOS logic gate etch applications
JP2009027083A (ja) * 2007-07-23 2009-02-05 Toshiba Corp 半導体装置及びその製造方法
JP5248063B2 (ja) * 2007-08-30 2013-07-31 株式会社日立ハイテクノロジーズ 半導体素子加工方法
JP4994161B2 (ja) * 2007-08-30 2012-08-08 株式会社日立ハイテクノロジーズ メタルゲートのドライエッチング方法
JP5037303B2 (ja) * 2007-11-08 2012-09-26 株式会社日立ハイテクノロジーズ ｈｉｇｈ−ｋ／メタル構造を備えた半導体素子のプラズマ処理方法
US8012811B2 (en) * 2008-01-03 2011-09-06 International Business Machines Corporation Methods of forming features in integrated circuits
US8168542B2 (en) * 2008-01-03 2012-05-01 International Business Machines Corporation Methods of forming tubular objects
JP5223364B2 (ja) * 2008-02-07 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
JP5042162B2 (ja) * 2008-08-12 2012-10-03 株式会社日立ハイテクノロジーズ 半導体加工方法
JP5377993B2 (ja) * 2009-01-30 2013-12-25 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP5250476B2 (ja) * 2009-05-11 2013-07-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP5730521B2 (ja) * 2010-09-08 2015-06-10 株式会社日立ハイテクノロジーズ 熱処理装置
US20130270227A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Layer-layer etch of non volatile materials
US9991285B2 (en) 2013-10-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming FinFET device
US10535566B2 (en) * 2016-04-28 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP6667400B2 (ja) * 2016-08-12 2020-03-18 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチングシステム
US10049940B1 (en) 2017-08-25 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for metal gates with roughened barrier layer
CN109427578A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10770563B2 (en) 2018-10-24 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and patterning method for multiple threshold voltages

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW409152B (en) * 1996-06-13 2000-10-21 Samsung Electronic Etching gas composition for ferroelectric capacitor electrode film and method for etching a transition metal thin film
KR100255661B1 (ko) 1997-02-22 2000-05-01 윤종용 반도체 소자의 전극층 식각 방법
US6084279A (en) 1997-03-31 2000-07-04 Motorola Inc. Semiconductor device having a metal containing layer overlying a gate dielectric
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
US6339206B1 (en) * 1997-10-15 2002-01-15 Tokyo Electron Limited Apparatus and method for adjusting density distribution of a plasma
US6069035A (en) * 1997-12-19 2000-05-30 Lam Researh Corporation Techniques for etching a transition metal-containing layer
KR100259072B1 (ko) * 1997-12-23 2000-08-01 김영환 금속게이트 형성방법
EP0932190A1 (en) * 1997-12-30 1999-07-28 International Business Machines Corporation Method of plasma etching the tungsten silicide layer in the gate conductor stack formation
KR100276251B1 (ko) * 1997-12-30 2001-02-01 포만 제프리 엘 게이트 도체 스택 형성에서 텅스텐 실리사이드 층을 플라즈마식각하는 방법
US5968847A (en) 1998-03-13 1999-10-19 Applied Materials, Inc. Process for copper etch back
EP1688879A1 (en) 1998-03-26 2006-08-09 Sharp Kabushiki Kaisha Data distributing system and data selling apparatus therefor, data retrieving apparatus, duplicated data detecting system, and data reproducing apparatus
JP3705977B2 (ja) * 1999-12-03 2005-10-12 松下電器産業株式会社 ゲート電極の形成方法
TW451347B (en) 2000-06-16 2001-08-21 United Microelectronics Corp Cleaning method after polycide gate etching
US6531404B1 (en) 2000-08-04 2003-03-11 Applied Materials Inc. Method of etching titanium nitride
US6821907B2 (en) * 2002-03-06 2004-11-23 Applied Materials Inc Etching methods for a magnetic memory cell stack
JP4082280B2 (ja) * 2003-05-30 2008-04-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2005285809A (ja) * 2004-03-26 2005-10-13 Sony Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW200723393A (en) 2007-06-16
JP2007158250A (ja) 2007-06-21
KR100792018B1 (ko) 2008-01-04
US20070134922A1 (en) 2007-06-14
TWI323487B (en) 2010-04-11
KR20070060963A (ko) 2007-06-13
US7442651B2 (en) 2008-10-28

Similar Documents

Publication Publication Date Title
JP4849881B2 (ja) プラズマエッチング方法
JP4554461B2 (ja) 半導体装置の製造方法
US8735291B2 (en) Method for etching high-k dielectric using pulsed bias power
TWI401741B (zh) Plasma etching method
CN1790626A (zh) 在蚀刻浅沟槽之前预锥形硅或硅－锗的工艺
TW201705428A (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
JP7592776B2 (ja) 窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法
JP2003023000A (ja) 半導体装置の製造方法
JP2005039015A (ja) プラズマ処理方法および装置
US7109085B2 (en) Etching process to avoid polysilicon notching
KR101044427B1 (ko) 드라이 에칭방법
US6746925B1 (en) High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation
US20110171833A1 (en) Dry etching method of high-k film
CN102136420B (zh) 等离子体处理系统中的选择性控制
JP2009076711A (ja) 半導体装置の製造方法
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
JP4577328B2 (ja) 半導体装置の製造方法
CN1954424A (zh) 等离子体处理系统中的选择性控制
Xu et al. 20 nm polysilicon gate patterning and application in 36 nm complementary metal–oxide–semiconductor devices
JP2004134521A (ja) 半導体装置の製造方法
KR20080088295A (ko) 플라즈마 에칭 방법,플라즈마 처리장치, 제어프로그램 및컴퓨터 판독가능한 기억매체
JP2013225680A (ja) Ｈｉｇｈ−ｋ膜のドライエッチング方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees