JP4388210B2 - ウエハパッケージの製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はウエハレベルのパッケージング技術に関するものであり、より具体的にはマイクロデバイスのウエハレベルのチップスケール・パッケージの製造方法に関する。
【０００２】
【従来の技術】
マイクロデバイスをパッケージングするために数々のウエハ対ウエハボンディング技術が過去に開発されて来た。この技術にはシリコン対ガラス陽極ボンディングやシリコン対シリコン融着ボンディング、そして様々な中間材料を実際のボンディング媒体として利用したウエハ対ウエハボンディングが含まれる。気密封止されたマイクロデバイスへの接続は、一般的にボンディング媒体の下でウエハの一方に対して作られるか、あるいは配線導体の周りにグロメット式封止を施したウエハを介して作られる。
【０００３】
【発明が解決しようとする課題】
いずれの場合においても、接続の周囲に不規則性が生じる可能性があり、信頼に足るウエハパッケージの気密封止を確実に保証することができない。
【０００４】
マイクロデバイスを気密にウエハパッケージングするための相対的に単純で非電気的な低温プロセスが以前から求められている。理想的には、全ての封止が平坦面と平坦面とをボンディングすることによって形成され、いずれの封止部材にも配線導体が貫通していないことが望ましい。さらに、化学半導体研究施設又は製造施設において実行することが可能の標準的な、或いは標準に近いプロセスを利用できるものであることが理想である。
【０００５】
このようなパッケージング方法の一例は、Ｋｏｎｇ等による米国特許第５、４４８、０１４号に記載されている。しかしながら、Ｋｏｎｇ等の方法においては、２枚のウエハ間の距離を調節するために複数層のスタンドオフを必要とする。さらに、開示の通りにウエハ各々に異なる材料を使用する場合、開示されたように熱を使ってパッケージを製造すると、材料の異なる熱膨張係数が悪影響を生じる可能性がある。また、Ｋｏｎｇ等の方法においてはガリウム及び／又は水銀を使った金属製導電バイアが利用されているが、これには拡散を防ぐバリアが必要である。
【０００６】
過去においては、配線の周りの穴にグロメット、即ち封止リングを使用することなく、電気導体をウエハパッケージ自体に貫通させることができるウエハ対ウエハ封止が既存の方法では提供されていなかったためにパッケージングされたデバイスへの電気接触を得ることは、困難であった。これまでの封止リングは非常に小さく扱いにくいことに加え、封止中の配線導体の屈曲により封止が開き、リークを生じる可能性もあった。
【０００７】
さらに、マイクロデバイスを使用する装置の小型化が進む現状にあっては、小型のウエハレベルパッケージが強く望まれるようになった。これは通し接触を持つ超薄型、即ちマイクロキャップのウエハパッケージがマイクロデバイス産業におけるゴールとなったことを意味する。
【０００８】
したがって、ウエハレベルパッケージ中にあるマイクロデバイスへと接続を得るための工夫がここ何年にもわたって大きな課題となっている。
【０００９】
【課題を解決するための手段】
本発明は、マイクロデバイスがベースウエハ上のボンディングパッドに接続しているマイクロキャップ・ウエハレベルパッケージを提供するものである。ベースウエハ上の周縁パッドはボンディングパッド及びマイクロデバイスを取り囲んでいる。キャップウエハはその中に事前に決められた深さのウエル（ｗｅｌｌ）を形成するように加工されている。導電材料はキャップウエハ中のウエルの壁と一体に作られる。キャップウエハはその上に形成された接触子及び周縁ガスケットを含み、この接触子はベースウエハ上のボンディングパッドと位置を整合させることが可能であり、また、ガスケットはベースウエハ上の周縁パッドと整合するようになっている。キャップウエハをベースウエハ上に配置し、接触子及びガスケットをパッドへとボンディングすることで周縁ガスケット内に気密封止された容量が形成される。キャップウエハは薄く加工され、「マイクロキャップ」が形成される。基本的にキャップウエハは事前に決められた深さの下まで、即ち導電材料がキャップウエハを貫通して気密封止された容量の外側に通じる導電バイアを形成する状態になるまで薄く加工される。このバイア構成により、高い信頼性と高い導電性を持つ、ウエハレベルパッケージ中への気密封止接続が保証されるのである。さらに、このプロセスによればマイクロキャップは原位置のままで形成されるので壊れやすいマイクロキャップをアセンブリ中に取り上げて扱うことがないために以前よりも薄くすることが可能となる。
【００１０】
本発明は、キャップウエハがその中に事前に決められた深さのウエルを形成するように加工されたマイクロキャップウエハレベルパッケージを提供するものである。半導体ドーパント（ｄｏｐａｎｔ）が気体源、液体源又は固体源拡散によりウエル中に添加され、その後半導体材料層が堆積される。半導体ドーパントがウエルの壁及び半導体材料層中へと拡散するように、キャップウエハはアニールされる。このバイア構成は、ウエハレベルパッケージへの気密封止の接続に関し、高信頼性と高導電率を保証するものである。
【００１１】
本発明は、キャップウエハがその中に緊密な間隔に配置された事前に決められた深さのウエルのアレイを形成するように加工されたマイクロキャップウエハレベルパッケージを提供するものである。ウエルは導電性の半導体材料により満たされる。その後製造プロセスを用いてキャップウエハを事前に決められた深さの下まで、即ちウエルがキャップウエハを貫通する導電バイアとなるまで薄く加工する。接触全体の抵抗を下げ、その構成に適応させるために、外部ボンディングパッドがキャップウエハのバイア・アレイ上にアレイの形状で形成される。
【００１２】
本発明は、マイクロデバイスの気密封止と共に一方のウエハを貫通する電気接続を提供するウエハレベル・チップスケールパッケージ中に電気的、又は機械的マイクロデバイスを設けるものである。
【００１３】
本発明はさらに、パッケージ自体を封止するウエハを通じてマイクロデバイスへの電気接続を作ることが可能のウエハレベル・チップスケールパッケージ中にデバイスを設けるものである。
【００１４】
本発明はさらに、ウエハレベルで実施する低温バッチプロセスを利用して気密封止を行い、キャップウエハ上にある標準的ボンディングパッドへと電気接触を作ることができるようにしたウエハレベル・チップスケール・パッケージング技術を提供するものである。
【００１５】
本発明はさらに、高電圧又は高温を必要とせずにマイクロデバイスの気密封止を行うための相対的に単純なプロセスを提供するものである。
【００１６】
本発明はさらに、代表的な半導体研究施設又は製造施設で採用される標準的プロセスや装置、又はそれに近いプロセスステップ及び装置を用いてウエハパッケージを製造する方法を提供するものである。
【００１７】
本発明はさらに、集積回路等のマイクロデバイスを、一方又は両方のウエハ中に設けることが可能のウエハレベルパッケージを製造する方法を提供するものである。
【００１８】
本発明の上記及び更なる利点は、添付図と共に以下の詳細説明を読むことにより、当業者に明らかとなる。
【００１９】
【発明の実施の形態】
まず図１を見ると、ベースウエハ１２を含むマイクロキャップ・ウエハレベルパッケージ１０の断面図が示されている。ベースウエハ１２はそれに結合するマイクロデバイス１４を有するが、これは例えば集積回路等の能動素子又はセンサ等の受動素子である。マイクロデバイス１４は導電性リード線（図示せず）によりボンディングパッド１６、１８へと電気的に接続し、さらに、ベースウエハ１２に結合している。ベースウエハ１２の周縁部には周縁パッド２０があり、周縁パッド２０はボンディングパッド１６、１８と同時にこれらと同じ厚さに設けることができる。
【００２０】
周縁パッド封止部材、即ちガスケット２２は、キャップウエハ２４とベースウエハ１２上の周縁パッド２０との間にあり、これが周縁パッド２０に冷間圧接によりボンディングされてマイクロデバイス１４の周囲に気密封止容量２５を作っている。キャップウエハ２４は電子的に非導電性の材料又は単結晶シリコン等の高抵抗半導体材料から作ることができる。しかしながら、熱膨張係数の不整合による問題を回避するために、ベースウエハ１２及びキャップウエハ２４の両方が同じ材料から作られることが望ましい。
【００２１】
キャップウエハ２４にはその中に導電性バイア２６、２８が設けられている。導電性バイア２６は単一の導電性バイアであり、導電性バイア２８はより小さな導電性バイアのアレイである。図１においては、導電性バイア２８の数は４個であるが、この数量は導電性バイア２８に望まれる導電率に応じて増減させても良いことは言うまでもない。接触子３０及び３２は、それぞれ導電性バイア２６、２８上にガスケット２２形成と同時に形成される。接触子３０及び３２は、マイクロデバイス１４への電気接続を得るために、それぞれボンディングパッド１６及び１８へと冷間圧接によりボンディングされる。本発明によれば、マイクロデバイス１４とそのボンディングパッド（ボンディングパッド１６及び１８）との間の電気接続（図示せず）は気密封止容量２５内にあり、ガスケット２２を通過していない。
【００２２】
キャップウエハ２４にはさらに、外部ボンディングパッド３４及び３５が設けられており、これらはマイクロキャップ・ウエハレベルパッケージ１０及びマイクロデバイス１４を、マイクロデバイスを使用する装置（図示せず）へと接続するためにボンディングしたボンディングワイヤ２６及び３８をそれぞれ有している。
【００２３】
図示の実施例におけるボンディングパッド１６、１８、周縁パッド２０及び接触子３０、３２は金から作られている。しかしながら、本発明の範囲から離れることなく他の材料を利用することも可能である。例えば、シリコン、インジウム、アルミニウム、銅、銀、それらの合金、及びそれらの化合物等の相互にボンディングすることが可能の他の材料を利用することができる。
【００２４】
次に図２を参照すると、図１のマクロキャップ・ウエハレベルパッケージ１０の線１Ｂ-1Ｂに沿って切り取った断面図が示されている。導電性バイア２８は４個の導電バイアの直線アレイとして示されているが、個々の導電性バイアは如何なる幾何学的構成に配置されていても良いことは言うまでもない。半導体ドーパント拡散領域２７は導電性バイア２６の一部として示されており、また、半導体ドーパント拡散領域２９は導電性バイア２８を構成する複数の導電性バイアの一部として示されている。半導体ドーパント２７及び２９として推奨されるのは、リン又はボロン等のＩＩＩ族及びＶ族の元素であるが、他のドーパントも当業者には周知である。
【００２５】
接触子３０及び外部ボンディングパッド３４の形状は図中には示していないものの、導電性接触を可能な限り最大化するために半導体ドーパント拡散領域２７のパターンに整合するように構成されている。同様に、接触子３２及び外部ボンディングパッド３５も一般的に、導電性バイア２６のパターンに整合するように構成することができる。導電性バイア２８の直線アレイは、長方形の構成とする。
【００２６】
次に、図３から図１０を参照するが、これらは図１及び図２に示したマイクロキャップ・ウエハレベルパッケージ１０を製造するためのプロセスステップを示すものである。以下の説明では、異なる図においても同じ要素には全て同じ定義が適用され、同じ符号を付するものとする。
【００２７】
図３はウエル４０、４２が形成されたキャップウエハ２４を示しているが、これらのウエルはそのそれぞれの壁４６、４７の入り口付近に漸減部４４、４５を持っている。ウエル４０及び４２は、従来のフォトリソグラフィー及びエッチングプロセスにより形成したものである。入り口漸減部４４、４５があることによって、ウエル４０、４２の上部が初めに一杯になって閉じてしまうことがないようになっている。ウエル４２は４個の小径のウエルから成る直線アレイとして描かれている。
【００２８】
ウエル４０、４２は、最初に短時間のウエットエッチにより入り口漸減部４４，４５が形成され、その後にドライエッチによってウエル４０、４２が完成するように、二段階プロセスで形成されることが望ましい。キャップウエハ２４は当初の厚さが２００μｍを超えるものとして描いているが、これは説明の便宜上、そうしただけである。キャップウエハ２４はウエル４０を形成するために例えば約１〜５０μｍの径及び１００μｍ以上の深さにエッチングされる。また、ウエル４２は、例えば約１〜１０μｍの径と、同じく１００μｍ以上の深さを持つ。
【００２９】
ドライエッチ等の従来のエッチングプロセスを利用することができる。このようなドライエッチプロセスの１つとしては、深いシリコンエッチを実施する場合に高アスペクト比のチャンネル及びバイアをエッチングするために利用されるプラズマエッチプロセスがあげられる。このプロセスでは、エッチングプロセスとエッチングを施した壁にポリマーを堆積するプロセスとを交互に行うことで、アンダーカットを最低限に抑制する方法がとられている。このプロセスによれば、非常に深いエッチングがわずかなアンダーカットを生じただけで得られる。その目的はウエル４０、４２の深さが加工後のキャップウエハ２４の最終厚を超える深さとなるように、十分に深くエッチングするところにある。この加工には、切削又は研磨等により、キャップウエハ２４の厚さをウエル側ではない面から減じて行き、ウエル４０、４２を露出させることが含まれる。この事例においては、最終的な厚さは１００μｍ未満となる。
【００３０】
図４においては、キャップウエハ２４の露出面上に酸化物層等のバリア層４８が成膜され、それがウエル４０、４２及びそれらそれぞれの入り口漸減部４４，４５からエッチング除去されている。かわりに、バリア層４８をウエル４０及び４２を形成するためのマスクとして利用しても良い。
【００３１】
図５においては、拡散半導体ドーパント２７及び２９をそれぞれウエル４０、４２各々の壁４６、４７へと導入する拡散ステップが実施される。バリア層４８は、半導体ドーパント２７、２９が残りのキャップウエハ２４中へと拡散しないように遮断する役割を持つ。キャップウエハ２４に利用される材料は一般的に非常に高い抵抗を持つシリコンであるが、半導体ドーパントは抵抗値を下げるように働き、したがって、ウエル４０、４２のそれぞれの壁４６、４７におけるシリコンの導電率を増大させる。半導体ドーパントの拡散は、気体源、液体源、又は固体源から実施することができる。
【００３２】
図６においては、ウエル４０、４２を充填するために充填材料５０が堆積されている。充填材料５０は金等の導電性金属、低温酸化物（LTO）等の絶縁体、ホスホシリカ・ガラス（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等のドーパント含有絶縁体、又は多結晶シリコン（ポリシリコン）等の半導体材料とすることができる。充填材料５０は一般的に、化学蒸着(ＣＶＤ)、スパッタリング、蒸着、電気めっき等のような従来の半導体成膜プロセスにより堆積させることができる。これらのプロセスは充填材料５０を壁４６、４７と一体に形成するものである。充填材料５０を導電性金属とする場合、この金属は封止を作るために利用される、例えば金、インジウム、アルミニウム、銅、銀及びそれらの合金等の中から１つを選べば良い。導電性金属のうちのいくつかは直接堆積させることができるが、他の金属の中には一体性を得るために追加処理を必要するものもあることに留意が必要である。例えば、アルミニウムはシリコン上に直接的に堆積させることが可能であるが、銅の場合は導電性バイアの短絡要因となるシリコン中への広範囲にわる拡散を防ぐためにタングステン等のバリア層が必要とされる。また、上述したように、金の場合は良好なボンディングを得るために接着材料が必要である。充填材料５０の堆積により、ウエル４０、４２が埋められると同時にバリア層４８上にも堆積される。ウエル４０、４２が埋められた後、余剰の充填材料５０を同じ研磨プロセスによってキャップウエハ２４上から除去することができる。この研磨のためにかわりに化学機械研磨法を用いる場合、バリア層４８をエッチストップとして利用することができる。
【００３３】
さらに、図６においては、導電性金属を必要としない一方で、半導体ドーパント２７、２９がウエル４０、４２の壁４６、４７へとさらに拡散するように１２５０℃以下の高温アニーリングが実施される。充填材料５０がポリシリコンのような半導体材料である場合、半導体ドーパント２７、２９は半導体材料中へも拡散し、それに導電性を与えて導電性バイア２６、２８の導電率をさらに増大させる。
【００３４】
図７においては、キャップウエハ２４のウエル側の面全体に導電性シード層５２がスパッタリング又は蒸着プロセスにより成膜される。最良の実施態様においては、シード層５２は金であり、最初に非常に薄い接着層（図示せず）をスパッタリングしてから成膜される。接着層はキャップウエハ２４への接着性が良好であり、シード層５２もまたそれに良好に接着する材料から成る。シード層５２が金、キャップウエハ２４がシリコンである場合は、クロム、ニッケルクロム、チタン又はそれらの合金が利用される。接着層は、金がそれ自体ではシリコンに直接的にうまく接着しないために使われる。この事例においては、その後接着層の上に金が２０００〜３０００Åの厚さに堆積される。しかしながら通常は、従来の製造装置を利用して両方の層とも単一のスパッタリング又は蒸着処理によって成膜される。
【００３５】
フォトレジスト層５４が成膜され、従来のフォトリソグラフィープロセスにより露光・現像されて、接触子３０、３２及びガスケット２２の形状を画定するパターン開口５６が形成される。接触子３０、３２及びガスケット２２を形成するためのパターン作成には、厚いフォトレジストのリソグラフィーを採用することが望ましい。標準的なフォトレジストでは相対的に薄い膜が形成されるため、高い粘度の厚いフォトレジスト層５４が必要である。接触子３０、３２及びガスケット２２のパターニングをするために利用される厚いフォトレジスト層５４には、接触子３０、３２及びガスケット２２の少なくとも最終厚程度の厚さを持たせる必要がある。フォトレジスト層５４は多層で成膜することができ、これによりキャップウエハ２４面上のフォトレジスト厚をより均一にすることができる。
【００３６】
図８は、シード層５２を電極として用いて電気めっきを実施した後のキャップウエハ２４を示したものである。接触子３０、３２及びガスケット２２の導電材料は、シード層５２上にあるフォトレジスト層５４中のパターン開口中５６に堆積される。フォトレジスト層５４は従来のフォトレジスト剥離技術を用いて除去される。残ったシード層５２は従来のエッチングプロセスにより選択的にエッチング除去される。この選択的エッチングにより、シード層５２がオフセット接触子（図示せず）に接続するように構成される。シード層５２が除去されると、接触子３０、３２及びガスケット２２は、除去されたシード層５２の厚さ分の高さを削られて薄くなる。
【００３７】
図９においては、キャップウエハ２４は裏返されてベースウエハ１２に整合するように位置を合わせられる。ベースウエハ１２には、従来のフォトリソグラフィープロセスを利用してボンディングパッド１６、１８及び周縁パッド２０が形成されている。簡単に説明すると、接着層（図示せず）がベースウエハ１２上に成膜され、導電材料がスパッタリング又は蒸着により成膜されている。フォトリソグラフィーによりパターニングが実施され、不要な導電材料がエッチングされ、フォトレジストが除去される。他の手法においては、フォトリソグラフィーを実施し、接着層及び導電材料を成膜して接触子３０、３２及びガスケット２２が形成される。ベースウエハ１２はさらに、それに結合するマイクロデバイス１４を含んでおり、これがチャネル、即ちワイヤ（図示せず）によってボンディングパッド１６、１８へと電気的に接続している。
【００３８】
ベースウエハ１２及びキャップウエハ２４が合わせられる。接触子３０、３２はベースウエハ１２上のボンディングパッド１６、１８へとそれぞれに接触し、ガスケット２２は周縁パッド２０に接触する。
【００３９】
ベースウエハ１２及びキャップウエハ２４はその後冷間圧接ボンディングが生じるまで３５０℃以下の温度下で圧接される。接触子３０、３２はそれぞれに対応するボンディングパッド１６、１８と溶着する。同時に、ガスケット２２及び周縁パッド２０も溶着する。これによりマイクロデバイス１４に完全な気密封止容量２５が提供される。
【００４０】
図１０においては、気密封止が完成した後に「マイクロキャップ」を形成するため、ウエル４０及び４２が開き、導電性バイア２６、２８がキャップウエハ２４を貫通した状態になるまでキャップウエハ２４をウエハ研削又は研磨技術によって薄く加工する。その後導電性バイア２６、２８上にそれらと同じ構成で外部ボンディングパッド３４、３５が形成される。例えば、外部ボンディングパッド３５が導電性バイア２８を構成する４個の導電性バイア・アレイを覆うように長方形の形状に構成される。
【００４１】
するとマイクロキャップ・ウエハレベルパッケージ１０を、マイクロデバイスを使用する装置（図示せず）へと接続することが可能となる。電気接触は気密封止容量２５の外側のキャップウエハ２４上にあるボンディングパッド３４、３５にて作られる。図１に示したボンディングワイヤ３６、３８をボールボンディング又はウェッジボンディング等の従来のボンディング技術を使ってそれぞれのボンディングパッド３４、３５へとボンディングすることができる。
【００４２】
次に図１１〜図１３を参照すると、変更型導電性バイアを形成するためのプロセスステップが示されている。
【００４３】
図６に示した充填材料５０にあたる要素は、図１１においてはウエル４０（代表的な事例としてウエル４０を使用するが、同じプロセスはウエル４２にも適用される）を充填しないドーパント含有絶縁体層６０である。ドーパント含有絶縁体層６０は、ホスホシリカ・ガラス［Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ（ＰＳＧ）］又はホウシリカ・ガラス［Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ（ＢＳＧ）］等の材料から成るものである。ＰＳＧはＶ族のドーパント元素の１つであるリンを含むものであり、ＢＳＧはＩＩＩ族のドーパント元素の１つであるボロンを含むものである。ドーパント含有絶縁体層６０は、低圧化学蒸着法等のような、多々ある従来の半導体成膜技術の１つによってウエル４０中に成膜することができる。
【００４４】
図１２においては、ドーパント含有絶縁体層６０上にポリシリコン等の半導体材料６２を堆積させたことによりウエル４０が埋められている。ドーパント含有絶縁体はそれ自体を固体源拡散プロセスの固体として利用することが可能であるが、以下に説明するように半導体材料６２を用いると導電率は高くなる。
【００４５】
図１３においては、高温アニールの実施によりドーパント含有絶縁体層６０からの半導体ドーパントがキャップウエハ２４中へと拡散してドーパント拡散領域６４を形成し、さらに、半導体材料６２中へも拡散してドーパント拡散領域６６を形成している。これらのドーパント拡散領域が導電性バイア６８を形成する。キャップウエハ２４の面よりも上に出たバリア層４８、ドーパント含有絶縁体層６０及び半導体材料６２の部分は除去される。
【００４６】
次に図１４を見ると、ここではキャップウエハ７４がベースウエハ１２上の比較的に丈高の、即ち厚いマイクロデバイス７５を収容するようにエッチングされているマイクロキャップ・ウエハレベルパッケージ７０が示されている。したがって、キャップウエハ７４及びマイクロデバイス７５間の間隙は、キャップウエハ７４のマイクロデバイス７５直上にある部分をエッチングする等の凹部７８を画定するプロセスを付加することにより調整することができる。相対的に丈高のマイクロデバイス、あるいはできる限り小さなパッケージに封入する必要のあるマイクロデバイスを収容するための追加エッチングは、従来のドライエッチプロセスを利用して実施することができる。したがって、キャップウエハ７４の厚さは凹部７８近くにまで薄くする。これによってさらに、マイクロデバイス７５の厚さよりも短い接触子３０、３２及びガスケット２２の利用が可能となり、結果的に金等の材料の使用量を少なくすることができ、またさらに、従来のフォトレジストによるリソグラフィープロセスを利用することができる。
【００４７】
次に図１５を見ると、ベースウエハ８２及びキャップウエハ８４を有するマイクロキャップ・ウエハレベルパッケージ８０が示されている。これらのウエハはシリコン製であるため、従来の半導体製造プロセスによる加工で集積回路８６、８８をそれぞれベースウエハ８２及び／又はキャップウエハ８４中に形成することが容易である。接触子３０及び３２は導電性材料でできているため、導電性シード層の一部を残すことにより、又はポリシリコン・チャネルをキャップウエハ８４上に形成することにより、集積回路８６を接触子３０、３２を通じてボンディングパッド１６、１８へと容易に電気的に接続することができる。ベースウエハ８２中の集積回路８６は図１のマイクロデバイス１４と同様の方法で接続することができる。
【００４８】
図においては、キャップウエハ及びマイクロデバイス間に間隙があるように描いた。本発明はデバイスを収容するためにそのような間隙が必要であるかないかにかかわらず利用可能である。例えば、センサ又はフィルタ等を含むアプリケーションの幾つかにおいては、デバイスを適正に作動させるためにはデバイス上に空間が必要である。同様に、加速計やプレッシャセンサ等、自由に動けることを必要とする機械装置や可動部品をデバイスが含む場合は間隙が必要である。間隙の距離は、ガスケットのめっきの高さと、キャップウエハ２４及びベースウエハ１２を結合する際のガスケットの圧迫による印加圧力との組み合わせにより調整することが可能であり、したがって、多層ガスケットの必要性はない。
【００４９】
本発明はウエハレベルでのパッケージングを必要とするあらゆる状況において適用可能である。本発明は、集積回路、フィルタ、プレッシャセンサ、加速計、多種にわたる機械的熱量計、及びその他のデバイスを含むがこれらに限られない能動素子及び受動素子の両方のパッケージングに利用することができる。
【００５０】
本発明を、個々のマイクロキャップ・ウエハレベルパッケージを例に取って図示及び説明したが、説明した方法によれば同時に複数のマイクロキャップ・ウエハレベルパッケージのウエハレベル製造が可能であることは当業者に明らかである。説明したプロセスは所定のウエハ上にあるマイクロデバイス全てに対して適用可能である。パッケージングされたデバイスは、従来の方法で切断、即ちダイシングすることができ、気密にパッケージングされた個々のデバイスが提供される。
【００５１】
また、本発明は最良の実施態様である特定の実施例に基づいて説明したが、上述の説明に照らし、数多くの変更及び改変が当業者に明らかであることは言うまでもない。したがって、添付請求項に示す本発明の範囲は、そのような変更及び改変を全て含むことを意図したものである。本明細書の記載事項及び添付図に示した内容は全て説明目的のものであり、限定的な意味は持たないものと解釈される。
【図面の簡単な説明】
【図１】異なる半導体バイアを含む本発明のマイクロキャップ・ウエハレベルパッケージの断面図である。
【図２】図１のマイクロキャップ・ウエハレベルパッケージを線１Ｂ-１Ｂに沿って切り取った場合の断面図である。
【図３】本発明のマイクロキャップ・ウエハレベルパッケージの製造プロセスを示す図である。
【図４】本発明のマイクロキャップ・ウエハレベルパッケージの製造プロセスを示す図である。
【図５】本発明のマイクロキャップ・ウエハレベルパッケージの製造プロセスを示す図である。
【図６】本発明のマイクロキャップ・ウエハレベルパッケージの製造プロセスを示す図である。
【図７】本発明のマイクロキャップ・ウエハレベルパッケージの製造プロセスを示す図である。
【図８】本発明のマイクロキャップ・ウエハレベルパッケージの製造プロセスを示す図である。
【図９】本発明のマイクロキャップ・ウエハレベルパッケージの製造プロセスを示す図である。
【図１０】本発明のマイクロキャップ・ウエハレベルパッケージの製造プロセスを示す図である。
【図１１】本発明のマイクロキャップ・ウエハレベルパッケージの導電性バイアを作成するための他の方法を示す図である。
【図１２】本発明のマイクロキャップ・ウエハレベルパッケージの導電性バイアを作成するための他の方法を示す図である。
【図１３】本発明のマイクロキャップ・ウエハレベルパッケージの導電性バイアを作成するための他の方法を示す図である。
【図１４】大型の半導体デバイスを収容するために他の方法で加工した本発明のマイクロキャップ・ウエハレベルパッケージを示す図である。
【図１５】一体型集積回路の他の配置を示す、本発明のマイクロキャップ・ウエハレベルパッケージの図である。
【符号の説明】
１２ 第一のウエハ（ベースウエハ）
１４ マイクロデバイス
１６、１８ ボンディングパッド
２０ 周縁パッド
２２ 封止部材（ガスケット）
２４ 第二のウエハ（キャップウエハ）
２５ 気密封止容量
２７ ドーパント（導体）
３４ 外部ボンディングパッド
３６ 導体（外部）
４０ ウエル
４６ ウエルの壁
４８ バリア層
５２ シード層
５４ フォトレジスト
６０ ドーパント含有絶縁体
６２ 半導体材料

Claims (9)

1. 第一のウエハ、第二のウエハ及びマイクロデバイスを設けるステップと、
   前記第一のウエハ上にボンディングパッドと前記ボンディングパッドを取り囲む周縁パッドとを形成するステップと、
   前記第二のウエハ上に、前記周縁パッドと整合するような構成で封止部材を形成するステップと、
   前記第二のウエハ中にウエルを形成するステップと、
   前記ウエル中に、前記第二のウエハと一体となるように導体を形成するステップと、
   前記第一及び第二のウエハを合わせ、前記封止部材を使ってボンディングすることでその間に気密封止容量を形成し、前記導体が前記ボンディングパッドに接触するように前記第二のウエハを配置することができ、前記マイクロデバイスが前記気密封止容量中に配置され、前記ボンディングパッドへと接続されるステップと、そして
   前記第二のウエハの一部を除去することにより前記導体を前記気密封止容量の外側に露出させるステップとを含み、
   前記導体を前記ウエル中に形成するステップが、前記第二のウエハ上の前記ウエルの周囲にバリア層を形成するステップと、そして、
   前記ウエル中にドーパントを拡散させるステップとを含むウエハパッケージの製造方法。
2. 前記導体を前記ウエル中に形成するステップが、前記第二のウエハ上の前記ウエルの周囲にバリア層を形成するステップと、
   前記ウエル中にドーパントを拡散させるステップとに加え、
   前記ウエル中に半導体材料を堆積させるステップと、
   前記第二のウエハをアニールすることにより前記ドーパントを前記第二のウエハ中、及び前記半導体材料中へと拡散させるステップと、
   前記バリア層を除去するステップとを含む請求項１に記載のウエハパッケージの製造方法。
3. 第一のウエハ、第二のウエハ及びマイクロデバイスを設けるステップと、
   前記第一のウエハ上にボンディングパッドと前記ボンディングパッドを取り囲む周縁パッドとを形成するステップと、
   前記第二のウエハ上に、前記周縁パッドと整合するような構成で封止部材を形成するステップと、
   前記第二のウエハ中にウエルを形成するステップと、
   前記ウエル中に、前記第二のウエハと一体となるように導体を形成するステップと、
   前記第一及び第二のウエハを合わせ、前記封止部材を使ってボンディングすることでその間に気密封止容量を形成し、前記導体が前記ボンディングパッドに接触するように前記第二のウエハを配置することができ、前記マイクロデバイスが前記気密封止容量中に配置され、前記ボンディングパッドへと接続されるステップと、そして
   前記第二のウエハの一部を除去することにより前記導体を前記気密封止容量の外側に露出させるステップとを含み、
   前記導体を前記ウエル中に形成するステップが、前記ウエル中にドーパント含有絶縁体を堆積させるステップと、そして、
   前記第二のウエハをアニールすることにより前記ドーパントを前記ドーパント含有絶縁体から拡散させるステップとを含むウエハパッケージの製造方法。
4. 前記導体を前記ウエル中に形成するステップが、前記ウエル中にドーパント含有絶縁体を堆積させるステップに加え、
   前記ウエル中の前記ドーパント含有絶縁体上に半導体材料を堆積させるステップを含み、
   前記第二のウエハをアニールすることにより前記ドーパントを前記ドーパント含有絶縁体から拡散させるステップで、前記ドーパントを前記第二のウエハ中、及び前記半導体材料中へと拡散させるようにしてなる請求項３に記載のウエハパッケージの製造方法。
5. 前記導体を前記ウエル中に形成するステップが、前記導体を前記ウエルの壁と一体となるように半導体成膜プロセスにより堆積させるステップを含む請求項１又は３に記載のウエハパッケージの製造方法。
6. 前記封止部材を形成するステップが、
   前記第二のウエハ上にシード層を形成するステップと、前記シード層をフォトリソグラフィープロセスにより加工し、その上のフォトレジストをシールパターンに残すステップと、
   前記シールパターンのフォトレジストを利用して前記シード層上に封止部材を形成するステップと、
   前記シールパターンのフォトレジストを除去するステップと、そして、
   前記導体へと接続させるために前記シード層を選択的に除去するステップとを含むことを請求項１又は３に記載のウエハパッケージの製造方法。
7. 前記気密封止容量の外部に露出した前記導体上に外部ボンディングパッドを形成するステップと、
   前記ウエハパッケージを、マイクロデバイスを利用する装置中に配置するステップと、
   前記ウエハパッケージを利用する装置と前記外部ボンディングパッドとの間に導体をボンディングするステップとを含む請求項１又は３に記載のウエハパッケージの製造方法。
8. 丈高のマイクロデバイスを収容可能とするために前記ウエハの一方に凹部を設けるステップを含む請求項１又は３に記載のウエハパッケージの製造方法。
9. 前記ウエハの一方に半導体デバイスを形成するステップを含む請求項１又は３に記載のウエハパッケージの製造方法。

Images