JP3036619B2 - Ｓｏｉ基板の製造方法およびｓｏｉ基板 - Google Patents
Ｓｏｉ基板の製造方法およびｓｏｉ基板Info
- Publication number
- JP3036619B2 JP3036619B2 JP6076538A JP7653894A JP3036619B2 JP 3036619 B2 JP3036619 B2 JP 3036619B2 JP 6076538 A JP6076538 A JP 6076538A JP 7653894 A JP7653894 A JP 7653894A JP 3036619 B2 JP3036619 B2 JP 3036619B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- temperature
- buried oxide
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H10P10/00—
-
- H10P30/209—
-
- H10P90/1908—
-
- H10W10/181—
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Element Separation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、単結晶シリコン基板中
に絶縁層を形成するＳＯＩ基板の製造方法およびＳＯＩ
基板に関する。
に絶縁層を形成するＳＯＩ基板の製造方法およびＳＯＩ
基板に関する。
【０００２】
【従来の技術】バルク状の単結晶シリコン基板に集積回
路を作り込むよりも、絶縁材料上に設けられた薄い単結
晶シリコン層に各種の素子を形成するほうが、素子特性
や素子間分離の点で有利である。このような見地から、
単結晶シリコン基板にＳｉＯ2の絶縁膜を介して素子形
成のためのシリコン単結晶層を設けたＳＯＩ基板が用い
られている。
路を作り込むよりも、絶縁材料上に設けられた薄い単結
晶シリコン層に各種の素子を形成するほうが、素子特性
や素子間分離の点で有利である。このような見地から、
単結晶シリコン基板にＳｉＯ2の絶縁膜を介して素子形
成のためのシリコン単結晶層を設けたＳＯＩ基板が用い
られている。
【０００３】ＳＯＩ基板の製作技術の一つにＳＩＭＯＸ
がある。ＳＩＭＯＸ基板は、単結晶シリコン基板に高濃
度の酸素イオン（16Ｏ+ ）を注入して前記基板内の所定
の深さに高濃度酸素イオン注入層を形成し、これを１１
００〜１３００℃の温度で数時間アニールすることによ
って前記高濃度酸素イオン注入層を埋め込み酸化膜すな
わちＳｉＯ2 の絶縁膜に変化させる。ＳＩＭＯＸ基板
は、貼り合わせ基板のように表面のシリコン単結晶層を
研磨加工せずに均一な厚さの活性領域層とすることがで
きる。
がある。ＳＩＭＯＸ基板は、単結晶シリコン基板に高濃
度の酸素イオン（16Ｏ+ ）を注入して前記基板内の所定
の深さに高濃度酸素イオン注入層を形成し、これを１１
００〜１３００℃の温度で数時間アニールすることによ
って前記高濃度酸素イオン注入層を埋め込み酸化膜すな
わちＳｉＯ2 の絶縁膜に変化させる。ＳＩＭＯＸ基板
は、貼り合わせ基板のように表面のシリコン単結晶層を
研磨加工せずに均一な厚さの活性領域層とすることがで
きる。
【０００４】
【発明が解決しようとする課題】単結晶シリコン基板に
酸素イオンを注入し、アニール処理によって前記基板に
埋め込み酸化膜を形成する場合、次のような問題点があ
る。 （１）高品質のＳＩＭＯＸ基板は、表面のシリコン単結
晶層の転位密度が低く、埋め込み酸化膜の電気絶縁性に
優れている。しかし、埋め込み酸化膜の膜厚が８０〜９
０ｎｍと薄いため、図９に示すように酸素イオン注入時
に単結晶シリコン基板１の表面にパーティクル１０が付
着すると、このパーティクル１０がマスク作用をして高
濃度酸素イオン注入層３に注入不能部分ができる。前記
高濃度酸素イオン注入層はアニール処理により埋め込み
酸化膜５となるが、酸素イオン注入不能部分はピンホー
ル９となって電気絶縁性が低下する。なお、２は表面の
シリコン単結晶層、６はアニール酸化膜である。
酸素イオンを注入し、アニール処理によって前記基板に
埋め込み酸化膜を形成する場合、次のような問題点があ
る。 （１）高品質のＳＩＭＯＸ基板は、表面のシリコン単結
晶層の転位密度が低く、埋め込み酸化膜の電気絶縁性に
優れている。しかし、埋め込み酸化膜の膜厚が８０〜９
０ｎｍと薄いため、図９に示すように酸素イオン注入時
に単結晶シリコン基板１の表面にパーティクル１０が付
着すると、このパーティクル１０がマスク作用をして高
濃度酸素イオン注入層３に注入不能部分ができる。前記
高濃度酸素イオン注入層はアニール処理により埋め込み
酸化膜５となるが、酸素イオン注入不能部分はピンホー
ル９となって電気絶縁性が低下する。なお、２は表面の
シリコン単結晶層、６はアニール酸化膜である。
【０００５】（２）図１０に酸素イオン注入量と表面の
シリコン単結晶層における転位密度との相関を示す
（Ｊ．Ｍａｔｅｒ．Ｒｅｓ．，Ｖｏｌ．８，Ｎｏ．３，
Ｍａｒ１９９３ ｐｐ．５２３−５３４参照）。酸素イ
オン注入量を１．０×１０18／ｃｍ2 〜２．０×１０18
／ｃｍ2 に増加させて埋め込み酸化膜の膜厚を大きくし
た基板では、表面のシリコン単結晶層における結晶欠陥
すなわち転位密度が増大する。特に１．５×１０18／ｃ
ｍ2 以上では、転位密度が急激に高くなる。
シリコン単結晶層における転位密度との相関を示す
（Ｊ．Ｍａｔｅｒ．Ｒｅｓ．，Ｖｏｌ．８，Ｎｏ．３，
Ｍａｒ１９９３ ｐｐ．５２３−５３４参照）。酸素イ
オン注入量を１．０×１０18／ｃｍ2 〜２．０×１０18
／ｃｍ2 に増加させて埋め込み酸化膜の膜厚を大きくし
た基板では、表面のシリコン単結晶層における結晶欠陥
すなわち転位密度が増大する。特に１．５×１０18／ｃ
ｍ2 以上では、転位密度が急激に高くなる。
【０００６】（３）結晶欠陥密度を増大させない範囲内
で酸素イオン注入量を０．５×１０ 18／ｃｍ2 〜０．９
×１０18／ｃｍ2 に増加させた基板は、図１１に示すよ
うに埋め込み酸化膜の破壊電界の強さが０〜１ＭＶ／ｃ
ｍと小さく、電気絶縁性が低い。
で酸素イオン注入量を０．５×１０ 18／ｃｍ2 〜０．９
×１０18／ｃｍ2 に増加させた基板は、図１１に示すよ
うに埋め込み酸化膜の破壊電界の強さが０〜１ＭＶ／ｃ
ｍと小さく、電気絶縁性が低い。
【０００７】（４）埋め込み酸化膜厚の薄いＳＩＭＯＸ
基板では、表面のシリコン単結晶層と埋め込み酸化膜と
の界面（以下埋め込み酸化膜界面と略称する）の凹凸が
大きく（平方根平均ラフネスＲmsが約２ｎｍ以上）、デ
バイスの特性にばらつきが出やすい。このようなＳＩＭ
ＯＸ基板は、長時間を費やして十分にアニール処理を施
すことにより埋め込み酸化膜が平坦化されるが、その実
施はコスト的に不可能である。
基板では、表面のシリコン単結晶層と埋め込み酸化膜と
の界面（以下埋め込み酸化膜界面と略称する）の凹凸が
大きく（平方根平均ラフネスＲmsが約２ｎｍ以上）、デ
バイスの特性にばらつきが出やすい。このようなＳＩＭ
ＯＸ基板は、長時間を費やして十分にアニール処理を施
すことにより埋め込み酸化膜が平坦化されるが、その実
施はコスト的に不可能である。
【０００８】本発明は上記従来の問題点に着目してなさ
れたもので、ＳＩＭＯＸ基板において表面のシリコン単
結晶層における結晶欠陥の増大を避けるために、酸素イ
オン注入量を増加せずに埋め込み酸化膜の厚膜化ができ
るＳＯＩ基板の製造方法を提供することを目的とする。
また、第２には、埋め込み酸化膜におけるピンホール密
度を低減することができるＳＯＩ基板の製造方法を提供
することを目的としている。更に、第３の目的は、埋め
込み酸化膜界面の平坦度を向上させることができるよう
なＳＯＩ基板の製造方法を提供することにある。また、
表面シリコン層への結晶欠陥がなく酸素イオン注入量に
より決定される埋め込み酸化膜の理論的膜厚より厚膜化
し、ピンホール発生率が極めて少なく、埋め込み酸化膜
界面の平坦度を向上させた構造のＳＯＩ基板を提供する
ことを目的としている。
れたもので、ＳＩＭＯＸ基板において表面のシリコン単
結晶層における結晶欠陥の増大を避けるために、酸素イ
オン注入量を増加せずに埋め込み酸化膜の厚膜化ができ
るＳＯＩ基板の製造方法を提供することを目的とする。
また、第２には、埋め込み酸化膜におけるピンホール密
度を低減することができるＳＯＩ基板の製造方法を提供
することを目的としている。更に、第３の目的は、埋め
込み酸化膜界面の平坦度を向上させることができるよう
なＳＯＩ基板の製造方法を提供することにある。また、
表面シリコン層への結晶欠陥がなく酸素イオン注入量に
より決定される埋め込み酸化膜の理論的膜厚より厚膜化
し、ピンホール発生率が極めて少なく、埋め込み酸化膜
界面の平坦度を向上させた構造のＳＯＩ基板を提供する
ことを目的としている。
【０００９】
【課題を解決するための手段】本発明は酸素イオンの注
入後にアニール処理を行うことにより予め埋め込み酸化
膜を形成したＳＩＭＯＸ基板を対象として、この基板を
高温酸化処理することにより、埋め込み酸化膜が膜成長
する現象を見い出したことによって実現されたものであ
る。ＳＩＭＯＸ基板での表面活性シリコン層の厚さが３
２０ｎｍ、埋め込み酸化膜の厚さが８９ｎｍを対象と
し、この基板を１３５０℃、不活性ガスアルゴン（Ａ
ｒ）中に流量比（以下同じ）で７０％Ｏ2の酸素雰囲気
中におき、４時間の酸化処理を行ったところ、埋め込み
酸化膜は１１８ｎｍに増膜する現象が見られた。そこ
で、温度条件を変え各酸化温度に対し、表面酸化膜厚が
約４００ｎｍと一定（表面のシリコン層の酸化される量
は１８０ｎｍで一定）になるように時間を変化して埋め
込み酸化膜の増加量を求めたところ、図３に示すよう
に、酸化温度が上昇するにしたがって、埋め込み酸化膜
の膜厚が増加することが確認された（酸化時間７７分〜
４０５分）。増膜作用は１１５０℃以上で確認された。
このことから、高温になるほど、内部の埋め込み酸化膜
が厚く酸化され、表面の酸化膜厚が同一でも内部の酸化
膜増加率が高いことが理解できる。同様に、図４は酸化
時間を４時間に固定し、Ｏ2濃度を７０％に固定した場
合である。これによれば、酸化時間を一定時間に統一し
た場合の膜厚増加の温度依存性が理解でき、実用的な範
囲では１１５０℃以下は検出レベル以下となってしまう
ことが解る。なお、これらの図において、横軸の酸化温
度は絶対温度の逆数の１０4 倍の数値で表されている。
なお、各図の上部に摂氏の温度を併記している。これら
の図で明らかなように、酸化温度の上昇に伴って埋め込
み酸化膜増加量も増大する。酸化温度が１１５０℃以下
では埋め込み酸化膜増加量も僅かであり、あるいは酸化
時間を実用的な長さたとえば４時間とすると、その増加
量は検出レベル以下で、厚膜化の効果がないが、酸化温
度が１３５０℃に上昇すると埋め込み酸化膜増加量は約
３０ｎｍとなる。従来技術によるＳＩＭＯＸ基板の埋め
込み酸化膜厚が８０〜９０ｎｍであるのに対し、本発明
を適用して１３５０℃で酸化処理し、表面酸化膜厚を約
４００ｎｍとした場合は埋め込み酸化膜厚が１００〜１
１０ｎｍに増加することが確認できる。したがって、増
膜効果を得るためには少なくとも１１５０℃以上の温度
条件を必要とし、これはアニール処理温度に匹敵してい
る。また、上限温度はシリコンの融点が１４１５℃であ
るため、これより低い温度条件とする必要がある。
入後にアニール処理を行うことにより予め埋め込み酸化
膜を形成したＳＩＭＯＸ基板を対象として、この基板を
高温酸化処理することにより、埋め込み酸化膜が膜成長
する現象を見い出したことによって実現されたものであ
る。ＳＩＭＯＸ基板での表面活性シリコン層の厚さが３
２０ｎｍ、埋め込み酸化膜の厚さが８９ｎｍを対象と
し、この基板を１３５０℃、不活性ガスアルゴン（Ａ
ｒ）中に流量比（以下同じ）で７０％Ｏ2の酸素雰囲気
中におき、４時間の酸化処理を行ったところ、埋め込み
酸化膜は１１８ｎｍに増膜する現象が見られた。そこ
で、温度条件を変え各酸化温度に対し、表面酸化膜厚が
約４００ｎｍと一定（表面のシリコン層の酸化される量
は１８０ｎｍで一定）になるように時間を変化して埋め
込み酸化膜の増加量を求めたところ、図３に示すよう
に、酸化温度が上昇するにしたがって、埋め込み酸化膜
の膜厚が増加することが確認された（酸化時間７７分〜
４０５分）。増膜作用は１１５０℃以上で確認された。
このことから、高温になるほど、内部の埋め込み酸化膜
が厚く酸化され、表面の酸化膜厚が同一でも内部の酸化
膜増加率が高いことが理解できる。同様に、図４は酸化
時間を４時間に固定し、Ｏ2濃度を７０％に固定した場
合である。これによれば、酸化時間を一定時間に統一し
た場合の膜厚増加の温度依存性が理解でき、実用的な範
囲では１１５０℃以下は検出レベル以下となってしまう
ことが解る。なお、これらの図において、横軸の酸化温
度は絶対温度の逆数の１０4 倍の数値で表されている。
なお、各図の上部に摂氏の温度を併記している。これら
の図で明らかなように、酸化温度の上昇に伴って埋め込
み酸化膜増加量も増大する。酸化温度が１１５０℃以下
では埋め込み酸化膜増加量も僅かであり、あるいは酸化
時間を実用的な長さたとえば４時間とすると、その増加
量は検出レベル以下で、厚膜化の効果がないが、酸化温
度が１３５０℃に上昇すると埋め込み酸化膜増加量は約
３０ｎｍとなる。従来技術によるＳＩＭＯＸ基板の埋め
込み酸化膜厚が８０〜９０ｎｍであるのに対し、本発明
を適用して１３５０℃で酸化処理し、表面酸化膜厚を約
４００ｎｍとした場合は埋め込み酸化膜厚が１００〜１
１０ｎｍに増加することが確認できる。したがって、増
膜効果を得るためには少なくとも１１５０℃以上の温度
条件を必要とし、これはアニール処理温度に匹敵してい
る。また、上限温度はシリコンの融点が１４１５℃であ
るため、これより低い温度条件とする必要がある。
【００１０】また、酸素雰囲気の酸素濃度の影響は基本
的には高い濃度が増膜作用に寄与すると考えられること
から、アニール処理後に１３５０℃の温度条件で４時間
の酸化処理による異なる酸素分圧による埋め込み酸化膜
の増膜量を実験的に求めたところ、図５に示すような特
性線図が得られた。これによれば、約１％Ｏ2の濃度以
上のときに増膜効果が得られることが理解でき、０．５
％濃度では増膜分は非常に少なく、また、界面の凹凸と
の差異が判別できないので、１％酸素濃度以上で増膜効
果が得られるものと考えられる。これは、雰囲気中の酸
素が、少なくとも表面シリコン層や基板シリコン層から
内部に拡散され、埋め込み酸化膜の界面部へＳｉＯ2が
滞留積層されるには、基本的に温度条件を主因子として
調整することができるので、シリコン層への拡散に最低
限の濃度としては上記１％Ｏ2の濃度以上を要するもの
と考えられる。もちろん所定の高温下で酸素濃度を因子
として増膜作用を行わせることができることは図５から
理解できる。
的には高い濃度が増膜作用に寄与すると考えられること
から、アニール処理後に１３５０℃の温度条件で４時間
の酸化処理による異なる酸素分圧による埋め込み酸化膜
の増膜量を実験的に求めたところ、図５に示すような特
性線図が得られた。これによれば、約１％Ｏ2の濃度以
上のときに増膜効果が得られることが理解でき、０．５
％濃度では増膜分は非常に少なく、また、界面の凹凸と
の差異が判別できないので、１％酸素濃度以上で増膜効
果が得られるものと考えられる。これは、雰囲気中の酸
素が、少なくとも表面シリコン層や基板シリコン層から
内部に拡散され、埋め込み酸化膜の界面部へＳｉＯ2が
滞留積層されるには、基本的に温度条件を主因子として
調整することができるので、シリコン層への拡散に最低
限の濃度としては上記１％Ｏ2の濃度以上を要するもの
と考えられる。もちろん所定の高温下で酸素濃度を因子
として増膜作用を行わせることができることは図５から
理解できる。
【００１１】また、表面シリコン層の膜厚は、作成する
デバイス条件に応じて、より薄膜化することが要求され
る場合があり、この場合にはいわゆる犠牲酸化処理によ
り調整できる。この犠牲酸化処理としては熱酸化によっ
て表面に酸化膜を形成し、表面シリコン層から酸化膜を
公知の手法により除去することで、酸化膜厚さの分だけ
表面シリコン層を薄膜化できる。犠牲酸化によって埋め
込み酸化膜への影響を回避するため、酸化温度はアニー
ル温度より低い温度条件に設定すればよく、したがって
１１００℃以下で酸化処理を行えばよい。この犠牲酸化
処理は埋め込み酸化膜の増膜工程より前で行ってもよ
く、あるいは増膜処理の後工程で行うこともできる。
デバイス条件に応じて、より薄膜化することが要求され
る場合があり、この場合にはいわゆる犠牲酸化処理によ
り調整できる。この犠牲酸化処理としては熱酸化によっ
て表面に酸化膜を形成し、表面シリコン層から酸化膜を
公知の手法により除去することで、酸化膜厚さの分だけ
表面シリコン層を薄膜化できる。犠牲酸化によって埋め
込み酸化膜への影響を回避するため、酸化温度はアニー
ル温度より低い温度条件に設定すればよく、したがって
１１００℃以下で酸化処理を行えばよい。この犠牲酸化
処理は埋め込み酸化膜の増膜工程より前で行ってもよ
く、あるいは増膜処理の後工程で行うこともできる。
【００１２】そこで、本発明に係るＳＯＩ基板の製造方
法は、まず、単結晶シリコン基板に酸素イオンを打ち込
み注入した後、不活性ガス雰囲気中で高温でアニール処
理を行うことにより埋め込み酸化膜を形成し、表面層に
基板と絶縁分離された単結晶シリコン層を形成するＳＯ
Ｉ基板の製造方法において、前記埋め込み酸化膜の膜厚
が酸素イオン注入量により計算される理論的膜厚になる
アニール処理を行った後、前記基板に高温酸素雰囲気中
で酸化処理を施すことにより前記アニール処理後の埋め
込み酸化膜を厚膜化するように構成することによって上
記目的を達成するようにした。
法は、まず、単結晶シリコン基板に酸素イオンを打ち込
み注入した後、不活性ガス雰囲気中で高温でアニール処
理を行うことにより埋め込み酸化膜を形成し、表面層に
基板と絶縁分離された単結晶シリコン層を形成するＳＯ
Ｉ基板の製造方法において、前記埋め込み酸化膜の膜厚
が酸素イオン注入量により計算される理論的膜厚になる
アニール処理を行った後、前記基板に高温酸素雰囲気中
で酸化処理を施すことにより前記アニール処理後の埋め
込み酸化膜を厚膜化するように構成することによって上
記目的を達成するようにした。
【００１３】この場合において、前記高温酸化処理温度
は上述したように１１５０℃以上、単結晶シリコン基板
の融点温度未満の範囲内に保つようにすればよく、前記
高温酸化処理は、アニール時の酸素濃度より高い濃度の
酸素ガス雰囲気中で行うようにすればよい。更に、前記
高温雰囲気中における酸化処理後基板表面の酸化膜除去
を実施し、引き続いて、１１００℃以下の温度で犠牲酸
化を行った後、犠牲酸化膜を除去することにより表面シ
リコン層の薄膜化をなし、あるいはアニール処理後に１
１００℃以下の温度で犠牲酸化を行った後、犠牲酸化膜
を除去し、引き続いて高温雰囲気中における酸化処理を
施すことにより表面シリコン層の薄膜化をなすようにす
ることができる。犠牲酸化は表面のシリコン層のみを酸
化することが望ましいが、ＳＯＩ基板を１１５０℃以上
の高温で酸化すると、埋め込み酸化膜も増膜してしまう
ので、膜厚のコントロールが困難になるため、高温酸化
条件温度より低く設定する必要がある。そこで、犠牲酸
化の場合には埋め込み酸化膜への影響を与えない温度で
ある１１００℃が上限温度となる。
は上述したように１１５０℃以上、単結晶シリコン基板
の融点温度未満の範囲内に保つようにすればよく、前記
高温酸化処理は、アニール時の酸素濃度より高い濃度の
酸素ガス雰囲気中で行うようにすればよい。更に、前記
高温雰囲気中における酸化処理後基板表面の酸化膜除去
を実施し、引き続いて、１１００℃以下の温度で犠牲酸
化を行った後、犠牲酸化膜を除去することにより表面シ
リコン層の薄膜化をなし、あるいはアニール処理後に１
１００℃以下の温度で犠牲酸化を行った後、犠牲酸化膜
を除去し、引き続いて高温雰囲気中における酸化処理を
施すことにより表面シリコン層の薄膜化をなすようにす
ることができる。犠牲酸化は表面のシリコン層のみを酸
化することが望ましいが、ＳＯＩ基板を１１５０℃以上
の高温で酸化すると、埋め込み酸化膜も増膜してしまう
ので、膜厚のコントロールが困難になるため、高温酸化
条件温度より低く設定する必要がある。そこで、犠牲酸
化の場合には埋め込み酸化膜への影響を与えない温度で
ある１１００℃が上限温度となる。
【００１４】前記高温酸化処理は、１％を超える酸素濃
度のガス雰囲気中で行うことにより絶縁埋め込み酸化膜
の増膜作用を確実に実現できる。
度のガス雰囲気中で行うことにより絶縁埋め込み酸化膜
の増膜作用を確実に実現できる。
【００１５】また、単結晶シリコン基板に酸素イオンを
打ち込み注入した後、不活性ガス雰囲気中で高温アニー
ル処理を行うことにより埋め込み酸化膜を形成し、表面
層に基板と絶縁分離された単結晶シリコン層を形成する
ＳＯＩ基板の製造方法において、前記埋め込み酸化膜の
膜厚が酸素イオン注入量により計算される理論的膜厚に
なるアニール処理を行った後、酸化温度に対する埋め込
み酸化膜厚の増膜特性線図を予め求めておき、この特性
線図により必要膜厚となる温度条件の高温雰囲気中で前
記基板を酸化処理することによって埋め込み酸化膜を厚
膜化することにより、表面シリコン層の結晶欠陥を発生
させることなく絶縁耐圧を高めることができる。
打ち込み注入した後、不活性ガス雰囲気中で高温アニー
ル処理を行うことにより埋め込み酸化膜を形成し、表面
層に基板と絶縁分離された単結晶シリコン層を形成する
ＳＯＩ基板の製造方法において、前記埋め込み酸化膜の
膜厚が酸素イオン注入量により計算される理論的膜厚に
なるアニール処理を行った後、酸化温度に対する埋め込
み酸化膜厚の増膜特性線図を予め求めておき、この特性
線図により必要膜厚となる温度条件の高温雰囲気中で前
記基板を酸化処理することによって埋め込み酸化膜を厚
膜化することにより、表面シリコン層の結晶欠陥を発生
させることなく絶縁耐圧を高めることができる。
【００１６】単結晶シリコン基板に酸素イオンを打ち込
み注入した後、不活性ガス雰囲気中で高温アニール処理
を行うことにより埋め込み酸化膜を形成し、表面層に基
板と絶縁分離された単結晶シリコン層を形成するＳＯＩ
基板の製造方法において、前記埋め込み酸化膜の膜厚が
酸素イオン注入量により計算される理論的膜厚になるア
ニール処理を行った後、酸化温度に対する埋め込み酸化
膜厚の増膜特性線図を予め求めておき、この特性線図に
より埋め込み酸化膜に発生したピンホールを閉塞するに
必要な増膜量に対応する温度条件を求め、当該温度条件
の高温雰囲気中で前記基板を酸化処理することによって
埋め込み酸化膜を厚膜化することにより、パーティクル
付着によりイオン注入がなされない埋め込み絶縁層の欠
損部分の補修作用を行わせ、これによって絶縁耐圧強度
を向上させることができる。ピンホールの直径や個数は
酸素イオンの注入条件によって変化するため、実際のピ
ンホールを直接把握することは困難であるが、設定され
たイオン注入条件から発生するピンホールの数や大きさ
を統計的手法等によって求めておき、特に分布の高いピ
ンホール径を低減するように埋め込み酸化膜の増膜量を
決定すればよい。例えば、ピンホール径が５０ｎｍであ
る場合には増膜量はその２分の１の２５ｎｍとなるの
で、これを基準に設定すればよい。
み注入した後、不活性ガス雰囲気中で高温アニール処理
を行うことにより埋め込み酸化膜を形成し、表面層に基
板と絶縁分離された単結晶シリコン層を形成するＳＯＩ
基板の製造方法において、前記埋め込み酸化膜の膜厚が
酸素イオン注入量により計算される理論的膜厚になるア
ニール処理を行った後、酸化温度に対する埋め込み酸化
膜厚の増膜特性線図を予め求めておき、この特性線図に
より埋め込み酸化膜に発生したピンホールを閉塞するに
必要な増膜量に対応する温度条件を求め、当該温度条件
の高温雰囲気中で前記基板を酸化処理することによって
埋め込み酸化膜を厚膜化することにより、パーティクル
付着によりイオン注入がなされない埋め込み絶縁層の欠
損部分の補修作用を行わせ、これによって絶縁耐圧強度
を向上させることができる。ピンホールの直径や個数は
酸素イオンの注入条件によって変化するため、実際のピ
ンホールを直接把握することは困難であるが、設定され
たイオン注入条件から発生するピンホールの数や大きさ
を統計的手法等によって求めておき、特に分布の高いピ
ンホール径を低減するように埋め込み酸化膜の増膜量を
決定すればよい。例えば、ピンホール径が５０ｎｍであ
る場合には増膜量はその２分の１の２５ｎｍとなるの
で、これを基準に設定すればよい。
【００１７】また、単結晶シリコン基板に酸素イオンを
打ち込み注入した後、不活性ガス雰囲気中で高温でアニ
ール処理を行うことにより埋め込み酸化膜を形成し、表
面層に基板と絶縁分離された単結晶シリコン層を形成す
るＳＯＩ基板の製造方法において、前記埋め込み酸化膜
の膜厚が酸素イオン注入量により計算される理論的膜厚
になるアニール処理を行った後、酸化温度に対する埋め
込み酸化膜厚の増膜特性線図を予め求めておき、この特
性線図により埋め込み酸化膜の界面平坦化に必要な増膜
量に対応する温度条件を求め、当該温度条件の高温雰囲
気中で前記基板を酸化処理することによって埋め込み酸
化膜を厚膜化することによって、イオン注入による凹凸
界面性状を改善し、作成されるデバイスの電気的特性を
均質化することができる。平坦度の改善効果に対して、
増膜量に対する平方根平均ラフネスＲmsの関係を求める
と、図６に示すような特性図が得られる。デバイスによ
って要求される平坦度となるよう増膜量を上記特性図か
ら求めて高温酸化条件を設定すればよい。
打ち込み注入した後、不活性ガス雰囲気中で高温でアニ
ール処理を行うことにより埋め込み酸化膜を形成し、表
面層に基板と絶縁分離された単結晶シリコン層を形成す
るＳＯＩ基板の製造方法において、前記埋め込み酸化膜
の膜厚が酸素イオン注入量により計算される理論的膜厚
になるアニール処理を行った後、酸化温度に対する埋め
込み酸化膜厚の増膜特性線図を予め求めておき、この特
性線図により埋め込み酸化膜の界面平坦化に必要な増膜
量に対応する温度条件を求め、当該温度条件の高温雰囲
気中で前記基板を酸化処理することによって埋め込み酸
化膜を厚膜化することによって、イオン注入による凹凸
界面性状を改善し、作成されるデバイスの電気的特性を
均質化することができる。平坦度の改善効果に対して、
増膜量に対する平方根平均ラフネスＲmsの関係を求める
と、図６に示すような特性図が得られる。デバイスによ
って要求される平坦度となるよう増膜量を上記特性図か
ら求めて高温酸化条件を設定すればよい。
【００１８】加えて、単結晶シリコン基板に酸素イオン
を打ち込み注入した後、不活性ガス雰囲気中で高温でア
ニール処理を行うことにより埋め込み酸化膜を形成し、
表面層に基板と絶縁分離された単結晶シリコン層を形成
するＳＯＩ基板の製造方法において、前記酸素イオンを
打込み注入した基板を炉に入れて昇温させつつ表面ピッ
ト発生防止用の低酸素濃度で埋め込み酸化膜の膜厚が酸
素イオン注入量により計算される理論的膜厚になるアニ
ール処理を行い、酸素濃度を増量した高温高濃度酸素雰
囲気中で前記埋め込み酸化膜が形成された基板を酸化処
理することによって埋め込み酸化膜を厚膜化するように
構成した。酸素イオン注入されたシリコン基板は結晶欠
陥が入らないように、例えば８００〜８５０℃で炉内を
不活性ガスで充満した熱処理炉内に導入し、その後、１
１００〜１３００℃程度まで昇温させて結晶安定化を図
る。アニール処理に際して表面にピットが発生すること
を防止するため、ガス雰囲気は０．５％濃度の酸素を含
ませている。このような低濃度酸素雰囲気中でのアニー
ル処理のための昇温過程が終了した状態ではガス雰囲気
温度はアニール温度かそれ以上の高温度に達しているた
め、ガス雰囲気中に例えば７０％程度の酸素分圧となる
ように酸素濃度を調整しつつ、この温度を一定に保持し
て高温酸化を行うのである。これにより基板内の埋め込
み酸化膜は酸素イオン注入量によって決められる理論的
膜厚の界面で酸化膜が成長し、埋め込み酸化膜が理論値
より厚く形成されるのである。
を打ち込み注入した後、不活性ガス雰囲気中で高温でア
ニール処理を行うことにより埋め込み酸化膜を形成し、
表面層に基板と絶縁分離された単結晶シリコン層を形成
するＳＯＩ基板の製造方法において、前記酸素イオンを
打込み注入した基板を炉に入れて昇温させつつ表面ピッ
ト発生防止用の低酸素濃度で埋め込み酸化膜の膜厚が酸
素イオン注入量により計算される理論的膜厚になるアニ
ール処理を行い、酸素濃度を増量した高温高濃度酸素雰
囲気中で前記埋め込み酸化膜が形成された基板を酸化処
理することによって埋め込み酸化膜を厚膜化するように
構成した。酸素イオン注入されたシリコン基板は結晶欠
陥が入らないように、例えば８００〜８５０℃で炉内を
不活性ガスで充満した熱処理炉内に導入し、その後、１
１００〜１３００℃程度まで昇温させて結晶安定化を図
る。アニール処理に際して表面にピットが発生すること
を防止するため、ガス雰囲気は０．５％濃度の酸素を含
ませている。このような低濃度酸素雰囲気中でのアニー
ル処理のための昇温過程が終了した状態ではガス雰囲気
温度はアニール温度かそれ以上の高温度に達しているた
め、ガス雰囲気中に例えば７０％程度の酸素分圧となる
ように酸素濃度を調整しつつ、この温度を一定に保持し
て高温酸化を行うのである。これにより基板内の埋め込
み酸化膜は酸素イオン注入量によって決められる理論的
膜厚の界面で酸化膜が成長し、埋め込み酸化膜が理論値
より厚く形成されるのである。
【００１９】更に、本発明に係るＳＯＩ基板は、単結晶
シリコン基板に酸素イオンを注入し、アニールによって
前記基板内に埋め込み酸化膜を形成した後、高温酸化処
理を施したＳＩＭＯＸ基板であって、前記埋め込み酸化
膜の膜厚が９０ｎｍを超え、表面のシリコン単結晶層の
転位密度が１００個／ｃｍ2 以下、埋め込み酸化膜のピ
ンホール密度が２０個／ｃｍ2 以下で、かつ埋め込み酸
化膜界面の平方根平均ラフネスＲmsが１ｎｍ以下とした
構成となっている。
シリコン基板に酸素イオンを注入し、アニールによって
前記基板内に埋め込み酸化膜を形成した後、高温酸化処
理を施したＳＩＭＯＸ基板であって、前記埋め込み酸化
膜の膜厚が９０ｎｍを超え、表面のシリコン単結晶層の
転位密度が１００個／ｃｍ2 以下、埋め込み酸化膜のピ
ンホール密度が２０個／ｃｍ2 以下で、かつ埋め込み酸
化膜界面の平方根平均ラフネスＲmsが１ｎｍ以下とした
構成となっている。
【００２０】
【作用】上記構成によれば、従来は酸素イオン注入後ア
ニール処理のみ行っていたＳＩＭＯＸ基板に、１１５０
℃以上、シリコン融点温度未満の高温雰囲気内で行う酸
化処理を追加したので、酸素イオン打込み注入に続く前
記アニール処理によって形成された理論的膜厚となって
いる埋め込み酸化膜の上に、更に酸化膜が形成され、埋
め込み酸化膜を厚膜化することができる。前記厚膜化
は、高温酸化時の酸素濃度を１％を超える値とすること
により達成可能となる。また、酸素イオン注入時に表面
のシリコン単結晶層にパーティクルが付着して埋め込み
酸化膜にピンホールが発生した場合や埋め込み酸化膜の
モホロジー（平坦度）が悪い場合も、前記高温酸化処理
によって形成された酸化膜がピンホールを補修し、ある
いはモホロジーを改善することができる。更に、高温酸
化処理の前後いずれかにおいて犠牲酸化処理を行うこと
としたので、表面のシリコン単結晶層を所望の厚さまで
薄膜化することが可能となる。
ニール処理のみ行っていたＳＩＭＯＸ基板に、１１５０
℃以上、シリコン融点温度未満の高温雰囲気内で行う酸
化処理を追加したので、酸素イオン打込み注入に続く前
記アニール処理によって形成された理論的膜厚となって
いる埋め込み酸化膜の上に、更に酸化膜が形成され、埋
め込み酸化膜を厚膜化することができる。前記厚膜化
は、高温酸化時の酸素濃度を１％を超える値とすること
により達成可能となる。また、酸素イオン注入時に表面
のシリコン単結晶層にパーティクルが付着して埋め込み
酸化膜にピンホールが発生した場合や埋め込み酸化膜の
モホロジー（平坦度）が悪い場合も、前記高温酸化処理
によって形成された酸化膜がピンホールを補修し、ある
いはモホロジーを改善することができる。更に、高温酸
化処理の前後いずれかにおいて犠牲酸化処理を行うこと
としたので、表面のシリコン単結晶層を所望の厚さまで
薄膜化することが可能となる。
【００２１】前記高温酸化処理を行う場合、前段のアニ
ール処理によって埋め込み酸化膜が形成された基板をア
ニールとは独立した工程で行うことができるが、アニー
ル処理を昇温過程で終了させ、昇温後に連続して高温酸
化することで連続した製造工程で埋め込み酸化膜の増膜
を図ることができる。すなわち、昇温中のみ低濃度（例
えば０．５％以下）の酸素を含むガス雰囲気中でアニー
ル処理を行い、昇温後にその温度を一定に保持して酸素
濃度を高濃度に変えて酸化処理を行えば、連続した製造
工程にすることができる。
ール処理によって埋め込み酸化膜が形成された基板をア
ニールとは独立した工程で行うことができるが、アニー
ル処理を昇温過程で終了させ、昇温後に連続して高温酸
化することで連続した製造工程で埋め込み酸化膜の増膜
を図ることができる。すなわち、昇温中のみ低濃度（例
えば０．５％以下）の酸素を含むガス雰囲気中でアニー
ル処理を行い、昇温後にその温度を一定に保持して酸素
濃度を高濃度に変えて酸化処理を行えば、連続した製造
工程にすることができる。
【００２２】このように高温酸化処理工程を追加して得
られるＳＩＭＯＸ基板は、従来技術による低転位密度の
ＳＩＭＯＸ基板に比べて埋め込み酸化膜厚が厚く、埋め
込み酸化膜中のピンホール密度が低い。また、埋め込み
酸化膜界面の平坦度も改善されている。
られるＳＩＭＯＸ基板は、従来技術による低転位密度の
ＳＩＭＯＸ基板に比べて埋め込み酸化膜厚が厚く、埋め
込み酸化膜中のピンホール密度が低い。また、埋め込み
酸化膜界面の平坦度も改善されている。
【００２３】
【実施例】以下に、本発明に係るＳＯＩ基板の製造方法
の実施例について、図面を参照して説明する。図１は、
ＳＯＩ基板製造工程の流れを基板の模式的な部分断面に
よって示す説明図である。第１工程は酸素イオン注入
で、イオン注入装置を用いて単結晶シリコン基板１に酸
素イオン16Ｏ+ を所定の深さに注入する。この場合、さ
きに述べた表面のシリコン単結晶層２における転位密度
の増大や埋め込み酸化膜の破壊電界の強さの低下を回避
するため、酸素イオン注入量を０．５×１０18／ｃｍ2
未満とする。３は高濃度酸素イオン注入層である。
の実施例について、図面を参照して説明する。図１は、
ＳＯＩ基板製造工程の流れを基板の模式的な部分断面に
よって示す説明図である。第１工程は酸素イオン注入
で、イオン注入装置を用いて単結晶シリコン基板１に酸
素イオン16Ｏ+ を所定の深さに注入する。この場合、さ
きに述べた表面のシリコン単結晶層２における転位密度
の増大や埋め込み酸化膜の破壊電界の強さの低下を回避
するため、酸素イオン注入量を０．５×１０18／ｃｍ2
未満とする。３は高濃度酸素イオン注入層である。
【００２４】第２工程は保護膜形成で、ＣＶＤ装置を用
いて単結晶シリコン基板１の表面にＳｉＯ2 のアニール
保護膜４を形成する。ただし、前記アニール保護膜を形
成せずに第３工程に進んでもよい。
いて単結晶シリコン基板１の表面にＳｉＯ2 のアニール
保護膜４を形成する。ただし、前記アニール保護膜を形
成せずに第３工程に進んでもよい。
【００２５】第３工程はアニール処理で、０．５％酸素
分圧のＡｒガス雰囲気で８５０℃に保持された炉内に基
板を入れ１３５０℃の温度に昇温して行う。このアニー
ル処理により結晶の安定化が行われ、高濃度酸素イオン
注入層は埋め込み酸化膜５に変化する。６はアニール酸
化膜である。ここまでは従来技術と同一の工程である。
分圧のＡｒガス雰囲気で８５０℃に保持された炉内に基
板を入れ１３５０℃の温度に昇温して行う。このアニー
ル処理により結晶の安定化が行われ、高濃度酸素イオン
注入層は埋め込み酸化膜５に変化する。６はアニール酸
化膜である。ここまでは従来技術と同一の工程である。
【００２６】第４工程は高温酸化で、単結晶シリコン基
板１を１１５０℃以上、融点温度未満の温度範囲で数時
間加熱する。このときのＯ2 ガス濃度は１％を超え、１
００％までの範囲内に保つものとする。図１ではこの酸
化処理によって実現する３種類の改良状況をそれぞれ示
している。図１の左側の工程は埋め込み酸化膜厚膜化で
あり、前記アニール工程で形成された埋め込み酸化膜５
の上に埋め込み酸化膜増加分７が形成される。８は前記
高温酸化によって増加した表面酸化膜である。中央の工
程はピンホール低減であり、酸素イオン注入時に単結晶
シリコン基板１の表面にパーティクルが付着した場合
に、さきに述べたマスク作用によって発生する埋め込み
酸化膜のピンホール９が補修される。右側の工程は埋め
込み酸化膜界面平坦化であり、埋め込み酸化膜５上面の
凹凸は埋め込み酸化膜増加分７によって平坦化される。
なお、第３の工程の実施で形成されたアニール膜６を除
去した後に第４の工程を実施してもよい。第５工程は犠
牲酸化で、表面のシリコン単結晶層２を薄膜化する目的
で行う酸化処理である。この犠牲酸化は、８の表面酸化
膜除去後に実施してもよい。犠牲酸化工程はアニール工
程と高温酸化工程の間に入れてもよい。また、この犠牲
酸化工程は６のアニール酸化膜除去後に実施してもよ
い。
板１を１１５０℃以上、融点温度未満の温度範囲で数時
間加熱する。このときのＯ2 ガス濃度は１％を超え、１
００％までの範囲内に保つものとする。図１ではこの酸
化処理によって実現する３種類の改良状況をそれぞれ示
している。図１の左側の工程は埋め込み酸化膜厚膜化で
あり、前記アニール工程で形成された埋め込み酸化膜５
の上に埋め込み酸化膜増加分７が形成される。８は前記
高温酸化によって増加した表面酸化膜である。中央の工
程はピンホール低減であり、酸素イオン注入時に単結晶
シリコン基板１の表面にパーティクルが付着した場合
に、さきに述べたマスク作用によって発生する埋め込み
酸化膜のピンホール９が補修される。右側の工程は埋め
込み酸化膜界面平坦化であり、埋め込み酸化膜５上面の
凹凸は埋め込み酸化膜増加分７によって平坦化される。
なお、第３の工程の実施で形成されたアニール膜６を除
去した後に第４の工程を実施してもよい。第５工程は犠
牲酸化で、表面のシリコン単結晶層２を薄膜化する目的
で行う酸化処理である。この犠牲酸化は、８の表面酸化
膜除去後に実施してもよい。犠牲酸化工程はアニール工
程と高温酸化工程の間に入れてもよい。また、この犠牲
酸化工程は６のアニール酸化膜除去後に実施してもよ
い。
【００２７】上記工程において、第３工程のアニール処
理を昇温させながら行い、昇温後に引続いて高温酸化を
行うようにすることができる。すなわち、アニール処理
をなす第３工程を予め基板を炉内に入れておき、アニー
ルガスが充満している炉の温度を昇温させる過程でアニ
ールするようにし、炉内温度が１２００℃以上の例えば
１３５０℃に達した状態で炉内温度を一定に保持させ
る。そして、昇温後に炉内に酸素を供給増量し、内部酸
素分圧が７０％程度の高濃度になるように調整すること
により、第４工程の高温酸化処理を行うのである。この
処理過程の各例を図２（１）〜（３）に示す。図２
（１）の例は、初期の炉内温度は８００〜８５０℃と
し、炉内にアニールガスを充填して昇温させ、埋め込み
酸化膜５を形成する。このアニール処理の後、独立して
高温酸化処理を行うようにしたものである。高温酸化は
炉内雰囲気を例えば７０％酸素濃度となるよう酸素分圧
を増大させた雰囲気にて充満させた後、１３５０℃まで
昇温させ、昇温後は温度を１３５０℃に保持して、高温
酸化を行うこととしたものである。図２（２）は（１）
の工程を連続した工程によって実現するようにしてお
り、高温アニールを一定時間行った後に、引続いて炉内
の酸素分圧を増大し、高温酸化を行うようにしている。
また、図２（３）の例は、アニール処理を炉内温度の昇
温過程で実施するようにし、昇温後は高温酸化処理とな
るように調整したものである。尚、図２においてアニー
ル温度と酸化温度を同一とせず、例えば酸化温度を１３
００℃としてもよい。
理を昇温させながら行い、昇温後に引続いて高温酸化を
行うようにすることができる。すなわち、アニール処理
をなす第３工程を予め基板を炉内に入れておき、アニー
ルガスが充満している炉の温度を昇温させる過程でアニ
ールするようにし、炉内温度が１２００℃以上の例えば
１３５０℃に達した状態で炉内温度を一定に保持させ
る。そして、昇温後に炉内に酸素を供給増量し、内部酸
素分圧が７０％程度の高濃度になるように調整すること
により、第４工程の高温酸化処理を行うのである。この
処理過程の各例を図２（１）〜（３）に示す。図２
（１）の例は、初期の炉内温度は８００〜８５０℃と
し、炉内にアニールガスを充填して昇温させ、埋め込み
酸化膜５を形成する。このアニール処理の後、独立して
高温酸化処理を行うようにしたものである。高温酸化は
炉内雰囲気を例えば７０％酸素濃度となるよう酸素分圧
を増大させた雰囲気にて充満させた後、１３５０℃まで
昇温させ、昇温後は温度を１３５０℃に保持して、高温
酸化を行うこととしたものである。図２（２）は（１）
の工程を連続した工程によって実現するようにしてお
り、高温アニールを一定時間行った後に、引続いて炉内
の酸素分圧を増大し、高温酸化を行うようにしている。
また、図２（３）の例は、アニール処理を炉内温度の昇
温過程で実施するようにし、昇温後は高温酸化処理とな
るように調整したものである。尚、図２においてアニー
ル温度と酸化温度を同一とせず、例えば酸化温度を１３
００℃としてもよい。
【００２８】次に、本発明を適用した一実験例について
述べる。 （１）酸素イオン注入：単結晶シリコン基板に、加速エ
ネルギー１８０ｋｅＶでドーズ量０．４×１０１８／ｃ
ｍ２の酸素イオンを注入し、所定の深さに高濃度酸素イ
オン注入層を形成した。 （２）アニール：アニール温度を１３５０℃とし、Ａｒ
に０．５％の濃度のＯ２を添加した雰囲気ガス中で４時
間実施して埋め込み酸化膜を形成させた。雰囲気ガスに
０．５％のＯ２を添加することにより、基板表面におけ
るピットの発生を防止している。 （３）高温酸化：酸化温度を１３５０℃とし、４時間実
施して埋め込み酸化膜を厚膜化した。Ｏ２濃度は１％を
超え、１００％までの範囲内であればよいが、本実験例
ではアルゴンガス中に流量比で３０％及び７０％の酸素
濃度とした。Ｏ２濃度１％ではＯ２量が少ないため、埋
め込み酸化膜厚の増大が見られなかった。 （４）犠牲酸化：表面のシリコン単結晶層を薄膜化する
ため１１００℃の熱酸化による犠牲酸化処理を施した。
その後に表面酸化膜を除去し、デバイス基板を得たもの
である。
述べる。 （１）酸素イオン注入：単結晶シリコン基板に、加速エ
ネルギー１８０ｋｅＶでドーズ量０．４×１０１８／ｃ
ｍ２の酸素イオンを注入し、所定の深さに高濃度酸素イ
オン注入層を形成した。 （２）アニール：アニール温度を１３５０℃とし、Ａｒ
に０．５％の濃度のＯ２を添加した雰囲気ガス中で４時
間実施して埋め込み酸化膜を形成させた。雰囲気ガスに
０．５％のＯ２を添加することにより、基板表面におけ
るピットの発生を防止している。 （３）高温酸化：酸化温度を１３５０℃とし、４時間実
施して埋め込み酸化膜を厚膜化した。Ｏ２濃度は１％を
超え、１００％までの範囲内であればよいが、本実験例
ではアルゴンガス中に流量比で３０％及び７０％の酸素
濃度とした。Ｏ２濃度１％ではＯ２量が少ないため、埋
め込み酸化膜厚の増大が見られなかった。 （４）犠牲酸化：表面のシリコン単結晶層を薄膜化する
ため１１００℃の熱酸化による犠牲酸化処理を施した。
その後に表面酸化膜を除去し、デバイス基板を得たもの
である。
【００２９】上記のようにアニール後高温酸化処理を施
したＳＩＭＯＸ基板の埋め込み酸化膜について、膜厚、
ピンホール密度および埋め込み酸化膜界面の平坦度を検
査したところ、下記の通りであった。
したＳＩＭＯＸ基板の埋め込み酸化膜について、膜厚、
ピンホール密度および埋め込み酸化膜界面の平坦度を検
査したところ、下記の通りであった。
【００３０】（１）埋め込み酸化膜の厚さ：図３および
図４に酸化温度と埋め込み酸化膜増加量との関係を示
す。尚、膜厚は分光エリプソメーターにて測定した。図
３は、表面のシリコン単結晶層を約１８０ｎｍ酸化した
場合、図４は酸化時間を４時間に固定し、Ｏ2 濃度を７
０％とした場合である。これらの図で明らかなように、
酸化温度の上昇に伴って埋め込み酸化膜増加量も増大す
る。酸化温度が１１００℃以下では埋め込み酸化膜増加
量も僅かであり、あるいは酸化時間を実用的な長さたと
えば４時間とすると、その増加量は検出レベル以下で、
厚膜化の効果がないが、酸化温度が１３５０℃に上昇す
ると埋め込み酸化膜増加量は約３０ｎｍとなる。従来技
術によるシリコン基板の埋め込み酸化膜厚が８０〜９０
ｎｍであるのに対し、本発明を適用して１３５０℃で酸
化処理し、表面酸化膜厚を約４００ｎｍとした場合は埋
め込み酸化膜厚が１００〜１１０ｎｍに増加した。
図４に酸化温度と埋め込み酸化膜増加量との関係を示
す。尚、膜厚は分光エリプソメーターにて測定した。図
３は、表面のシリコン単結晶層を約１８０ｎｍ酸化した
場合、図４は酸化時間を４時間に固定し、Ｏ2 濃度を７
０％とした場合である。これらの図で明らかなように、
酸化温度の上昇に伴って埋め込み酸化膜増加量も増大す
る。酸化温度が１１００℃以下では埋め込み酸化膜増加
量も僅かであり、あるいは酸化時間を実用的な長さたと
えば４時間とすると、その増加量は検出レベル以下で、
厚膜化の効果がないが、酸化温度が１３５０℃に上昇す
ると埋め込み酸化膜増加量は約３０ｎｍとなる。従来技
術によるシリコン基板の埋め込み酸化膜厚が８０〜９０
ｎｍであるのに対し、本発明を適用して１３５０℃で酸
化処理し、表面酸化膜厚を約４００ｎｍとした場合は埋
め込み酸化膜厚が１００〜１１０ｎｍに増加した。
【００３１】（２）ピンホール密度：図７に示すよう
に、従来技術では約５３個／ｃｍ2 であったが、本発明
を適用して３０％Ｏ2 ガスで１３５０℃、４時間の酸化
処理を行った場合は約１８個／ｃｍ2 に低減した。な
お、１１００℃での酸化処理では埋め込み酸化膜厚の増
加が見られないため、ピンホール密度の低減はなかっ
た。
に、従来技術では約５３個／ｃｍ2 であったが、本発明
を適用して３０％Ｏ2 ガスで１３５０℃、４時間の酸化
処理を行った場合は約１８個／ｃｍ2 に低減した。な
お、１１００℃での酸化処理では埋め込み酸化膜厚の増
加が見られないため、ピンホール密度の低減はなかっ
た。
【００３２】（３）埋め込み酸化膜界面の平坦度：埋め
込み酸化膜界面の平坦度は、希フッ酸でＳＩＭＯＸ基板
表面の酸化膜を除去し、次に水酸化カリウム溶液を用い
て表面のシリコン単結晶層を除去した上、埋め込み酸化
膜表面の凹凸を原子間力顕微鏡で観察することによって
求めた。図８（ａ）は酸素イオン注入後、Ａｒ＋０．５
％Ｏ2 の雰囲気中で１３５０℃、４時間のアニール処理
を行った比較例として従来技術によるＳＩＭＯＸ基板に
ついて観察した埋め込み酸化膜界面の模式的部分断面図
である。この埋め込み酸化膜界面のマイクロラフネス
（Ｒms）は１．８８１ｎｍ、凹凸の頂部と谷部との高さ
の差（Ｐ−Ｖ）は１２．３７３ｎｍであった。図８
（ｂ）は比較例として酸素イオン注入後、Ａｒ＋０．５
％Ｏ2 の雰囲気中で１３５０℃、４時間のアニール処理
を行い、更に０．５％Ｏ2 ガスで１３５０℃、４時間の
酸化処理を行ったＳＩＭＯＸ基板の観察結果で、酸化処
理時の酸素濃度が低いため埋め込み酸化膜界面のマイク
ロラフネス（Ｒms）は１．６５８ｎｍ、凹凸の頂部と谷
部との高さの差（Ｐ−Ｖ）は８．７６０ｎｍであり、改
善効果が認められなかった。これに対し、本発明を適用
して酸素イオン注入後、Ａｒ＋０．５％Ｏ2 の雰囲気中
で１３５０℃、４時間のアニール処理を行い、更に３０
％Ｏ2 ガスで１３５０℃、４時間の酸化処理を行った場
合、埋め込み酸化膜界面の平坦度は図８（ｃ）に示すよ
うにマイクロラフネス（Ｒms）が０．８５４ｎｍ、凹凸
の頂部と谷部との高さの差（Ｐ−Ｖ）は５．１２２ｎｍ
に改善された。
込み酸化膜界面の平坦度は、希フッ酸でＳＩＭＯＸ基板
表面の酸化膜を除去し、次に水酸化カリウム溶液を用い
て表面のシリコン単結晶層を除去した上、埋め込み酸化
膜表面の凹凸を原子間力顕微鏡で観察することによって
求めた。図８（ａ）は酸素イオン注入後、Ａｒ＋０．５
％Ｏ2 の雰囲気中で１３５０℃、４時間のアニール処理
を行った比較例として従来技術によるＳＩＭＯＸ基板に
ついて観察した埋め込み酸化膜界面の模式的部分断面図
である。この埋め込み酸化膜界面のマイクロラフネス
（Ｒms）は１．８８１ｎｍ、凹凸の頂部と谷部との高さ
の差（Ｐ−Ｖ）は１２．３７３ｎｍであった。図８
（ｂ）は比較例として酸素イオン注入後、Ａｒ＋０．５
％Ｏ2 の雰囲気中で１３５０℃、４時間のアニール処理
を行い、更に０．５％Ｏ2 ガスで１３５０℃、４時間の
酸化処理を行ったＳＩＭＯＸ基板の観察結果で、酸化処
理時の酸素濃度が低いため埋め込み酸化膜界面のマイク
ロラフネス（Ｒms）は１．６５８ｎｍ、凹凸の頂部と谷
部との高さの差（Ｐ−Ｖ）は８．７６０ｎｍであり、改
善効果が認められなかった。これに対し、本発明を適用
して酸素イオン注入後、Ａｒ＋０．５％Ｏ2 の雰囲気中
で１３５０℃、４時間のアニール処理を行い、更に３０
％Ｏ2 ガスで１３５０℃、４時間の酸化処理を行った場
合、埋め込み酸化膜界面の平坦度は図８（ｃ）に示すよ
うにマイクロラフネス（Ｒms）が０．８５４ｎｍ、凹凸
の頂部と谷部との高さの差（Ｐ−Ｖ）は５．１２２ｎｍ
に改善された。
【００３３】（４）電気絶縁性：酸素イオン注入量を
０．４×１０18／ｃｍ2 とし、ピンホール密度が従来の
１／３程度に低減され、かつ埋め込み酸化膜が厚くなっ
たので、絶縁耐圧は約４０Ｖから約６４Ｖに向上した。
０．４×１０18／ｃｍ2 とし、ピンホール密度が従来の
１／３程度に低減され、かつ埋め込み酸化膜が厚くなっ
たので、絶縁耐圧は約４０Ｖから約６４Ｖに向上した。
【００３４】
【発明の効果】以上説明したように本発明によれば、従
来は単結晶シリコン基板に酸素イオンを注入後、アニー
ル処理のみ行って酸素イオン注入量によって定まる理論
膜厚となるような埋め込み酸化膜を形成したＳＩＭＯＸ
基板に、１１５０℃以上でシリコン融点温度未満の高温
雰囲気内で行う酸化処理を追加することにより、前記ア
ニール処理によって形成された理論的埋め込み酸化膜厚
の上に更に酸化膜が増膜形成され、埋め込み酸化膜の厚
膜化が可能となる。また、酸素イオン注入時に基板表面
にパーティクルが付着して埋め込み酸化膜にピンホール
が発生した場合や、埋め込み酸化膜界面の凹凸が著しい
場合も、前記高温酸化処理の追加によりピンホールを補
修し、あるいは界面の凹凸を平坦化することができる。
このように高温酸化処理工程を追加して得られるＳＩＭ
ＯＸ基板は、従来技術によるＳＩＭＯＸ基板に比べて埋
め込み酸化膜の厚膜化、埋め込み酸化膜中のピンホール
低減および埋め込み酸化膜界面の平坦度向上を実現させ
た高品質のＳＯＩ基板となり、各種の素子形成を容易に
行うことができる。
来は単結晶シリコン基板に酸素イオンを注入後、アニー
ル処理のみ行って酸素イオン注入量によって定まる理論
膜厚となるような埋め込み酸化膜を形成したＳＩＭＯＸ
基板に、１１５０℃以上でシリコン融点温度未満の高温
雰囲気内で行う酸化処理を追加することにより、前記ア
ニール処理によって形成された理論的埋め込み酸化膜厚
の上に更に酸化膜が増膜形成され、埋め込み酸化膜の厚
膜化が可能となる。また、酸素イオン注入時に基板表面
にパーティクルが付着して埋め込み酸化膜にピンホール
が発生した場合や、埋め込み酸化膜界面の凹凸が著しい
場合も、前記高温酸化処理の追加によりピンホールを補
修し、あるいは界面の凹凸を平坦化することができる。
このように高温酸化処理工程を追加して得られるＳＩＭ
ＯＸ基板は、従来技術によるＳＩＭＯＸ基板に比べて埋
め込み酸化膜の厚膜化、埋め込み酸化膜中のピンホール
低減および埋め込み酸化膜界面の平坦度向上を実現させ
た高品質のＳＯＩ基板となり、各種の素子形成を容易に
行うことができる。
【図１】ＳＯＩ基板製造工程の流れを示す説明図であ
る。
る。
【図２】ＳＯＩ基板製造時のアニールを昇温過程で行う
実施例のアニールおよび高温酸化工程と温度変化の関係
を示す説明図である。
実施例のアニールおよび高温酸化工程と温度変化の関係
を示す説明図である。
【図３】高温酸化工程において、表面のシリコン単結晶
層を約１８０ｎｍ酸化した場合の酸化温度と埋め込み酸
化膜増加量との相関を示す図である。
層を約１８０ｎｍ酸化した場合の酸化温度と埋め込み酸
化膜増加量との相関を示す図である。
【図４】高温酸化工程において、酸化時間を４時間に固
定し、Ｏ2 濃度を７０％とした場合の酸化温度と埋め込
み酸化膜増加量との相関を示す図である。
定し、Ｏ2 濃度を７０％とした場合の酸化温度と埋め込
み酸化膜増加量との相関を示す図である。
【図５】高温酸化工程における酸素分圧に対する埋め込
み酸化膜増加量との相関を示す図である。
み酸化膜増加量との相関を示す図である。
【図６】増膜量と平方根平均ラフネスとの関係特性図で
ある。
ある。
【図７】埋め込み酸化膜に発生するピンホール密度につ
いて、本発明による方法と従来技術による方法との比較
結果を示す図である。
いて、本発明による方法と従来技術による方法との比較
結果を示す図である。
【図８】表面のシリコン単結晶層と埋め込み酸化膜との
界面の模式的部分断面図で、酸素イオン注入後に、
（ａ）はアニール処理のみ施した従来のＳＩＭＯＸ基
板、（ｂ）は濃度０．５％のＯ2 ガスで酸化処理を行っ
たＳＩＭＯＸ基板、（ｃ）は濃度３０％のＯ2 ガスで酸
化処理を行ったＳＩＭＯＸ基板を示す。
界面の模式的部分断面図で、酸素イオン注入後に、
（ａ）はアニール処理のみ施した従来のＳＩＭＯＸ基
板、（ｂ）は濃度０．５％のＯ2 ガスで酸化処理を行っ
たＳＩＭＯＸ基板、（ｃ）は濃度３０％のＯ2 ガスで酸
化処理を行ったＳＩＭＯＸ基板を示す。
【図９】パーティクルによるマスク作用の説明図であ
る。
る。
【図１０】酸素イオン注入量と表面のシリコン単結晶層
における転位密度との相関を示す図である。
における転位密度との相関を示す図である。
【図１１】酸素イオン注入量と埋め込み酸化膜の電気絶
縁性との相関を示す図である。
縁性との相関を示す図である。
１ 単結晶シリコン基板 ２ 表面のシリコン単結晶層 ３ 高濃度酸素イオン注入層 ４ アニール保護膜 ５ 埋め込み酸化膜 ６ アニール酸化膜 ７ 埋め込み酸化膜増加分 ８ 表面酸化膜 ９ ピンホール １０ パーティクル
フロントページの続き (72)発明者 泉 勝俊 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (72)発明者 大和田 允彦 東京都武蔵野市吉祥寺本町１−14−５ エヌティティ エレクトロニクス テク ノロジー株式会社内 (72)発明者 片山 達彦 神奈川県平塚市四之宮2612 コマツ電子 金属株式会社内 (56)参考文献 特開 平７−94688（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 H01L 21/265 H01L 21/86 H01L 27/00 301 H01L 27/12
Claims (11)
- 【請求項１】 単結晶シリコン基板に酸素イオンを打ち
込み注入した後、不活性ガス雰囲気中で高温熱処理する
アニール処理を行うことにより埋め込み酸化膜を形成
し、表面層に基板と絶縁分離された単結晶シリコン層を
形成するＳＯＩ基板の製造方法において、 前記埋め込み酸化膜の膜厚が酸素イオン注入量により計
算される理論的膜厚になるアニール処理を行った後、前
記基板に高温酸素雰囲気中で酸化処理を施すことにより
前記アニール処理後の埋め込み酸化膜を厚膜化すること
を特徴とするＳＯＩ基板の製造方法。 - 【請求項２】 前記高温酸化処理温度は１１５０℃以
上、単結晶シリコン基板の融点温度未満の範囲内に保つ
ことを特徴とする請求項１に記載のＳＯＩ基板の製造方
法。 - 【請求項３】 前記高温酸化処理は、アニール時の酸素
濃度より高い濃度の酸素ガス雰囲気中で行うことを特徴
とする請求項１に記載のＳＯＩ基板の製造方法。 - 【請求項４】 前記高温雰囲気中における酸化処理後に
基板表面の酸化膜除去を実施し、引き続いて、１１００
℃以下の温度で犠牲酸化を行った後、犠牲酸化膜を除去
することにより表面シリコン層の薄膜化をなすことを特
徴とする請求項１に記載のＳＯＩ基板の製造方法。 - 【請求項５】 アニール処理後に１１００℃以下の温度
で犠牲酸化を行った後、犠牲酸化膜を除去することによ
り表面シリコン層の薄膜化を行い、引き続いて高温雰囲
気中における酸化処理を施すことを特徴とする請求項１
に記載のＳＯＩ基板の製造方法。 - 【請求項６】 前記高温酸化処理は、１％を超える酸素
濃度のガス雰囲気中で行うことを特徴とする請求項３に
記載のＳＯＩ基板の製造方法。 - 【請求項７】 単結晶シリコン基板に酸素イオンを打ち
込み注入した後、不活性ガス雰囲気中で高温でアニール
処理を行うことにより埋め込み酸化膜を形成し、表面層
に基板と絶縁分離された単結晶シリコン層を形成するＳ
ＯＩ基板の製造方法において、 前記埋め込み酸化膜の膜厚が酸素イオン注入量により計
算される理論的膜厚になるアニール処理を行った後、酸
化温度に対する埋め込み酸化膜厚の増膜特性線図を予め
求めておき、この特性線図により必要膜厚となる温度条
件の高温雰囲気中で前記基板を酸化処理することによっ
て埋め込み酸化膜を厚膜化することを特徴とするＳＯＩ
基板の製造方法。 - 【請求項８】 単結晶シリコン基板に酸素イオンを打ち
込み注入した後、不活性ガス雰囲気中で高温でアニール
処理を行うことにより埋め込み酸化膜を形成し、表面層
に基板と絶縁分離された単結晶シリコン層を形成するＳ
ＯＩ基板の製造方法において、 前記埋め込み酸化膜の膜厚が酸素イオン注入量により計
算される理論的膜厚になるアニール処理を行った後、酸
化温度に対する埋め込み酸化膜厚の増膜特性線図を予め
求めておき、この特性線図により埋め込み酸化膜に発生
したピンホールを閉塞するに必要な増膜量に対応する温
度条件を求め、当該温度条件の高温雰囲気中で前記基板
を酸化処理することによって埋め込み酸化膜を厚膜化す
ることを特徴とするＳＯＩ基板の製造方法。 - 【請求項９】 単結晶シリコン基板に酸素イオンを打ち
込み注入した後、不活性ガス雰囲気中で高温でアニール
処理を行うことにより埋め込み酸化膜を形成し、表面層
に基板と絶縁分離された単結晶シリコン層を形成するＳ
ＯＩ基板の製造方法において、 前記埋め込み酸化膜の膜厚が酸素イオン注入量により計
算される理論的膜厚になるアニール処理を行った後、酸
化温度に対する埋め込み酸化膜厚の増膜特性線図を予め
求めておき、この特性線図により埋め込み酸化膜の界面
平坦化に必要な増膜量に対応する温度条件を求め、当該
温度条件の高温雰囲気中で前記基板を酸化処理すること
によって埋め込み酸化膜を厚膜化することを特徴とする
ＳＯＩ基板の製造方法。 - 【請求項１０】 単結晶シリコン基板に酸素イオンを打
ち込み注入した後、不活性ガス雰囲気中で高温熱処理す
るアニール処理を行うことにより埋め込み酸化膜を形成
し、表面層に基板と絶縁分離された単結晶シリコン層を
形成するＳＯＩ基板の製造方法において、 前記酸素イオンを打込み注入した基板を炉に入れて昇温
させつつ埋め込み酸化膜の膜厚が酸素イオン注入量によ
り計算される理論的膜厚になるアニール処理を行い、ア
ニール温度以上に昇温した後酸素濃度を増量した高温高
濃度酸素雰囲気中で前記埋め込み酸化膜が形成された基
板を酸化処理することによって埋め込み酸化膜を厚膜化
することを特徴とするＳＯＩ基板の製造方法。 - 【請求項１１】 単結晶シリコン基板に酸素イオンを注
入し、アニールによって前記基板内に埋め込み酸化膜を
形成した後、高温酸化処理を施したＳＩＭＯＸ基板であ
って、前記埋め込み酸化膜の膜厚が９０ｎｍを超え、表
面のシリコン単結晶層の転位密度が１００個／ｃｍ2 以
下、埋め込み酸化膜のピンホール密度が２０個／ｃｍ2
以下で、かつ埋め込み酸化膜界面の平方根平均ラフネス
が１ｎｍ以下であることを特徴とするＳＯＩ基板。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6076538A JP3036619B2 (ja) | 1994-03-23 | 1994-03-23 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
| US08/403,518 US5658809A (en) | 1994-03-23 | 1995-03-13 | SOI substrate and method of producing the same |
| EP95103998A EP0675534B1 (en) | 1994-03-23 | 1995-03-17 | SOI substrate and method of producing the same |
| DE69515189T DE69515189T2 (de) | 1994-03-23 | 1995-03-17 | SOI-Substrat und Verfahren zur Herstellung |
| KR1019950005872A KR0145824B1 (ko) | 1994-03-23 | 1995-03-20 | Soi 기판 및, 그 기판의 제조방법 |
| CZ95726A CZ281798B6 (cs) | 1994-03-23 | 1995-03-22 | Substrát SOI a způsob jeho výroby |
| FI951340A FI951340A7 (fi) | 1994-03-23 | 1995-03-22 | SOI-substraatti ja menetelmä sen valmistamiseksi |
| TW084106175A TW401609B (en) | 1994-03-23 | 1995-06-16 | SOI substrate and method of producing the same |
| US08/915,301 US5918136A (en) | 1994-03-23 | 1997-08-19 | SOI substrate and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6076538A JP3036619B2 (ja) | 1994-03-23 | 1994-03-23 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263538A JPH07263538A (ja) | 1995-10-13 |
| JP3036619B2 true JP3036619B2 (ja) | 2000-04-24 |
Family
ID=13608053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6076538A Expired - Lifetime JP3036619B2 (ja) | 1994-03-23 | 1994-03-23 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US5658809A (ja) |
| EP (1) | EP0675534B1 (ja) |
| JP (1) | JP3036619B2 (ja) |
| KR (1) | KR0145824B1 (ja) |
| CZ (1) | CZ281798B6 (ja) |
| DE (1) | DE69515189T2 (ja) |
| FI (1) | FI951340A7 (ja) |
| TW (1) | TW401609B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7524744B2 (en) | 2003-02-19 | 2009-04-28 | Shin-Etsu Handotai Co., Ltd. | Method of producing SOI wafer and SOI wafer |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
| JP3427114B2 (ja) * | 1994-06-03 | 2003-07-14 | コマツ電子金属株式会社 | 半導体デバイス製造方法 |
| JP3204855B2 (ja) * | 1994-09-30 | 2001-09-04 | 新日本製鐵株式会社 | 半導体基板の製造方法 |
| US5989981A (en) * | 1996-07-05 | 1999-11-23 | Nippon Telegraph And Telephone Corporation | Method of manufacturing SOI substrate |
| JPH10223551A (ja) * | 1997-02-12 | 1998-08-21 | Nec Corp | Ｓｏｉ基板の製造方法 |
| JPH10284431A (ja) * | 1997-04-11 | 1998-10-23 | Sharp Corp | Ｓｏｉ基板の製造方法 |
| AU8036898A (en) * | 1997-06-19 | 1999-01-04 | Asahi Kasei Kogyo Kabushiki Kaisha | Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same |
| JPH1126390A (ja) * | 1997-07-07 | 1999-01-29 | Kobe Steel Ltd | 欠陥発生防止方法 |
| JPH1197377A (ja) * | 1997-09-24 | 1999-04-09 | Nec Corp | Ｓｏｉ基板の製造方法 |
| JPH11168106A (ja) * | 1997-09-30 | 1999-06-22 | Fujitsu Ltd | 半導体基板の処理方法 |
| KR100258096B1 (ko) * | 1997-12-01 | 2000-06-01 | 정선종 | 에스오아이(soi) 기판 제조방법 |
| US6617034B1 (en) * | 1998-02-02 | 2003-09-09 | Nippon Steel Corporation | SOI substrate and method for production thereof |
| US6117711A (en) * | 1998-03-02 | 2000-09-12 | Texas Instruments - Acer Incorporated | Method of making single-electron-tunneling CMOS transistors |
| FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
| JP3762144B2 (ja) | 1998-06-18 | 2006-04-05 | キヤノン株式会社 | Ｓｏｉ基板の作製方法 |
| KR100292818B1 (ko) * | 1998-07-02 | 2001-11-05 | 윤종용 | 모오스트랜지스터제조방법 |
| JP2000082679A (ja) * | 1998-07-08 | 2000-03-21 | Canon Inc | 半導体基板とその作製方法 |
| JP2003289051A (ja) * | 1998-09-10 | 2003-10-10 | Nippon Steel Corp | Ｓｉｍｏｘ基板およびその製造方法 |
| US6753229B1 (en) * | 1998-12-04 | 2004-06-22 | The Regents Of The University Of California | Multiple-thickness gate oxide formed by oxygen implantation |
| JP3911901B2 (ja) | 1999-04-09 | 2007-05-09 | 信越半導体株式会社 | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 |
| US6362075B1 (en) * | 1999-06-30 | 2002-03-26 | Harris Corporation | Method for making a diffused back-side layer on a bonded-wafer with a thick bond oxide |
| US6180487B1 (en) | 1999-10-25 | 2001-01-30 | Advanced Micro Devices, Inc. | Selective thinning of barrier oxide through masked SIMOX implant |
| EP1104936A1 (en) | 1999-11-25 | 2001-06-06 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device, and semiconductor device manufactured thereby |
| US6235607B1 (en) * | 1999-12-07 | 2001-05-22 | Advanced Micro Devices, Inc. | Method for establishing component isolation regions in SOI semiconductor device |
| US6476446B2 (en) | 2000-01-03 | 2002-11-05 | Advanced Micro Devices, Inc. | Heat removal by removal of buried oxide in isolation areas |
| US6613643B1 (en) | 2000-01-28 | 2003-09-02 | Advanced Micro Devices, Inc. | Structure, and a method of realizing, for efficient heat removal on SOI |
| KR100765860B1 (ko) | 2000-03-10 | 2007-10-10 | 신닛뽄세이테쯔 카부시키카이샤 | Ｓｉｍｏｘ기판 및 그의 제조 방법 |
| US6486043B1 (en) | 2000-08-31 | 2002-11-26 | International Business Machines Corporation | Method of forming dislocation filter in merged SOI and non-SOI chips |
| JP4501263B2 (ja) * | 2000-09-20 | 2010-07-14 | 三菱マテリアル株式会社 | Ｓｏｉ基板の製造方法 |
| RU2193803C2 (ru) * | 2001-01-09 | 2002-11-27 | Институт микроэлектроники и информатики РАН | Способ ионного синтеза в кремнии захороненного слоя изолятора |
| US6414355B1 (en) | 2001-01-26 | 2002-07-02 | Advanced Micro Devices, Inc. | Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness |
| US6548369B1 (en) * | 2001-03-20 | 2003-04-15 | Advanced Micro Devices, Inc. | Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox |
| JP2002289820A (ja) * | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 |
| JP2002289552A (ja) | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 |
| US6596570B2 (en) * | 2001-06-06 | 2003-07-22 | International Business Machines Corporation | SOI device with reduced junction capacitance |
| US20030230778A1 (en) * | 2002-01-30 | 2003-12-18 | Sumitomo Mitsubishi Silicon Corporation | SOI structure having a SiGe Layer interposed between the silicon and the insulator |
| US7535100B2 (en) * | 2002-07-12 | 2009-05-19 | The United States Of America As Represented By The Secretary Of The Navy | Wafer bonding of thinned electronic materials and circuits to high performance substrates |
| TW577124B (en) * | 2002-12-03 | 2004-02-21 | Mosel Vitelic Inc | Method for estimating the forming thickness of the oxide layer and determining whether the pipes occur leakages |
| US6770495B1 (en) * | 2003-01-15 | 2004-08-03 | Advanced Micro Devices, Inc. | Method for revealing active regions in a SOI structure for DUT backside inspection |
| JPWO2004083496A1 (ja) * | 2003-02-25 | 2006-06-22 | 株式会社Sumco | シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 |
| US7112509B2 (en) * | 2003-05-09 | 2006-09-26 | Ibis Technology Corporation | Method of producing a high resistivity SIMOX silicon substrate |
| EP1695379B1 (en) | 2003-12-16 | 2012-12-05 | International Business Machines Corporation | Process of manufacture of contoured insulator layer of silicon-on-onsulator wafers |
| JP2005229062A (ja) * | 2004-02-16 | 2005-08-25 | Canon Inc | Ｓｏｉ基板及びその製造方法 |
| JP2006032785A (ja) * | 2004-07-20 | 2006-02-02 | Sumco Corp | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| US7358586B2 (en) * | 2004-09-28 | 2008-04-15 | International Business Machines Corporation | Silicon-on-insulator wafer having reentrant shape dielectric trenches |
| JP4609026B2 (ja) * | 2004-10-06 | 2011-01-12 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP2006173568A (ja) | 2004-12-14 | 2006-06-29 | Korea Electronics Telecommun | Ｓｏｉ基板の製造方法 |
| US7211474B2 (en) * | 2005-01-18 | 2007-05-01 | International Business Machines Corporation | SOI device with body contact self-aligned to gate |
| US7071047B1 (en) | 2005-01-28 | 2006-07-04 | International Business Machines Corporation | Method of forming buried isolation regions in semiconductor substrates and semiconductor devices with buried isolation regions |
| US20060228492A1 (en) * | 2005-04-07 | 2006-10-12 | Sumco Corporation | Method for manufacturing SIMOX wafer |
| JP4876442B2 (ja) | 2005-06-13 | 2012-02-15 | 株式会社Ｓｕｍｃｏ | Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ |
| JP2007005563A (ja) | 2005-06-23 | 2007-01-11 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法 |
| KR100752182B1 (ko) * | 2005-10-12 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| JP2007208023A (ja) | 2006-02-02 | 2007-08-16 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法 |
| JP2007227424A (ja) | 2006-02-21 | 2007-09-06 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法 |
| JP5157075B2 (ja) * | 2006-03-27 | 2013-03-06 | 株式会社Ｓｕｍｃｏ | Ｓｉｍｏｘウェーハの製造方法 |
| JP5061489B2 (ja) | 2006-04-05 | 2012-10-31 | 株式会社Ｓｕｍｃｏ | Ｓｉｍｏｘウェーハの製造方法 |
| JP2008244261A (ja) | 2007-03-28 | 2008-10-09 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法 |
| US7955950B2 (en) * | 2007-10-18 | 2011-06-07 | International Business Machines Corporation | Semiconductor-on-insulator substrate with a diffusion barrier |
| KR100937599B1 (ko) * | 2007-12-17 | 2010-01-20 | 한국전자통신연구원 | 반도체 장치 및 그 형성 방법 |
| FR2926925B1 (fr) * | 2008-01-29 | 2010-06-25 | Soitec Silicon On Insulator | Procede de fabrication d'heterostructures |
| US7955909B2 (en) * | 2008-03-28 | 2011-06-07 | International Business Machines Corporation | Strained ultra-thin SOI transistor formed by replacement gate |
| US7998815B2 (en) * | 2008-08-15 | 2011-08-16 | Qualcomm Incorporated | Shallow trench isolation |
| KR100987794B1 (ko) | 2008-12-22 | 2010-10-13 | 한국전자통신연구원 | 반도체 장치의 제조 방법 |
| JP2009147383A (ja) * | 2009-03-26 | 2009-07-02 | Hitachi Kokusai Electric Inc | 熱処理方法 |
| JP5387451B2 (ja) * | 2010-03-04 | 2014-01-15 | 信越半導体株式会社 | Ｓｏｉウェーハの設計方法及び製造方法 |
| JP2011176320A (ja) * | 2011-03-07 | 2011-09-08 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| US9837334B2 (en) * | 2015-03-30 | 2017-12-05 | Globalfoundries Singapore Pte. Ltd. | Programmable active cooling device |
| FR3034565B1 (fr) * | 2015-03-30 | 2017-03-31 | Soitec Silicon On Insulator | Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme |
| US11891821B2 (en) | 2021-10-14 | 2024-02-06 | John H. Kipp, Jr. | Mini-concrete trowel attachment assembly |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4749660A (en) * | 1986-11-26 | 1988-06-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making an article comprising a buried SiO2 layer |
| FR2616590B1 (fr) * | 1987-06-15 | 1990-03-02 | Commissariat Energie Atomique | Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche |
| KR910009318B1 (ko) * | 1987-09-08 | 1991-11-09 | 미쓰비시 뎅끼 가부시기가이샤 | 반도체 장치의 제조 및 고내압 파묻음 절연막 형성방법 |
| US4824698A (en) * | 1987-12-23 | 1989-04-25 | General Electric Company | High temperature annealing to improve SIMOX characteristics |
| JPH01239867A (ja) * | 1988-03-19 | 1989-09-25 | Fujitsu Ltd | 絶縁膜上半導体の形成方法 |
| US5116771A (en) * | 1989-03-20 | 1992-05-26 | Massachusetts Institute Of Technology | Thick contacts for ultra-thin silicon on insulator films |
| US5196355A (en) * | 1989-04-24 | 1993-03-23 | Ibis Technology Corporation | Simox materials through energy variation |
| JPH03240230A (ja) * | 1990-02-19 | 1991-10-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5310689A (en) * | 1990-04-02 | 1994-05-10 | Motorola, Inc. | Method of forming a SIMOX structure |
| JP2607399B2 (ja) * | 1991-02-19 | 1997-05-07 | 日本電信電話株式会社 | 半導体基板の製造方法 |
| IT1255764B (it) * | 1992-05-15 | 1995-11-15 | Enichem | Struttura soi con ossido sottile e profondo ottenuta per impiantazioneionica ad alta energia e successivi trattamenti termici. |
| US5429955A (en) * | 1992-10-26 | 1995-07-04 | Texas Instruments Incorporated | Method for constructing semiconductor-on-insulator |
| JPH0794688A (ja) * | 1993-09-21 | 1995-04-07 | Nippon Telegr & Teleph Corp <Ntt> | Ｓｏｉ 基板の製造方法 |
| JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
-
1994
- 1994-03-23 JP JP6076538A patent/JP3036619B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-13 US US08/403,518 patent/US5658809A/en not_active Expired - Lifetime
- 1995-03-17 DE DE69515189T patent/DE69515189T2/de not_active Expired - Lifetime
- 1995-03-17 EP EP95103998A patent/EP0675534B1/en not_active Expired - Lifetime
- 1995-03-20 KR KR1019950005872A patent/KR0145824B1/ko not_active Expired - Fee Related
- 1995-03-22 FI FI951340A patent/FI951340A7/fi unknown
- 1995-03-22 CZ CZ95726A patent/CZ281798B6/cs not_active IP Right Cessation
- 1995-06-16 TW TW084106175A patent/TW401609B/zh not_active IP Right Cessation
-
1997
- 1997-08-19 US US08/915,301 patent/US5918136A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7524744B2 (en) | 2003-02-19 | 2009-04-28 | Shin-Etsu Handotai Co., Ltd. | Method of producing SOI wafer and SOI wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263538A (ja) | 1995-10-13 |
| DE69515189T2 (de) | 2000-11-23 |
| TW401609B (en) | 2000-08-11 |
| EP0675534A3 (en) | 1996-11-13 |
| US5658809A (en) | 1997-08-19 |
| FI951340A0 (fi) | 1995-03-22 |
| EP0675534B1 (en) | 2000-03-01 |
| KR950027901A (ko) | 1995-10-18 |
| KR0145824B1 (ko) | 1998-11-02 |
| CZ72695A3 (en) | 1995-11-15 |
| FI951340A7 (fi) | 1995-09-24 |
| CZ281798B6 (cs) | 1997-02-12 |
| DE69515189D1 (de) | 2000-04-06 |
| US5918136A (en) | 1999-06-29 |
| EP0675534A2 (en) | 1995-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036619B2 (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JP3911901B2 (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| EP1045448B1 (en) | A method of fabricating soi wafer by hydrogen ion delamination method | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| KR101462397B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| US5429955A (en) | Method for constructing semiconductor-on-insulator | |
| KR100776381B1 (ko) | 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼 | |
| KR100947815B1 (ko) | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 | |
| EP1688991A2 (en) | SOI wafer production method | |
| KR100664000B1 (ko) | Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판 | |
| KR100270772B1 (ko) | Soi 기판의 가공방법 | |
| JPS5895838A (ja) | 単結晶シリコン領域を垂直に分離形成する方法 | |
| JPWO2005024925A1 (ja) | Ｓｏｉウェーハの作製方法 | |
| US6602757B2 (en) | Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI | |
| KR19990023856A (ko) | 에스 오 아이 층위에의 산화막 형성방법 및 결합 웨이퍼 제조방법 | |
| US7910463B2 (en) | Method of producing SIMOX wafer | |
| JPH1126390A (ja) | 欠陥発生防止方法 | |
| JP4931212B2 (ja) | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 | |
| WO1999039380A1 (en) | Soi substrate and method for manufacturing the same | |
| JP3412449B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3452123B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2006032752A (ja) | Ｓｉｍｏｘ基板の製造方法 | |
| JPH1079355A (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 13 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 13 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |