[go: up one dir, main page]

KR100947815B1 - Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 - Google Patents

Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 Download PDF

Info

Publication number
KR100947815B1
KR100947815B1 KR1020057014656A KR20057014656A KR100947815B1 KR 100947815 B1 KR100947815 B1 KR 100947815B1 KR 1020057014656 A KR1020057014656 A KR 1020057014656A KR 20057014656 A KR20057014656 A KR 20057014656A KR 100947815 B1 KR100947815 B1 KR 100947815B1
Authority
KR
South Korea
Prior art keywords
oxide film
thickness
heat treatment
wafer
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020057014656A
Other languages
English (en)
Other versions
KR20050100665A (ko
Inventor
이사오 요코카와
히로지 아가
키요타카 타카노
키요시 미타니
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20050100665A publication Critical patent/KR20050100665A/ko
Application granted granted Critical
Publication of KR100947815B1 publication Critical patent/KR100947815B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10P95/00
    • H10P30/209
    • H10P14/20
    • H10P90/1908
    • H10W10/181

Landscapes

  • Element Separation (AREA)

Abstract

본 발명은, 적어도 실리콘 웨이퍼의 한 쪽 주표면에서 산소 이온을 주입하여 산소 이온 주입층을 형성한 뒤, 이 실리콘 웨이퍼의 상기 산소 이온 주입층을 매입 산화막으로 바꾸는 산화막 형성 열처리를 행하여, 매입 산화막 상에 SOI층을 갖는 SOI 웨이퍼를 제조하는 방법에 있어서, 상기 실리콘 웨이퍼에 매입 산화막을 형성할 때, 상기 제조되는 SOI 웨이퍼가 갖는 매입 산화막의 두께 보다 두껍게 되도록 하여 매입 산화막의 형성을 행하고, 그 후, 이 매입 산화막을 형성한 실리콘 웨이퍼에 매입 산화막의 두께를 감소시키는 열처리를 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법이다. 이것에 의해, SIMOX법을 이용해, 두께가 얇고 완전성이 높은 매입 산화막을 갖고, 또 SOI층의 결정성 및 표면 품질이 극히 양호한 고품질의 SOI 웨이퍼를 제조할 수 있는 SOI 웨이퍼의 제조 방법이 제공된다.
웨이퍼, 매입 산화막, 주입층, 두께, 산소농도, 열처리

Description

SOI 웨이퍼의 제조 방법 및 SOI 웨이퍼{Method for Manufacturing SOI Wafer and SOI Wafer}
본 발명은, 절연체상에 실리콘층이 형성된 SOI(Silicon on insulator)구조를 갖는 SOI 웨이퍼를 제조하는 방법 및 그 방법으로 제조된 SOI 웨이퍼에 관한것이다.
근래, 절연체상에 실리콘층(SOI층)이 형성된 SOI구조를 갖는 SOI 웨이퍼가, 디바이스의 고속성, 저소비전력성, 고내압성, 내환경성등이 우수한 점에서, 전자 디바이스용의 고성능LSI용 웨이퍼로서 특히 주목되고 있다.
이 SOI 웨이퍼를 제조하는 대표적인 방법으로, 접합법이나 SIMOX(Separation by ion-implanted oxygen)법 등이 있다. 접합법이란, SOI층을 형성하는 본드웨이퍼와 지지기판이 되는 베이스 웨이퍼 중 적어도 한 쪽에 산화막을 형성하고, 그 형성된 산화막을 매개로 본드 웨이퍼와 베이스 웨이퍼를 접합한 후, 본드 웨이퍼를 박막화하는 것에 의해 SOI 웨이퍼를 제조하는 방법이다.
또, SIMOX법이란, 실리콘 웨이퍼에 산소 이온을 주입한 후 열처리를 행하는 것에 의해, 실리콘 웨이퍼 중에 매입 산화막을 형성하는 것에 의해 SOI 웨이퍼(SIMOX 웨이퍼)를 제조하는 방법이다. 보다 구체적으로 설명하면, 예를 들면 도2에 나타낸 바와 같이, 우선 경면 연마등이 실시된 실리콘 웨이퍼 11을 준비하고(공정(a')), 계속해서 공정(b')에서 500℃정도로 열처리한 실리콘 웨이퍼 11의 한 쪽 주표면에서 웨이퍼 내부에 산소 이온(O+)의 이온 주입을 행하고 산소 이온 주입층 12를 형성한다. 이 때, 이온 주입 조건으로는, 주입 에너지를 통상 150~200keV로 하고, 또 산소 이온의 도즈량은, 연속한 매입 산화막을 형성하기 위해 1.5×1018 /cm2이상 정도의 높은 도즈량을 필요로 한다.
그 후, 공정(c')에 있어서 웨이퍼에 형성된 산소 이온 주입층 12를 매입 산화막 13으로 바꾸는 산화막 형성 열처리를, 예를 들면 불활성 가스 분위기에서 1300℃ 이상의 온도에서 행하는 것에 의해, 매입 산화막 13위에 SOI층 14가 형성된 SOI 웨이퍼 15를 제조하는 것이 가능하다.
이와 같이 SIMOX법에 의해 제조된 SOI 웨이퍼는, SOI 층이나 매입 산화막의 두께가 산소 이온 주입을 행할 때의 이온 주입 에너지나 도즈량에 의해 결정되므로, 우수한 두께 균일성을 쉽게 얻을 수 있는 이점이 있고, 또 상기 접합법과 같이 2장의 웨이퍼를 필요로하지 않고 1장의 실리콘 웨이퍼로 SOI 웨이퍼를 제조하는 것이 가능하므로, 비교적 낮은 비용으로 제조가 가능하다.
그러나, SIMOX법을 이용해서 상기와 같이 높은 도즈량에서 산소 이온 주입을 행했을 경우, 매입 산화막의 완전성을 높이는 것은 가능하나, 대량의 산소 이온이 통과한 웨이퍼 표면이 손상될 수 있으므로, 산화막 형성 열처리를 행할 때에 SOI층에 고밀도로 관통전위가 발생하기 쉽고, 양호한 결정 품질을 갖는 SOI층을 얻기 힘 든 문제가 있었다.
이와 같은 문제를 해결하기 위해, 다양한 연구 및 검토가 거듭되어 왔다. 그 중에서, 낮은 도즈량의 산소 이온 주입에서도 연속한 매입 산화막이 형성될 수 있는 것이 발견되어, 관통전위 밀도가 낮은 SOI 웨이퍼를 제조할 수 있게 되었다(SOI과학,UCS반도체기반기술연구회 편집, 리얼라이즈사 발행, p.26-30참조). 이 때, 산소 이온의 도즈량은 4×1017/cm2로 한정되므로, 이 도즈량의 범위는 도즈윈도우로서 알려져 있다.
그러나, 이와 같이 낮은 도즈량에서 형성된 매입 산화막은, 관통전위를 저감시키는 것은 가능하나, 매입 산화막의 절연 불량을 일으키는 핀홀이 형성되기 쉽고, 높은 도즈량에서 형성한 매입 산화막과 비교해 매입 산화막의 품질이 낮았다.
그래서, 낮은 도즈량의 이온 주입에 의해 형성된 매입 산화막의 품질을 개선하기 위해 다양한 방법이 제안되고 있다. 예를 들면, 통상의 산화막 형성 열처리를 행한 후에, 계속해서 고온 산소 분위기에서 산화처리를 행하는, 이른바 내부산화처리(이하, ITOX(Internal Thermal Oxidation)처리로 기재하는 경우가 있다.)에 의해, 매입 산화막의 품질을 높이는 방법이 제안되어 있다(일본 특허 제3036619호 공보 참조). 이와 같이 낮은 도즈량에서 산소 이온 주입을 행하는 SIMOX법에 ITOX처리를 부가하는 것에 의해, 매입 산화막이 후막화 되고 그 품질이 개선되어, 핀홀 밀도가 낮고 매입 산화막의 안정성이 높아진 고품질의 SIMOX 웨이퍼를 제조하는 것이 가능해졌다.
한편, 근래 반도체 디바이스의 고집적화에 따라, 보다 고품질의 SOI 웨이퍼 제조가 요구되고 있고, 예를 들면 두께가 얇은 매입 산화막을 갖는 SOI 웨이퍼가 요구되고 있다. 그리고, 이 후, SOI 웨이퍼가 갖는 매입 산화막의 두께는, 100nm에서 50nm, 또는 그 미만으로 더욱 얇아지는 방향으로 진행될 것으로 생각된다.
그러나, 상기와 같이 SIMOX법을 이용해 SOI 웨이퍼를 제조할 때에, 예를 들면, 연속한 매입 산화막을 형성하기 위해 필요한 높은 도즈량에서 산소 이온의 주입을 행한 경우, SOI 웨이퍼에 형성되는 매입 산화막의 두께는 반드시 일정 두께 이상으로 되어, 상기와 같은 두께가 얇은 매입 산화막을 형성할 수 없었다.
또, 산화 이온의 주입을 약4×1017/cm2(도즈윈도우)의 낮은 도즈량에서 행하여 SOI 웨이퍼 제조를 행한 경우에는 두께가 얇은 매입 산화막을 형성하는 것은 가능하나, 산화막의 품질이 낮기 때문에 상기와 같이 매입 산화막의 품질을 향상시키는 ITOX처리를 행할 필요가 있고, 실리콘 웨이퍼 안의 매입 산화막은 후막화 되어 두껍게 되어 버린다. 따라서, SIMOX법에 의해, 완전성이 높으며 근래 요구되고 있는 두께가 얇은 매입 산화막을 갖는 SOI 웨이퍼를 제조하는 것은 매우 어려운 일이었다.
또한, 상기 SIMOX법에 의해 제조된 SOI 웨이퍼는, 전술한 접합법에 의해 제조된 SOI 웨이퍼와 비교해, 두께 균일성 및 제조 비용 면에서는 뛰어나지만, SOI층에 존재하는 결정결함이 많아 SOI층의 결정성이 떨어지고, 또 SOI층의 표면 거칠기도 크다는 문제가 있다. 이 때문에, SIMOX법에 의한 SOI 웨이퍼 제조에서는, SOI층 의 결정성 향상 및 표면 품질의 향상도 요구되고 있다.
그래서 본 발명은, 상기 문제점을 고려하여 이루어진 것으로, 본 발명의 목적은, SIMOX법을 이용하여, 두께가 얇으면서 완전성이 높은 매입 산화막을 갖고, 또한 SOI층의 결정성 및 표면 품질이 극히 양호한 고품질의 SOI 웨이퍼를 제조할 수 있는 SOI 웨이퍼의 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명에 의하면, 적어도 실리콘 웨이퍼의 한 쪽 주표면으로 산소 이온을 주입하여 산소 이온 주입층을 형성한 후, 이 실리콘 웨이퍼에 상기 산소 이온 주입층을 매입 산화막으로 바꾸는 산화막 형성 열처리를 행하고, 매입 산화막 상에 SOI층을 갖는 SOI 웨이퍼를 제조하는 방법에 있어서, 상기 실리콘 웨이퍼에 매입 산화막을 형성할 때에, 상기 제조되는 SOI 웨이퍼가 갖는 매입 산화막의 두께 보다 두껍게 되도록 매입 산화막의 형성을 행하고, 그 후, 이 매입 산화막을 형성한 실리콘 웨이퍼에 매입 산화막의 두께를 감소시키는 열처리를 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법이 제공된다.
이와 같이, SIMOX법을 이용해서 SOI 웨이퍼를 제조하는 방법에 있어서, 실리콘 웨이퍼에 매입 산화막을 형성할 때, 일단 제조되는 SOI 웨이퍼에 있어서 원하는 매입 산화막의 두께보다 두껍게 되도록 매입 산화막의 형성을 행하고, 그 후 실리콘 웨이퍼에 매입 산화막의 두께를 감소시키는 열처리를 행하는 것에 의해, 예를 들면 100nm이하, 더욱이 50nm미만의 막두께가 얇으면서 완전성이 높아진 매입 산화막을 갖는 고품질의 SOI 웨이퍼를 쉽게 제조하는 것이 가능하다. 또, 상기와 같이 열처리에 의해 매입 산화막의 두께를 감소시키므로, 두께가 감소한 부분은 환원되어 결정성이 양호한 실리콘층으로 되며, 그리고 매입 산화막 두께를 감소시키는 열처리 사이에 그 결정성이 양호한 실리콘층을 종으로하여 SOI층이 고층(固層) 성장하므로 SOI층의 결정성이 극히 양호해지고, 또 동시에 SOI층의 표면 거칠기도 향상되어 표면 품질을 개선할 수 있다.
이 때, 상기 매입 산화막의 두께를 감소시키는 열처리를, 수소가스, 알곤가스, 또는 이들의 혼합가스 분위기하에서 1000℃이상의 온도에서 행하는 것이 바람직하다.
이와 같은 조건에서 산화막의 두께를 감소시키는 열처리를 행하는 것에 의해, 효과적으로 산화막의 두께를 감소시키고, 원하는 얇은 두께를 갖는 매입 산화막을 확실히 얻을 수 있음과 동시에, SOI층의 결정성 및 표면 품질도 확실히 개선할 수 있다.
또, 상기 매입 산화막의 두께를 감소시키는 열처리의 열처리 분위기중에 포함되는 산소의 농도를 10ppm이하로 하는 것이 바람직하다.
매입 산화막의 두께를 감소시키는 열처리를 행할 때, 열처리 분위기중에 10ppm을 넘는 농도로 산소가 포함되어 있으면, 열처리중에 SOI 웨이퍼의 표면이 에칭되어 SOI층의 표면 거칠기나 막두께 균일성이 악화될 우려가 있다. 따라서, 이와 같이 매입 산화막의 두께를 감소시키는 열처리의 열처리 분위기 중에 포함되는 산소의 농도를 10ppm이하로 하는 것에 의해, 열처리 중의 웨이퍼 표면이 에칭되는 것을 방지하고, 뛰어난 표면 거칠기 및 두께 균일성을 갖는 SOI층이 형성된 SOI 웨이퍼를 제조하는 것이 가능하다.
그리고, 상기 매입 산화막의 두께를 감소시키는 열처리에 있어서 사용되는 웨이퍼 보트 및/또는 열처리 튜브 재질을, Si, SiC 또는 적어도 이들이 내벽면에 코팅된 것으로 하는 것이 바람직하다.
이와 같이, 매입 산화막의 두께를 감소시키는 열처리에 있어서, 웨이퍼 보트 및/또는 열처리 튜브의 재질이 주성분으로서 산소를 포함하지 않는 Si, SiC, 또는 적어도 이들이 내벽면에 코팅된 것을 사용하면, 열처리 분위기중의 산소 농도를 낮게 유지할 수 있으므로, 상술한 바와 같이 매입 산화막의 두께를 감소시키는 열처리 시에 웨이퍼 표면에서 발생하는 에칭을 확실히 방지할 수 있다.
또, 본 발명의 SOI 웨이퍼의 제조 방법에서는, 상기 실리콘 웨이퍼에 매입 산화막을 형성할 때, 상기 산화막 형성 열처리를 행한 후, 이 실리콘 웨이퍼에 매입 산화막의 내부 산화 처리를 행하는 것이 바람직하다.
이와 같이, 실리콘 웨이퍼에 산화막 형성 열처리를 행한 후에 매입 산화막의 내부 산화 처리, 즉 ITOX처리를 추가해 매입 산화막을 형성하도록 하면, 매입 산화막의 두께를 제조되는 SOI 웨이퍼의 매입 산화막 두께보다 두껍게 하는것이 쉽게 가능해진다. 그리고, 예를 들면 낮은 도즈량에서 산화 이온을 주입하여 매입 산화막을 형성하는 경우에는, 이 ITOX처리를 행하는 것에 의해 매입 산화막의 품질을 향상시켜, 매입 산화막의 완전성이 높고 극히 고품질의 SOI 웨이퍼를 제조할 수 있다.
또, 상기 매입 산화막의 두께를 감소시키는 열처리를 행한 후, 추가로 희생 산화 처리를 행하여, SOI층의 막 두께 조정을 하는 것이 바람직하다.
이와 같이, 매입 산화막의 두께를 감소시키는 열처리 후에, 추가로 SOI층에 열산화막을 형성하고, 그 산화막을 제거하는, 이른바 희생 산화 처리를 행하는 것에 의해, 산소 이온 주입에 의해 SOI 웨이퍼의 표면에 발생하는 손상층을 제거할 수 있고, 또 SOI층의 결정 품질을 한층 높이면서, SOI층의 막 두께 조정을 행하는 것이 가능하다.
그리고, 본 발명에 의하면, 상기 본 발명의 SOI 웨이퍼 제조 방법에 의해 제조된 SOI 웨이퍼를 제공하는 것이 가능하다.
본 발명의 SOI 웨이퍼의 제조 방법에 의해 제조된 SOI 웨이퍼이면, 두께가 얇고 완전성이 높은 매입 산화막을 갖고, 또 SOI층의 결정성 및 표면 품질이 극히 양호한 고품질의 SIMOX 웨이퍼로 하는 것이 가능하다.
특히, 본 발명에서는, 상기 SOI 웨이퍼의 매입 산화막 두께를 50nm미만으로 하는 것이 가능하다.
이와 같이, 본 발명의 SOI 웨이퍼는, 종래에는 제조가 힘든 것으로 여겨졌던 매입 산화막 두께가 50nm 미만인 매우 고품질의 SIMOX 웨이퍼로 하는 것이 가능하다.
이상 설명한 것과 같이, 본 발명에 의하면, SIMOX법을 이용해서, 매입 산화막의 두께가 얇으면서 완전성도 높고, 또 SOI층의 결정성 및 표면 품질이 극히 양호한 고품질의 SOI 웨이퍼를 용이하게 제조하는 것이 가능하다.
도1은, 본 발명에 관한 SIMOX법에 의한 SOI 웨이퍼의 제조 방법의 일례를 나타낸 흐름도이다.
도2는, 종래의 SIMOX법에 의한 SOI 웨이퍼의 제조 방법을 나타낸 흐름도이다.
도3은, 매입 산화막의 두께를 감소시키는 열처리의 열처리 시간과 매입 산화막의 두께 감소량의 관계, 및 SOI 웨이퍼에 형성되어 있는 SOI 웨이퍼층의 두께와 매입 산화막의 두께 감소량의 관계를 나타낸 그래프이다.
이하, 본 발명에 대한 실시 형태를 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
반도체 디바이스의 고집적화에 의해, SOI 웨이퍼에 형성되는 매입 산화막에는 100nm이하 라고 하는 두께가 얇은 것이 요구되고 있으며, 나아가 장래에는, 매입 산화막의 박막화의 요구가 한 층 더 진행되어, 예를 들면 50nm 또는 그 미만인 20nm, 10nm라는 두께의 매입 산화막 두께를 갖는 SOI 웨이퍼 제조가 요구될 것으로 생각된다.
그러나, SIMOX법을 이용해서 SOI 웨이퍼를 제조하는 경우, 전술한 바와 같이 필연적으로 매입 산화막의 두께는 두꺼워져, 종래의 SIMOX법에 의한 SOI 웨이퍼의 제조로는, 두께가 얇으면서 완전성이 높은 매입 산화막을 갖는 고품질의 SOI 웨이퍼를 제조하는 것이 불가능했다.
그래서, 본 발명자등은, SIMOX법을 이용해서 매입 산화막의 두께가 얇으면서 완전성이 높아진 SOI 웨이퍼를 제조하기 위한 방법에 대해 집중 연구 및 검토를 거듭하였다. 그 결과, 실리콘 웨이퍼에 매입 산화막을 형성할 때, 일단 최종적으로 제조되는 SOI 웨이퍼가 갖는 매입 산화막의 두께보다도 두껍게 되도록 해서 매입 산화막의 형성을 행하고, 그 후, 이 두껍게 매입 산화막을 형성한 실리콘 웨이퍼에 매입 산화막의 두께를 감소시키는 열처리를 행하는 것에 의해, SIMOX법으로 제조되는 SOI 웨이퍼의 매입 산화막의 두께를 감소시키는 것이 가능한 것, 그리고 이것에 의해, 종래보다도 두께가 얇으면서 완전성이 높은 매입 산화막을 갖게 되고, SOI층의 결정성 및 표면 품질도 극히 양호한 고품질의 SOI 웨이퍼를 제조할 수 있음을 발견하여, 본 발명을 완성하였다.
이하, 본 발명의 SOI 웨이퍼 제조 방법에 대해, SIMOX법에 의해 낮은 도즈량(도즈윈도우)에서 산소 이온 주입을 행하고 매입 산화막을 형성하는 경우를 예를 들어, 도면을 참조하면서 상세히 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다. 여기서, 도1은 본 발명에 관한 SIMOX법에 의해 SOI 웨이퍼를 제조하는 방법의 일례를 나타낸 흐름도이다.
우선, 경면 연마가 실시된 실리콘 웨이퍼 1을 준비한다(공정(a)). 이와 같이 실리콘 웨이퍼에 경면 연마가 실시되어 있으면, 웨이퍼의 경면 연마면에 있어서의 평탄성이 제조되는 SOI 웨이퍼에 거의 유지되므로, 높은 평탄성을 갖는 SOI 웨이퍼를 얻을 수 있다.
계속해서, 공정(b)에서 500℃정도로 가열한 실리콘 웨이퍼 1의 한쪽 주표면 에서 산소 이온(O+)을 소정의 깊이에 이온 주입하여 산소 이온 주입층 2를 형성한다. 이 때, 이온 주입 조건은 특히 한정되는 것은 아니지만, 예를 들면 주입 에너지는 일반적으로 널리 이용되고 있는 150~200keV 정도로 하고, 또 도즈량은 그 후 행하는 산화막 형성 열처리에 있어서 관통전위의 발생을 방지하기 위해 약4.0×1017/cm2의 낮은 도즈량으로 하여 이온 주입을 행한다. 이 때, 필요에 따라 산소 이온의 주입을 분할해서 행하는 것도 가능하다.
실리콘 웨이퍼 1에 산소 이온 주입층 2를 형성한 후, 공정(c)에 있어서 산소 이온 주입층 2를 매입 산화막 3으로 바꾸는 산화막 형성 열처리를 행한다. 산화막 형성 열처리의 열처리 조건은, 산소 이온 주입층을 매입 산화막으로 바꾸는 것이 가능하면 특히 한정되는 것은 아니지만, 예를 들면 산소 농도가 1%이하인 알곤가스 분위기에서, 1300℃이상 실리콘 융점 이하의 온도에서 3~6시간 열처리를 행하는 것에 의해, 매입 산화막 3을 형성할 수 있다. 이 때, 매입 산화막 3은, 산소 이온의 도즈량이 낮으므로, 두께가 얇고 또한 핀홀이 발생하기 쉽다.
다음에, 공정(d)에 있어서, 매입 산화막의 품질을 향상시키기 위해, 실리콘 웨이퍼에 매입 산화막의 내부 산화 처리(ITOX처리)를 행한다. 예를 들면 매입 산화막 3을 형성한 실리콘 웨이퍼에 산소 가스 분위기에서, 1150℃~실리콘 융점 미만의 온도에서 수시간 ITOX처리를 행하는 것에 의해, 실리콘 웨이퍼 내에 후막화된 매입 산화막 4를 형성할 수 있다. 이와 같이 ITOX처리를 행하는 것에 의해, 매입 산화막의 핀홀을 감소시킴과 동시에 SOI층과 매입 산화막과의 계면 거칠기도 개선되어, 품질이 우수한 매입 산화막을 얻을 수 있다.
또한, 공정(c)의 산화막 형성 열처리 직후의 매입 산화막 3의 두께가, 최종적으로 제조되는 SOI 웨이퍼에서 요구되는 매입 산화막의 두께보다도 두꺼운 경우에는, 상기 ITOX처리는 반드시 필요한 것은 아니지만, 이 경우라도 ITOX처리를 추가하는 것에 의해, 매입 산화막의 품질을 향상시킬 수 있다.
또, 이와 같이 실리콘 웨이퍼에 ITOX처리를 행한 경우, 웨이퍼 표면에는 열산화막 5가 형성된다.
그 후, 웨이퍼 표면에 형성되어 있는 열산화막 5를 에칭이나 화학적 기계적 연마등에 의해 제거한 후, 공정(e)에서 두께가 두꺼운 매입 산화막 4가 형성되어 있는 실리콘 웨이퍼에 매입 산화막의 두께를 감소시키는 열처리를 행한다. 이와 같이 매입 산화막의 두께를 감소시키는 열처리를 행하는 것에 의해, 두께가 원하는 두께까지 감소한 매입 산화막 6과 이 매입 산화막 6위에 SOI층 7을 갖는 SOI 웨이퍼 8을 제조할 수 있다. 이 최종적으로 얻어지는 SOI 웨이퍼 8의 매입 산화막 6의 두께는, 제품 규격에 의해 결정되는 것으로, 본 발명에서는 100nm이하, 더욱이 50nm이하, 또한 50nm미만의 매우 얇은 매입 산화막을 형성할 수 있다.
또한, 상기 흐름도에서는 ITOX처리 후에 매입 산화막 두께를 감소시키는 열처리를 행하였지만, 매입 산화막을 감소시키는 열처리 후에 ITOX처리를 행하거나, 이것들을 반복해서 행하여 매입 산화막의 질을 더욱 높이는 것도 가능하다.
또한, 본 발명은, 이와 같이 열처리를 행하여 매입 산화막의 두께를 감소시키므로, 막두께가 감소한 부분은 환원되어 결정성이 양호한 실리콘 층으로 되고, 그리고 이 열처리 사이에 그 결정성이 양호한 실리콘 층을 종으로 하여 SOI층이 고층 성장하므로 SOI층의 결정성을 향상시킬 수 있으며, 또한 동시에 SOI층의 표면 거칠기도 향상시켜 그 표면 품질을 개선할 수도 있다.
또한, 이 매입 산화막의 두께를 감소시키는 열처리를 행할 때, ITOX처리에 의해 형성된 열산화막 5가 웨이퍼 표면에 잔존하게 되면, 매입 산화막의 두께를 감소시키기 어렵다. 따라서, 실리콘 웨이퍼의 표면에 산화막이 형성되어 있는 경우는, 상기와 같이 웨이퍼 표면의 산화막을 제거하고, 웨이퍼 표면에 산화막이 없는 상태에서 매입 산화막의 두께를 감소시키는 열처리를 행하는 것이 바람직하다.
또, 상기 매입 산화막의 두께를 감소시키는 열처리의 열처리 조건은 필요에 따라 결정할 수 있고, 특별히 한정된 것은 아니지만, 예를 들면 수소가스, 알곤가스, 또는 이것들의 혼합가스 분위기하에서 1000℃이상, 바람직하게는 1100℃이상, 보다 바람직하게는 1150℃이상의 온도에서 행한다. 이와 같은 열처리 조건에서 산화막의 두께를 감소시키는 열처리를 행하는 것에 의해, 효과적으로 매입 산화막의 두께를 감소시키고, 제품 규격이 되는 예를 들면 10~80nm와 같은 100nm미만의 두께를 갖는 매입 산화막을 쉽게 얻을 수 있다.
여기서, 매입 산화막의 두께를 감소시키는 열처리의 열처리 시간과 매입 산화막의 두께 감소량의 관계, 및 SOI 웨이퍼에 형성되어 있는 SOI층의 두께와 매입 산화막의 두께 감소량의 관계에 대해서 조사한 실험 결과에 대해서 나타낸다.
우선, 열처리 시간과 매입 산화막의 두께 감소량의 관계를 조사하기 위해, ITOX처리후, 웨이퍼 표면에 형성되어 있는 열산화막을 제거하고, 매입 산화막 위에 276nm두께의 SOI층을 갖는 실리콘 웨이퍼를 3장 준비한다. 다음으로, 각각의 실리콘 웨이퍼에 알곤가스 100%분위기하, 1200℃에서 1, 2, 4시간의 열처리 시간으로 매입 산화막의 두께를 감소시키는 열처리를 행한 후, 각 열처리 조건에 있어서 매입 산화막의 두께 감소량을 측정하였다. 이 매입 산화막의 두께 감소량 측정은, 열처리 전후의 실리콘 웨이퍼의 매입 산화막의 두께를 다층막분광 에립소메타(SOPRA사 제품)를 이용해서 측정하는 것에 의해 행하였다.
그 결과, 도3에 나타낸 바와 같이, 열처리 시간이 길어짐에 따라 매입 산화막의 두께 감소량이 커지는 것을 알 수 있었다. 또, 도3에는 나타나 있지 않지만, 같은 열처리 시간인 경우에는, 열처리 온도가 높아질수록 매입 산화막의 두께 감소량은 크고, 1000℃미만의 온도에서는 산화막의 두께 감소량이 아주 작았다.
다음으로, 매입 산화막 상에 160nm 두께의 SOI층을 갖는 실리콘 웨이퍼를 준비하고, 그 실리콘 웨이퍼에 알곤가스 100%분위기하, 1200℃에서 1시간의 매입 산화막의 두께를 감소시키는 열처리를 행하고, 상기와 같이 하여 매입 산화막의 두께 감소량을 측정하였다. 그 측정 결과도 도3에 함께 나타냈다.
도3에서 알 수 있듯이, 매입 산화막 상에 형성되는 SOI층의 두께를 276nm에서 160nm로 얇게 하는 것에 의해, 열처리에 있어서의 매입 산화막의 두께 감소량이 커지고, SOI층의 두께에 따라 매입 산화막의 두께 감소량이 변화하는 것을 알 수 있다. 따라서, 매입 산화막의 두께를 감소시키는 열처리를 행할 때에는, 매입 산화막 상에 형성되어 있는 SOI층의 두께도 제어하여, 열처리 조건을 결정하는 것이 바람직하다.
또, 상기 매입 산화막의 두께를 감소시키는 열처리를 행할 때, 열처리 분위기중에 포함되는 산소 농도가 10ppm보다 높은 경우, 열처리중에 SOI 웨이퍼의 표면이 에칭되어 SOI층의 표면 거칠기나 두께 균일성이 악화될 우려가 있다.
따라서, 매입 산화막의 두께를 감소시키는 열처리를 행할 때. 열처리 분위기중에 포함되는 산소 농도를 10ppm이하로 하는 것이 바람직하고, 이것에 의해 열처리중에 SOI 웨이퍼의 표면이 에칭되는 것이 방지되고, 우수한 표면 거칠기 및 두께 균일성을 갖는 SOI 웨이퍼층이 형성된 SOI 웨이퍼를 제조할 수 있다.
또, 상기 매입 산화막의 두께를 감소시키는 열처리를 행할 때에 이용되는 열처리 장치는 특별히 한정되는 것은 아니고, 일반적으로 이용되고 있는 열처리 장치를 이용할 수 있다. 그러나, 웨이퍼를 유지하는 웨이퍼 보트나 반응실을 형성하는 열처리 튜브로 예를 들면 통상 자주 사용되고 있는 석영 보트나 석영 튜브를 이용하면, 이것들의 주성분으로 포함되어 있는 산소의 영향으로, 상술한 것과 같이 SOI 웨이퍼의 표면이 에칭되어 SOI층의 표면 거칠기나 막두께 균일성이 악화될 우려가 있다.
따라서, 본 발명의 매입 산화막의 두께를 감소시키는 열처리에 있어서 사용되는 웨이퍼 보트 및/또는 열처리 튜브의 재질은, 주성분으로 산소를 포함하지 않는 Si, SiC, 또는 적어도 이것들이 내면벽에 코팅된 것을 사용하는 것이 바람직하다. 이와 같은 재질의 웨이퍼 보트나 열처리 튜브를 사용함으로써, 열처리 분위기중의 산소 농도를 낮게 유지하고, 열처리 시에 웨이퍼 표면에서 발생하는 에칭을 확실히 방지할 수 있다.
그리고, 본 발명의 SOI 웨이퍼의 제조 방법에서는, 상기의 매입 산화막의 두께를 감소시키는 열처리를 행한 후에 SOI층에 열산화막을 형성하고, 그 산화막을 제거하는, 이른바 희생 산화 처리를 행하는 것이 바람직하다.
예를 들면, 매입 산화막의 두께를 감소시키는 열처리를 행한 후에, 산화성 분위기하의 열처리를 행하여 SOI층 표면에 산화막을 형성하고, 그 후, SOI층의 표면에 형성된 산화막을 HF를 포함하는 수용액으로 에칭하여 제거하도록 하면 된다. 이와 같이 HF를 포함하는 수용액으로 에칭하도록 하면, 산화막만이 에칭에 의해 제거되어, 희생 산화에 의해 손상이나 중금속등의 오염물을 제거한 SOI 웨이퍼를 얻을 수 있다.
이와 같이 매입 산화막의 두께를 감소시키는 열처리 후에 추가로 희생 산화 처리를 행하는 것에 의해, 산소 이온 주입에 의해 SOI 웨이퍼의 표면에 형성되어 있는 손상층을 확실히 제거할 수 있고, 그리고 SOI층의 결정 품질을 한 층 더 높이면서 SOI층의 막두께 조정을 행할 수 있으므로, 더욱 고품질의 SOI 웨이퍼를 제조할 수 있다.
이상과 같은 방법으로 SOI 웨이퍼를 제조하는 것에 의해, 품질이 안정되는 어느 정도 두꺼운 매입 산화막을 일단 형성하고, 그 후 매입 산화막의 두께를 감소시키는 열처리를 행하여 매입 산화막의 두께를 감소시키므로, 매입 산화막의 두께가 얇으면서 완전성이 높고, 또 SOI층의 결정성 및 표면 품질도 아주 양호한 고품질의 SOI 웨이퍼를 쉽게 제조할 수 있다.
이하, 실시예 및 비교예를 통하여 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
(실시예1)
경면 연마가 실시된 직경200mm의 실리콘 웨이퍼를 준비하고, SIMOX법에 의해 제품 규격으로서 80nm 두께의 매입 산화막을 갖는 SOI 웨이퍼를 제조하였다.
우선, 500℃정도로 가열한 실리콘 웨이퍼의 한 쪽 주표면에서 산소 이온을 주입 에너지가 180keV, 도즈량이 4×1017/cm2의 조건에서 이온 주입하여, 웨이퍼 내에 산소 이온 주입층을 형성하였다. 계속해서, 산화막 형성 열처리를 산소 농도가 0.5%인 알곤가스 분위기하, 1350℃에서 4시간 행하고, 실리콘 웨이퍼내의 산소 이온 주입층을 매입 산화막으로 바꾼 후, ITOX처리를 알곤가스와 산소가스의 혼합가스 분위기하(산소 농도 70%), 1350℃에서 4시간 행하고, 실리콘 웨이퍼 내의 매입 산화막을 후막화 하였다.
다음으로, 웨이퍼 표면에 형성되어 있는 열산화막을 HF를 포함한 수용액으로 에칭제거한 후, 얻어진 실리콘 웨이퍼에 알곤가스 분위기하(산소 농도 10ppm이하), 1200℃에서 4시간의 매입 산화막 두께를 감소시키는 열처리를 행하여, 매입 산화막의 두께를 30nm감소시켜 80nm두께의 매입 산화막을 갖는 SOI 웨이퍼를 제조하였다.
(비교예1)
경면연마가 실시된 직경 200mm의 실리콘 웨이퍼를 준비해, 우선, 500℃정도로 가열한 실리콘 웨이퍼의 한 쪽 주표면에서 산소 이온을 주입 에너지가 180keV, 도즈량이 4×1017/cm2인 조건에서 이온 주입하여, 산소 이온 주입층을 형성하였다. 계속해서, 산화막 형성 열처리를 산소 농도가 0.5%인 알곤가스 분위기하, 1350℃에서 4시간 행하고, 실리콘 웨이퍼 내의 산소 이온 주입층을 매입 산화막으로 바꾼 후, ITOX처리를 알곤가스와 산소가스의 혼합가스 분위기하(산소 농도 70%), 1350℃에서 4시간 행하고, 실리콘 웨이퍼 내의 매입 산화막을 후막화하여 110nm두께의 매입 산화막을 갖는 SOI 웨이퍼를 제조하였다(매입 산화막의 두께를 감소시키는 열처리는 행하지 않는다).
(비교예2)
경면연마가 실시된 직경 200mm의 실리콘 웨이퍼를 준비하고, 우선, 500℃정도로 가열한 실리콘 웨이퍼의 한 쪽 주표면에서 산소 이온을 주입 에너지가 180keV, 도즈량이 4×1017/cm2인 조건에서 이온 주입하여, 산소 이온 주입층을 형성하였다. 계속해서, 산화막형성 열처리를 산소 농도가 0.5%인 알곤가스 분위기하, 1350℃에서 4시간 행하는 것에 의해, 실리콘 웨이퍼 내의 산소 이온 주입층을 매입 산화막으로 바꾸어 80nm두께의 매입 산화막을 갖는 SOI 웨이퍼를 제조하였다(ITOX처리, 및 매입 산화막의 두께를 감소시키는 열처리는 행하지 않는다).
상기 실시예1 및 비교예1, 2에서 제조한 SOI 웨이퍼에 대해서, 각 SOI 웨이퍼를 HF수용액에 침적시킨 후, 각각의 SOI 웨이퍼의 SOI층에 형성된 HF결함 및 매입 산화막에 형성된 핀홀을 광학 현미경으로 관찰하고 그 밀도를 측정했다. 이것들 의 측정결과를, 상기 SOI 웨이퍼의 제조 조건과 함께 아래의 표1에 나타냈다.
(표1)
실시예1 비교예1 비교예2
산소 이온 주입 주입 에너지 : 180keV 도즈량 : 4×1017/cm2
산화막형성 열처리 산소 농도 0.5%의 Ar가스 분위기하, 1350℃에서 4시간
ITOX처리 Ar가스와 산소가스의 혼합가스 분위기하 (산소 농도 70%), 1350℃에서 4시간 행하지 않음
매입 산화막 두께 110 110 80
매입 산화막의 두께를 감소시키는 열처리 Ar가스 100%분위기하, 1200℃에서 4시간(*) 행하지 않음
최종적인 매입 산화막의 두께 80 110 80
HF결함밀도 <1개/cm2 <1개/cm2 <1개/cm2
핀홀밀도 15개/cm2 15개/cm2 50개/cm2
(*)Ar가스중의 O2함유량≤10ppm,
열처리 튜브의 재질 : SiC, 웨이퍼 보트의 재질 : Si
표1에 나타낸 바와 같이, 본 발명의 SOI 웨이퍼(실시예1)는, 매입 산화막의 두께가 80nm로 얇음에도 불구하고, 종래의 ITOX처리를 행한 SIMOX 웨이퍼(비교예1)와 동등한 품질의 매입 산화막을 가지고 있는 것을 알 수 있다. 이에 반하여, 비교예2의 SOI 웨이퍼는, 80nm두께의 매입 산화막을 형성하기 위해 ITOX처리를 행하지 않았으므로, 매입 산화막에 핀홀이 현저하게 발생하게 되어, 매입 산화막의 품질이 상당히 낮아진다.
또, 실시예1 및 비교예1과 같은 조건에서 SOI 웨이퍼를 다시 각각 제작한 후 , 추가로 희생 산화 처리를 행하여 30nm이하 두께인 SOI층을 갖는 SOI 웨이퍼를 제조했다. 그리고, 상기와 같은 방법으로 각 SOI 웨이퍼의 HF결함 밀도를 측정하고, 그 비교를 행한 결과, 두 SOI 웨이퍼에서 거의 차이를 볼 수 없었다. 즉, 본 발명의 SOI 웨이퍼는, 매입 산화막 두께를 감소시키는 열처리에 의해 SiO2가 환원되어 SOI층이 된 영역에 있어서도, 충분한 결정성을 얻을 수 있는 것을 확인하였다.
(실시예2)
상기 실시예1과 같은 조건에 의해 제작된 80nm두께의 매입 산화막을 갖는 SOI 웨이퍼를 여러장 준비하고, 이것에, 알곤가스 분위기하(산소 농도 10ppm이하)에서 1200℃의 매입 산화막의 두께를 감소시키는 열처리를, 열처리 시간을 조정하여 추가하는 것에 의해, 최종적인 매입 산화막 두께가 40nm, 20nm, 10nm, 5nm인 SOI 웨이퍼를 얻을 수 있었다. 그리고, 이것들의 SOI 웨이퍼에 대해서도, 실시예1과 같은 방식으로 HF결함 밀도 및 핀홀 밀도를 측정한 결과, 실시예1 및 비교예1과 동등한 것을 알 수 있었다.
이와 같이, 본 발명에 의하면, SOI 웨이퍼를 제작할 때에 2장의 웨이퍼를 필요로 하는 접합법을 이용하지 않고, 1장의 웨이퍼로 SOI 웨이퍼를 제작할 수 있는 SIMOX법을 채용한 경우에도, 종래의 SIMOX법에서는 얻을 수 없었던 매입 산화막 두께가 50nm미만인 고품질의 SOI 웨이퍼를 얻을 수 있다.
또한, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 유사한 작용효과를 발휘하는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
예를 들면, 상기 실시형태에 있어서는, 주로 산소 이온을 낮은 도즈량(도즈윈도우)에서 주입하는 것에 의해 SOI 웨이퍼 제조를 행하고 있으나, 본 발명은 이것에 한정되는 것이 아니고, 높은 도즈량에서 산소 이온 주입을 행하고 SOI 웨이퍼를 제조하는 경우에도 같은 방식으로 적용할 수 있다. 예를 들면, 높은 도즈량에서 산소 이온을 주입하고 원하는 두께 보다도 두께를 두껍게 해서 매입 산화막을 형성한 후, 매입 산화막 두께를 감소시키는 열처리를 행하는 것에 의해, 원하는 두께가 얇은 매입 산화막이 형성된 SIMOX 웨이퍼를 제조하는 것이 가능하다.

Claims (21)

  1. 실리콘 웨이퍼 한 쪽 주표면에서 산소 이온을 주입하여 산소 이온 주입층을 형성한 후, 이 실리콘 웨이퍼에 상기 산소 이온 주입층을 매입 산화막으로 바꾸는 산화막 형성 열처리를 행하여, 매입 산화막 상에 SOI층을 갖는 SOI 웨이퍼를 제조하는 방법에 있어서, 상기 실리콘 웨이퍼에 매입 산화막을 형성할 때, 상기 제조되는 SOI 웨이퍼가 갖는 매입 산화막의 두께 보다도 두껍게 되도록 하여 매입 산화막의 형성을 행하고, 그 후, 이 실리콘 웨이퍼에 매입산화막의 내부산화처리를 행하고, 추가로 그 후, 이 매입 산화막을 형성한 실리콘 웨이퍼에 매입 산화막의 두께를 감소시키는 열처리를 행하여, 이것에 의해 두께가 100nm이하의 매입산화막을 형성하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 매입 산화막 두께를 감소시키는 열처리를, 수소가스, 알곤가스, 또는 이들의 혼합가스 분위기하에서 1000℃이상의 온도로 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  3. 제1항에 있어서,
    상기 매입 산화막 두께를 감소시키는 열처리의 열처리 분위기중에 포함되는 산소 농도를 10ppm이하로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  4. 제2항에 있어서,
    상기 매입 산화막 두께를 감소시키는 열처리의 열처리 분위기중에 포함되는 산소 농도를 10ppm이하로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  5. 제1항에 있어서,
    상기 매입 산화막 두께를 감소시키는 열처리에서 사용되는 웨이퍼 보트 및 열처리 튜브 중 한쪽 또는 양쪽의 재질을 Si, SiC, 또는 적어도 이들이 내벽면에 코팅된 것으로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  6. 제2항에 있어서,
    상기 매입 산화막 두께를 감소시키는 열처리에서 사용되는 웨이퍼 보트 및 열처리 튜브 중 한쪽 또는 양쪽의 재질을 Si, SiC, 또는 적어도 이들이 내벽면에 코팅된 것으로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  7. 제3항에 있어서,
    상기 매입 산화막 두께를 감소시키는 열처리에서 사용되는 웨이퍼 보트 및 열처리 튜브 중 한쪽 또는 양쪽의 재질을 Si, SiC, 또는 적어도 이들이 내벽면에 코팅된 것으로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  8. 제4항에 있어서,
    상기 매입 산화막 두께를 감소시키는 열처리에서 사용되는 웨이퍼 보트 및 열처리 튜브 중 한쪽 또는 양쪽의 재질을 Si, SiC, 또는 적어도 이들이 내벽면에 코팅된 것으로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제1항 내지 제8항 중의 어느 한 항에 있어서,
    상기 매입 산화막 두께를 감소시키는 열처리를 행한 후, 추가로 희생 산화 처리를 행하여, SOI층의 막두께 조정을 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020057014656A 2003-02-19 2004-02-13 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 Expired - Fee Related KR100947815B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003040875 2003-02-19
JPJP-P-2003-00040875 2003-02-19

Publications (2)

Publication Number Publication Date
KR20050100665A KR20050100665A (ko) 2005-10-19
KR100947815B1 true KR100947815B1 (ko) 2010-03-15

Family

ID=32905270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057014656A Expired - Fee Related KR100947815B1 (ko) 2003-02-19 2004-02-13 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼

Country Status (7)

Country Link
US (1) US7524744B2 (ko)
EP (1) EP1596437A4 (ko)
JP (1) JP4442560B2 (ko)
KR (1) KR100947815B1 (ko)
CN (1) CN100418194C (ko)
TW (1) TW200416814A (ko)
WO (1) WO2004075298A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922732B (zh) * 2004-02-25 2010-06-09 S.O.I.Tec绝缘体上硅技术公司 光电检测装置
JP5374805B2 (ja) * 2006-03-27 2013-12-25 株式会社Sumco Simoxウェーハの製造方法
WO2007125863A1 (ja) * 2006-04-24 2007-11-08 Shin-Etsu Handotai Co., Ltd. Soiウエーハの製造方法
ATE486366T1 (de) * 2006-12-26 2010-11-15 Soitec Silicon On Insulator Verfahren zum herstellen einer halbleiter-auf- isolator-struktur
CN101548369B (zh) * 2006-12-26 2012-07-18 硅绝缘体技术有限公司 制造绝缘体上半导体结构的方法
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
WO2008096194A1 (en) 2007-02-08 2008-08-14 S.O.I.Tec Silicon On Insulator Technologies Method of fabrication of highly heat dissipative substrates
EP2135278A1 (en) 2007-03-19 2009-12-23 S.O.I.T.E.C. Silicon on Insulator Technologies Patterned thin soi
JP2011504655A (ja) * 2007-11-23 2011-02-10 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 精密な酸化物の溶解
US8148242B2 (en) 2008-02-20 2012-04-03 Soitec Oxidation after oxide dissolution
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗simoxウェーハの製造方法
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Soiウェーハの製造方法
KR100987794B1 (ko) 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법
US8168507B2 (en) 2009-08-21 2012-05-01 International Business Machines Corporation Structure and method of forming enhanced array device isolation for implanted plate EDRAM
CN101958317A (zh) * 2010-07-23 2011-01-26 上海宏力半导体制造有限公司 一种晶圆结构及其制造方法
FR2964495A1 (fr) * 2010-09-02 2012-03-09 Soitec Silicon On Insulator Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine
FR2972564B1 (fr) 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant
JP2016514372A (ja) * 2013-03-12 2016-05-19 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 金属酸化物半導体tft用誘電体膜のピンホール評価方法
CN103579109B (zh) * 2013-11-01 2016-06-08 电子科技大学 一种光电集成电路的制造方法
CN107393863A (zh) * 2017-05-22 2017-11-24 茆胜 Oled微型显示器ic片及其制备方法
US11245051B2 (en) 2018-10-12 2022-02-08 Boe Technology Group Co., Ltd. Micro light emitting diode apparatus and fabricating method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000011407A (ko) * 1998-07-07 2000-02-25 와다 다다시 Soi웨이퍼의제조방법및이방법으로제조된soi웨이퍼

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310689A (en) * 1990-04-02 1994-05-10 Motorola, Inc. Method of forming a SIMOX structure
JP3036619B2 (ja) 1994-03-23 2000-04-24 コマツ電子金属株式会社 Soi基板の製造方法およびsoi基板
US5893729A (en) * 1995-06-28 1999-04-13 Honeywell Inc. Method of making SOI circuit for higher temperature and higher voltage applications
US5712173A (en) * 1996-01-24 1998-01-27 Advanced Micro Devices, Inc. Method of making semiconductor device with self-aligned insulator
US5795813A (en) * 1996-05-31 1998-08-18 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardening of SOI by ion implantation into the buried oxide layer
JPH1079355A (ja) 1996-09-03 1998-03-24 Komatsu Denshi Kinzoku Kk Soi基板の製造方法
JP3762144B2 (ja) 1998-06-18 2006-04-05 キヤノン株式会社 Soi基板の作製方法
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000091406A (ja) * 1998-09-08 2000-03-31 Mitsubishi Materials Silicon Corp ウェーハ保持具
FR2784796B1 (fr) * 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
JP2001144275A (ja) 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
JP3910766B2 (ja) 1999-09-16 2007-04-25 日野自動車株式会社 車高調整装置
JP2001257329A (ja) 2000-03-10 2001-09-21 Nippon Steel Corp Simox基板およびその製造方法
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
US6461933B2 (en) * 2000-12-30 2002-10-08 Texas Instruments Incorporated SPIMOX/SIMOX combination with ITOX option
JP2002270614A (ja) 2001-03-12 2002-09-20 Canon Inc Soi基体、その熱処理方法、それを有する半導体装置およびその製造方法
US20020190318A1 (en) * 2001-06-19 2002-12-19 International Business Machines Corporation Divot reduction in SIMOX layers
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000011407A (ko) * 1998-07-07 2000-02-25 와다 다다시 Soi웨이퍼의제조방법및이방법으로제조된soi웨이퍼

Also Published As

Publication number Publication date
JP4442560B2 (ja) 2010-03-31
KR20050100665A (ko) 2005-10-19
TW200416814A (en) 2004-09-01
TWI344667B (ko) 2011-07-01
US7524744B2 (en) 2009-04-28
EP1596437A1 (en) 2005-11-16
US20060051945A1 (en) 2006-03-09
CN100418194C (zh) 2008-09-10
EP1596437A4 (en) 2009-12-02
WO2004075298A1 (ja) 2004-09-02
JPWO2004075298A1 (ja) 2006-06-01
CN1748312A (zh) 2006-03-15

Similar Documents

Publication Publication Date Title
KR100947815B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
KR101340004B1 (ko) Soi 웨이퍼의 제조방법
JP3395661B2 (ja) Soiウエーハの製造方法
KR100806439B1 (ko) 상이한 에너지에서 화학량론 이하 도즈량의 산소를사용하는 이온주입 방법
KR0145824B1 (ko) Soi 기판 및, 그 기판의 제조방법
US7315064B2 (en) Bonded wafer and method of producing bonded wafer
KR100688629B1 (ko) Soi웨이퍼 및 그 제조방법
KR20040015282A (ko) 반도체 재료의 필름 또는 층, 및 그 필름 또는 층의제조방법
KR101623968B1 (ko) 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR20090108689A (ko) 화합물 물질 웨이퍼들 및 상응하는 화합물 물질 웨이퍼의 제조방법
KR19990023856A (ko) 에스 오 아이 층위에의 산화막 형성방법 및 결합 웨이퍼 제조방법
WO2021201220A1 (ja) 複合基板およびその製造方法
US20190198386A1 (en) Method for manufacturing bonded soi wafer
WO1999039380A1 (en) Soi substrate and method for manufacturing the same
KR101543748B1 (ko) Soi 웨이퍼의 제조방법
KR100765860B1 (ko) Simox기판 및 그의 제조 방법
EP1624488B1 (en) An soi wafer and a method of producing the same
US20040187769A1 (en) Method of producing SOI wafer
US6037198A (en) Method of fabricating SOI wafer
JP3996732B2 (ja) Simox基板およびその製造方法
US20130012008A1 (en) Method of producing soi wafer
JP2006013179A (ja) Soiウェーハの製造方法
JPH1079356A (ja) 半導体基板の製造方法
JP2002289819A (ja) Simox基板
JP2002319666A (ja) Soiウェーハの製造方法及びsoiウェーハ

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230310

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230310

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000