[go: up one dir, main page]

JPH1126390A - 欠陥発生防止方法 - Google Patents

欠陥発生防止方法

Info

Publication number
JPH1126390A
JPH1126390A JP9181380A JP18138097A JPH1126390A JP H1126390 A JPH1126390 A JP H1126390A JP 9181380 A JP9181380 A JP 9181380A JP 18138097 A JP18138097 A JP 18138097A JP H1126390 A JPH1126390 A JP H1126390A
Authority
JP
Japan
Prior art keywords
substrate
defects
ion implantation
pressure
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9181380A
Other languages
English (en)
Inventor
Takao Fujikawa
隆男 藤川
Yutaka Narukawa
成川  裕
Itaru Masuoka
格 増岡
Kohei Suzuki
康平 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP9181380A priority Critical patent/JPH1126390A/ja
Priority to US09/111,377 priority patent/US6221743B1/en
Publication of JPH1126390A publication Critical patent/JPH1126390A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10P30/209
    • H10P90/1908
    • H10W10/181

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Element Separation (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 イオン注入によってSi基板に酸素原子を注
入し、これをSiと反応させて埋込酸化膜を形成するS
IMOX基板の製造等において、イオン注入に伴って発
生した結晶欠陥が集積して転位や大きな空孔などの欠陥
となることを防止し得る欠陥発生防止方法を提供する。 【解決手段】 イオン注入後のアニール処理を例えば1
00MPa程度に加圧したガス雰囲気下で行う。圧力が
付与されている場合には、より体積が小さいような構造
をとる方が熱力学的に安定であり、アニール中に結晶歪
を増加させるような挙動が阻止される。これにより、結
晶欠陥が一様に分散する状態、さらに空孔の消滅を生じ
させることが可能となり、転位などの欠陥が低減され
て、ULSIの製造に好適な良質のSi基板を提供する
ことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばSi半導体基
板等においてイオン注入後の欠陥の発生を好適に防止し
得る欠陥発生防止方法に関するものである。
【0002】
【従来の技術】Si半導体の製造分野では、近年、高速・
低消費電力のLSI を提供し得るSOI(Silicon on Insulat
or) 技術の開発が進められ、これに必要なウェーハの製
造方法として SIMOX(Separation by Implanted Oxygen)
が注目されている。この製造方法によれば、図2(a)に示
すように、まず 500〜650 ℃に加熱されたSiウェーハ20
に、イオン注入法によって酸素原子イオンO+ が1017
1018個/cm 2 のオーダで注入される。このイオン注入時
の加速電圧を200kV 程度に設定することにより、表面か
ら数10〜数100nm の領域(以下、この領域をドーズ領域
21という)に酸素イオンがドーズされる。
【0003】次いで、Arのような不活性ガス、或いはAr
に酸素を添加した雰囲気ガス中で、1300℃以上の温度に
6〜10時間加熱する処理(高温アニール処理)が行われ
る。この処理により、ドーズ領域21に打ち込まれた酸素
原子がSiと反応し、同図(b)に示すように、表面から特
定深さに、ほぼ一様な厚さの二酸化ケイ素(SiO2) から
なる埋込酸化膜22が形成される。
【0004】このようにして埋込酸化膜22が形成された
基板(以下 SIMOX基板20’という)を用い、埋込酸化膜
22より表面側の10〜500nm のSi層23、すなわち、埋込酸
化膜22によって、これよりも下側のSi基板層24から絶縁
された部分にデバイス形成を行って素子化することによ
り、高速・低消費電力のLSI の製造が可能となる。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
ように形成された従来の SIMOX基板20’では、例えば素
子の集積化がさらに進んだULSI(超高集積度のIC) を製
造しようとする場合に、製造歩留りや信頼性を低下させ
るような欠陥が充分には低減されていないという問題を
有している。
【0006】つまり、上記した製造過程において、イオ
ン注入後の基板20には、図2(c)に示すように、表面Si層
23に原子空孔Dv…や、O原子がSi原子と置き替わった置
換型格子欠陥Dc…、O原子がSi原子間に侵入した侵入型
格子欠陥Di…などの結晶欠陥がイオン注入に伴って多量
に発生している。そして、イオン注入後の高温アニール
処理で、上記のような結晶欠陥が互いに集積するような
挙動を生じ、この結果、同図(d) に示すように、大きな
空孔PV(Piled up Vacancies)や、積層欠陥SF、あるいは
転位DF等のように、より大きなレベルの欠陥に変化し、
これらが SIMOX基板20’中に存在しているのである。ま
た、埋込酸化膜22も、必ずしも化学的に安定なSiO2層に
はなってはいない。
【0007】なお、上記のような欠陥を低減するため
に、従来、アニール処理時の温度や時間、昇温速度等を
変化させるなどの手段が講じられているものの、ドーズ
量が約2×1018/cm2の高ドーズ基板では 109/cm2オーダ
の高密度の転位が残るものとなっている。また、酸素イ
オンのドーズ量を変化させ、これを4×1017/cm2 程度
にすると転位密度が大幅に低下するとの報告があるが、
その場合でも転位密度は102/cm2程度というのが実情で
あり、ULSIに用いるにはまだ充分なものとはなっていな
い。
【0008】本発明は、上記の問題点に鑑みなされたも
ので、例えば前記 SIMOX基板のようにイオン注入によっ
て機能性を付与した基板、或いはイオン注入によって表
面近傍を改質した基板等に対し、イオン注入後の欠陥の
発生を好適に防止し得る欠陥発生防止方法を提供するこ
とを目的としている。
【0009】
【課題を解決するための手段】上記の目的を達成するた
め、本発明者らは、イオン注入後の高温アニール処理条
件と欠陥の発生との関係について鋭意究明し、その結
果、イオン注入に伴って発生した結晶欠陥の挙動にアニ
ール時の雰囲気圧力が大きな影響を及ぼすことを新たに
知見し、本発明をなすに至った。
【0010】すなわち、本発明の欠陥発生防止方法は、
請求項1記載のように、イオン注入後にアニール処理さ
れる被処理基板の欠陥発生防止方法であって、イオン注
入に伴って生じた結晶欠陥の集積を抑制すべく加圧ガス
雰囲気下で被処理基板のアニール処理を行うことを特徴
としている。このように、アニール処理を加圧ガス雰囲
気下で行うと、このときの結晶欠陥の挙動が従来とは異
なるものとなる。つまり、大気圧もしくは真空下では、
基板中の結晶欠陥は、特定の部位に集まることで熱力学
的により安定な状態となり、この結果、転位や大きな空
孔を形成することになるが、圧力が付与されている場合
には、より体積が小さいような構造をとる方が熱力学的
に安定である。これにより、結晶歪を増加させるような
挙動は阻止され、結晶欠陥が一様に分散するような状態
となり、さらに空孔の消滅を生じさせることが可能とな
って、これら結晶欠陥の集積による欠陥の発生が防止さ
れる。
【0011】また、請求項2記載のように、被処理基板
の表面から特定の深さに特定元素のイオンを集中的に打
ち込んだ後、上記加圧ガス雰囲気下でのアニール処理に
より注入元素と被処理基板の構成元素とを反応させて化
合物層を形成する場合には、化合物層と、これを挟む基
板(母材)との界面で従来生じ易かった欠陥の発生も防
止される。
【0012】すなわち、上記のような化合物形成時には
一般に体積膨張を伴う。この場合、母材との界面に応力
が生じ、これによって、母材に多量の転位が発生した
り、甚だしい場合にはミクロのクラック等の欠陥が発生
する。また、化合物形成時に体積が収縮する例も知られ
ているが、このような場合には、界面近傍に大きな空孔
が発生する。
【0013】そこで、このように化合物の生成を伴うよ
うな熱処理を行う場合に、圧力を付与した状態で構成原
子が拡散できるような温度に加熱することにより、前記
した転位やクラック等の発生を防止でき、また、空孔が
発生しようとする場合には、これを消滅させることがで
きる。したがって、請求項3記載のように、被処理基板
がシリコン単結晶基板、イオン注入元素が酸素で、加圧
ガス雰囲気下でのアニール処理により二酸化ケイ素から
なる化合物層を形成する場合には、イオン注入時の原子
空孔や格子間原子などの格子欠陥が大きな欠陥に変化す
ることなく、また、化合物層と母材との界面近傍にも特
異な組織や欠陥の発生のない埋込酸化層を有する基板を
形成できるので、ULSI等の製造に好適な良質のSi半導体
基板として提供することができる。
【0014】
【発明の実施の形態】本発明の実施形態について、被処
理基板としてSi単結晶ウェーハを用い、これに、前記し
た SIMOX技術によって埋込酸化膜を形成する場合を例に
挙げて説明する。図1(a)に示すように、まず、被処理基
板としてのSiウェーハ10に、イオン注入法により酸素原
子イオンO+ を注入する。これは、従来同様に、Siウェ
ーハ10を500〜650 ℃の温度に加熱しておき、加速電圧
を200kV 程度に設定して、Siウェーハ10の表面から数10
〜数100nm の領域(以下、ドーズ領域11という)に、酸
素イオンを1017〜1018個/cm2 のオーダで注入する。
【0015】このようなイオン注入に伴い、ドーズ領域
11よりも表面側の層(以下、表面Si層12という)には、
同図(b) に示すように、原子空孔Dv…や、置換型格子欠
陥Dc…、侵入型格子欠陥Di…が多量に発生することにな
る。次いで、ドーズされた酸素イオンとSiを反応させる
ために、1300℃以上の温度に加熱する処理を行うが、こ
の処理は、高圧ガス雰囲気下で加熱が可能なHIP(熱間静
水圧加圧)装置のような高温高圧装置を用い、Arのよう
な不活性ガス、或いはArに酸素を添加した雰囲気ガスの
圧力を10MPa 以上、好ましくは100MPa程度に設定して行
う(高温高圧アニール処理)。
【0016】この処理によって、ドーズ領域11に打ち込
まれた酸素原子はSiと反応し、同図(c) に示すように、
表面から特定深さに、表面Si層12および下側のSi基板層
13との界面が平滑で、かつ、厚さが一様な二酸化ケイ素
(SiO2) からなる埋込酸化膜14を有する SIMOX基板10’
が形成される。特に、このときのアニール処理を前記の
ように高圧ガス雰囲気下で行うことにより、同図(d) に
示すように、表面Si層12や、埋込酸化膜14とその上下の
Si層12・13との界面にも殆ど欠陥のない良質のSi半導体
基板を形成することが可能となっており、以下、その理
由について説明する。
【0017】一般に、結晶構造を有する材料からなる部
材は、上記のSiに限らず、多かれ少なかれ原子空孔や格
子間原子などの原子レベルでの結晶欠陥を含んでおり、
熱力学的には、特定の温度および圧力下、すなわち、絶
対零度・真空以外の条件では、その条件に応じて、これ
らの結晶欠陥を含む方が熱力学的に安定である。したが
って、特殊な状況を形成しない限り、これらの欠陥を全
く含まないようにすることは困難である。また、このよ
うな結晶欠陥を内在する材料を加熱して原子の拡散を生
じ得る状態にすると、より安定な状態へと変化し、これ
は、大気圧もしくは真空下では、これら結晶欠陥が特定
の部位に集まるような挙動を生じ、これによって、転位
や大きな空孔が形成され易くなる。
【0018】一方、圧力が付与されている場合には、よ
り体積が小さいような構造をとる方が熱力学的に安定で
ある。したがって、結晶欠陥の集積に伴って全体的な結
晶歪が増加するような場合には、このような挙動は阻止
され、結晶欠陥はより一様に分散した状態で保持され
る。本発明は、主としてこのような材料の持つ熱力学的
な安定性に着目してなされたものである。すなわち、イ
オン注入時に発生する結晶欠陥は、前述のように、主と
して原子レベルの欠陥である。この欠陥はイオン注入法
を用いる限り発生するもので、完全に回避することは不
可能である。但し、実際にULSI等として使用する際に問
題となるのは、転位等のもう少し大きなレベルでの欠陥
や、不安定な状態で存在していてその後に大きなレベル
の欠陥に変化していくような欠陥である。
【0019】不安定な欠陥は熱処理によってある程度安
定な状態に変えることが可能であるが、通常の熱処理を
行ったのでは、イオン注入に伴って発生した原子空孔や
格子間原子などの多量の結晶欠陥は、その殆どが転位
や、大きな空孔(Piled up Vacancies)、積層欠陥などの
好ましくない形態に変化してしまう。そこで、本発明で
は、熱処理時に結晶欠陥が集積するような挙動を抑える
べく圧力を付与する。これによって、前述したように結
晶欠陥はより一様に分散する状態となり、あるいは消滅
して、大きなレベルの欠陥の発生が防止される。
【0020】さらに、前記した SIMOX基板のように、熱
処理時に二種の元素を反応させて化合物を形成する場合
には、もとの二種類の原子の状態のときの体積と、化合
物ができた後の体積には変化があるのが通例である。多
くの場合は化合物生成時に体積膨張を伴うが、このよう
な場合、例えば、もとの母材の領域と化合物が形成され
た領域との界面には、化合物生成の体積膨張に伴う応力
が発生することが容易に推測できる。そして、このよう
な場合に、母材に多量の転位が発生したり、甚だしい場
合にはミクロのクラック等の欠陥が発生する。
【0021】一方、化合物の方が体積が小さいような例
も知られているが、このような場合には、母材と生成化
合物領域との界面近傍に大きな空孔(カーケンダールボ
イド)が発生することが知られている。このような気孔
状の欠陥は当然体積の増大を意味している。そこで、こ
のように化合物の生成を伴うような熱処理を行う場合に
も、高圧力を付与した状態で構成原子が拡散できるよう
な温度に加熱することにより、上記した界面近傍等での
転移やミクロクラック等の発生も防止でき、また、大き
な空孔が生じる場合にもこれを容易に消滅させることが
可能となる。
【0022】このように、本発明によれば、原子空孔
や格子間原子などの結晶欠陥を含む組織を大きな欠陥に
変化させることなく健全化せしめ、かつ、二種の材料
領域の界面近傍に発生する特異な組織・欠陥の発生が防
止される。この結果、例えば本発明を適用して形成され
た SIMOX基板は、前記図1(d) に示したように、ULSI等
の機能的な特性を利用する際の弊害を生じせしめるよう
な巨視的な欠陥を含まず、理想的な複合構造を有する良
質のSi半導体基板として提供することができる。
【0023】なお、本発明は、上記のような SIMOX基板
の製造のみに限定されるものではなく、基板表面から特
定の深さ領域に特定元素のイオンを注入し、これを化合
物層に改質させて複合構造とするその他の任意の基板の
製造に適用することが可能である。これらの場合、高温
高圧アニール処理時の加熱温度は、当然のことながら、
化合物相が生成するような温度域まで加熱することが必
須条件となる。一方、本発明は、化合物層の形成を伴う
ことなく、イオンを注入して基板表面側の改質を行うよ
うな基板の製造にも適用することが可能である。この場
合、単にイオン注入した元素を一様に分散させることが
目的であり、このときの加熱温度は、高圧ガス雰囲気下
で構成原子が拡散しうるような温度、通常、再結晶開始
温度以上の温度で充分である。なお、ここで、再結晶開
始温度は、用語としては、上記のように構成元素が結晶
粒内で拡散するような状態となる温度をいうが、実際に
は、その材料の融点Tm(K) に対して、[Tm ×0.4 +273]
を目安として差し支えない。
【0024】一方、加える圧力値には特に制約はない
が、前述した効果が顕著に得られるのは10MPa 以上、好
ましくは100MPa程度の圧力域である。1MPaのような低い
圧力では本発明の効果は少なく、また、1GPaのように高
いと、化合物層を内在する複合構造では、異種材料間の
弾性率の差から、減圧時に残留応力が発生してしまう可
能性がある。また、余りに圧力が高いと、装置が非常に
大きなものとなり、経済性の観点で問題となる。どうし
てもこのような高い圧力を使用する必要がある場合に
は、減圧時の温度・圧力の下げ方に留意し、再結晶開始
温度以上の温度域で圧力を100MPa以下のレベルまで下げ
てから温度を下げることが、前述の弾性率の差異による
残留応力発生回避の観点から好ましい。
【0025】圧力と温度の付与の順序にも大きな制約は
ないが、再結晶開始温度までは大気圧もしくは真空下で
昇温し、再結晶開始温度に達してから、温度と圧力を同
時に上昇させることが、本発明の効果を顕著とするのに
適している。すなわち、圧力のない状態で再結晶開始温
度よりかなり高い温度域まで昇温してしまうと、この時
点で大きな欠陥が形成されてしまうからで、後で圧力を
加えることによりこれら欠陥の殆どは消滅可能であるも
のの、一部が残存することがあるためである。また、再
結晶開始温度以下の領域で余りに高い圧力、例えば 200
MPa(多くの材料の降伏強度に近い値)もの圧力を加えて
しまうと、材料の一部が塑性変形を起こして大量の転位
を誘起させてしまい、もともとの欠陥のほかにこの転位
の影響が出てくるからである。
【0026】雰囲気ガスとしては、基板材料とガスとの
反応により余分な化合物の発生を防止するため、不活性
ガスを用いることが好ましいが、イオン注入元素が酸素
や窒素などの気体元素の場合には、加熱により一部の元
素が散逸することがあり、これを防止するために、酸素
イオンを注入した場合には不活性ガスに酸素を、窒素イ
オンの場合には窒素ガスを混合して、対応する元素の分
圧を付与することが推奨される。
【0027】
【実施例】次に、本発明の具体的な実施例について説明
する。表1に示すように、酸素のイオン注入条件とアニ
ール条件とを種々変えて、Si半導体基板中にSiO2層を有
する SIMOX基板を形成し、それらの転位密度を測定し
た。
【0028】
【表1】
【0029】実施例1および比較例1・1'のサンプルは
互いに同一の条件でイオン注入を行い、Siウェーハの表
面から約 100nmの深さ領域に酸素イオンを打ち込んだも
ので、打ち込み時間は約30分、このときの酸素ドーズ量
は2×1018/cm2 とかなり多くしたものである。通常の
大気圧近傍の圧力下でアニール処理を行った比較例1・
1'では、表面Si層の部分に、それぞれ転位密度が109/cm
2 のオーダで多量の転位が発生していたのに対し、100M
Paの加圧ガス雰囲気下でアニール処理を行った実施例1
では、表面Si層での欠陥が減少し、結果として、転位密
度が102/cm2 程度と大幅に減少している。
【0030】なお、比較例1は1350℃でアニール処理を
行ったのに対し、比較例1'は実施例1と同様にアニール
温度を1300℃として処理したもので、この比較例1'で
は、埋込酸化膜とこれを挟むSi層との界面の平滑性が大
きく損なわれたものとなっていた。実施例2および比較
例2は、前述した酸素イオンのドーズ量を4×1017/cm
2程度にしたときに転位密度が大幅に低下するとの報告
にならって作製したサンプルであり、この場合でも、そ
の後のアニール処理を大気圧下で行った比較例2では転
位密度が400/cm2 程度であるのに対し、10MPa の加圧ガ
ス雰囲気下でアニール処理を行った実施例2のサンプル
では、転位密度が50/cm2程度に大幅に減少していた。
【0031】また、比較例1・2では、注入した酸素原
子とSi原子との反応によって埋込酸化膜の形成が完了す
るまでに、アニール処理時間として8時間が必要であっ
たのに対し、実施例1・2では、高圧ガス雰囲気下での
処理により、原子の拡散を伴う上記の反応がより速やか
に行われ、これによって、アニール処理時間を5時間に
短縮しても、Si層との界面の平滑性が良好な埋込酸化膜
が形成されていた。
【0032】以上述べたように、本発明によれば、特に
SIMOX基板に代表されるようなイオン注入法と熱処理と
を組合わせて複合組織を有するような材料・部材を製造
するに際し、気孔状の欠陥はもちろん、転位のような欠
陥を含まないものを得ることができる。したがって、UL
SIに代表されるような電子物性を利用するデバイスの製
造においては、これら欠陥の存在が素子として致命的で
あるが、本発明により、このような欠陥の発生を防止で
きるので、工業生産への寄与は極めて大である。特に、
昨今、これらULSIの集積度はさらに高くなりつつあり、
素子の加工は1μmをはるかに下回る0.1〜0.25μmに
なりつつある。微細化が進めば進むほど、これら欠陥の
発生は大きな問題となることから、本発明は特に今後の
素子の微細化に際しても寄与するところが大きいものと
期待される。
【0033】
【発明の効果】以上の説明のように、本発明において
は、イオン注入後に加圧ガス雰囲気下で被処理基板のア
ニール処理を行うことにより、イオン注入に伴って発生
した結晶欠陥が集積して生じる転位や大きな空孔の発生
が防止されるので、例えばULSIの製造等に好適な結晶性
に優れた良質の基板を製造することが可能となる。
【図面の簡単な説明】
【図1】本発明を適用して製造される SIMOX基板の製造
過程を示すもので、同図(a) はイオン注入工程における
基板の断面模式図、同図(b) はイオン注入後の基板中の
原子配列を示す模式図、同図(c) は高温高圧アニール処
理を行った後の基板の断面模式図、同図(d) は同図(c)
に示す基板中の原子配列を示す模式図である。
【図2】従来の SIMOX基板の製造過程を示すもので、同
図(a) はイオン注入工程における基板の断面模式図、同
図(b) は高温アニール処理を行った後の基板の断面模式
図、同図(c) はイオン注入後の基板中の原子配列を示す
模式図、同図(d) は同図(b) に示す基板中の原子配列を
示す模式図である。
【符号の説明】
10 Siウェーハ(被処理基板) 10’SIMOX 基板 11 ドーズ領域 12 表面Si層 13 Si基板層 14 埋込酸化膜
フロントページの続き (72)発明者 鈴木 康平 兵庫県神戸市西区高塚台1丁目5番5号 株式会社神戸製鋼所神戸総合技術研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 イオン注入後にアニール処理される被処
    理基板の欠陥発生防止方法であって、 イオン注入に伴って生じた結晶欠陥の集積を抑制すべく
    加圧ガス雰囲気下で被処理基板のアニール処理を行うこ
    とを特徴とする欠陥発生防止方法。
  2. 【請求項2】 被処理基板の表面から特定の深さに特定
    元素のイオンを集中的に打ち込んだ後、上記加圧ガス雰
    囲気下でのアニール処理により注入元素と被処理基板の
    構成元素とを反応させて化合物層を形成することを特徴
    とする請求項1記載の欠陥発生防止方法。
  3. 【請求項3】 被処理基板がシリコン単結晶基板、イオ
    ン注入元素が酸素であり、形成される化合物が二酸化ケ
    イ素であることを特徴とする請求項2記載の欠陥発生防
    止方法。
JP9181380A 1997-07-07 1997-07-07 欠陥発生防止方法 Pending JPH1126390A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9181380A JPH1126390A (ja) 1997-07-07 1997-07-07 欠陥発生防止方法
US09/111,377 US6221743B1 (en) 1997-07-07 1998-07-07 Method for processing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9181380A JPH1126390A (ja) 1997-07-07 1997-07-07 欠陥発生防止方法

Publications (1)

Publication Number Publication Date
JPH1126390A true JPH1126390A (ja) 1999-01-29

Family

ID=16099725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9181380A Pending JPH1126390A (ja) 1997-07-07 1997-07-07 欠陥発生防止方法

Country Status (2)

Country Link
US (1) US6221743B1 (ja)
JP (1) JPH1126390A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199030B2 (en) 2002-10-07 2007-04-03 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
JP2010062503A (ja) * 2008-09-08 2010-03-18 Sumco Corp Simoxウェーハの結晶欠陥の低減方法及びsimoxウェーハ
JP2010118382A (ja) * 2008-11-11 2010-05-27 Sumco Corp Simoxウェーハの結晶欠陥の低減方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1155074C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
US6355580B1 (en) 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
KR100765860B1 (ko) * 2000-03-10 2007-10-10 신닛뽄세이테쯔 카부시키카이샤 Simox기판 및 그의 제조 방법
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率czシリコンにおけるサーマルドナー生成の制御
US6846727B2 (en) * 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
WO2003001583A2 (en) * 2001-06-22 2003-01-03 Memc Electronic Materials, Inc. Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
EP1992942B1 (en) * 2006-03-03 2017-12-13 Niigata University Quantitative evaluation device and method of atom vacancy existing in silicon wafer
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
JP5276347B2 (ja) * 2007-07-03 2013-08-28 国立大学法人 新潟大学 シリコンウェーハ中に存在する原子空孔の定量評価装置、その方法、シリコンウェーハの製造方法、及び薄膜振動子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Soi基板の製造方法およびsoi基板
US5895274A (en) * 1996-01-22 1999-04-20 Micron Technology, Inc. High-pressure anneal process for integrated circuits

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199030B2 (en) 2002-10-07 2007-04-03 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
JP2010062503A (ja) * 2008-09-08 2010-03-18 Sumco Corp Simoxウェーハの結晶欠陥の低減方法及びsimoxウェーハ
JP2010118382A (ja) * 2008-11-11 2010-05-27 Sumco Corp Simoxウェーハの結晶欠陥の低減方法

Also Published As

Publication number Publication date
US6221743B1 (en) 2001-04-24

Similar Documents

Publication Publication Date Title
KR100897321B1 (ko) 반도체 층 구조체 및 반도체 층 구조체의 제조 방법
JP3036619B2 (ja) Soi基板の製造方法およびsoi基板
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
JPH1126390A (ja) 欠陥発生防止方法
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
KR100947815B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
JPH06236976A (ja) Soi及びその構成方法
JP2004533726A (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
EP2151851A1 (en) Method for forming silicon oxide film of soi wafer
US7947571B2 (en) Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density
KR101340002B1 (ko) Soi웨이퍼의 제조방법
CN101142669A (zh) SiGe结构的形成和处理
US7972937B2 (en) Method for producing semiconductor substrate
US7112509B2 (en) Method of producing a high resistivity SIMOX silicon substrate
JPH05308069A (ja) 埋設絶縁層の製作方法
JP2003224247A (ja) Soiウエーハ及びsoiウエーハの製造方法
Tong et al. Beyond “Smart-Cut®” Recent Advances in Layer Transfer for Material Integration
EP2325868A1 (en) Method for manufacturing laminated wafer
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
JPH06283421A (ja) Soi基板およびその製造方法
JP4598241B2 (ja) Simox基板の製造方法
KR20010016973A (ko) 퍼펙트 풀리 디플레션 스마트컷 웨이퍼의 제조방법
JPWO2011118205A1 (ja) Soiウェーハの製造方法
JP2003142668A (ja) Simox基板の製造方法