JP2948979B2 - 半導体リレー - Google Patents
半導体リレーInfo
- Publication number
- JP2948979B2 JP2948979B2 JP4097422A JP9742292A JP2948979B2 JP 2948979 B2 JP2948979 B2 JP 2948979B2 JP 4097422 A JP4097422 A JP 4097422A JP 9742292 A JP9742292 A JP 9742292A JP 2948979 B2 JP2948979 B2 JP 2948979B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- semiconductor relay
- terminal
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体リレーに関し、特
に常閉節点を有する半導体リレーに関する。
に常閉節点を有する半導体リレーに関する。
【０００２】
【従来の技術】リレーは一般に二つの基本的の型、すな
わち、Ａ型（常開）とＢ型（常閉）とを有する。多くの
半導体リレーは常開型、すなわちＡ型で、リレーは動作
指令が来るまで、非導通である。このタイプのリレーは
モノリシック方式あるいはハイブリッド方式で形成され
る。ハイブリッド方式では、個々の要素は非導通の基板
（例えば、セラミック基板またはポリイミド基板）に形
成されている。常閉型、すなわちＢ型の半導体リレーは
Ａ型に比べて、市販されている数が少ない。多くのＢ型
のリレーも上記のハイブリッド方式で構成される。常閉
型リレーがモノシリック方式で形成されない主な理由
は、それが開いた状態にあるとき、その出力端子の遷移
状態（過渡現象）にリレーが影響されやすい（敏感だ）
からである。
わち、Ａ型（常開）とＢ型（常閉）とを有する。多くの
半導体リレーは常開型、すなわちＡ型で、リレーは動作
指令が来るまで、非導通である。このタイプのリレーは
モノリシック方式あるいはハイブリッド方式で形成され
る。ハイブリッド方式では、個々の要素は非導通の基板
（例えば、セラミック基板またはポリイミド基板）に形
成されている。常閉型、すなわちＢ型の半導体リレーは
Ａ型に比べて、市販されている数が少ない。多くのＢ型
のリレーも上記のハイブリッド方式で構成される。常閉
型リレーがモノシリック方式で形成されない主な理由
は、それが開いた状態にあるとき、その出力端子の遷移
状態（過渡現象）にリレーが影響されやすい（敏感だ）
からである。
【０００３】
【発明が解決しようとする課題】モノリシック方式で形
成されたＢ型の半導体リレーは、充分な大きさとスルー
レートの過渡現象が、非導通状態にあるリレーの出力端
子に起こると、導通状態になることが知られている。そ
れ故に、本発明の目的は常閉半導体リレーの過渡現象に
対する感知程度を減少させることである。
成されたＢ型の半導体リレーは、充分な大きさとスルー
レートの過渡現象が、非導通状態にあるリレーの出力端
子に起こると、導通状態になることが知られている。そ
れ故に、本発明の目的は常閉半導体リレーの過渡現象に
対する感知程度を減少させることである。
【０００４】
【課題を解決するための手段】前記課題を解決する為
に、本発明の半導体リレーは、入力端子とリレーの出力
（４、４’）に接続される２個の出力端子とを有し、制
御信号に応答する少なくとも一つの出力トランジスタ
（２、３）と、前記制御信号の解除に応じて、出力トラ
ンジスタ入力端子（１２）を２個の出力端子のうちの第
１の出力端子（１１）に放電する切り替え手段（９）
と、前記切り替え手段に接続されて、前記切り替え手段
により入力端子の放電を緩和する手段（１０または１
６）とからなり、 前記制御信号はリレーが導通状態ま
たは非導通状態かを決定することを特徴とする。
に、本発明の半導体リレーは、入力端子とリレーの出力
（４、４’）に接続される２個の出力端子とを有し、制
御信号に応答する少なくとも一つの出力トランジスタ
（２、３）と、前記制御信号の解除に応じて、出力トラ
ンジスタ入力端子（１２）を２個の出力端子のうちの第
１の出力端子（１１）に放電する切り替え手段（９）
と、前記切り替え手段に接続されて、前記切り替え手段
により入力端子の放電を緩和する手段（１０または１
６）とからなり、 前記制御信号はリレーが導通状態ま
たは非導通状態かを決定することを特徴とする。
【０００５】
【実施例】まずここでは、信号が入力したときに、リレ
ーは、活性化即ち動作するとする。前述したように、一
般的にリレーは２つの状態、すなわち、非活性状態（通
常状態）と活性状態とを有する。Ｂ型のリレーでは、非
活性状態とは常閉を意味し、その出力端子間は低抵抗で
ある、すなわち、接点は閉じられている。逆にＢ型のリ
レーが活性化されると、出力端子間に高い抵抗のバスが
形成される。すなわち、接点は開いた状態になる。
ーは、活性化即ち動作するとする。前述したように、一
般的にリレーは２つの状態、すなわち、非活性状態（通
常状態）と活性状態とを有する。Ｂ型のリレーでは、非
活性状態とは常閉を意味し、その出力端子間は低抵抗で
ある、すなわち、接点は閉じられている。逆にＢ型のリ
レーが活性化されると、出力端子間に高い抵抗のバスが
形成される。すなわち、接点は開いた状態になる。
【０００６】図１に本発明の一実施例であるリレーを示
す。半導体リレー１は出力端子４、４’に接続された出
力トランジスタ２、３を有する。結合手段であるフォト
ダイオード６は入力端子８、８’からの制御信号を出力
トランジスタ２、３の共通の入力端子（共通入力端子１
２）と出力端子（ノード１１）に接続する。スイッチ９
は、制御信号が取り除かれたとき、ターンオンして、入
力端子（共通入力端子１２）の電荷を出力トランジスタ
２、３の出力端子（ノード１１）に放電させる。スイッ
チ９に直列に抵抗１０が配置され、スイッチ９が出力ト
ランジスタ２、３の入力端子１２を放電するのを遅延さ
せ、半導体リレー１の出力端子４、４’の間に発生する
遷移状態に対する感知度を減少させる。
す。半導体リレー１は出力端子４、４’に接続された出
力トランジスタ２、３を有する。結合手段であるフォト
ダイオード６は入力端子８、８’からの制御信号を出力
トランジスタ２、３の共通の入力端子（共通入力端子１
２）と出力端子（ノード１１）に接続する。スイッチ９
は、制御信号が取り除かれたとき、ターンオンして、入
力端子（共通入力端子１２）の電荷を出力トランジスタ
２、３の出力端子（ノード１１）に放電させる。スイッ
チ９に直列に抵抗１０が配置され、スイッチ９が出力ト
ランジスタ２、３の入力端子１２を放電するのを遅延さ
せ、半導体リレー１の出力端子４、４’の間に発生する
遷移状態に対する感知度を減少させる。
【０００７】上述したように、出力トランジスタ２、３
は半導体リレー１の出力端子４、４’に接続されてい
る。出力トランジスタ２、３は、ここではディプレーシ
ョンモードでＮチャンネルの拡散ＭＯＳ（ＤＭＯＳ）ト
ランジスタである。出力トランジスタ２、３はトランジ
スタをターンオフさせるために、負電圧がそのゲートに
かかるまでは通常導通状態である。そのため、ここで
は、半導体リレー１は常閉（Ｂ型リレー）である。この
２個の出力トランジスタ２、３は直列に配置されて、出
力端子４、４’にかかる電流の極性を制御している。図
示はしてないが、出力トランジスタ２、３のソースとド
レーンの間に組み込みダイオードを配置して、トランジ
スタに逆バイアスがかかった場合、トランジスタを保護
することもできる。この出力トランジスタ２、３は共通
のノード１１（ここでは出力トランジスタ２、３のソー
ス）と共通の入力端子１２とを有し、その間に電圧が出
力トランジスタ２、３を制御するためにかけられる。
は半導体リレー１の出力端子４、４’に接続されてい
る。出力トランジスタ２、３は、ここではディプレーシ
ョンモードでＮチャンネルの拡散ＭＯＳ（ＤＭＯＳ）ト
ランジスタである。出力トランジスタ２、３はトランジ
スタをターンオフさせるために、負電圧がそのゲートに
かかるまでは通常導通状態である。そのため、ここで
は、半導体リレー１は常閉（Ｂ型リレー）である。この
２個の出力トランジスタ２、３は直列に配置されて、出
力端子４、４’にかかる電流の極性を制御している。図
示はしてないが、出力トランジスタ２、３のソースとド
レーンの間に組み込みダイオードを配置して、トランジ
スタに逆バイアスがかかった場合、トランジスタを保護
することもできる。この出力トランジスタ２、３は共通
のノード１１（ここでは出力トランジスタ２、３のソー
ス）と共通の入力端子１２とを有し、その間に電圧が出
力トランジスタ２、３を制御するためにかけられる。
【０００８】フォトダイオード６は光エミッタ７により
照射されたことにより、電圧と電流を生成する。この光
エミッタ７は一般的に光放射ダイオードである。そし
て、光エミッタ７は入力端子８、８’に接続されて、そ
こにリレー制御信号が印加される。フォトダイオード６
による電圧と電流の生成については、公知であるので触
れない。フォトダイオード６はそれが照射されたとき
に、所定の電圧を発生するバッテリとして動作する。た
だし、この所定の電圧は出力トランジスタ２、３を充分
にターンオフする以上の電圧を有している。フォトダイ
オード６により生成された電流は出力トランジスタ２、
３に所定の電圧がかかるまで、出力トランジスタ２、３
のゲート・ソースキヤパシタンスをチャージする。これ
により半導体リレー１を活性化させる。その後、フォト
ダイオード６からの電流はストップする。
照射されたことにより、電圧と電流を生成する。この光
エミッタ７は一般的に光放射ダイオードである。そし
て、光エミッタ７は入力端子８、８’に接続されて、そ
こにリレー制御信号が印加される。フォトダイオード６
による電圧と電流の生成については、公知であるので触
れない。フォトダイオード６はそれが照射されたとき
に、所定の電圧を発生するバッテリとして動作する。た
だし、この所定の電圧は出力トランジスタ２、３を充分
にターンオフする以上の電圧を有している。フォトダイ
オード６により生成された電流は出力トランジスタ２、
３に所定の電圧がかかるまで、出力トランジスタ２、３
のゲート・ソースキヤパシタンスをチャージする。これ
により半導体リレー１を活性化させる。その後、フォト
ダイオード６からの電流はストップする。
【０００９】このスイッチ９はフォトダイオード６に対
しては直列に接続され、出力トランジスタ２、３に対し
ては並列に接続されている。半導体リレー１が活性化さ
れている間、すなわち、フォトダイオード６が光エミッ
タ７により照射されている間は非導通状態である。しか
し、半導体リレー１が非活性化（フォトダイオード６の
照射が除去）されると、スイッチ９がターンオンし、出
力トランジスタ２、３のゲート・ソース間キャパシタン
スを放電する。スイッチ９の利点は半導体リレー１の非
活性化及び活性化に急速に応答できるようにさせる点で
ある。
しては直列に接続され、出力トランジスタ２、３に対し
ては並列に接続されている。半導体リレー１が活性化さ
れている間、すなわち、フォトダイオード６が光エミッ
タ７により照射されている間は非導通状態である。しか
し、半導体リレー１が非活性化（フォトダイオード６の
照射が除去）されると、スイッチ９がターンオンし、出
力トランジスタ２、３のゲート・ソース間キャパシタン
スを放電する。スイッチ９の利点は半導体リレー１の非
活性化及び活性化に急速に応答できるようにさせる点で
ある。
【００１０】スイッチ９は、数メガオームのオーダーの
値を有する電流検知用抵抗１３とトランジスタ１４とを
有する。このトランジスタ１４は、ここではＰーチャン
ネルディプレーションモードトランジスタである。出力
トランジスタ２、３のゲート・ソース間キヤパシタンス
はリレーの初期活性化の間チャージされ、抵抗１３にか
かる電圧ドロップはトランジスタ１４を導通しないよう
に維持する。出力トランジスタ２、３のゲートキヤパシ
タンスが充分にチャージされた後、抵抗１３にかかる電
圧ドロップは減少し、トランジスタ１４が導通するよう
になる。
値を有する電流検知用抵抗１３とトランジスタ１４とを
有する。このトランジスタ１４は、ここではＰーチャン
ネルディプレーションモードトランジスタである。出力
トランジスタ２、３のゲート・ソース間キヤパシタンス
はリレーの初期活性化の間チャージされ、抵抗１３にか
かる電圧ドロップはトランジスタ１４を導通しないよう
に維持する。出力トランジスタ２、３のゲートキヤパシ
タンスが充分にチャージされた後、抵抗１３にかかる電
圧ドロップは減少し、トランジスタ１４が導通するよう
になる。
【００１１】トランジスタ１４による導通量は、抵抗１
３により比較的小さいな値に制限されて、トランジスタ
１４を介して流れる電流に比例する電圧に下落させる。
しかし、一旦フォトダイオード６が電圧と電流を生成し
なくなると、抵抗１３に掛かる電圧ドロップは減少し
て、トランジスタ１４は出力トランジスタ２、３のゲー
トキヤパシタンスを急速に放電させる。
３により比較的小さいな値に制限されて、トランジスタ
１４を介して流れる電流に比例する電圧に下落させる。
しかし、一旦フォトダイオード６が電圧と電流を生成し
なくなると、抵抗１３に掛かる電圧ドロップは減少し
て、トランジスタ１４は出力トランジスタ２、３のゲー
トキヤパシタンスを急速に放電させる。
【００１２】本発明の特徴によれば、抵抗１０を追加す
ることにより、出力トランジスタ２、３のゲート・ソー
ス間キヤパシタンスの放電を緩和させることができる。
これは抵抗１０と出力トランジスタ２、３のゲート・ソ
ース間キヤパシタンスにより生成されるＲＣ時定数に起
因する。ゲート・ソース間キヤパシタンスの放電の緩和
による影響は出力トランジスタ２、３がターンオンする
スピードを減少させる。出力トランジスタ２、３のター
ンオンスピードの減少は、半導体リレー１の遷移状態の
感知度を減少させる。あるいは、抵抗１０はトランジス
タ１４のソースに直列に配置してもよい。
ることにより、出力トランジスタ２、３のゲート・ソー
ス間キヤパシタンスの放電を緩和させることができる。
これは抵抗１０と出力トランジスタ２、３のゲート・ソ
ース間キヤパシタンスにより生成されるＲＣ時定数に起
因する。ゲート・ソース間キヤパシタンスの放電の緩和
による影響は出力トランジスタ２、３がターンオンする
スピードを減少させる。出力トランジスタ２、３のター
ンオンスピードの減少は、半導体リレー１の遷移状態の
感知度を減少させる。あるいは、抵抗１０はトランジス
タ１４のソースに直列に配置してもよい。
【００１３】スイッチ９のターンオン時間を遅延させる
別の手法は図２に記載されている。ここでは、キヤパシ
タンス１６はトランジスタ１４のゲートとソースの間に
配置されて、フォトダイオード６が電圧／電流を生成し
なくなると、トランジスタ１４のターンオンを遅延させ
る。
別の手法は図２に記載されている。ここでは、キヤパシ
タンス１６はトランジスタ１４のゲートとソースの間に
配置されて、フォトダイオード６が電圧／電流を生成し
なくなると、トランジスタ１４のターンオンを遅延させ
る。
【００１４】図３には、スイッチ９の別の構成が示され
ている。電流検知用抵抗／ＪＦＥＴ構成の代わりに、ダ
イオード１７、トランジスタ１８と抵抗１９が用いられ
ている。このダイオード１７は、バイポーラトランジス
タ１８を非導通状態にしている間、フォトダイオード６
が出力トランジスタ２、３のゲートに急速にチャージす
るようにさせる。一旦フォトダイオード６が電圧／電流
を生成しなくなると、トランジスタ１８は抵抗１９を流
れる電流とを出力トランジスタ２、３のゲートキヤパシ
タンスが急速に放電されることにより、トランジスタ１
８は導通する。スイッチ９に直列に抵抗１０を追加する
ことにより、出力トランジスタ２、３のゲートソース間
キヤパシタンスの放電を遅延させ、半導体リレー１の遷
移状態に対する感知度を減少させる。
ている。電流検知用抵抗／ＪＦＥＴ構成の代わりに、ダ
イオード１７、トランジスタ１８と抵抗１９が用いられ
ている。このダイオード１７は、バイポーラトランジス
タ１８を非導通状態にしている間、フォトダイオード６
が出力トランジスタ２、３のゲートに急速にチャージす
るようにさせる。一旦フォトダイオード６が電圧／電流
を生成しなくなると、トランジスタ１８は抵抗１９を流
れる電流とを出力トランジスタ２、３のゲートキヤパシ
タンスが急速に放電されることにより、トランジスタ１
８は導通する。スイッチ９に直列に抵抗１０を追加する
ことにより、出力トランジスタ２、３のゲートソース間
キヤパシタンスの放電を遅延させ、半導体リレー１の遷
移状態に対する感知度を減少させる。
【００１５】半導体リレー１を制御する別の手法が図４
に図示されている。光エミッタ７とフォトダイオード６
の代わりにトランス２０、整流器２１、キャパシタ２２
を具備している。入力端子８、８’に印加されるＡＣ制
御信号は整流器２１に電磁結合され、この整流器２１は
信号を整流して、ＤＣ制御電圧と電流を生成して、出力
トランジスタ２、３を制御する。キャパシター２２は整
流器２１からの制御信号を平滑に整流する。
に図示されている。光エミッタ７とフォトダイオード６
の代わりにトランス２０、整流器２１、キャパシタ２２
を具備している。入力端子８、８’に印加されるＡＣ制
御信号は整流器２１に電磁結合され、この整流器２１は
信号を整流して、ＤＣ制御電圧と電流を生成して、出力
トランジスタ２、３を制御する。キャパシター２２は整
流器２１からの制御信号を平滑に整流する。
【００１６】
【具体的実施例】図１の実施に際し、以下の素子の値を
用いて、モノリシックで３５０ボルト、１５０ｍＡでＢ
型リレーを形成する。 トランジスタ２、３ ６００ｘ２０００μｍ フォトダイオード６ ２５−１８０ｘ１８０μｍアイ
ソレートしたフォトダイオード 抵抗１０ ２ＭΩ 抵抗１３ ２ＭΩ トランジスタ１４ １８０×１８０μｍ
用いて、モノリシックで３５０ボルト、１５０ｍＡでＢ
型リレーを形成する。 トランジスタ２、３ ６００ｘ２０００μｍ フォトダイオード６ ２５−１８０ｘ１８０μｍアイ
ソレートしたフォトダイオード 抵抗１０ ２ＭΩ 抵抗１３ ２ＭΩ トランジスタ１４ １８０×１８０μｍ
【００１７】このリレーはリレー接点が開状態（活性化
された状態）のとき、その出力端子に印加される３５０
ボルト、１０００Ｖ／μｓ遷移速度では活性化されなか
った。抵抗１０を具備しない同一のリレーは出力端子に
印加される３５０ボルト、１５Ｖ／μｓ遷移状態では負
の（導通状態）である。
された状態）のとき、その出力端子に印加される３５０
ボルト、１０００Ｖ／μｓ遷移速度では活性化されなか
った。抵抗１０を具備しない同一のリレーは出力端子に
印加される３５０ボルト、１５Ｖ／μｓ遷移状態では負
の（導通状態）である。
【００１８】ここで示した実施例はＢ型のリレーである
が、本発明は、さらに別のリレー、例えば、Ｃ型リレー
にも適用できる。そして、トランジスタの極性タイプは
単なる一実施例であり、電圧極性を変えてもよい、及び
フォトダイオード６により提供される電圧電流特性を変
えても良い。
が、本発明は、さらに別のリレー、例えば、Ｃ型リレー
にも適用できる。そして、トランジスタの極性タイプは
単なる一実施例であり、電圧極性を変えてもよい、及び
フォトダイオード６により提供される電圧電流特性を変
えても良い。
【００１９】
【発明の効果】以上述べた如く、本発明の常閉半導体リ
レーは、遷移状態に対する感知程度が減少している。
レーは、遷移状態に対する感知程度が減少している。
【図１】本発明の半導体リレーの第一実施例を示す図で
ある。
ある。
【図２】本発明の半導体リレーの第二実施例を示す図で
ある。
ある。
【図３】本発明の半導体リレーの第三実施例を示す図で
ある。
ある。
【図４】本発明の半導体リレーの第四実施例を示す図で
ある。
ある。
１ 半導体リレー ２、３ 出力トランジスタ ４、４’ 出力端子 ６ フォトダイオード ７ 光エミッタ ８、８’ 入力端子 ９ スイッチ １０ 抵抗 １１ 出力端子（ノード） １２ 共通入力端子 １３ 電流検知用抵抗 １４ トランジスタ １６ キヤパシタンス １７ ダイオード １８ トランジスタ １９ 抵抗 ２０ トランス ２１ 整流器 ２２ フィルタキャパシタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クレイグ ブライアン ジィ−マ− アメリカ合衆国 17557 ペンシルヴァ ニア ニュ− ホ−ランド、エア−ポ− ト ロ−ド 504 (56)参考文献 特開 平３−22487（ＪＰ，Ａ) 特開 昭62−100017（ＪＰ，Ａ) 特開 昭58−136137（ＪＰ，Ａ)
Claims (11)
- 【請求項１】 入力端子とリレーの出力（４，４’）に
接続される２個の出力端子とを有し、制御信号に応答す
る少なくとも１つの出力トランジスタ（２，３）と、 前記制御信号の解除に応じて、前記出力トランジスタの
入力端子を２個の出力端子のうちの第１出力端子に放電
する切り替え手段（９）と、 前記切り替え手段と直列に接続されて、前記切り替え手
段による入力端子の放電を緩和する抵抗手段（１０）と
からなり、 前記制御信号はリレーが導通状態または非導通状態かを
決定することを特徴とする常閉半導体リレー。 - 【請求項２】 前記出力トランジスタ（２，３）の入力
端子に接続され、前記制御信号を前記出力トランジスタ
に接続する結合手段（６，７）を有することを特徴とす
る請求項１に記載の半導体リレー。 - 【請求項３】 前記切り替え手段（９）はトランジスタ
（１４）と検知手段（１３）とを有し、前記トランジス
タは前記出力トランジスタ（２，３）の入力端子と第１
出力端子との間に接続され、前記検知手段は前記結合手
段（６，７）からの制御信号を検知するように前記結合
手段と前記出力トランジスタとの間に配置されることを
特徴とする請求項２に記載の半導体リレー。 - 【請求項４】 前記結合手段（６，７）は複数のフォト
ダイオードであることを特徴とする請求項３に記載の半
導体リレー。 - 【請求項５】 前記検知手段（１３）は抵抗であること
を特徴とする請求項４に記載の半導体リレー。 - 【請求項６】 前記トランジスタ（１４）は接合型ＦＥ
Ｔで、前記出力トランジスタ（２，３）は２個のＭＯＳ
トランジスタで、そのドレーンノードは対応するリレー
出力（４，４’）に接続され、共通ゲートノード（１
２）と共通ソースノード（１１）は前記切り替え手段
（９）に接続されることを特徴とする請求項５に記載の
半導体リレー。 - 【請求項７】 １対の出力端子（４，４’）と、 １対の出力トランジスタ（２，３）とを有する常閉モノ
リシック半導体リレーにおいて、 前記出力トランジスタの出力端子は共通出力端子（１
１）を形成するように直列に接続され、各出力トランジ
スタの残りの出力端子は対応するリレー出力端子に接続
され、入力端子はともに共通入力端子（１２）を形成す
るように接続され、 前記リレーは、さらに、 制御信号に応答して、前記出力トランジスタの共通入力
端子に接続されて、前記出力トランジスタに制御信号を
結合する結合手段（６，７）と、 前記１対の出力トランジスタの共通入力端子と共通出力
端子に接続されて、制御信号の状況に応じて、選択的に
共通入力端子を共通出力端子に放電する切り替え手段
（９）と、 前記切り替え手段と直列に接続されて、前記切り替え手
段による前記出力トランジスタの共通入力の放電を緩和
させる抵抗手段（１０）とを有することを特徴とする常
閉モノリシック半導体リレー。 - 【請求項８】 前記切り替え手段（９）はトランジスタ
（１４）と検知手段（１３）とを有し、前記トランジス
タは前記出力トランジスタ（２，３）の共通入力端子
（１２）と共通出力端子（１１）との間に接続され、前
記検知手段は前記結合手段（６，７）からの制御信号を
検知するように前記結合手段と前記出力トランジスタと
の間に配置されることを特徴とする請求項７に記載の半
導体リレー。 - 【請求項９】 前記結合手段（６，７）は複数のフォト
ダイオードであることを特徴とする請求項８に記載の半
導体リレー。 - 【請求項１０】 前記検知手段（１３）は抵抗であるこ
とを特徴とする請求項９に記載の半導体リレー。 - 【請求項１１】 前記トランジスタ（１４）は接合型Ｆ
ＥＴで、前記出力トランジスタ（２，３）は２個のＭＯ
Ｓトランジスタで、そのドレーンノードは対応するリレ
ー出力端子（４，４’）に接続され、共通ゲートノード
（１２）と共通ソースノード（１１）は前記切り替え手
段に接続されることを特徴とする請求項１０に記載の半
導体リレー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US678573 | 1991-03-26 | ||
| US07/678,573 US5138177A (en) | 1991-03-26 | 1991-03-26 | Solid-state relay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05114847A JPH05114847A (ja) | 1993-05-07 |
| JP2948979B2 true JP2948979B2 (ja) | 1999-09-13 |
Family
ID=24723364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4097422A Expired - Fee Related JP2948979B2 (ja) | 1991-03-26 | 1992-03-25 | 半導体リレー |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5138177A (ja) |
| EP (1) | EP0506288B1 (ja) |
| JP (1) | JP2948979B2 (ja) |
| DE (1) | DE69221354T2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278422A (en) * | 1991-09-02 | 1994-01-11 | Matsushita Electric Works, Ltd. | Normally open solid state relay with minimized response time of relay action upon being turned off |
| JP2740426B2 (ja) * | 1991-09-02 | 1998-04-15 | 松下電工株式会社 | 半導体リレー |
| DE4214920A1 (de) * | 1992-05-11 | 1993-11-18 | Thomson Brandt Gmbh | Verfahren und Vorrichtung zur Sensorsignal-Aufbereitung |
| US5221847A (en) * | 1992-06-26 | 1993-06-22 | At&T Bell Laboratories | Break-before-make control for form C solid-state relays with current limiter bypass |
| JPH06177418A (ja) * | 1992-12-04 | 1994-06-24 | Toshiba Corp | ホトカプラ装置 |
| US5298817A (en) * | 1993-02-09 | 1994-03-29 | At&T Bell Laboratories | High-frequency solid-state relay |
| JP3068985B2 (ja) * | 1993-07-29 | 2000-07-24 | 株式会社東芝 | 半導体リレー |
| US5360979A (en) * | 1993-08-05 | 1994-11-01 | At&T Bell Laboratories | Fast turn-off circuit for solid-state relays or the like |
| SG67518A1 (en) * | 1997-06-30 | 1999-09-21 | Matsushita Electric Works Ltd | Solid-state relay |
| DE19915836C2 (de) * | 1999-04-08 | 2002-03-07 | Dold & Soehne Kg E | Modulares Gehäusesystem für den Einbau von Steuerungs- und Leistungselektronik |
| JP2000349328A (ja) * | 1999-06-07 | 2000-12-15 | Oki Electric Ind Co Ltd | 光結合型半導体スイッチ回路 |
| US6894349B2 (en) * | 2001-06-08 | 2005-05-17 | Intersil Americas Inc. | Lateral DMOS structure with lateral extension structure for reduced charge trapping in gate oxide |
| US6765247B2 (en) * | 2001-10-12 | 2004-07-20 | Intersil Americas, Inc. | Integrated circuit with a MOS structure having reduced parasitic bipolar transistor action |
| US7342447B2 (en) * | 2005-05-09 | 2008-03-11 | Texas Instruments Incorporated | Systems and methods for driving an output transistor |
| US7335871B2 (en) * | 2005-10-18 | 2008-02-26 | Honeywell International Inc. | Low power switching for antenna reconfiguration |
| DE102007021491A1 (de) * | 2007-05-08 | 2008-11-13 | Robert Bosch Gmbh | Motoranordnung mit elektronischem Trennrelais-Modul |
| JP4802227B2 (ja) * | 2008-08-14 | 2011-10-26 | 富士通コンポーネント株式会社 | リレー装置 |
| JP4856135B2 (ja) * | 2008-08-14 | 2012-01-18 | 富士通コンポーネント株式会社 | リレー装置 |
| US9583413B2 (en) * | 2009-02-13 | 2017-02-28 | Infineon Technologies Ag | Semiconductor device |
| US8619395B2 (en) | 2010-03-12 | 2013-12-31 | Arc Suppression Technologies, Llc | Two terminal arc suppressor |
| JP5861081B2 (ja) | 2010-06-03 | 2016-02-16 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびこれを用いた半導体リレー |
| WO2012169401A1 (ja) * | 2011-06-06 | 2012-12-13 | オプテックス株式会社 | 直流絶縁型の半導体リレー装置 |
| JP5563050B2 (ja) * | 2012-12-10 | 2014-07-30 | 株式会社東芝 | ゲート駆動回路、およびパワー半導体モジュール |
| KR101730198B1 (ko) * | 2012-12-26 | 2017-04-25 | 삼성전기주식회사 | Ｓｐｄｔ 스위치 회로 |
| JP5781108B2 (ja) * | 2013-02-28 | 2015-09-16 | 株式会社東芝 | 光結合装置 |
| DE102015109167B3 (de) * | 2015-06-10 | 2016-08-11 | Weetech Gmbh | Bidirektionaler MOSFET-Schalter und Multiplexer |
| US10338613B2 (en) * | 2016-03-02 | 2019-07-02 | Triune Systems, L.L.C. | Circuits and methods for providing power and data communication in isolated system architectures |
| CN110798191A (zh) * | 2019-10-30 | 2020-02-14 | 宋晓东 | 一种常闭直流固态继电器 |
| US10879878B1 (en) | 2019-12-16 | 2020-12-29 | Altec Industries, Inc. | Drop-in solid-state relay |
| CN115299786B (zh) * | 2021-05-07 | 2025-04-08 | 深圳市和生创新技术有限公司 | 用于空气炸锅的控制方法和无级速控方法及其系统和设备 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1264513C2 (de) * | 1963-11-29 | 1973-01-25 | Texas Instruments Inc | Bezugspotentialfreier gleichstromdifferenzverstaerker |
| US3524986A (en) * | 1967-02-06 | 1970-08-18 | Gen Electric | Semiconductor light gating of light activated semiconductor power control circuits |
| JPS5929006B2 (ja) * | 1974-07-19 | 1984-07-17 | 株式会社日立製作所 | 感光半導体スイツチ |
| US4227098A (en) * | 1979-02-21 | 1980-10-07 | General Electric Company | Solid state relay |
| US4268843A (en) * | 1979-02-21 | 1981-05-19 | General Electric Company | Solid state relay |
| US4303831A (en) * | 1979-07-30 | 1981-12-01 | Bell Telephone Laboratories, Incorporated | Optically triggered linear bilateral switch |
| US4390790A (en) * | 1979-08-09 | 1983-06-28 | Theta-J Corporation | Solid state optically coupled electrical power switch |
| US4408131A (en) * | 1981-09-21 | 1983-10-04 | Westinghouse Electric Corp. | Optically isolated solid state relay |
| JPS58136137A (ja) * | 1982-02-08 | 1983-08-13 | Hitachi Ltd | 電界効果トランジスタを用いたインバータ回路 |
| US4777387A (en) * | 1984-02-21 | 1988-10-11 | International Rectifier Corporation | Fast turn-off circuit for photovoltaic driven MOSFET |
| JPS62100017A (ja) * | 1985-10-25 | 1987-05-09 | Matsushita Electric Works Ltd | 半導体装置 |
| JP2522249B2 (ja) * | 1986-06-21 | 1996-08-07 | 日本電気株式会社 | ソリッドステ−トリレ− |
| JPS63153916A (ja) * | 1986-08-11 | 1988-06-27 | Matsushita Electric Works Ltd | 半導体スイツチ回路 |
| JPS63236411A (ja) * | 1987-03-25 | 1988-10-03 | Matsushita Electric Works Ltd | 固体リレ− |
| US4859875A (en) * | 1987-08-28 | 1989-08-22 | Siemens Aktiengesellschaft | Optocoupler for power FET |
| US4931656A (en) * | 1988-03-07 | 1990-06-05 | Dionics Inc. | Means to dynamically discharge a capacitively charged electrical device |
| US4912335A (en) * | 1988-03-07 | 1990-03-27 | Dionics Inc. | Means for rapid charging and dynamic discharging of a capacitively charged electrical device |
| JPH02253718A (ja) * | 1989-03-28 | 1990-10-12 | Matsushita Electric Works Ltd | 固体リレー |
| US4902901A (en) * | 1989-04-14 | 1990-02-20 | Hewlett-Packard Company | High-power solid state relay employing photosensitive current augmenting means for faster turn-on time |
| JP2555887B2 (ja) * | 1989-06-19 | 1996-11-20 | 日本電気株式会社 | トランスファー型ソリッドステートリレー |
-
1991
- 1991-03-26 US US07/678,573 patent/US5138177A/en not_active Expired - Lifetime
-
1992
- 1992-03-18 DE DE69221354T patent/DE69221354T2/de not_active Expired - Fee Related
- 1992-03-18 EP EP92302309A patent/EP0506288B1/en not_active Expired - Lifetime
- 1992-03-25 JP JP4097422A patent/JP2948979B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69221354D1 (de) | 1997-09-11 |
| DE69221354T2 (de) | 1997-11-20 |
| EP0506288A3 (en) | 1993-02-10 |
| US5138177A (en) | 1992-08-11 |
| JPH05114847A (ja) | 1993-05-07 |
| EP0506288B1 (en) | 1997-08-06 |
| EP0506288A2 (en) | 1992-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2948979B2 (ja) | 半導体リレー | |
| KR101109283B1 (ko) | 개선된 성능을 가진 ｎ?채널 ｅｓｄ 클램프 | |
| US7209332B2 (en) | Transient detection circuit | |
| US20050078419A1 (en) | Electrostatic discharge protection circuit and method of operation | |
| JP3633522B2 (ja) | 負荷駆動回路 | |
| JPH06296362A (ja) | 電力用トランジスタを保護するための保護回路 | |
| US20140139963A1 (en) | Trigger circuit and method for improved transient immunity | |
| US4902901A (en) | High-power solid state relay employing photosensitive current augmenting means for faster turn-on time | |
| KR20060127133A (ko) | 반도체 집적 회로를 보호하기 위한 회로 장치 및 보호 방법 | |
| JP2022022198A (ja) | デバイス及びその動作方法 | |
| US6940320B2 (en) | Power control system startup method and circuit | |
| JP2735394B2 (ja) | 温度補償された過負荷トリップレベル半導体リレー | |
| US4849847A (en) | Power supply switch for wafer scale applications | |
| US5886543A (en) | Power semiconductor switch having a load open-circuit detection circuit | |
| JPH03207218A (ja) | 保護電力制御器 | |
| JPS6014577B2 (ja) | 過電流保護回路 | |
| US5440440A (en) | High current solid state AC relay with low EMI emission | |
| JPH02266614A (ja) | 固体リレー回路の負荷過渡電圧保護回路 | |
| JP3060617B2 (ja) | 出力バッファ回路 | |
| US5379175A (en) | Integrated circuit device having high abnormal voltage detection circuit | |
| US20220021196A1 (en) | Over current sensing scheme for switch applications | |
| JPH02123817A (ja) | 電源回路 | |
| JP2679582B2 (ja) | 半導体装置 | |
| JPH0658622U (ja) | 半導体リレー | |
| JP3270461B2 (ja) | 電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |