[go: up one dir, main page]

JP2018137290A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018137290A
JP2018137290A JP2017029265A JP2017029265A JP2018137290A JP 2018137290 A JP2018137290 A JP 2018137290A JP 2017029265 A JP2017029265 A JP 2017029265A JP 2017029265 A JP2017029265 A JP 2017029265A JP 2018137290 A JP2018137290 A JP 2018137290A
Authority
JP
Japan
Prior art keywords
layer
insulating resin
resin layer
alsi
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017029265A
Other languages
English (en)
Inventor
雄也 長村
Takeya Nagamura
雄也 長村
哲也 秋野
Tetsuya Akino
哲也 秋野
広明 岩田
Hiroaki Iwata
広明 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017029265A priority Critical patent/JP2018137290A/ja
Publication of JP2018137290A publication Critical patent/JP2018137290A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 AlSi層のクラックを抑制する技術を提供する。【解決手段】 半導体装置は、半導体基板と、前記半導体基板の表面を覆うAlSi層と、前記AlSi層の表面の一部を覆う絶縁樹脂層と、前記絶縁樹脂層の表面の少なくとも一部と前記絶縁樹脂層に覆われていない範囲の前記AlSi層の表面に跨る範囲を覆うニッケル層、を有しており、前記絶縁樹脂層の端面の上部の前記ニッケル層の表面に平坦面が形成されており、前記AlSi層と前記ニッケル層の境界面が、前記絶縁樹脂層の前記端面に接続されている。【選択図】図2

Description

本明細書に開示の技術は、半導体装置に関する。
特許文献1に開示の半導体装置は、半導体基板と、AlSi層と、絶縁樹脂層と、ニッケル層を有している。AlSi層は、半導体基板の表面を覆っている。絶縁樹脂層は、AlSi層の表面の一部を覆っている。ニッケル層は、絶縁樹脂層に覆われていない範囲のAlSi層の表面を覆っている。ニッケル層は、はんだ接合用の層である。ニッケル層にはんだ層が接合されることで、ニッケル層を介してはんだ層とAlSi層が接続される。製造誤差等によってニッケル層と絶縁樹脂層との間に隙間が生じると、その隙間にAlSi層が露出し、AlSi層の信頼性が低下する。したがって、ニッケル層と絶縁樹脂層との間に隙間が生じないように、ニッケル層の一部が絶縁樹脂層上に乗り上げている。したがって、絶縁樹脂層の端部が、ニッケル層によって覆われている。
特開2015−233035号公報
特許文献1の半導体装置では、ニッケル層全体が略一定の厚みで形成されているため、AlSi層の表面を覆う範囲から絶縁樹脂層を覆う範囲にかけてニッケル層に段差が存在する。半導体装置の温度が上昇することで、ニッケル層に接合されているはんだ層が熱膨張する。このとき、ニッケル層に存在する段差部分には、絶縁樹脂層側に向かう方向にはんだ層の熱膨張による荷重が加わる。このため、絶縁樹脂層の端部の周辺におけるニッケル層が絶縁樹脂層側へスライドする場合がある。これにより、絶縁樹脂層の端部の周辺のAlSi層が引っ張られて絶縁樹脂層の端部の周辺のAlSi層に高い応力が集中する。絶縁樹脂層の端部の周辺のAlSi層にこの応力が繰り返し加わると、絶縁樹脂層の端部の周辺のAlSi層が局所的に変形し、クラックが生じる場合がある。本明細書では、AlSi層のクラックを抑制する技術を提供する。
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の表面を覆うAlSi層と、前記AlSi層の表面の一部を覆う絶縁樹脂層と、前記絶縁樹脂層の表面の少なくとも一部と前記絶縁樹脂層に覆われていない範囲の前記AlSi層の表面に跨る範囲を覆うニッケル層、を有しており、前記絶縁樹脂層の端面の上部の前記ニッケル層の表面に平坦面が形成されており、前記AlSi層と前記ニッケル層の境界面が、前記絶縁樹脂層の前記端面に接続されている。
なお、AlSiは、アルミニウム(Al)とシリコン(Si)を含有する合金を意味する。
この半導体装置では、絶縁樹脂層の端面の上部(絶縁樹脂層の端部を覆う範囲)のニッケル層の表面に平坦面が形成されている。したがって、ニッケル層をはんだ接合すると、ニッケル層の平坦面がはんだ層で覆われる。絶縁樹脂層の端部を覆う範囲のニッケル層の表面に平坦面を設けると、絶縁樹脂層の端部を覆う範囲のニッケル層の表面に段差が存在する場合に比べて、はんだ層の熱膨張によってニッケル層に加わる荷重を低減することができる。このため、絶縁樹脂層の端部の周辺でニッケル層が絶縁樹脂層側にスライドすることが抑制される。したがって、絶縁樹脂層の端部の周辺のAlSi層に高い応力が集中し難い。このため、この半導体装置では、絶縁樹脂層の端部の周辺でAlSi層にクラックが生じ難い。
実施形態の半導体装置の縦断面図。 図1の範囲IIの拡大断面図。 従来の半導体装置の図2に対応する部分の断面図。 実施形態の半導体装置の製造工程の説明図。 実施形態の半導体装置の製造工程の説明図。 実施形態の半導体装置の製造工程の説明図。 実施形態の半導体装置の製造工程の説明図。 変形例の半導体装置の図2に対応する拡大断面図。 変形例の半導体装置の製造工程の説明図。 変形例の半導体装置の図2に対応する拡大断面図。 変形例の半導体装置の製造工程の説明図。
図1に示す実施形態の半導体装置10は、上部電極板12、銅ブロック16、半導体基板20、下部電極板24及び樹脂層26を有している。半導体基板20は、主にシリコンによって構成されている。図1には示していないが、半導体基板20の上面には、電極層、絶縁保護膜等が設けられている。また、図1には示していないが、半導体基板20の下面には、電極層が設けられている。半導体基板20の下面に設けられた電極層は、はんだ層22を介して下部電極板24の上面に接続されている。半導体基板20の上面に設けられた電極層は、はんだ層18を介して銅ブロック16の下面に接続されている。銅ブロック16の上面は、はんだ層14を介して上部電極板12に接続されている。上部電極板12及び下部電極板24は、半導体基板20に通電するための電極板として機能するとともに、半導体基板20から放熱するための放熱板としても機能する。上部電極板12、銅ブロック16、半導体基板20及び下部電極板24からなる積層体の側面は、樹脂層26によって覆われている。
図2は、図1の範囲IIの拡大断面図である。なお、図2においては、左側が半導体基板20の中心に近い側であり、右側が半導体基板20の外周側に近い側である。以下では、半導体基板20の中心に近い側(すなわち、図2の左側)を内周側といい、半導体基板20の外周端に近い側(すなわち、図2の右側)を外周側という。
半導体基板20の上面は、AlSi層30によって覆われている。AlSi層30は、AlSi(アルミニウムとシリコンを含有する合金)によって構成されている。AlSi層30は、半導体基板20と電気的に接続されている。
AlSi層30の上面の外周側の部分は、絶縁樹脂層36によって覆われている。AlSi層30の上面の内周側の部分は、絶縁樹脂層36によって覆われていない。AlSi層30上に、絶縁樹脂層36の端面36aが存在している。絶縁樹脂層36は、例えば、絶縁体の樹脂であるポリイミドによって構成されている。
絶縁樹脂層36の上面と絶縁樹脂層36に覆われていない範囲のAlSi層30の上面に跨る範囲は、ニッケル層32によって覆われている。ニッケル層32は、Niより構成されている。ニッケル層32は、絶縁樹脂層36の上面の内周側の部分を覆っている。絶縁樹脂層36の上面の外周側の部分は、ニッケル層32に覆われていない。ニッケル層32によって、絶縁樹脂層36の端面36aが覆われている。ニッケル層32の上面には平坦面32aが形成されている。AlSi層30とニッケル層32の境界面は、絶縁樹脂層36の端面36aに接続されている。
ニッケル層32の上面は、はんだ層18に接合されている。はんだ層18は、ニッケル層32とAlSi層30を介して半導体基板20に接続されている。ニッケル層32に覆われていない範囲の絶縁樹脂層36の上面(すなわち、絶縁樹脂層36の上面の外周側の部分)は、樹脂層26によって覆われている。また、はんだ層18及びニッケル層32の側面は、樹脂層26によって覆われている。
図3は、従来の半導体装置の断面を示している。なお、図3では、実施形態の半導体装置10の各部に対応する部分に、図2と同じ参照番号が付されている。図3に示す従来の半導体装置は、ニッケル層32全体が略一定の厚みで形成されているため、AlSi層30の表面を覆う範囲から絶縁樹脂層36を覆う範囲にかけてニッケル層32の表面に傾斜する段差部32bが存在する。
半導体装置の温度は、半導体装置に通電することで上昇する。また、外部の温度上昇によって、半導体装置の温度が上昇する場合もある。以下に、半導体装置の温度上昇時の応力について説明する。まず、図3に示す従来の半導体装置について説明する。図3に示す従来の半導体装置では、半導体装置の温度が上昇することで、ニッケル層32に接合されているはんだ層18が熱膨張する。このとき、ニッケル層に存在する段差部32bには、絶縁樹脂層36側に向かう方向にはんだ層18の熱膨張による荷重が加わる。このため、絶縁樹脂層36の端部36bの周辺におけるニッケル層32が絶縁樹脂層36上へ乗り上げるように変形する。これにより、絶縁樹脂層36の端部36bの周辺のAlSi層30が引っ張られて絶縁樹脂層36の端部36bの周辺のAlSi層30に高い応力が集中する。絶縁樹脂層36の端部36bの周辺のAlSi層30にこの応力が繰り返し加わると、絶縁樹脂層36の端部36bの周辺のAlSi層30が局所的に変形し、クラックが生じる。
これに対し、図2に示す実施形態の半導体装置10では、絶縁樹脂層36の端面36aの上部(絶縁樹脂層36の端部を覆う範囲)のニッケル層32の表面に平坦面32aが形成されている。したがって、ニッケル層32をはんだ接合すると、ニッケル層32の平坦面32aがはんだ層18で覆われる。絶縁樹脂層36の端部を覆う範囲のニッケル層32の表面に平坦面32aを設けると、絶縁樹脂層36の端部を覆う範囲のニッケル層32の表面に段差が存在する場合に比べて、はんだ層18の熱膨張によってニッケル層32に加わる荷重を低減することができる。このため、絶縁樹脂層36の端部の周辺でニッケル層32が絶縁樹脂層36側にスライドすることが抑制される。したがって、絶縁樹脂層36の端部の周辺のAlSi層30に高い応力が集中し難い。このため、この半導体装置10では、絶縁樹脂層36の端部の周辺でAlSi層30にクラックが生じ難い。
次に、実施形態の半導体装置10の製造方法について説明する。まず、図4に示すように、スパッタリングによって、半導体基板20上にAlSi層30を形成する。次に、図5に示すように、AlSi層30の外周側の部分上に、絶縁樹脂層36を形成する。より詳細には、絶縁樹脂層36をウエハの表面全体に成長させ、その後、図5に示すように絶縁樹脂層36が残存するように、絶縁樹脂層36をエッチングする。AlSi層30の内周側の部分は、絶縁樹脂層36で覆わずに露出させる。次に、図6に示すように、スパッタリングによって、絶縁樹脂層36に覆われていない範囲のAlSi層30上(すなわち、AlSi層30の内周側の部分上)に下部ニッケル層31aを形成する。より詳細には、下部ニッケル層31aをウエハの表面全体に成長させ、その後、図6に示すように下部ニッケル層31aが残存するように、下部ニッケル層31aをエッチングする。このとき、下部ニッケル層31aの上面の位置が、絶縁樹脂層36の上面の位置と略一致するように下部ニッケル層31aが形成される。次に、図7に示すように、下部ニッケル層31aの上面と絶縁樹脂層36の上面に跨る範囲に上部ニッケル層31bを形成する。より詳細には、上部ニッケル層31bをウエハの表面全体に成長させ、その後、図7に示すように上部ニッケル層31bが残存するように、上部ニッケル層31bをエッチングする。絶縁樹脂層36の外周側の部分は、上部ニッケル層31bで覆わずに露出させる。このとき、絶縁樹脂層36の端面36aの上部において、上部ニッケル層31bの上面が平坦となるように上部ニッケル層31bが形成される。絶縁樹脂層36が存在しない範囲では、上部ニッケル層31bと下部ニッケル層31aが一体化する。上部ニッケル層31bと下部ニッケル層31aによってニッケル層32が形成される。次に、図1に示すように、はんだ層14、18、22を介して上部電極板12、銅ブロック16、半導体基板20及び下部電極板24を積層し、その積層体をリフロー炉で加熱する。すると、はんだ層14、18、22が一旦溶融し、その後に凝固する。その結果、上部電極板12、銅ブロック16、半導体基板20及び下部電極板24が互いに接合される。はんだ層18は、図2に示すように、ニッケル層32に接合される。その後、積層体の周囲を樹脂層26で覆うことで、図1に示す半導体装置10が完成する。
上述した半導体装置では、絶縁樹脂層36の端面36aがニッケル層32によって覆われていたが、図8に示すように、絶縁樹脂層36の端面36aがAlSi層30によって覆われていてもよい。図8に示す半導体装置の製造方法では、上述した実施形態の図6に示す工程に代えて、図9に示すように、絶縁樹脂層36に覆われていない範囲のAlSi層30上(すなわち、AlSi層30の内周側の部分上)に上部AlSi層30aを形成する。このとき、上部AlSi層30aの上面の位置が、絶縁樹脂層36の上面の位置と略一致するように上部AlSi層30aを形成する。これにより、上部AlSi層30aが、AlSi層30と一体化する。その後、上述した実施形態で説明した工程を経ることにより、図8に示す半導体装置が完成する。
また、図10に示すように、AlSi層30とニッケル層32の境界面が絶縁樹脂層36の端面36aの中間高さに接続されるように構成してもよい。図10に示す半導体装置の製造方法では、上述した実施形態の図6に示す工程に代えて、図11に示すように、まず、上部AlSi層30bを形成する。このとき、上部AlSi層30bを絶縁樹脂層36の端面36aの中間高さまで形成する。上部AlSi層30bは、AlSi層30と一体化する。次いで、上部AlSi層30b上に、下部ニッケル層31cを形成する。このとき、下部ニッケル層31cの上面の位置が、絶縁樹脂層36の上面の位置と略一致するように下部ニッケル層31cを形成する。その後、上述した実施形態で説明した工程を経ることにより、図10に示す半導体装置が完成する。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:上部電極板
14:はんだ層
16:銅ブロック
18:はんだ層
20:半導体基板
22:はんだ層
24:下部電極板
26:樹脂層
30:AlSi層
32:ニッケル層
32a:平坦面
36:絶縁樹脂層
36a:端面




Claims (1)

  1. 半導体基板と、
    前記半導体基板の表面を覆うAlSi層と、
    前記AlSi層の表面の一部を覆う絶縁樹脂層と、
    前記絶縁樹脂層の表面の少なくとも一部と前記絶縁樹脂層に覆われていない範囲の前記AlSi層の表面に跨る範囲を覆うニッケル層、
    を有しており、
    前記絶縁樹脂層の端面の上部の前記ニッケル層の表面に平坦面が形成されており、
    前記AlSi層と前記ニッケル層の境界面が、前記絶縁樹脂層の前記端面に接続されている、
    半導体装置。



JP2017029265A 2017-02-20 2017-02-20 半導体装置 Pending JP2018137290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017029265A JP2018137290A (ja) 2017-02-20 2017-02-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017029265A JP2018137290A (ja) 2017-02-20 2017-02-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2018137290A true JP2018137290A (ja) 2018-08-30

Family

ID=63364929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017029265A Pending JP2018137290A (ja) 2017-02-20 2017-02-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2018137290A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12119314B2 (en) 2019-02-28 2024-10-15 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338516A (ja) * 2002-05-20 2003-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004273959A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器
JP2009044077A (ja) * 2007-08-10 2009-02-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2012190939A (ja) * 2011-03-09 2012-10-04 Panasonic Corp 半導体装置およびその製造方法
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338516A (ja) * 2002-05-20 2003-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004273959A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器
JP2009044077A (ja) * 2007-08-10 2009-02-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2012190939A (ja) * 2011-03-09 2012-10-04 Panasonic Corp 半導体装置およびその製造方法
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12119314B2 (en) 2019-02-28 2024-10-15 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
DE112019006936B4 (de) 2019-02-28 2024-11-07 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Similar Documents

Publication Publication Date Title
JP2008294280A (ja) 半導体装置
JP2010114257A (ja) 半導体装置及びその製造方法
JP7151583B2 (ja) ヒートシンク付き絶縁回路基板
TWI648115B (zh) 用於製造散熱板之方法、散熱板、用於製造半導體模組之方法及半導體模組
JPWO2016067414A1 (ja) 半導体装置及びその製造方法
JP2019016738A (ja) 半導体装置
US10937731B2 (en) Semiconductor module and method for manufacturing semiconductor module
JP5966512B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP6399738B2 (ja) 半導体装置
JP2014167984A (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP5151080B2 (ja) 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
JP2008294281A (ja) 半導体装置及び半導体装置の製造方法
JP2015070061A (ja) パワーモジュール用基板の製造方法
JP6259625B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP6330951B2 (ja) パワーモジュール用基板製造のための接合体
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP2018137290A (ja) 半導体装置
JP2008294282A (ja) 半導体装置及び半導体装置の製造方法
JP6182850B2 (ja) 電力変換装置
JP5304335B2 (ja) 半導体装置
JP2018046151A (ja) 半導体装置
JP6610577B2 (ja) 半導体装置
JP2018085421A (ja) 半導体装置
JP6237058B2 (ja) 銅板付きパワーモジュール用基板、及び銅板付きパワーモジュール用基板の製造方法
JP7017098B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201006