[go: up one dir, main page]

JP2018137290A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2018137290A
JP2018137290A JP2017029265A JP2017029265A JP2018137290A JP 2018137290 A JP2018137290 A JP 2018137290A JP 2017029265 A JP2017029265 A JP 2017029265A JP 2017029265 A JP2017029265 A JP 2017029265A JP 2018137290 A JP2018137290 A JP 2018137290A
Authority
JP
Japan
Prior art keywords
layer
insulating resin
resin layer
alsi
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017029265A
Other languages
Japanese (ja)
Inventor
雄也 長村
Takeya Nagamura
雄也 長村
哲也 秋野
Tetsuya Akino
哲也 秋野
広明 岩田
Hiroaki Iwata
広明 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017029265A priority Critical patent/JP2018137290A/en
Publication of JP2018137290A publication Critical patent/JP2018137290A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 ＡｌＳｉ層のクラックを抑制する技術を提供する。【解決手段】 半導体装置は、半導体基板と、前記半導体基板の表面を覆うＡｌＳｉ層と、前記ＡｌＳｉ層の表面の一部を覆う絶縁樹脂層と、前記絶縁樹脂層の表面の少なくとも一部と前記絶縁樹脂層に覆われていない範囲の前記ＡｌＳｉ層の表面に跨る範囲を覆うニッケル層、を有しており、前記絶縁樹脂層の端面の上部の前記ニッケル層の表面に平坦面が形成されており、前記ＡｌＳｉ層と前記ニッケル層の境界面が、前記絶縁樹脂層の前記端面に接続されている。【選択図】図２A technique for suppressing cracks in an AlSi layer is provided. A semiconductor device includes: a semiconductor substrate; an AlSi layer covering a surface of the semiconductor substrate; an insulating resin layer covering a part of the surface of the AlSi layer; a nickel layer that covers a range that straddles the surface of the AlSi layer that is not covered by the insulating resin layer, and a flat surface is formed on the surface of the nickel layer above the end surface of the insulating resin layer. A boundary surface between the AlSi layer and the nickel layer is connected to the end surface of the insulating resin layer. [Selection drawing] Fig. 2

Description

本明細書に開示の技術は、半導体装置に関する。   The technology disclosed in this specification relates to a semiconductor device.

特許文献１に開示の半導体装置は、半導体基板と、ＡｌＳｉ層と、絶縁樹脂層と、ニッケル層を有している。ＡｌＳｉ層は、半導体基板の表面を覆っている。絶縁樹脂層は、ＡｌＳｉ層の表面の一部を覆っている。ニッケル層は、絶縁樹脂層に覆われていない範囲のＡｌＳｉ層の表面を覆っている。ニッケル層は、はんだ接合用の層である。ニッケル層にはんだ層が接合されることで、ニッケル層を介してはんだ層とＡｌＳｉ層が接続される。製造誤差等によってニッケル層と絶縁樹脂層との間に隙間が生じると、その隙間にＡｌＳｉ層が露出し、ＡｌＳｉ層の信頼性が低下する。したがって、ニッケル層と絶縁樹脂層との間に隙間が生じないように、ニッケル層の一部が絶縁樹脂層上に乗り上げている。したがって、絶縁樹脂層の端部が、ニッケル層によって覆われている。   The semiconductor device disclosed in Patent Document 1 includes a semiconductor substrate, an AlSi layer, an insulating resin layer, and a nickel layer. The AlSi layer covers the surface of the semiconductor substrate. The insulating resin layer covers a part of the surface of the AlSi layer. The nickel layer covers the surface of the AlSi layer in a range not covered by the insulating resin layer. The nickel layer is a layer for solder bonding. By joining the solder layer to the nickel layer, the solder layer and the AlSi layer are connected via the nickel layer. When a gap is generated between the nickel layer and the insulating resin layer due to a manufacturing error or the like, the AlSi layer is exposed in the gap and the reliability of the AlSi layer is lowered. Therefore, a part of the nickel layer runs on the insulating resin layer so that no gap is generated between the nickel layer and the insulating resin layer. Therefore, the end portion of the insulating resin layer is covered with the nickel layer.

特開２０１５−２３３０３５号公報Japanese Patent Laid-Open No. 2015-233035

特許文献１の半導体装置では、ニッケル層全体が略一定の厚みで形成されているため、ＡｌＳｉ層の表面を覆う範囲から絶縁樹脂層を覆う範囲にかけてニッケル層に段差が存在する。半導体装置の温度が上昇することで、ニッケル層に接合されているはんだ層が熱膨張する。このとき、ニッケル層に存在する段差部分には、絶縁樹脂層側に向かう方向にはんだ層の熱膨張による荷重が加わる。このため、絶縁樹脂層の端部の周辺におけるニッケル層が絶縁樹脂層側へスライドする場合がある。これにより、絶縁樹脂層の端部の周辺のＡｌＳｉ層が引っ張られて絶縁樹脂層の端部の周辺のＡｌＳｉ層に高い応力が集中する。絶縁樹脂層の端部の周辺のＡｌＳｉ層にこの応力が繰り返し加わると、絶縁樹脂層の端部の周辺のＡｌＳｉ層が局所的に変形し、クラックが生じる場合がある。本明細書では、ＡｌＳｉ層のクラックを抑制する技術を提供する。   In the semiconductor device of Patent Document 1, since the entire nickel layer is formed with a substantially constant thickness, there is a step in the nickel layer from the range covering the surface of the AlSi layer to the range covering the insulating resin layer. As the temperature of the semiconductor device rises, the solder layer joined to the nickel layer thermally expands. At this time, a load due to thermal expansion of the solder layer is applied to the step portion present in the nickel layer in the direction toward the insulating resin layer. For this reason, the nickel layer around the edge of the insulating resin layer may slide to the insulating resin layer side. As a result, the AlSi layer around the end of the insulating resin layer is pulled, and high stress concentrates on the AlSi layer around the end of the insulating resin layer. When this stress is repeatedly applied to the AlSi layer around the end portion of the insulating resin layer, the AlSi layer around the end portion of the insulating resin layer may be locally deformed to cause a crack. In this specification, the technique which suppresses the crack of an AlSi layer is provided.

本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の表面を覆うＡｌＳｉ層と、前記ＡｌＳｉ層の表面の一部を覆う絶縁樹脂層と、前記絶縁樹脂層の表面の少なくとも一部と前記絶縁樹脂層に覆われていない範囲の前記ＡｌＳｉ層の表面に跨る範囲を覆うニッケル層、を有しており、前記絶縁樹脂層の端面の上部の前記ニッケル層の表面に平坦面が形成されており、前記ＡｌＳｉ層と前記ニッケル層の境界面が、前記絶縁樹脂層の前記端面に接続されている。   A semiconductor device disclosed in this specification includes a semiconductor substrate, an AlSi layer covering the surface of the semiconductor substrate, an insulating resin layer covering a part of the surface of the AlSi layer, and at least a part of the surface of the insulating resin layer. And a nickel layer covering a range straddling the surface of the AlSi layer in a range not covered by the insulating resin layer, and a flat surface is formed on the surface of the nickel layer above the end surface of the insulating resin layer The boundary surface between the AlSi layer and the nickel layer is connected to the end surface of the insulating resin layer.

なお、ＡｌＳｉは、アルミニウム（Ａｌ）とシリコン（Ｓｉ）を含有する合金を意味する。   AlSi means an alloy containing aluminum (Al) and silicon (Si).

この半導体装置では、絶縁樹脂層の端面の上部（絶縁樹脂層の端部を覆う範囲）のニッケル層の表面に平坦面が形成されている。したがって、ニッケル層をはんだ接合すると、ニッケル層の平坦面がはんだ層で覆われる。絶縁樹脂層の端部を覆う範囲のニッケル層の表面に平坦面を設けると、絶縁樹脂層の端部を覆う範囲のニッケル層の表面に段差が存在する場合に比べて、はんだ層の熱膨張によってニッケル層に加わる荷重を低減することができる。このため、絶縁樹脂層の端部の周辺でニッケル層が絶縁樹脂層側にスライドすることが抑制される。したがって、絶縁樹脂層の端部の周辺のＡｌＳｉ層に高い応力が集中し難い。このため、この半導体装置では、絶縁樹脂層の端部の周辺でＡｌＳｉ層にクラックが生じ難い。   In this semiconductor device, a flat surface is formed on the surface of the nickel layer above the end surface of the insulating resin layer (in a range covering the end of the insulating resin layer). Therefore, when the nickel layer is soldered, the flat surface of the nickel layer is covered with the solder layer. When a flat surface is provided on the surface of the nickel layer that covers the edge of the insulating resin layer, the thermal expansion of the solder layer is greater than when there is a step on the surface of the nickel layer that covers the edge of the insulating resin layer. Thus, the load applied to the nickel layer can be reduced. For this reason, it is suppressed that a nickel layer slides to the insulating resin layer side around the edge part of an insulating resin layer. Therefore, it is difficult for high stress to concentrate on the AlSi layer around the end of the insulating resin layer. For this reason, in this semiconductor device, cracks are unlikely to occur in the AlSi layer around the edge of the insulating resin layer.

実施形態の半導体装置の縦断面図。1 is a longitudinal sectional view of a semiconductor device according to an embodiment. 図１の範囲ＩＩの拡大断面図。FIG. 2 is an enlarged sectional view of a range II in FIG. 従来の半導体装置の図２に対応する部分の断面図。Sectional drawing of the part corresponding to FIG. 2 of the conventional semiconductor device. 実施形態の半導体装置の製造工程の説明図。Explanatory drawing of the manufacturing process of the semiconductor device of embodiment. 実施形態の半導体装置の製造工程の説明図。Explanatory drawing of the manufacturing process of the semiconductor device of embodiment. 実施形態の半導体装置の製造工程の説明図。Explanatory drawing of the manufacturing process of the semiconductor device of embodiment. 実施形態の半導体装置の製造工程の説明図。Explanatory drawing of the manufacturing process of the semiconductor device of embodiment. 変形例の半導体装置の図２に対応する拡大断面図。The expanded sectional view corresponding to FIG. 2 of the semiconductor device of a modification. 変形例の半導体装置の製造工程の説明図。Explanatory drawing of the manufacturing process of the semiconductor device of a modification. 変形例の半導体装置の図２に対応する拡大断面図。The expanded sectional view corresponding to FIG. 2 of the semiconductor device of a modification. 変形例の半導体装置の製造工程の説明図。Explanatory drawing of the manufacturing process of the semiconductor device of a modification.

図１に示す実施形態の半導体装置１０は、上部電極板１２、銅ブロック１６、半導体基板２０、下部電極板２４及び樹脂層２６を有している。半導体基板２０は、主にシリコンによって構成されている。図１には示していないが、半導体基板２０の上面には、電極層、絶縁保護膜等が設けられている。また、図１には示していないが、半導体基板２０の下面には、電極層が設けられている。半導体基板２０の下面に設けられた電極層は、はんだ層２２を介して下部電極板２４の上面に接続されている。半導体基板２０の上面に設けられた電極層は、はんだ層１８を介して銅ブロック１６の下面に接続されている。銅ブロック１６の上面は、はんだ層１４を介して上部電極板１２に接続されている。上部電極板１２及び下部電極板２４は、半導体基板２０に通電するための電極板として機能するとともに、半導体基板２０から放熱するための放熱板としても機能する。上部電極板１２、銅ブロック１６、半導体基板２０及び下部電極板２４からなる積層体の側面は、樹脂層２６によって覆われている。   The semiconductor device 10 of the embodiment shown in FIG. 1 has an upper electrode plate 12, a copper block 16, a semiconductor substrate 20, a lower electrode plate 24, and a resin layer 26. The semiconductor substrate 20 is mainly composed of silicon. Although not shown in FIG. 1, an electrode layer, an insulating protective film, and the like are provided on the upper surface of the semiconductor substrate 20. Although not shown in FIG. 1, an electrode layer is provided on the lower surface of the semiconductor substrate 20. The electrode layer provided on the lower surface of the semiconductor substrate 20 is connected to the upper surface of the lower electrode plate 24 via the solder layer 22. The electrode layer provided on the upper surface of the semiconductor substrate 20 is connected to the lower surface of the copper block 16 via the solder layer 18. The upper surface of the copper block 16 is connected to the upper electrode plate 12 via the solder layer 14. The upper electrode plate 12 and the lower electrode plate 24 function as electrode plates for energizing the semiconductor substrate 20 and also function as heat dissipation plates for radiating heat from the semiconductor substrate 20. The side surface of the laminate composed of the upper electrode plate 12, the copper block 16, the semiconductor substrate 20, and the lower electrode plate 24 is covered with a resin layer 26.

図２は、図１の範囲ＩＩの拡大断面図である。なお、図２においては、左側が半導体基板２０の中心に近い側であり、右側が半導体基板２０の外周側に近い側である。以下では、半導体基板２０の中心に近い側（すなわち、図２の左側）を内周側といい、半導体基板２０の外周端に近い側（すなわち、図２の右側）を外周側という。   FIG. 2 is an enlarged sectional view of a range II in FIG. In FIG. 2, the left side is the side close to the center of the semiconductor substrate 20, and the right side is the side close to the outer peripheral side of the semiconductor substrate 20. Hereinafter, the side close to the center of the semiconductor substrate 20 (that is, the left side in FIG. 2) is referred to as the inner peripheral side, and the side close to the outer peripheral end of the semiconductor substrate 20 (ie, the right side in FIG. 2) is referred to as the outer peripheral side.

半導体基板２０の上面は、ＡｌＳｉ層３０によって覆われている。ＡｌＳｉ層３０は、ＡｌＳｉ（アルミニウムとシリコンを含有する合金）によって構成されている。ＡｌＳｉ層３０は、半導体基板２０と電気的に接続されている。   The upper surface of the semiconductor substrate 20 is covered with an AlSi layer 30. The AlSi layer 30 is made of AlSi (an alloy containing aluminum and silicon). The AlSi layer 30 is electrically connected to the semiconductor substrate 20.

ＡｌＳｉ層３０の上面の外周側の部分は、絶縁樹脂層３６によって覆われている。ＡｌＳｉ層３０の上面の内周側の部分は、絶縁樹脂層３６によって覆われていない。ＡｌＳｉ層３０上に、絶縁樹脂層３６の端面３６ａが存在している。絶縁樹脂層３６は、例えば、絶縁体の樹脂であるポリイミドによって構成されている。   The outer peripheral portion of the upper surface of the AlSi layer 30 is covered with an insulating resin layer 36. The inner peripheral portion of the upper surface of the AlSi layer 30 is not covered with the insulating resin layer 36. On the AlSi layer 30, the end face 36a of the insulating resin layer 36 exists. The insulating resin layer 36 is made of, for example, polyimide which is an insulating resin.

絶縁樹脂層３６の上面と絶縁樹脂層３６に覆われていない範囲のＡｌＳｉ層３０の上面に跨る範囲は、ニッケル層３２によって覆われている。ニッケル層３２は、Ｎｉより構成されている。ニッケル層３２は、絶縁樹脂層３６の上面の内周側の部分を覆っている。絶縁樹脂層３６の上面の外周側の部分は、ニッケル層３２に覆われていない。ニッケル層３２によって、絶縁樹脂層３６の端面３６ａが覆われている。ニッケル層３２の上面には平坦面３２ａが形成されている。ＡｌＳｉ層３０とニッケル層３２の境界面は、絶縁樹脂層３６の端面３６ａに接続されている。   A range straddling the upper surface of the insulating resin layer 36 and the upper surface of the AlSi layer 30 in a range not covered with the insulating resin layer 36 is covered with the nickel layer 32. The nickel layer 32 is made of Ni. The nickel layer 32 covers the inner peripheral portion of the upper surface of the insulating resin layer 36. A portion on the outer peripheral side of the upper surface of the insulating resin layer 36 is not covered with the nickel layer 32. The end face 36 a of the insulating resin layer 36 is covered with the nickel layer 32. A flat surface 32 a is formed on the upper surface of the nickel layer 32. The boundary surface between the AlSi layer 30 and the nickel layer 32 is connected to the end surface 36 a of the insulating resin layer 36.

ニッケル層３２の上面は、はんだ層１８に接合されている。はんだ層１８は、ニッケル層３２とＡｌＳｉ層３０を介して半導体基板２０に接続されている。ニッケル層３２に覆われていない範囲の絶縁樹脂層３６の上面（すなわち、絶縁樹脂層３６の上面の外周側の部分）は、樹脂層２６によって覆われている。また、はんだ層１８及びニッケル層３２の側面は、樹脂層２６によって覆われている。   The upper surface of the nickel layer 32 is bonded to the solder layer 18. The solder layer 18 is connected to the semiconductor substrate 20 via the nickel layer 32 and the AlSi layer 30. The upper surface of the insulating resin layer 36 that is not covered by the nickel layer 32 (that is, the outer peripheral portion of the upper surface of the insulating resin layer 36) is covered by the resin layer 26. The side surfaces of the solder layer 18 and the nickel layer 32 are covered with the resin layer 26.

図３は、従来の半導体装置の断面を示している。なお、図３では、実施形態の半導体装置１０の各部に対応する部分に、図２と同じ参照番号が付されている。図３に示す従来の半導体装置は、ニッケル層３２全体が略一定の厚みで形成されているため、ＡｌＳｉ層３０の表面を覆う範囲から絶縁樹脂層３６を覆う範囲にかけてニッケル層３２の表面に傾斜する段差部３２ｂが存在する。   FIG. 3 shows a cross section of a conventional semiconductor device. In FIG. 3, portions corresponding to the respective portions of the semiconductor device 10 of the embodiment are denoted by the same reference numerals as in FIG. 2. In the conventional semiconductor device shown in FIG. 3, since the entire nickel layer 32 is formed with a substantially constant thickness, the surface of the nickel layer 32 is inclined from the range covering the surface of the AlSi layer 30 to the range covering the insulating resin layer 36. A stepped portion 32b exists.

半導体装置の温度は、半導体装置に通電することで上昇する。また、外部の温度上昇によって、半導体装置の温度が上昇する場合もある。以下に、半導体装置の温度上昇時の応力について説明する。まず、図３に示す従来の半導体装置について説明する。図３に示す従来の半導体装置では、半導体装置の温度が上昇することで、ニッケル層３２に接合されているはんだ層１８が熱膨張する。このとき、ニッケル層に存在する段差部３２ｂには、絶縁樹脂層３６側に向かう方向にはんだ層１８の熱膨張による荷重が加わる。このため、絶縁樹脂層３６の端部３６ｂの周辺におけるニッケル層３２が絶縁樹脂層３６上へ乗り上げるように変形する。これにより、絶縁樹脂層３６の端部３６ｂの周辺のＡｌＳｉ層３０が引っ張られて絶縁樹脂層３６の端部３６ｂの周辺のＡｌＳｉ層３０に高い応力が集中する。絶縁樹脂層３６の端部３６ｂの周辺のＡｌＳｉ層３０にこの応力が繰り返し加わると、絶縁樹脂層３６の端部３６ｂの周辺のＡｌＳｉ層３０が局所的に変形し、クラックが生じる。   The temperature of the semiconductor device rises when the semiconductor device is energized. In addition, the temperature of the semiconductor device may rise due to an external temperature rise. Below, the stress at the time of the temperature rise of a semiconductor device is demonstrated. First, the conventional semiconductor device shown in FIG. 3 will be described. In the conventional semiconductor device shown in FIG. 3, the solder layer 18 joined to the nickel layer 32 thermally expands as the temperature of the semiconductor device rises. At this time, a load due to thermal expansion of the solder layer 18 is applied to the stepped portion 32b existing in the nickel layer in a direction toward the insulating resin layer 36 side. Therefore, the nickel layer 32 around the end portion 36 b of the insulating resin layer 36 is deformed so as to run on the insulating resin layer 36. Thereby, the AlSi layer 30 around the end portion 36b of the insulating resin layer 36 is pulled, and high stress concentrates on the AlSi layer 30 around the end portion 36b of the insulating resin layer 36. When this stress is repeatedly applied to the AlSi layer 30 around the end portion 36b of the insulating resin layer 36, the AlSi layer 30 around the end portion 36b of the insulating resin layer 36 is locally deformed and a crack is generated.

これに対し、図２に示す実施形態の半導体装置１０では、絶縁樹脂層３６の端面３６ａの上部（絶縁樹脂層３６の端部を覆う範囲）のニッケル層３２の表面に平坦面３２ａが形成されている。したがって、ニッケル層３２をはんだ接合すると、ニッケル層３２の平坦面３２ａがはんだ層１８で覆われる。絶縁樹脂層３６の端部を覆う範囲のニッケル層３２の表面に平坦面３２ａを設けると、絶縁樹脂層３６の端部を覆う範囲のニッケル層３２の表面に段差が存在する場合に比べて、はんだ層１８の熱膨張によってニッケル層３２に加わる荷重を低減することができる。このため、絶縁樹脂層３６の端部の周辺でニッケル層３２が絶縁樹脂層３６側にスライドすることが抑制される。したがって、絶縁樹脂層３６の端部の周辺のＡｌＳｉ層３０に高い応力が集中し難い。このため、この半導体装置１０では、絶縁樹脂層３６の端部の周辺でＡｌＳｉ層３０にクラックが生じ難い。   On the other hand, in the semiconductor device 10 of the embodiment shown in FIG. 2, the flat surface 32 a is formed on the surface of the nickel layer 32 above the end surface 36 a of the insulating resin layer 36 (the range covering the end of the insulating resin layer 36). ing. Therefore, when the nickel layer 32 is soldered, the flat surface 32 a of the nickel layer 32 is covered with the solder layer 18. When the flat surface 32a is provided on the surface of the nickel layer 32 in the range covering the end portion of the insulating resin layer 36, compared to the case where there is a step on the surface of the nickel layer 32 in the range covering the end portion of the insulating resin layer 36, The load applied to the nickel layer 32 due to the thermal expansion of the solder layer 18 can be reduced. For this reason, the nickel layer 32 is prevented from sliding toward the insulating resin layer 36 in the vicinity of the end portion of the insulating resin layer 36. Therefore, it is difficult for high stress to concentrate on the AlSi layer 30 around the end of the insulating resin layer 36. For this reason, in this semiconductor device 10, cracks are unlikely to occur in the AlSi layer 30 around the end of the insulating resin layer 36.

次に、実施形態の半導体装置１０の製造方法について説明する。まず、図４に示すように、スパッタリングによって、半導体基板２０上にＡｌＳｉ層３０を形成する。次に、図５に示すように、ＡｌＳｉ層３０の外周側の部分上に、絶縁樹脂層３６を形成する。より詳細には、絶縁樹脂層３６をウエハの表面全体に成長させ、その後、図５に示すように絶縁樹脂層３６が残存するように、絶縁樹脂層３６をエッチングする。ＡｌＳｉ層３０の内周側の部分は、絶縁樹脂層３６で覆わずに露出させる。次に、図６に示すように、スパッタリングによって、絶縁樹脂層３６に覆われていない範囲のＡｌＳｉ層３０上（すなわち、ＡｌＳｉ層３０の内周側の部分上）に下部ニッケル層３１ａを形成する。より詳細には、下部ニッケル層３１ａをウエハの表面全体に成長させ、その後、図６に示すように下部ニッケル層３１ａが残存するように、下部ニッケル層３１ａをエッチングする。このとき、下部ニッケル層３１ａの上面の位置が、絶縁樹脂層３６の上面の位置と略一致するように下部ニッケル層３１ａが形成される。次に、図７に示すように、下部ニッケル層３１ａの上面と絶縁樹脂層３６の上面に跨る範囲に上部ニッケル層３１ｂを形成する。より詳細には、上部ニッケル層３１ｂをウエハの表面全体に成長させ、その後、図７に示すように上部ニッケル層３１ｂが残存するように、上部ニッケル層３１ｂをエッチングする。絶縁樹脂層３６の外周側の部分は、上部ニッケル層３１ｂで覆わずに露出させる。このとき、絶縁樹脂層３６の端面３６ａの上部において、上部ニッケル層３１ｂの上面が平坦となるように上部ニッケル層３１ｂが形成される。絶縁樹脂層３６が存在しない範囲では、上部ニッケル層３１ｂと下部ニッケル層３１ａが一体化する。上部ニッケル層３１ｂと下部ニッケル層３１ａによってニッケル層３２が形成される。次に、図１に示すように、はんだ層１４、１８、２２を介して上部電極板１２、銅ブロック１６、半導体基板２０及び下部電極板２４を積層し、その積層体をリフロー炉で加熱する。すると、はんだ層１４、１８、２２が一旦溶融し、その後に凝固する。その結果、上部電極板１２、銅ブロック１６、半導体基板２０及び下部電極板２４が互いに接合される。はんだ層１８は、図２に示すように、ニッケル層３２に接合される。その後、積層体の周囲を樹脂層２６で覆うことで、図１に示す半導体装置１０が完成する。   Next, a method for manufacturing the semiconductor device 10 according to the embodiment will be described. First, as shown in FIG. 4, an AlSi layer 30 is formed on the semiconductor substrate 20 by sputtering. Next, as shown in FIG. 5, an insulating resin layer 36 is formed on the outer peripheral portion of the AlSi layer 30. More specifically, the insulating resin layer 36 is grown on the entire surface of the wafer, and then the insulating resin layer 36 is etched so that the insulating resin layer 36 remains as shown in FIG. The inner peripheral portion of the AlSi layer 30 is exposed without being covered with the insulating resin layer 36. Next, as shown in FIG. 6, a lower nickel layer 31a is formed by sputtering on the AlSi layer 30 in a range not covered with the insulating resin layer 36 (that is, on the inner peripheral side of the AlSi layer 30). . More specifically, the lower nickel layer 31a is grown on the entire surface of the wafer, and then the lower nickel layer 31a is etched so that the lower nickel layer 31a remains as shown in FIG. At this time, the lower nickel layer 31 a is formed so that the position of the upper surface of the lower nickel layer 31 a substantially coincides with the position of the upper surface of the insulating resin layer 36. Next, as shown in FIG. 7, the upper nickel layer 31 b is formed in a range straddling the upper surface of the lower nickel layer 31 a and the upper surface of the insulating resin layer 36. More specifically, the upper nickel layer 31b is grown on the entire surface of the wafer, and then the upper nickel layer 31b is etched so that the upper nickel layer 31b remains as shown in FIG. The portion on the outer peripheral side of the insulating resin layer 36 is exposed without being covered with the upper nickel layer 31b. At this time, the upper nickel layer 31b is formed on the end surface 36a of the insulating resin layer 36 so that the upper surface of the upper nickel layer 31b is flat. In a range where the insulating resin layer 36 does not exist, the upper nickel layer 31b and the lower nickel layer 31a are integrated. A nickel layer 32 is formed by the upper nickel layer 31b and the lower nickel layer 31a. Next, as shown in FIG. 1, the upper electrode plate 12, the copper block 16, the semiconductor substrate 20 and the lower electrode plate 24 are laminated via the solder layers 14, 18, and 22, and the laminated body is heated in a reflow furnace. . Then, the solder layers 14, 18, and 22 are once melted and then solidified. As a result, the upper electrode plate 12, the copper block 16, the semiconductor substrate 20, and the lower electrode plate 24 are joined together. The solder layer 18 is joined to the nickel layer 32 as shown in FIG. After that, the semiconductor device 10 shown in FIG. 1 is completed by covering the periphery of the stacked body with the resin layer 26.

上述した半導体装置では、絶縁樹脂層３６の端面３６ａがニッケル層３２によって覆われていたが、図８に示すように、絶縁樹脂層３６の端面３６ａがＡｌＳｉ層３０によって覆われていてもよい。図８に示す半導体装置の製造方法では、上述した実施形態の図６に示す工程に代えて、図９に示すように、絶縁樹脂層３６に覆われていない範囲のＡｌＳｉ層３０上（すなわち、ＡｌＳｉ層３０の内周側の部分上）に上部ＡｌＳｉ層３０ａを形成する。このとき、上部ＡｌＳｉ層３０ａの上面の位置が、絶縁樹脂層３６の上面の位置と略一致するように上部ＡｌＳｉ層３０ａを形成する。これにより、上部ＡｌＳｉ層３０ａが、ＡｌＳｉ層３０と一体化する。その後、上述した実施形態で説明した工程を経ることにより、図８に示す半導体装置が完成する。   In the semiconductor device described above, the end surface 36a of the insulating resin layer 36 is covered with the nickel layer 32, but the end surface 36a of the insulating resin layer 36 may be covered with the AlSi layer 30 as shown in FIG. In the manufacturing method of the semiconductor device shown in FIG. 8, instead of the process shown in FIG. 6 of the above-described embodiment, as shown in FIG. An upper AlSi layer 30a is formed on the inner peripheral side portion of the AlSi layer 30). At this time, the upper AlSi layer 30a is formed so that the position of the upper surface of the upper AlSi layer 30a substantially coincides with the position of the upper surface of the insulating resin layer 36. Thereby, the upper AlSi layer 30 a is integrated with the AlSi layer 30. Thereafter, the semiconductor device shown in FIG. 8 is completed through the steps described in the above-described embodiment.

また、図１０に示すように、ＡｌＳｉ層３０とニッケル層３２の境界面が絶縁樹脂層３６の端面３６ａの中間高さに接続されるように構成してもよい。図１０に示す半導体装置の製造方法では、上述した実施形態の図６に示す工程に代えて、図１１に示すように、まず、上部ＡｌＳｉ層３０ｂを形成する。このとき、上部ＡｌＳｉ層３０ｂを絶縁樹脂層３６の端面３６ａの中間高さまで形成する。上部ＡｌＳｉ層３０ｂは、ＡｌＳｉ層３０と一体化する。次いで、上部ＡｌＳｉ層３０ｂ上に、下部ニッケル層３１ｃを形成する。このとき、下部ニッケル層３１ｃの上面の位置が、絶縁樹脂層３６の上面の位置と略一致するように下部ニッケル層３１ｃを形成する。その後、上述した実施形態で説明した工程を経ることにより、図１０に示す半導体装置が完成する。   Further, as shown in FIG. 10, the boundary surface between the AlSi layer 30 and the nickel layer 32 may be connected to the intermediate height of the end surface 36 a of the insulating resin layer 36. In the method for manufacturing the semiconductor device shown in FIG. 10, instead of the process shown in FIG. 6 of the above-described embodiment, first, the upper AlSi layer 30b is formed as shown in FIG. At this time, the upper AlSi layer 30b is formed to an intermediate height of the end surface 36a of the insulating resin layer 36. The upper AlSi layer 30 b is integrated with the AlSi layer 30. Next, a lower nickel layer 31c is formed on the upper AlSi layer 30b. At this time, the lower nickel layer 31 c is formed so that the position of the upper surface of the lower nickel layer 31 c substantially coincides with the position of the upper surface of the insulating resin layer 36. Thereafter, the semiconductor device shown in FIG. 10 is completed through the steps described in the above-described embodiment.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１０：半導体装置
１２：上部電極板
１４：はんだ層
１６：銅ブロック
１８：はんだ層
２０：半導体基板
２２：はんだ層
２４：下部電極板
２６：樹脂層
３０：ＡｌＳｉ層
３２：ニッケル層
３２ａ：平坦面
３６：絶縁樹脂層
３６ａ：端面




10: Semiconductor device 12: Upper electrode plate 14: Solder layer 16: Copper block 18: Solder layer 20: Semiconductor substrate 22: Solder layer 24: Lower electrode plate 26: Resin layer 30: AlSi layer 32: Nickel layer 32a: Flat surface 36: Insulating resin layer 36a: End face




Claims (1)

半導体基板と、
前記半導体基板の表面を覆うＡｌＳｉ層と、
前記ＡｌＳｉ層の表面の一部を覆う絶縁樹脂層と、
前記絶縁樹脂層の表面の少なくとも一部と前記絶縁樹脂層に覆われていない範囲の前記ＡｌＳｉ層の表面に跨る範囲を覆うニッケル層、
を有しており、
前記絶縁樹脂層の端面の上部の前記ニッケル層の表面に平坦面が形成されており、
前記ＡｌＳｉ層と前記ニッケル層の境界面が、前記絶縁樹脂層の前記端面に接続されている、
半導体装置。



A semiconductor substrate;
An AlSi layer covering the surface of the semiconductor substrate;
An insulating resin layer covering a part of the surface of the AlSi layer;
A nickel layer covering a range straddling at least a part of the surface of the insulating resin layer and the surface of the AlSi layer in a range not covered by the insulating resin layer;
Have
A flat surface is formed on the surface of the nickel layer above the end surface of the insulating resin layer,
The boundary surface between the AlSi layer and the nickel layer is connected to the end surface of the insulating resin layer.
Semiconductor device.



JP2017029265A 2017-02-20 2017-02-20 Semiconductor device Pending JP2018137290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017029265A JP2018137290A (en) 2017-02-20 2017-02-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017029265A JP2018137290A (en) 2017-02-20 2017-02-20 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2018137290A true JP2018137290A (en) 2018-08-30

Family

ID=63364929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017029265A Pending JP2018137290A (en) 2017-02-20 2017-02-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2018137290A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12119314B2 (en) 2019-02-28 2024-10-15 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338516A (en) * 2002-05-20 2003-11-28 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof
JP2004273959A (en) * 2003-03-11 2004-09-30 Seiko Epson Corp Semiconductor chip manufacturing method, semiconductor chip, semiconductor device, electronic device, and electronic apparatus
JP2009044077A (en) * 2007-08-10 2009-02-26 Toshiba Corp Semiconductor device and manufacturing method of semiconductor device
JP2012190939A (en) * 2011-03-09 2012-10-04 Panasonic Corp Semiconductor device and manufacturing method of the same
JP2013229491A (en) * 2012-04-26 2013-11-07 Kyocera Corp Electrode structure, semiconductor element, semiconductor device, thermal head, and thermal printer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338516A (en) * 2002-05-20 2003-11-28 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof
JP2004273959A (en) * 2003-03-11 2004-09-30 Seiko Epson Corp Semiconductor chip manufacturing method, semiconductor chip, semiconductor device, electronic device, and electronic apparatus
JP2009044077A (en) * 2007-08-10 2009-02-26 Toshiba Corp Semiconductor device and manufacturing method of semiconductor device
JP2012190939A (en) * 2011-03-09 2012-10-04 Panasonic Corp Semiconductor device and manufacturing method of the same
JP2013229491A (en) * 2012-04-26 2013-11-07 Kyocera Corp Electrode structure, semiconductor element, semiconductor device, thermal head, and thermal printer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12119314B2 (en) 2019-02-28 2024-10-15 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
DE112019006936B4 (en) 2019-02-28 2024-11-07 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
JP2008294280A (en) Semiconductor device
JP2010114257A (en) Semiconductor device and method of manufacturing the same
JP7151583B2 (en) Insulated circuit board with heat sink
TWI648115B (en) Method for manufacturing heat sink, heat sink, method for manufacturing semiconductor module, and semiconductor module
JPWO2016067414A1 (en) Semiconductor device and manufacturing method thereof
JP2019016738A (en) Semiconductor device
US10937731B2 (en) Semiconductor module and method for manufacturing semiconductor module
JP5966512B2 (en) Manufacturing method of power module substrate with heat sink
JP6399738B2 (en) Semiconductor device
JP2014167984A (en) Method of manufacturing substrate for power module with heat sink
JP5151080B2 (en) Insulating substrate, method for manufacturing insulating substrate, power module substrate and power module
JP2008294281A (en) Semiconductor device and manufacturing method of semiconductor device
JP2015070061A (en) Power module substrate manufacturing method
JP6259625B2 (en) Bonding structure of insulating substrate and cooler, manufacturing method thereof, power semiconductor module, and manufacturing method thereof
JP6330951B2 (en) Joints for manufacturing power module substrates
JP6201297B2 (en) Power module substrate with copper plate and method for manufacturing power module substrate with copper plate
JP2018137290A (en) Semiconductor device
JP2008294282A (en) Semiconductor device and manufacturing method of semiconductor device
JP6182850B2 (en) Power converter
JP5304335B2 (en) Semiconductor device
JP2018046151A (en) Semiconductor device
JP6610577B2 (en) Semiconductor device
JP2018085421A (en) Semiconductor device
JP6237058B2 (en) Power module substrate with copper plate and method for manufacturing power module substrate with copper plate
JP7017098B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201006