JP2009044077A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】表面が平坦なバンプ電極を有する半導体装置及び半導体装置の製造方法を提供する。
【解決手段】表面に電極パッド１３が形成された半導体チップ１１、電極パッド１３の上に配置され、半導体チップ１１と対向する上面が平面をなす上部配線層１７、上部配線層１７の上面と同一面をなし、上部配線層１７の側面と接し、半導体チップ１１の表面を被うパシベーション膜１５、上部配線層１７及び上部配線層１７の周囲のパシベーション膜１５の上に配置され、上部配線層１７と接続されたバンプ下地金属２１、及び平面をなすバンプ下地金属２１の上に側面を共有して配置され、所定の膜厚の金バンプ２５とを備える。
【選択図】図１

Description

本発明は、バンプ電極を有する半導体装置及び半導体装置の製造方法に関する。

液晶表示装置（ＬＣＤ）に使用されるＬＣＤドライバ用半導体チップは、小型化及び／または高精細化等への対応が要求されている。ＬＣＤドライバのパッケージとしてＴＣＰ（Tape Carrier Package）等が採用され、ＣＯＦ（Chip on Film）等において、ＬＣＤドライバ用半導体チップに形成されたバンプ電極が、インナリードとＩＬＢ（Inner Lead Bonding）法等で接続されることが多い。ＣＯＦは、小型化・薄型化が可能で、微細ピッチ化に適しているとして知られている。

半導体チップのバンプ電極を微細ピッチに対応するために、従来技術で用いられているレジストではなく、シラノール化合物を用いて、バンプ電極の寸法精度を上げる製造方法が開示されている（例えば、特許文献１参照。）。

この開示された製造方法では、バンプ電極の寸法精度を上げることが可能と考えられるが、バンプ電極となる、例えば、金バンプは、チップ上部の電極パッド、その上のパシベーション膜、パシベーション膜の段差を有する開口で接続されて、その上に配置されたＵＢＭ（Under Bump Metal）膜の段差形状を反映して、周辺部で高く、中央部で低い表面形状を有している。この表面の凹凸は、例えば、インナリードと接続する場合、金バンプの中央部がインナリードと十分に接触できず、接続不良となる問題を有している。そして、金バンプの中央部をリードと十分に接触させるために、荷重をかけると、より多くのつぶれが発生し、隣接する金バンプと接触するという問題が起こる。
特開２００５−３２２７３５号公報（第４頁、図２）

本発明は、表面が平坦なバンプ電極を有する半導体装置及び半導体装置の製造方法を提供する。

本発明の一態様の半導体装置は、表面に電極パッドが形成された半導体チップと、前記電極パッドの上に配置され、前記半導体チップと対向する上面が平面をなす上部配線層と、前記上部配線層の上面と同一面をなし、前記上部配線層の側面と接し、前記半導体チップの表面を被う絶縁膜と、前記上部配線層及び前記上部配線層の周囲の前記絶縁膜の上に配置され、前記上部配線層と接続された金属膜と、平面をなす前記金属膜の上に前記金属膜と側面を共有して配置され、所定の膜厚の金属バンプとを備えていることを特徴とする。

また、本発明の別態様の半導体装置の製造方法は、半導体チップが欠けることなく配列可能な半導体基板のチップ形成有効領域内の表面に電極パッドを形成し、前記電極パッド上に開口を有する絶縁膜を形成する工程と、前記電極パッド及び前記絶縁膜の上に導電膜を堆積し、前記導電膜の上面が前記絶縁膜の上面と同一平面となるように平坦化された上部配線層を形成する工程と、前記絶縁膜及び前記上部配線層の上に、金属膜を堆積する工程と、前記チップ形成有効領域内に、前記金属膜を介して前記上部配線層上に第１の金属バンプを形成し、同時に、前記半導体基板の前記チップ形成有効領域に隣接する領域に、前記金属膜上に第２の金属バンプを形成する工程と、前記第２の金属バンプの硬度を測定する工程とを備えていることを特徴とする。

本発明によれば、表面が平坦なバンプ電極を有する半導体装置及び半導体装置の製造方法を提供することができる。

以下、本発明の実施例について、図面を参照しながら説明する。なお、図において、同一の構成要素には同一の符号を付す。

本発明の実施例に係る半導体装置について、図１乃至図４を参照して説明する。図１は半導体装置の構成を模式的に示す図で、図１（ａ）は断面図、図１（ｂ）は平面図である。図２は半導体装置の製造方法を工程順に模式的に示す断面図である。図３は、図２に続く半導体装置の製造方法を工程順に模式的に示す断面図である。図４は、半導体装置をインナリードと接続した構成を模式的に示す図で、図４（ａ）は断面図、図４（ｂ）は平面図である。

図１に示すように、半導体装置１は、表面に電極パッド１３が形成された半導体チップ１１と、電極パッド１３の上に配置され、半導体チップ１１と対向する上面が実質的に平面をなす上部配線層１７と、上部配線層１７の上面と実質的に同一面をなし、上部配線層１７の側面と接し、半導体チップ１１の表面を被うパシベーション膜１５と、上部配線層１７及び上部配線層１７の周囲のパシベーション膜１５の上に配置され、上部配線層１７と接続された金属膜であるバンプ下地金属（ＵＢＭ）２１と、平面をなすバンプ下地金属２１の上に側面を共有して配置され、膜厚がほぼ一定の金属バンプである金バンプ２５とを備えている。なお、半導体チップ１１表面に立てた垂線において、半導体チップ側を下または底、金バンプ２５側を上とする。

図１（ａ）に示す断面図は、図１（ｂ）に示すＡ−Ａ線に沿った断面図である。半導体チップ１１の表面へ投影すると、すなわち、図１（ｂ）の平面図に示すように、金バンプ２５の平面的な大きさは、上部配線層１７の平面的な大きさより大きく、電極パッド１３の平面的な大きさより小さい関係にある。

次に、半導体装置１の製造方法について説明する。ここで、各構成要素の材料等についても説明する。図２（ａ）に示すように、半導体チップ１１は、図示を省略するが、例えば、シリコンからなる半導体基板の表面に半導体素子等が形成され、半導体素子等を被うように層間絶縁膜及び配線層が形成され、最上部のＡｌまたはＡｌ合金からなる配線層に電極パッド１３が形成されている。半導体チップ１１は、表面にシリコン酸化膜及びシリコン窒化膜が積層されたパシベーション膜１５が形成され、電極パッド１３を金バンプ２５と接続するための開口１４が、電極パッド１３の上面の内側に、フォトリソグラフィ法により形成されている。なお、電極パッド１３は、他に、Ｃｕ、または、Ｃｕ合金等であってもよいし、パシベーション膜１５は、シリコン酸化膜、シリコン窒化膜、または、ポリイミド樹脂等の有機絶縁膜等が可能である。

図２（ｂ）に示すように、半導体チップ１１の表面に電極パッド１３と同様な材料、例えば、Ａｌ合金からなる上部配線層１７となる層を、スパッタリング法にて堆積する。膜厚は、開口１４の段差より厚くする。

図２（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）法にて、開口１４を埋めた上部配線層１７の上面と、パシベーション膜１５の上面とが、実質的に同一平面をなすように加工する。つまり、上部配線層１７は、開口１４及び開口１４周辺においては、開口１４の中にしか残らないようにする。実質的に同一平面をなす領域は、後述の金バンプ２５を配置する領域を含む領域である。なお、上部配線層１７の上面が平坦に加工されるまで、パシベーション膜１５の上面を研磨することが可能なら、上部配線層１７の堆積時の膜厚は、必ずしも、開口１４の段差より厚くなくてもよい。

図２（ｄ）に示すように、パシベーション膜１５及び上部配線層１７の上面全面に、高融点金属であるＴｉ及びＰｄの２層からなるバンプ下地金属２１を、例えば、スパッタリング法にて堆積する。バンプ下地金属２１は、電解めっき法において所定の電位を与えるためのもの、また、バリアメタルであって、他に、ＴｉＷ及びＡｕの２層構造等とすることも可能である。少なくとも、金バンプ２５を配置する領域のバンプ下地金属２１の上面は平坦である。

図３（ａ）に示すように、バンプ下地金属２１の上面に、レジスト２３を塗布し、フォトリソグラフィ法により、金バンプ２５を形成する領域に、バンプ下地金属２１に達するレジスト２３の開口２２を形成する。開口２２の底面のバンプ下地金属２１は実質的に平面をなしている。開口２２の段差、つまり、開口２２の周辺のレジスト２３の上面は、後述の金バンプ２５の上面より、高い位置となるように形成されている。

図３（ｂ）に示すように、底部にバンプ下地金属２１が露出した開口２２の内部に、金イオンや金錯イオンを含む電解質をめっき液として、電解（電気）めっき法により、金からなる析出層、すなわち、金バンプ２５を形成する。金バンプ２５は、膜厚、すなわち、バンプ下地金属２１からの高さがほぼ一定となり、レジスト２３の膜厚を越えることはない。

図１（ａ）に示すように、レジスト２３が、例えば、アルカリ系の剥離液で除去され、その後、金バンプ２５をマスクとして、バンプ下地金属２１のＰｄ及びＴｉが、例えば、王水および弗酸で、それぞれエッチングされ、バンプ下地金属２１の上に、バンプ下地金属２１の側面とほぼ同じ側面を有する金バンプ２５が形成された半導体装置１が完成する。なお、Ｐｄのエッチング液は、ヨウ素系、または、シアン系等であってもよいし、Ｔｉのエッチングは、フッ化アンモニウム系液等の使用、または、ドライエッチングが可能である。また、Ｐｄをエッチングする際に、金バンプ２５もエッチングされるが、エッチングされる分だけ予め余分に形成することにより、所望の金バンプ２５が得られる。

金バンプ２５の高さ（膜厚）は約１５μｍ、図１の左右方向に示す幅は約１８μｍ、金バンプ２５間のピッチ（図示略）は約２５μｍである。電極パッド１３の側面は、金バンプ２５の側面の投影位置から、約２〜３μｍ外側にある。上部配線層１７の側面は、金バンプ２５の側面の投影位置から、約３〜５μｍ内側にある。なお、これらの寸法は、目的により、適宜、変更可能である。

上述したように、半導体装置１は、表面に電極パッド１３が形成された半導体チップ１１、電極パッド１３の上に配置され、半導体チップ１１と対向する上面が実質的に平面をなす上部配線層１７、上部配線層１７の上面と実質的に同一面をなし、上部配線層１７の側面と接し、半導体チップ１１の表面を被うパシベーション膜１５、上部配線層１７及び上部配線層１７の周囲のパシベーション膜１５の上に配置され、上部配線層１７と接続されたバンプ下地金属２１、及び平面をなすバンプ下地金属２１の上に側面を共有して配置され、膜厚がほぼ一定の金バンプ２５とを備えている。

つまり、半導体装置１は、上部配線層１７とパシベーション膜１５とがなす面が平坦なのでバンプ下地金属２１が平坦、バンプ下地金属２１が平坦なので金バンプ２５の底面が平坦、金の膜厚がほぼ一定なので金バンプ２５の露出した表面、すなわち上面が平坦となる。

次に、半導体装置１をパッケージに実装した形態を説明する。図４（ａ）及び図４（ｂ）は、図１（ａ）及び図１（ｂ）にそれぞれ対応し、図４（ａ）に示す断面図は、図４（ｂ）に示すＢ−Ｂ線に沿った断面図である。図４に示すように、半導体装置１の金バンプ２５とＣＯＦテープ（図示略）に形成されたインナリード３１とは、１対１で接続される。図４（ｂ）の左右方向に示すインナリード３１の幅は金バンプ２５の幅より小さく形成され、図４（ｂ）の上下方向に示すインナリード３１の長さは金バンプ２５の長さを越えて配置されている。

インナリード３１は、例えば、ＣｕまたはＣｕ合金が使用され、表面にはＳｎがめっきされている。図示は省略するが、インナリードボンダ等を使用して、金バンプ２５とインナリード３１とは押圧され、同時に、接触部の温度をＡｕ−Ｓｎ共晶を形成する温度に上げることにより、金バンプ２５とインナリード３１との間に共晶３２が形成される。金バンプ２５とインナリード３１とは、この共晶３２によって、電気的、機械的に接続される。

上述したように、金バンプ２５の上面は平坦化されている。そのために、金バンプ２５とインナリード３１とは、比較的弱い力で押圧することにより、接触させるべき面を接触させることが可能となる。つまり、表面に凹凸を有する金バンプとインナリードとの接触に比較して、より小さな力で接触させることが可能となる。

その結果、押圧によって生じる金バンプ２５の変形を小さく抑えることが可能となる。また、金バンプ２５の平面的な大きさは、電極パッド１３の平面的な大きさより小さい関係にあることも加わり、押圧によって生じる応力によって、パシベーション膜１５、上部配線層１７、及び電極パッド１３等が破壊されることを抑えることが可能となる。また、強い力で押圧することがないので、室温に戻したときの、残留応力が比較的小さい。

従って、半導体装置１は、金バンプ２５とインナリード３１との接続不良が抑制され、信頼性が高められる。また、半導体装置１は、金バンプ２５の幅方向への変形が小さくできるので、隣接する金バンプとの接触の危険性が抑制され、微細ピッチが可能となって、小型化及び高精細化に対応可能となる。

また、従来、金バンプの表面の凹凸を軽減する技術、すなわち、本実施例の開口１４を、パシベーション膜に開けた径の小さな開口の集合とすることにより、その上のバンプ下地金属を小さな開口に沿って形成し、更にその上に金バンプを形成することによって、金バンプの表面の凹部を小さくしようとする技術が知られている。しかしながら、この従来技術は、小さな開口の集合により、電気的な接続は可能となるものの、バンプ下地金属と電極パッドとの接触面積が小さくなり、いわゆる、バンプ剥がれが起こり易くなる。

これに比較して、半導体装置１は、大きな開口１４を形成し、上部配線層１７とバンプ下地金属２１とが、大きな開口１４に相等する面積で接触、接続されることになり、上部配線層１７とバンプ下地金属２１との間が、より強く接続されている。その結果、バンプ剥がれは抑制される。なお、電極パッド１３と上部配線層１７は、同一の材料で形成され、機械的な接続強度は、上部配線層１７とバンプ下地金属２１との間の接続強度より強くなっている。

また、上述した実施例の技術は、半導体装置１の金バンプ２５の硬度をモニタする硬度測定用の金バンプに適用することが可能である。金バンプ２５は、電解めっき法により形成されるが、めっきの条件等により硬度が変化することがあり、この硬度をモニタするために、半導体装置１には、電気的、機械的接続用途以外に、硬度測定用の金バンプが形成されることが多い。

硬度測定用の金バンプは、例えば、金バンプ２５とインナリード３１との接続を妨げないような半導体チップ１１の周辺部に配置される。ビッカース硬度測定用の金バンプは、本発明者の実験によれば、一辺が７０μｍ乃至それ以上の正方形または矩形をなして形成されると安定して正確に測定可能である。つまり、硬度測定用の金バンプは、図１に示した金バンプ２５と模式的には同様の形状を有し、高さが同様で、平面的な広がりが大きく形成される。硬度測定用の金バンプの上面は、金バンプ２５の下地層と同様な層構造を有する下地層の上に形成されるので平坦となる。なお、硬度測定用の金バンプは、金バンプ２５を形成する工程で同様に形成可能である。

その結果、本実施例の技術を適用した硬度測定用の金バンプは、ビッカース硬度測定装置で形成された圧痕（測定用のくぼみ）を平坦な上面にはっきりと残すことが可能となり、圧痕の対角線をより正確に読み取ることができ、ビッカース硬度をより正確に求めることが可能となる。そして、半導体装置１は、金バンプ２５の硬度がバンプ接続に適するものとされる。

また、面積の大きな硬度測定用の金バンプが、半導体装置１の小型化を妨げる場合は、硬度測定用の金バンプを半導体装置１の外、つまり、半導体装置１（半導体チップ１１）が配列された半導体基板（ウェーハ状）の外周部に配置することが可能である。半導体基板の外周部には、例えば、矩形の半導体チップ１１を配置するに十分な面積はないが、硬度測定用の金バンプは配置できる領域を有しており、この領域にのみ硬度測定用の金バンプを形成することが可能である。ここで、半導体チップが欠けることなく配列可能な半導体基板の領域をチップ形成有効領域という。硬度測定用の金バンプはチップ形成有効領域に隣接する領域に配置される。

硬度測定用の金バンプを形成する工程は、例えば、金バンプ２５を形成する工程において、バンプ下地金属２１（図２（ｄ）参照）までは、同様に進めることができる。そして、図３（ａ）に示した金バンプのための開口２２を形成する工程及びそれ以降において、硬度測定用の金バンプを配置する領域にのみ、別マスクによりパターニングを行い、金バンプ２５と同時に電解めっきを行って、硬度測定用の金バンプを形成することができる。

その結果、例えば、図５に示すように、半導体チップ１１の延長にある外周部に位置する半導体基板４１、半導体基板４１の上に配置された電極パッド１３と同様な下部配線層４３、半導体基板４１の表面及び下部配線層４３を被うパシベーション膜１５、及び、パシベーション膜１５の上に配置されたバンプ下地金属２１と同様なバンプ下地金属５１が積層され、硬度測定用金バンプ５５は、バンプ下地金属５１の上に金バンプ２５と同様の硬度測定用金バンプ５５が配置される。硬度測定用金バンプ５５は、下地の各層が平坦であるので、表面は同様に平坦である。図１に示した半導体装置１の金バンプ２５の下地の構成とは、上部配線層１７を持たないことが異なる。硬度測定用金バンプ５５は、接続用ではないので、必ずしも上部配線層１７を持つ必要はない。

硬度測定用金バンプ５５は、上述の半導体装置１内に配設された硬度測定用の金バンプと同様に、ビッカース硬度がより正確に測定されて、半導体装置１は、金バンプ２５の硬度がバンプ接続に適するものとされる。半導体装置１の外、外周部の半導体基板４１に硬度測定用金バンプ５５を形成するための工程が追加されるものの、面積の比較的大きな硬度測定用の金バンプを配置することが必要ないので、半導体装置１のチップサイズの小型化が可能となる。

本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。

例えば、上記実施例では、金バンプとインナリードがＡｕ−Ｓｎ共晶を形成して接続される例を示したが、金バンプとインナリードに相当する実装テープまたは実装基板側電極とが、異方性導電樹脂の導電性粒子を介して接続されることは可能である。金バンプの表面が平坦であることにより、接触抵抗をより低く、且つより安定化させることが可能である。

また、上記実施例では、金バンプとインナリードがＡｕ−Ｓｎ共晶を形成して接続される例を示したが、金属バンプは、Ａｕの他、Ｃｕ、Ａｇ、及びこれらの金属の合金等であって、熱圧着、超音波熱圧着等により接続する方法、または、金属バンプは、Ｃｕ及びＣｕ合金等であって、半田等により接続する方法が可能である。

本発明の実施例に係る半導体装置の構成を模式的に示す図で、図１（ａ）は断面図、図１（ｂ）は平面図。 本発明の実施例に係る半導体装置の製造方法を工程順に模式的に示す断面図。 本発明の実施例に係る半導体装置の、図２に続く製造方法を工程順に模式的に示す断面図。 本発明の実施例に係る半導体装置をインナリードと接続した構成を模式的に示す図で、図４（ａ）は断面図、図４（ｂ）は平面図。 本発明の実施例の変形例に係る金バンプ部の構成を模式的に示す断面図。

符号の説明

１ 半導体装置
１１ 半導体チップ
１３ 電極パッド
１４、２２ 開口
１５ パシベーション膜
１７ 上部配線層
２１、５１ バンプ下地金属
２３ レジスト
２５ 金バンプ
３１ インナリード
３２ 共晶
４１ 半導体基板
４３ 下部配線層
５５ 硬度測定用金バンプ

Claims (5)

1. 表面に電極パッドが形成された半導体チップと、
   前記電極パッドの上に配置され、前記半導体チップと対向する上面が平面をなす上部配線層と、
   前記上部配線層の上面と同一面をなし、前記上部配線層の側面と接し、前記半導体チップの表面を被う絶縁膜と、
   前記上部配線層及び前記上部配線層の周囲の前記絶縁膜の上に配置され、前記上部配線層と接続された金属膜と、
   平面をなす前記金属膜の上に前記金属膜と側面を共有して配置され、所定の膜厚の金属バンプと、
   を備えていることを特徴とする半導体装置。
2. 前記電極パッドは、アルミニウムまたはアルミニウム合金であることを特徴とする請求項１に記載の半導体装置。
3. 前記金属膜は、高融点金属を含む単層、または、高融点金属を含む層を有する複数層であることを特徴とする請求項１または２に記載の半導体装置。
4. 前記金属バンプは、前記上部配線層より大きく、前記電極パッドより小さいことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
5. 半導体チップが欠けることなく配列可能な半導体基板のチップ形成有効領域内の表面に電極パッドを形成し、前記電極パッド上に開口を有する絶縁膜を形成する工程と、
   前記電極パッド及び前記絶縁膜の上に導電膜を堆積し、前記導電膜の上面が前記絶縁膜の上面と同一平面となるように平坦化された上部配線層を形成する工程と、
   前記絶縁膜及び前記上部配線層の上に、金属膜を堆積する工程と、
   前記チップ形成有効領域内に、前記金属膜を介して前記上部配線層上に第１の金属バンプを形成し、同時に、前記半導体基板の前記チップ形成有効領域に隣接する領域に、前記金属膜上に第２の金属バンプを形成する工程と、
   前記第２の金属バンプの硬度を測定する工程と、
   を備えていることを特徴とする半導体装置の製造方法。

Images