DE112020007026T5 - Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit - Google Patents

Abstract

Es wird eine Halbleitereinheit angegeben, bei der ein Gleiten von Al in einer laminierten Struktur aus einer Aluminium-Elektrodenschicht und einer Kupfer-Elektrodenschicht zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden kann. Dementsprechend weist eine erste Kupfer-Elektrodenschicht in der Halbleitereinheit gemäß der vorliegenden Erfindung eine Mehrzahl von hervorstehenden Bereichen als Bereiche auf, die in einer Grenzschicht mit der Aluminium-Elektrodenschicht in Richtung zu der Aluminium-Elektrodenschicht hervorstehen.

Description

• TECHNISCHES GEBIET
• Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit sowie auf ein Verfahren zur Herstellung einer Halbleitereinheit.
• STAND DER TECHNIK
• Eine Schalteinheit, wie beispielsweise ein Silicium-Bipolartransistor mit isoliertem Gate (IGBT) und ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), wird als ein Mittel zum Umschalten einer Ausführung und Unterbrechung einer elektrischen Stromversorgung zum Treiben einer Last verwendet, wie beispielsweise eines Elektromotors in einer Leistungselektronikvorrichtung. Beispiele für eine besonders wichtige Einheit in dem MOSFET, der als eine Leistungshalbleitereinheit verwendet wird, umfassen einen vertikalen MOSFET. Ein vertikaler MOSFET weist zum Beispiel eine Halbleiterschicht, in der zum Beispiel eine Halbleiterschicht vom n-Typ, eine Drift-Schicht und eine Halbleiterschicht vom p-Typ, in der ein Kanal ausgebildet ist, gestapelt sind, eine Source-Elektrode, eine Gate-Elektrode sowie eine Drain-Elektrode auf.
• In einer herkömmlichen Halbleitereinheit, die bei einer Temperatur niedriger als 200 °C betrieben wird, werden ein Halbleiterelement, das Silicium (Si) als Basismaterial aufweist, und eine Elektrode verwendet, die Aluminium (Al) als eine Hauptkomponente aufweist. Es ist jedoch erforderlich, dass die Halbleitereinheit in Abhängigeit von einer Erhöhung der in der Halbleitereinheit fließenden Stromkapazität bei einer Temperatur von 200 °C oder einer höheren Temperatur betrieben wird. Ein Halbleiter mit großer Bandlücke findet als ein Basismaterial eines Halbleiterelements dahingehend Beachtung, dass die Halbleitereinheit bei einer Temperatur von 200 °C oder einer höheren Temperatur betrieben wird. Bei dem Halbleiter mit großer Bandlücke handelt es sich um einen Halbleiter, der eine größere Bandlücke als Si aufweist und ein hohes Isolations-Durchschlagfeld aufweist, und Beispiele für denselben umfassen Siliciumcarbid (SiC), Nitrid und Diamant.
• Das Patendokument 1 offenbart eine laminierte Elektrode aus Cu/Al, bei der in Reaktion auf die Anforderungen eines Betriebs bei einer hohen Temperatur und einer hohen Zuverlässigkeit eine Kupfer(Cu)-Elektrodenschicht als ein hochschmelzendes Material auf eine Aluminium-Elektrodenschicht gestapelt ist, die aus Al als einer Hauptkomponente besteht. Ein Ziel besteht darin, eine Schädigung an dem Halbleiterelement durch einen Cu-Draht zum Zeitpunkt der Herstellung eines Moduls unter Verwendung des Cu-Drahts zu reduzieren.
• DOKUMENTE DES STANDS DER TECHNIK
• Patentdokument
• Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2018- 37 684 A
• KURZBESCHREIBUNG
• Mit der Erfindung zu lösendes Problem
• Wenn eine Leistungshalbleitereinheit bei einer Temperatur von 200 °C oder einer höheren Temperatur unter Verwendung einer laminierten Struktur aus einer Aluminium-Elektrodenschicht und einer Kupfer-Elektrodenschicht wie im Fall von Patentdokument 1 betrieben wird, entstehen in Abhängigeit von einem Unterschied des linearen Ausdehnungskoeffizienten zwischen der Aluminium-Elektrodenschicht, der Kupfer-Elektrodenschicht auf der Aluminium-Elektrodenschicht und einem Modulelement Spannungen. Die Aluminium-Elektrodenschicht weist den höchsten linearen Ausdehnungskoeffizienten auf, so dass sich Spannungen an der Aluminium-Elektrodenschicht konzentrieren.
• In der laminierten Struktur aus der Aluminium-Elektrodenschicht und der Kupfer-Elektrodenschicht werden eine Grenzschicht zwischen der Aluminium-Elektrodenschicht und der Kupfer-Elektrodenschicht und die Aluminium-Elektrodenschicht, die einen geringeren Härtegrad als die Kupfer-Elektrodenschicht aufweist und eine Rekristallisierungstemperatur aufweist, die niedriger als 200 °C ist, und somit bei einer Temperatur von 200 °C oder einer höheren Temperatur einen noch geringeren Härtegrad aufweist, zu einem Schwachpunkt.
• Wenn bei einer Temperatur von 200 °C oder mehr Spannungen entstehen, tritt somit ein Problem auf, auf das als ein Gleiten von Al Bezug genommen wird, bei dem sich die Aluminium-Elektrodenschicht und die Kupfer-Elektrodenschicht ablösen oder die Aluminium-Elektrodenschicht verformt wird.
• Die vorliegende Erfindung wurde daher konzipiert, um die vorstehenden Probleme zu lösen, und die Aufgabe besteht darin, eine Halbleitereinheit anzugeben, bei der ein Gleiten von Al in einer laminierten Struktur aus einer Aluminium-Elektrodenschicht und einer Kupfer-Elektrodenschicht zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden kann.
• Mittel zum Lösen des Problems
• Gemäß einem Aspekt der vorliegenden Erfindung wird eine Halbleitereinheit angegeben, die Folgendes aufweist:
• ein Halbleiterelement; eine Aluminium-Elektrodenschicht, die auf einer oberen Oberfläche des Halbleiterelements angeordnet ist und Aluminium als eine Hauptkomponente aufweist; eine erste Kupfer-Elektrodenschicht, die auf einer oberen Oberfläche der Aluminium-Elektrodenschicht angeordnet ist und Kupfer als eine Hauptkomponente aufweist; sowie eine zweite Kupfer-Elektrodenschicht, die auf einer oberen Oberfläche der ersten Kupfer-Elektrodenschicht angeordnet ist, Kristallkörner aufweist, die größer als Kristallkörner in der ersten Kupfer-Elektrodenschicht sind, und Kupfer als eine Hauptkomponente aufweist, wobei die erste Kupfer-Elektrodenschicht in einer Grenzschicht mit der Aluminium-Elektrodenschicht eine Mehrzahl von hervorstehenden Bereichen als Bereiche aufweist, die in Richtung zu der Aluminium-Elektrodenschicht hervorstehen.
• Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halbleitereinheit angegeben, das Folgendes aufweist:
• einen Herstellungsprozess für eine Aluminium-Elektrodenschicht, bei dem auf einer oberen Oberfläche eines Halbleiterelements eine Aluminium-Elektrodenschicht gebildet wird, die Aluminium als eine Hauptkomponente enthält und mit einer Mehrzahl von ersten Vertiefungsbereichen in einer oberen Oberfläche der Aluminium-Elektrodenschicht versehen ist; einen Herstellungsprozess für eine erste Kupfer-Elektrodenschicht, bei dem eine erste Kupfer-Elektrodenschicht, die Kupfer als eine Hauptkomponente enthält und eine Mehrzahl von hervorstehenden Bereichen aufweist, die der Mehrzahl von ersten Vertiefungsbereichen entspricht, in einem Bereich auf einer oberen Oberfläche der Aluminium-Elektrodenschicht gebildet wird, der in einer Draufsicht die Mehrzahl von ersten Vertiefungsbereichen aufweist; sowie einen Herstellungsprozess für eine zweite Kupfer-Elektrodenschicht, bei dem auf einer oberen Oberfläche der ersten Kupfer-Elektrodenschicht eine zweite Kupfer-Elektrodenschicht mit Kristallkörnern gebildet wird, deren Abmessung größer als jene von Kristallkörnern der ersten Kupfer-Elektrodenschicht ist.
• Effekte der Erfindung
• Bei der Halbleitereinheit gemäß der vorliegenden Erfindung weist die erste Kupfer-Elektrodenschicht die Mehrzahl von hervorstehenden Bereichen in der Grenzschicht mit der Aluminium-Elektrodenschicht als die Bereiche auf, die in Richtung zu der Aluminium-Elektrodenschicht hervorstehen. Dementsprechend kann ein Gleiten von Al in einer laminierten Struktur aus der Aluminium-Elektrodenschicht und der Kupfer-Elektrodenschicht zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden.
• Diese und weitere Ziele, Merkmale, Aspekte und Vorteile in Bezug auf die in der Beschreibung der vorliegenden Anmeldung offenbarte Technik werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
• Figurenliste
• In den Figuren zeigen:
• 1 eine Querschnittsansicht, die eine Halbleitereinheit gemäß Ausführungsform 1 darstellt;
• 2 eine Querschnittsansicht, welche die Halbleitereinheit gemäß Ausführungsform 1 darstellt;
• 3 eine Querschnittsansicht, die einen Prozess zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
• 4 eine Querschnittsansicht, die einen Prozess zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
• 5 eine Querschnittsansicht, die einen Prozess zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
• 6 eine Querschnittsansicht, die einen Prozess zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
• 7 eine Querschnittsansicht, die einen Prozess zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
• 8 eine Querschnittsansicht, die einen Prozess zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
• 9 eine Querschnittsansicht, die eine Halbleitereinheit gemäß Ausführungsform 2 darstellt;
• 10 eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 3 in einer Richtung in der Ebene darstellt;
• 11 eine Querschnittsansicht, die eine Konfiguration der Halbleitereinheit gemäß Ausführungsform 3 in der Richtung in der Ebene darstellt;
• 12 eine Querschnittsansicht, die eine Konfiguration der Halbleitereinheit gemäß Ausführungsform 3 in der Richtung in der Ebene darstellt;
• 13 eine Querschnittsansicht, die eine Halbleitereinheit gemäß Ausführungsform 4 darstellt;
• 14 eine Querschnittsansicht, die eine Halbleitereinheit gemäß Ausführungsform 5 darstellt;
• 15 eine Querschnittsansicht, die eine Halbleitereinheit gemäß Ausführungsform 6 darstellt;
• 16 ein Schaubild, das Eigenschaften eines Materials darstellt, das bei der Halbleitereinheit gemäß den Ausführungsformen 1 bis 6 verwendet wird.
• BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
• A. Ausführungsform 1
• A-1. Konfiguration
• 1 ist eine Querschnittsansicht, die eine Konfiguration eines Halbleiterchips 100 als Halbleitereinheit gemäß Ausführungsform 1 darstellt.
• Bei der Ausführungsform 1 ist ein Beispiel dahingehend beschrieben, dass ein Halbleiterelement 1, das SiC, bei dem es sich um einen Halbleiter mit großer Bandlücke handelt, als ein Basismaterial enthält, in dem Halbleiterchip 100 verwendet wird. Bei dem Halbleiter mit großer Bandlücke handelt es sich um einen Halbleiter, der eine größere Bandlücke als Si aufweist und eine hohe Isolations-Durchschlagfeldstärke aufweist. Das Halbleiterelement 1 kann zum Beispiel einen anderen Halbleiter mit großer Bandlücke als SiC, wie beispielsweise Nitrid oder Diamant, anstelle von SiC aufweisen.
• Wie in 1 dargestellt, weist der Halbleiterchip 100 das Halbleiterelement 1, eine Aluminium-Elektrodenschicht 2, eine Harzschicht 4, eine Kupfer-Elektrodenschicht 5 als eine erste Kupfer-Elektrodenschicht sowie eine Kupfer-Elektrodenschicht 6 als eine zweite Kupfer-Elektrodenschicht auf.
• Ein Halbleiter des Halbleiterelements 1 weist einen Siliciumcarbid-Halbleiter als ein Basismaterial auf. Die Dicke des Halbleiterelements 1 liegt innerhalb eines Bereichs von 51 µm bis 560 µm. Das Halbleiterelement 1 wird nachstehend beschrieben.
• Die Aluminium-Elektrodenschicht 2 weist Aluminium als eine Hauptkomponente auf und ist auf einer oberen Oberfläche des Halbleiterelements 1 angeordnet, so dass sie mit dem Halbleiterelement 1 elektrisch verbunden ist. Eine Hauptkomponente eines bestimmten Elements gibt an, dass eine Komponente einen Anteil von 50 Massenprozent oder mehr in Bezug auf sämtliche Komponenten das Element bildet. Bei der Aluminium-Elektrodenschicht 2 kann es sich um eine Legierung handeln, die Aluminium enthält.
• Zum Beispiel wird AlSi oder AlCu als ein Material für die Aluminium-Elektrodenschicht 2 verwendet. Die Dicke der Aluminium-Elektrodenschicht 2 liegt innerhalb eines Bereichs von 0,5 µm bis 5 µm. Bei der Dicke der Aluminium-Elektrodenschicht 2 handelt es sich um einen nachfolgend beschriebenen Abstand in einer Dickenrichtung von einer oberen Oberfläche einer Zwischenisolierschicht 28 bis zu einer oberen Oberfläche der Aluminium-Elektrodenschicht 2.
• Die Harzschicht 4 ist selektiv auf der oberen Oberfläche der Aluminium-Elektrodenschicht 2 angeordnet und weist in einer Draufsicht eine Öffnung auf. Die Harzschicht 4 weist zum Beispiel ein organisches Harz, wie beispielsweise ein Polyimid, ein Epoxid oder ein Acryl, als ein Basismaterial auf. Die Dicke der Harzschicht 4 liegt innerhalb eines Bereichs von 3 µm bis 100 µm.
• Die Kupfer-Elektrodenschicht 5 ist in einem Öffnungsbereich der Harzschicht 4 auf der oberen Oberfläche der Aluminium-Elektrodenschicht 2 angeordnet. Der Härtegrad der Kupfer-Elektrodenschicht 5 ist höher als jener der Aluminium-Elektrodenschicht 2. Die Kupfer-Elektrodenschicht 5 weist Kupfer als eine Hauptkomponente auf. Für die Kupfer-Elektrodenschicht 5 kann einkomponentiges Kupfer oder eine Kupfer-Legierung verwendet werden, die Nickel (Ni) enthält.
• Die Kupfer-Elektrodenschicht 5 weist in einer Grenzschicht mit der Aluminium-Elektrodenschicht 2 eine Mehrzahl von hervorstehenden Bereichen 3 als Bereiche auf, die in Richtung zu der Aluminium-Elektrodenschicht 2 hervorstehen. Die Größe von Kristallkörnern der Kupfer-Elektrodenschicht 5 ist in Bezug auf die Abmessung in einer Draufsicht kleiner als die Breite eines Basisbereichs des hervorstehenden Bereichs 3. Die Tiefe jedes hervorstehenden Bereichs 3 ist gleich oder größer als 0,2 µm und gleich oder kleiner als 5,0 µm.
• Die Breite eines Basisbereichs des hervorstehenden Bereichs ist in einer Draufsicht gleich oder größer als 0,2 µm und gleich oder kleiner als 1,0 µm. Die Breite w des Basisbereichs des hervorstehenden Bereichs 3 ist in einer Draufsicht in 10, 11 und 12 für jede bei der Ausführungsform 3 beschriebene Anordnung der hervorstehenden Bereiche 3 dargestellt. Wenn sich die Formen der hervorstehenden Bereiche 3 jedoch jeweils voneinander unterscheiden, ist die Breite w von der Form des hervorstehenden Bereichs 3 abhängig.
• Die Breite des hervorstehenden Bereichs 3 wird in einer Tiefenrichtung geringer, wie in 1 dargestellt. Die Kupfer-Elektrodenschicht 5 weist die Mehrzahl von hervorstehenden Bereichen 3 als die Bereiche auf, die in Richtung zu der Aluminium-Elektrodenschicht 2 hervorstehen, so dass eine Verformung der Aluminium-Elektrodenschicht 2, die durch in der Aluminium-Elektrodenschicht 2 entstehende Spannungen verursacht wird, unterbunden werden kann. Die Unterbindung der Verformung der Aluminium-Elektrodenschicht 2, die durch die hervorstehenden Bereiche 3 geleistet wird, ist im Abschnitt A-2. Ursache, warum ein Gleiten von Al unterbunden werden kann, detaillierter beschrieben.
• Die Abmessung der Kristallkörner ist durch einen Mittelwert definiert, wie nachstehend beschrieben. Ein mittlerer Korndurchmesser wird durch Messen der Anzahl von Kristallkörnern, die auf einer bestimmten geraden Linie vorhanden sind, und Dividieren der Länge eines geraden Bereichs durch die Anzahl der Kristallkörner berechnet.
• Die Dicke der Kupfer-Elektrodenschicht 5 liegt innerhalb eines Bereichs von 5 µm bis 30 µm.
• Die Kupfer-Elektrodenschicht 6 weist Kupfer als eine Hauptkomponente auf und ist auf einer oberen Oberfläche der Kupfer-Elektrodenschicht 5 angeordnet. Die Kupfer-Elektrodenschicht 6 weist Kupfer als eine Hauptkomponente auf. Für die Kupfer-Elektrodenschicht 6 kann einkomponentiges Kupfer oder eine Kupfer-Legierung verwendet werden, die Nickel (Ni) enthält. Die Abmessung der Kristallkörner der Kupfer-Elektrodenschicht 6 ist größer als jene der Kupfer-Elektrodenschicht 5.
• Die Dicke der Kupfer-Elektrodenschicht 6 liegt innerhalb eines Bereichs von 5 µm bis 100 µm.
• Bei dem Halbleiterchip 100 in 1 weist das Halbleiterelement 1 einen Halbleiter mit großer Bandlücke als ein Basismaterial auf, und eine Stromdichte, die in dem Halbleiterchip 100 fließt, ist höher als eine Stromdichte in einem Fall, in dem ein Halbleiterelement verwendet wird, das Si als ein Basismaterial aufweist. Dementsprechend ist auch eine Stromkapazität hoch, die in der Kupfer-Elektrodenschicht 5 und der Kupfer-Elektrodenschicht 6 fließt. Unter dem Gesichtspunkt einer maximal zulässigen Stromdichte in der Kupfer-Elektrodenschicht 5 und der Kupfer-Elektrodenschicht 6 sowie einer Wärmeabstrahlungseigenschaft der Kupfer-Elektrodenschicht 5 und der Kupfer-Elektrodenschicht 6 weisen die Kupfer-Elektrodenschicht 5 und die Kupfer-Elektrodenschicht 6 jeweils bevorzugt eine Dicke von 5 µm oder mehr auf.
• Eine obere Oberfläche der Kupfer-Elektrodenschicht 6 ist nicht mit der Harzschicht 4 bedeckt, sondern liegt in dem Halbleiterchip 100 frei. Mit der freiliegenden Oberfläche ist zum Beispiel eine Leitungselektrode zum Anlegen einer Spannung an den Halbleiterchip 100 verbunden.
• 2 stellt eine Konfiguration des Halbleiterelements 1 dar. In 2 ist eine Struktur oberhalb einer Mitte der Aluminium-Elektrodenschicht 2 weggelassen.
• Das Halbleiterelement 1 weist Folgendes auf: eine Drain-Elektrode 21, ein Siliciumcarbid-Substrat 22, eine Drift-Schicht 23, einen Muldenbereich 24, einen Source-Bereich 25, einen Kontaktbereich 26, eine Gate-Elektrode 27, eine Zwischenisolierschicht 28, eine Silicid-Schicht 30 sowie eine Gate-Oxidschicht 32. In der nachstehenden Beschreibung können ein Leitfähigkeitstyp vom n-Typ und ein Leitfähigkeitstyp vom p-Typ vertauscht werden. Wenn der Leitfähigkeitstyp vom n-Typ und der Leitfähigkeitstyp vom p-Ty ausgetauscht werden, so werden auch die für eine Ionenimplantation verwendeten Störstellen in Abhängigkeit von dem Austauschen des Leitfähigkeitstyps ausgetauscht.
• Bei dem Siliciumcarbid-Substrat 22 handelt es sich um einen Siliciumcarbid-Halbleiter vom n-Typ.
• Die Drift-Schicht 23 ist auf einer oberen Oberfläche des Siliciumcarbid-Substrats 22 ausgebildet und weist Störstellen vom n-Typ mit einer geringeren Konzentration als jener des Siliciumcarbid-Substrats 22 auf.
• Die Mehrzahl von Muldenbereichen 24, die Störstellen vom p-Typ aufweisen, ist selektiv in einem oberen Schichtbereich der Drift-Schicht 23 ausgebildet.
• Der Kontaktbereich 26, der Störstellen vom p-Typ mit einer höheren Konzentration als jener des Muldenbereichs 24 aufweist, ist selektiv in einem oberen Schichtbereich jedes Muldenbereichs 24 ausgebildet.
• Der Source-Bereich 25, der Störstellen vom n-Typ aufweist, ist in einem oberen Schichtbereich jedes Muldenbereichs 24 so ausgebildet, dass er den Kontaktbereich 26 in einer Draufsicht umgibt.
• Der Source-Bereich 25 und der Kontaktbereich 26 befinden sich nicht in Kontakt mit der Drift-Schicht 23.
• Die Gate-Oxidschicht 32 ist selektiv auf einer oberen Oberfläche der Drift-Schicht 23 ausgebildet.
• Die Gate-Elektrode 27 ist auf der Gate-Oxidschicht 32 ausgebildet.
• Die Zwischenisolierschicht 28 ist so ausgebildet, dass die Gate-Elektrode 27 von der Gate-Oxidschicht 32 und der Zwischenisolierschicht 28 umgeben ist. Eine mit der Gate-Elektrode 27 verbundene Verdrahtung ist in einer geeigneten Weise angeordnet.
• Die Gate-Elektrode 27 ist auf einer oberen Oberfläche des Muldenbereichs 24 so ausgebildet, dass sie einem Bereich gegenüberliegt, der den Source-Bereich 25 und die Drift-Schicht 23 verbindet.
• Die Silicid-Schicht 30 ist auf oberen Oberflächen des Source-Bereichs 25 und des Kontaktbereichs 26 ausgebildet.
• Die Aluminium-Elektrodenschicht 2 ist auf einer oberen Oberfläche des Halbleiterelements 1 angeordnet und befindet sich über ein Source-Kontaktloch 33 in Kontakt mit der Silicid-Schicht 30, so dass sie mit dem Halbleiterelement 1 elektrisch verbunden ist. Das heißt, eine Grenzschicht zwischen der Aluminium-Elektrodenschicht 2 und dem Halbleiterelement 1 ist uneben, wie in 2 dargestellt, die Unebenheit ist jedoch weggelassen, und die Grenzschicht zwischen diesen ist in 1 zum Beispiel als eine gerade Linie dargestellt.
• Bei der vorliegenden Erfindung wird das Halbleiterelement 1 verwendet, um ein Element anzugeben, das die Aluminium-Elektrodenschicht 2, die Kupfer-Elektrodenschicht 5 und die Kupfer-Elektrodenschicht 6 nicht aufweist, und der Halbleiterchip 100 wird verwendet, um ein Element anzugeben, das die Aluminium-Elektrodenschicht 2, die Kupfer-Elektrodenschicht 5 sowie die Kupfer-Elektrodenschicht 6 aufweist.
• Für das Halbleiterelement 1 wird ein Halbleiter mit großer Bandlücke verwendet, so dass im Vergleich zu einem Fall, in dem Silicium als ein Halbleiter verwendet wird, eine Charakteristik mit einer hohen Stehspannung erzielt werden kann. Für das Halbleiterelement 1 wird ein Halbleiter mit großer Bandlücke verwendet, so dass das Halbleiterelement 1 bei einer hohen Temperatur von zum Beispiel 200 °C oder höher betrieben werden kann.
• Eine Elektrodenschicht eines Halbleiterchips, bei dem ein Halbleiter mit großer Bandlücke verwendet wird, muss in Abhängigeit von einer Erhöhung der Stromkapazität, die in dem Halbleiterchip fließt, dicker gebildet werden. Somit wird die Kupfer-Elektrodenschicht zum Beispiel unter Verwendung eines Plattierungs-Verfahrens zur Herstellung einer Halbleitereinheit dick ausgebildet. Dabei wird eine Kupfer-Kristallkeimschicht gebildet, und eine Kupfer-Elektrodenschicht kann auch durch ein elektrolytisches Plattierungs-Verfahren gebildet werden; wenn jedoch ein derartiges Verfahren verwendet wird, muss ein Prozess in Bezug auf einen existierenden Herstellungsprozess für eine Aluminium-Elektrodenschicht erheblich verändert werden. Somit wird zunächst eine Aluminium-Elektrodenschicht gebildet, und auf dieser wird eine Cu-Elektrodenschicht gebildet, so dass eine Veränderung des Prozesses in Bezug auf den existierenden Herstellungsprozess für eine Aluminium-Elektrodenschicht unterbunden werden kann.
• A-2. Ursache, warum ein Gleiten von Al unterbunden werden kann
• Die Bildung der Kupfer-Elektrodenschicht 5, die in der Grenzschicht mit der Aluminium-Elektrodenschicht 2 eine Mehrzahl von hervorstehenden Bereichen 3 als solchen Bereichen aufweist, die in Richtung zu der Aluminium-Elektrodenschicht 2 hervorstehen, zielt auf den folgenden Effekt ab.
• Wenn ein Modul unter Verwendung des in 1 dargestellten Halbleiterchips 100 montiert wird und bei einer hohen Temperatur von 200 °C oder einer höheren Temperatur betrieben wird, entstehen durch einen Unterschied der linearen Ausdehnungskoeffizienten zwischen einem Modul-Element und dem Halbleiterchip 100, insbesondere zwischen einem Modul-Element und der Aluminium-Elektrodenschicht 2, Spannungen.
• Die Aluminium-Elektrodenschicht 2 ist aus einem niedrigschmelzenden Material gebildet, somit wird es bei einem Betrieb mit hoher Temperatur bei einer Temperatur von 200 °C oder einer höheren Temperatur leicht weich. 16 stellt eine Änderung eines Härtewerts (Vickers-Härte) einer Metallschicht in Abhängigkeit von einer Temperaturänderung dar. Bei dem in 16 dargestellten Härtewert handelt es sich um einen relativen Vergleichswert, der durch einen Nano-Prüfkörper erhalten wird und mit einem bei Raumtemperatur gemessenen Wert von Cu (Kristall) normalisiert wird.
• Bei 16 handelt es sich um einen Härtewert von drei Arten von Metallschichten aus Al, Cu (Kristall) und Cu (Mikrokristall) bei Raumtemperatur und bei einer Temperatur von 200 °C. Bei Al handelt es sich um eine Aluminium-Schicht, die aus einkomponentigem Aluminium besteht, bei Cu (Kristall) handelt es sich um eine Kupfer-Schicht, die aus einkomponentigem Kupfer besteht, das Kristallkörner mit einer Abmessung von 1 µm aufweist, und bei Cu (Mikrokristall) handelt es sich um eine Kupfer-Schicht, die aus einkomponentigem Kupfer besteht, das Kristallkörner mit einer Abmessung von 0,2 µm aufweist.
• Wenn die Temperatur von Al auf 200 °C erhöht wird, nimmt ein Härtegrad desselben auf ungefähr 64 % in Bezug auf jenen bei Raumtemperatur ab. Wenn die Temperatur von Cu (Kristall) auf 200 °C erhöht wird, nimmt ein Härtegrad desselben in einer ähnlichen Weise auf ungefähr 76 % in Bezug auf jenen bei Raumtemperatur ab. Ein Härtewert von Cu (Kristall) ist jedoch ungefähr dreimal höher als jener von Al bei Raumtemperatur, somit ist erkennbar, dass der Härtegrad von Cu (Kristall) auch bei einer hohen Temperatur auf einem hohen Wert gehalten wird. Ferner ist erkennbar, dass im Fall von Cu (Mikrokristall), das kleinere Kristallkörner als Cu (Kristall) aufweist, ein Härtegrad durch die Hall-Petch-Gleichung im Vergleich zu dem Fall von Cu (Kristall) zunimmt.
• Bei einem Hall-Petch-System ist erkennbar, dass dann, wenn sich die Abmessungen von Kristallkörnern zum Beispiel von 1 µm auf 2 µm ändern, die Festigkeit desselben gleich dem √5-fachen wird. Auf diese Weise kann durch Verwenden von Kupfer anstelle von Aluminium und ferner durch Steuern der Abmessungen der Kristallkörner eine Schicht mit einem hohen Härtegrad zum Zeitpunkt eines Betriebs mit hoher Temperatur bei einer Temperatur von 200 °C oder einer höheren Temperatur gebildet werden.
• Wenn eine mit einer Aluminium-Elektrode versehene Einheit bei einer Temperatur von 200 °C oder einer höheren Temperatur betrieben wird, wird die Aluminium-Elektrode herkömmlicherweise durch Spannungen verformt, die in der weich gewordenen Aluminium-Elektrode entstehen. Auf eine derartige Verformung der Aluminium-Elektrode wird speziell als ein Gleiten von Al Bezug genommen. Die Verformung tritt bei dem Gleiten von Al häufig über die gesamte Aluminium-Elektrode hinweg auf. Bei dem Gleiten von Al handelt es sich um ein Problem, das kennzeichnend für eine Komponente mit einer großen Elektrodenschichtdicke und Elektrodenfläche ist, die für das Fließen eines hohen Stroms ausgelegt ist, wie beispielsweise für eine Leistungseinheit.
• Um ein derartiges Problem zu bewältigen, wird die Kupfer-Elektrodenschicht 5, die Kupfer als ein hochschmelzendes Material und kleine Kristallkörner aufweist, derart gebildet, dass sie den hervorstehenden Bereich 3 aufweist, der so gebildet wird, dass er in Richtung zu der Aluminium-Elektrodenschicht 2 hervorsteht, so dass der hervorstehende Bereich 3, der zum Zeitpunkt des Betriebs bei einer Temperatur von 200 °C oder einer höheren Temperatur einen signifikant höheren Härtegrad als die Aluminium-Elektrodenschicht 2 aufweist, so ausgebildet ist, dass er in Richtung zu der Aluminium-Elektrodenschicht 2 hervorsteht.
• Das Gleiten von Al in einer laminierten Struktur aus der Aluminium-Elektrodenschicht 2 und der Kupfer-Elektrodenschicht 5 kann zum Zeitpunkt des Betriebs bei einer hohen Temperatur bei Unterstützung durch den hervorstehenden Bereich 3 unterbunden werden, und die Zuverlässigkeit des Halbleiterchips 100 wird erhöht. Die Form des hervorstehenden Bereichs 3 ist so vorgegeben, dass er in einer Tiefenrichtung eine geringe Querschnittsfläche aufweist, so dass eine Eigenschaft in Bezug auf die Beständigkeit gegenüber Spannungen, die in der Aluminium-Elektrodenschicht 2 entstehen, nicht nur in einer lateralen Richtung, sondern auch in einer vertikalen Richtung gut wird.
• Der Halbleiterchip 100 weist die Kupfer-Elektrodenschicht 6, die eine große Abmessung der Kristallkörner und einen geringen Härtegrad aufweist, auf der Kupfer-Elektrodenschicht 5 auf, die eine geringe Abmessung der Kristallkörner und einen hohen Härtegrad aufweist, so dass Spannungen zwischen dem Modul-Element und der Kupfer-Elektrodenschicht 5, die einen hohen Härtegrad aufweist, reduziert werden können, wenn das Modul-Element und die Kupfer-Elektrodenschicht 6 verbunden werden.
• A-3. Herstellungsverfahren
• Ein Verfahren zur Herstellung des Halbleiterchips 100 wird mit einem Beispiel eines Falls beschrieben, in dem es sich bei dem Halbleiterchip 100 um einen Siliciumcarbid-MOSFET handelt.
• Eine Drift-Schicht 23 vom n-Typ wird unter Verwendung eines chemischen Gasphasenabscheidungs(CVD)-Verfahrens auf der einen Hauptoberfläche (einer Hauptoberfläche auf einer Seite einer oberen Oberfläche) des Siliciumcarbid-Substrats 22 epitaxial aufgewachsen. Bei der Drift-Schicht 23 handelt es sich um eine Siliciumcarbid-Halbleiterschicht.
• In der nachstehenden Beschreibung handelt es sich bei einer Seite, auf der die Drift-Schicht 23 gebildet wird, bei einer Betrachtung von dem Siliciumcarbid-Substrat 22 aus, um eine obere Seite, und bei einer gegenüberliegenden Seite derselben handelt es sich um eine untere Seite in dem Halbleiterchip 100. Diese Konfiguration ist j edoch nicht maßgeblich für die obere und untere Seite, wenn der Halbleiterchip 100 tatsächlich verwendet wird.
• Die Dicke des Siliciumcarbid-Substrats 22 beträgt 50 µm bis 500 µm, und es weist Störstellen vom n-Typ innerhalb eines Bereichs von 1 × 10¹⁹ cm^-3 bis 1 × 10²¹ cm^-3 auf. Die Dicke der Drift-Schicht 23 beträgt 1 µm bis 60 µm, und sie weist Störstellen vom n-Typ innerhalb eines Bereichs von 1 × 10¹⁵ cm^-3 bis 1 × 10¹⁷ cm^-3 auf. Die Dicke der Drift-Schicht 23 ist durch die Stehspannung (Arbeitsspannung) bestimmt, die für den Siliciumcarbid-MOSFET notwendig ist.
• Auf einer oberen Oberfläche der Drift-Schicht 23 wird unter Verwendung einer Photolithographie-Technik eine Resistmaske mit einem Öffnungsbereich gebildet, durch den ein Bereich freiliegt, der als Muldenbereich 24 fungieren wird. Diese Resistmaske wird als eine Maske zur Verhinderung einer Störstellenimplantation verwendet.
• Nach der Bildung der Resistmaske werden Störstellen vom p-Typ von einer oberen Seite der Resistmaske aus durch Ionenimplantation so eingebracht, dass der Muldenbereich 24 selektiv in einem oberen Schichtbereich der Drift-Schicht 23 gebildet wird. Hierbei ist die Dicke des Muldenbereichs 24 gleich 0,5 µm bis 2,0 µm, Al wird zum Beispiel für Störstellen vom p-Typ verwendet, und eine Störstellenkonzentration ist innerhalb eines Bereichs von 1 × 10¹⁷ cm^-3 bis 5 × 10¹⁷ cm^-3 vorgegeben. Bei der Dicke des Muldenbereichs 24 handelt es sich um einen Abstand in der Dickenrichtung von einer unteren Oberfläche der Gate-Oxidschicht 32 bis zu einer unteren Oberfläche des Muldenbereichs 24.
• Als Nächstes wird nach einem Entfernen der Resistmaske, die zum Zeitpunkt der Bildung des Muldenbereichs 24 verwendet wird, unter Verwendung einer Photolithographie-Technik eine neue Resistmaske mit einem Öffnungsbereich gebildet, durch den ein Bereich freiliegt, welcher der Source-Bereich 25 werden soll. Diese Resistmaske wird ebenfalls als eine Maske zur Verhinderung einer Störstellenimplantation verwendet.
• Nach der Bildung der Resistmaske werden Störstellen vom n-Typ von einer oberen Seite der Resistmaske aus durch Ionenimplantation eingebracht, um den Source-Bereich 25 in einem oberen Schichtbereich der Muldenschicht 24 zu bilden. Hierbei ist die Dicke des Source-Bereichs 25 gleich 0,2 µm bis 0,5 µm, für die Störstellen vom n-Typ wird zum Beispiel Stickstoff (N) verwendet, und eine Störstellenkonzentration ist innerhalb eines Bereichs von 1 × 10¹⁸ cm^-3 bis 1 × 10²¹ cm^-3 vorgegeben.
• Als Nächstes wird nach einem Entfernen der Resistmaske, die zum Zeitpunkt der Bildung des Source-Bereichs 25 verwendet wird, unter Verwendung einer Photolithographie-Technik eine neue Resistmaske mit einem Öffnungsbereich gebildet, durch den ein Bereich freiliegt, welcher der Kontaktbereich 26 werden soll. Diese Resistmaske wird ebenfalls als eine Maske zur Verhinderung einer Störstellenimplantation verwendet.
• Nach der Bildung der Resistmaske werden Störstellen vom p-Typ von einer oberen Seite der Resistmaske aus durch Ionenimplantation eingebracht, um den Kontaktbereich 26 in einer Draufsicht in einem mittleren Bereich des Source-Bereichs 25 zu bilden. Die Dicke des Kontaktbereichs 26 ist gleich 0,2 µm bis 0,5 µm. Bei den Störstellen vom p-Typ, die zum Zeitpunkt der Bildung des Kontaktbereichs 26 implantiert werden, handelt es sich zum Beispiel um Al. Die Störstellenkonzentration des Kontaktbereichs 26 ist innerhalb eines Bereichs von 1 × 10¹⁸ cm^-3 bis 1 × 10²¹ cm^-3 vorgegeben.
• Als Nächstes wird nach einem Entfernen der Resistmaske, die zum Zeitpunkt der Bildung des Kontaktbereichs 26 verwendet wird, eine Temperbehandlung mit hoher Temperatur bei einer Temperatur von 1500 °C oder einer höheren Temperatur durchgeführt, um die implantierten Störstellen vom n-Typ und vom p-Typ zu aktivieren. Gemäß der vorstehend angegebenen Behandlung gelangt der Halbleiterchip 100 in einen in 3 dargestellten Zustand.
• Anschließend wird das Siliciumcarbid-Substrat 22 (darunter ein oberer Bereich der Struktur, wie beispielsweise die Drift-Schicht 23, die in einem vorhergehenden Prozess gebildet wurde) bei einer Temperatur von ungefähr 1000 °C einer Atmosphäre ausgesetzt, die Sauerstoff und Feuchtigkeitsdampf aufweist, so dass die oberen Oberflächen der Drift-Schicht 23, des Muldenbereichs 24, des Source-Bereichs 25 und des Kontaktbereichs 26 thermisch oxidiert werden, um die Gate-Oxidschicht 32 aus einer thermisch oxidierten Schicht (SiO₂) zu bilden.
• In der vorstehenden Beschreibung ist die Gate-Oxidschicht 32 eine thermisch oxidierte Schicht, bei der Gate-Oxidschicht 32 kann es sich jedoch auch um eine Oxidschicht handeln, die mittels eines CVD-Verfahrens gebildet wird, oder es kann sich auch um eine laminierte Schicht handeln, die aus einer thermisch oxidierten Schicht und einer mittels eines CVD-Verfahrens gebildeten Oxidschicht besteht. Ferner kann eine Oberfläche der Gate-Oxidschicht 32 nitriert werden. Das Nitrieren kann nach der Bildung der Gate-Oxidschicht 32 durch Tempern der Gate-Oxidschicht 32 in Stickstoffmonoxid(NO)-Gas oder Stickstoffdioxid(N₂O)-Gas bei einer hohen Temperatur von 1000 °C oder einer höheren Temperatur durchgeführt werden.
• Als Nächstes wird eine polykristalline Silicium-Schicht, die Phosphor (P) innerhalb eines Bereichs von 1 × 10¹⁹ cm^-3 bis 1 × 10²¹ cm^-3 aufweist, mittels eines CVD-Verfahrens auf der Gate-Oxidschicht 32 gebildet, um die Gate-Elektrode 27 zu bilden. Die Dicke der Gate-Elektrode 27 ist innerhalb eines Bereichs von 300 nm bis 600 nm vorgegeben. Die Gate-Elektrode 27 kann durch polykristallines Silicium vom p-Typ gebildet werden, das Bor (B) enthält.
• Unter Verwendung einer Photolithographie-Technik wird als Nächstes eine Ätzmaske mit einem Öffnungsbereich derart gebildet, dass die Gate-Elektrode 27 über dem Source-Bereich 25 und über dem Kontaktbereich 26 freiliegt. Anschließend wird die in dem Öffnungsbereich freiliegende Gate-Elektrode 27 unter Verwendung der Ätzmaske durch Ätzen entfernt.
• Als Nächstes wird zum Beispiel mittels eines CVD-Verfahrens eine Siliciumoxid-Schicht mit einer Dicke von 0,5 µm bis 5,0 µm in einer Draufsicht auf der gesamten oberen Oberfläche des Siliciumcarbid-Substrats 22 gebildet (darunter einem oberen Bereich der Struktur, wie beispielsweise der Drift-Schicht 23, die in einem vorhergehenden Prozess gebildet wurde), um die Zwischenisolierschicht 28 zu bilden. Unter Verwendung einer Photolithographie-Technik wird als Nächstes eine Ätzmaske mit einem Öffnungsbereich derart gebildet, dass die Zwischenisolierschicht 28 über dem Kontaktbereich 26 und über dem Source-Bereich 25 um den Kontaktbereich 26 herum freiliegt. Anschließend wird die in dem Öffnungsbereich freiliegende Zwischenisolierschicht 28 unter Verwendung der Ätzmaske durch Ätzen entfernt, und die Gate-Oxidschicht 32 unter der Zwischenisolierschicht 28 wird ebenfalls entfernt, um ein Source-Kontaktloch 33 zu bilden.
• Durch das Ätzen liegt ein Teil des Source-Bereichs 25 und des Kontaktbereichs 26 an einer Bodenfläche des Source-Kontaktlochs 33 frei.
• Nach einem Entfernen der Ätzmaske wird als Nächstes zum Beispiel mittels eines Sputter-Verfahrens eine Ni-Schicht mit einer Dicke von ungefähr 50 nm bis 300 nm in einer Draufsicht auf der gesamten oberen Oberfläche des Siliciumcarbid-Substrats 22 gebildet (darunter einem oberen Bereich der Struktur, wie beispielsweise der Drift-Schicht 23, die in einem vorhergehenden Prozess gebildet wurde), und an dieser wird zwecks Silicidierung eine Temperbehandlung durchgeführt.
• Dementsprechend wird eine Metallsilicid-Schicht (hier eine NiSi₂-Schicht) als eine Silicid-Schicht 30 auf einem oberen Bereich des Source-Bereichs 25 und des Kontaktbereichs 26 gebildet, der in Bezug auf die Bodenfläche des Source-Kontaktlochs 33 freiliegt. Die Ni-Schicht, die sich nicht in Kontakt mit der Siliciumcarbid-Halbleiterschicht der Drift-Schicht 23, des Muldenbereichs 24, des Source-Bereichs 25 und des Kontaktbereichs 26 befindet, reagiert nicht, so dass Ni verbleibt.
• Nach der Bildung der Silicid-Schicht 30 wird das Siliciumcarbid-Substrat 22 (darunter ein oberer Bereich der Struktur, wie beispielsweise die Drift-Schicht 23, die in einem vorhergehenden Prozess gebildet worden ist) mittels einer Säurelösung gespült, die zum Beispiel Schwefelsäure oder Chlorwasserstoffsäure aufweist. Die Ni-Schicht, die in der Silicid-Reaktion nicht reagiert wurde, wird durch den Spülvorgang entfernt. Die Ni-Schicht, die nicht reagiert wurde, wird entfernt, so dass die in 4 dargestellte Konfiguration erhalten wird.
• Anschließend wird mittels eines Sputter-Verfahrens eine Ni-Schicht mit einer Dicke von 100 nm bis 500 nm auf einer unteren Oberfläche des Siliciumcarbid-Substrats 22 gebildet. Als Nächstes wird zwecks Silicidierung eine Wärmebehandlung an dieser Ni-Schicht durchgeführt. Bei dieser silicidierten Ni-Schicht handelt es sich um eine Schicht in einer laminierten Struktur der Drain-Elektrode 21, die auf der unteren Oberfläche des Siliciumcarbid-Substrats 22 gebildet wird.
• Als Nächstes wird ein Herstellungsprozess für eine Aluminium-Elektrodenschicht durchgeführt, bei dem die Aluminium-Elektrodenschicht 2, die Aluminium als eine Hauptkomponente aufweist und mit einer Mehrzahl von Vertiefungsbereichen 31 als einer Mehrzahl von zweiten Vertiefungsbereichen in einer oberen Oberfläche derselben versehen ist, auf der oberen Oberfläche des Halbleiterelements 1 gebildet wird. Bei dem Herstellungsprozess für die Aluminium-Elektrodenschicht wird die Aluminium-Elektrodenschicht 2 auf dem Source-Kontaktloch 33 und der Zwischenisolierschicht 28 gebildet.
• Dabei wird die Mehrzahl von Vertiefungsbereichen 31 an der oberen Oberfläche der Aluminium-Elektrodenschicht 2 gebildet, indem die Vertiefungsbereiche in der oberen Oberfläche des Halbleiterelements 1 widergespiegelt werden, die durch das Source-Kontaktloch 33 verursacht werden. Die Aluminium-Elektrodenschicht 2 weist eine laminierte Struktur auf, in der sich eine Titan(Ti)-Schicht auf einer Seite befindet, die sich in Kontakt mit der Silicid-Schicht 30 befindet, und eine Al-Schicht auf dieser gestapelt ist.
• Die Ti-Schicht weist eine Schichtdicke von 30 nm bis 100 nm auf und wird zum Beispiel mittels eines Sputter-Verfahrens gebildet. Die Al-Schicht weist eine Schichtdicke von 1 µm bis 5 µm auf und wird zum Beispiel mittels eines Sputter-Verfahrens gebildet. Was die Beschreibung der Ti-Schicht betrifft, kann nicht nur einkomponentiges Ti, sondern auch ein Sperrschichtmetall, wie beispielsweise TiN, Ta, Wolfram (W), WN oder TiW, für die Ti-Schicht eingesetzt werden.
• Anschließend wird die Aluminium-Elektrodenschicht 2 durch Photolithographie und eine Ätzbehandlung strukturiert.
• Anschließend wird eine Harzschicht auf der oberen Oberfläche des Siliciumcarbid-Substrats 22 gebildet (darunter einem oberen Bereich der Struktur, wie beispielsweise der Drift-Schicht 23, die bei einem vorhergehenden Prozess gebildet wurde), und die Harzschicht wird durch Photolithograpie und eine Ätzbehandlung so strukturiert, dass sie eine Öffnung aufweist. Dementsprechend wird die Harzschicht 4 so gebildet, dass sie einen Bereich der Aluminium-Elektrodenschicht 2 bedeckt. Bei einem Material für die Harzschicht 4 handelt es sich zum Beispiel um ein Polyimid als ein organisches Harz. Die Schichtdicke der Harzschicht 4 liegt innerhalb eines Bereichs von 3 µm bis 100 µm.
• Anschließend wird zur Bildung der Drain-Elektrode 21 zum Beispiel mittels eines Sputter-Verfahrens eine Gold-Schicht (Au-Schicht) mit einer Schichtdicke von 150 nm oder eine laminierte Schicht, die zum Beispiel aus einer Ni-Schicht mit einer Schichtdicke von 500 nm und einer Au-Schicht mit einer Schichtdicke von 150 nm besteht, auf einer silicidierten Ni-Schicht gebildet, die auf der unteren Oberfläche des Siliciumcarbid-Substrats 22 ausgebildet ist. Durch die vorstehenden Prozesse wird die in 5 dargestellte Konfiguration erzielt, und die in 2 dargestellte Struktur des Siliciumcarbid-MOSFET ist fertiggestellt.
• Anschließend wird zur Bildung der mit der Mehrzahl von Vertiefungsbereichen 31b versehenen Aluminium-Elektrodenschicht 2 ein Nassätzprozess durchgeführt, indem die Mehrzahl von Vertiefungsbereichen 31 als Ausgangspunkten in der Aluminium-Elektrodenschicht 2 einem Nassätzvorgang unterzogen wird. Bei diesem Prozess wird ein Ätzprozess in einer nassen Form an der Aluminium-Elektrodenschicht 2 in der Öffnung der Harzschicht 4 durchgeführt. Vor der Durchführung des Ätzprozesses in der nassen Form an der Aluminium-Elektrodenschicht 2 wird die Mehrzahl von Vertiefungsbereichen 31 an der oberen Oberfläche der Aluminium-Elektrodenschicht 2 gebildet, wie in 6 dargestellt.
• Die Mehrzahl von Vertiefungsbereichen 31 wird in Widerspiegelung einer Form des Source-Kontaktlochs 33 gebildet. Wenn die Aluminium-Elektrodenschicht 2 in 6 in der nassen Form geätzt wird, weist die Mehrzahl von Vertiefungsbereichen 31 ein größeres Ätzausmaß auf als ein Bereich ohne Vertiefungsbereich, und es wird ein Vertiefungsbereich 31b gebildet, der tiefer als der Vertiefungsbereich 31 ist, wie in 7 dargestellt. Die Tiefe jedes Vertiefungsbereichs 31b ist gleich 0,2 µm bis 5,0 µm. Der Vertiefungsbereich 31b weist eine Form auf, bei der eine Querschnittsfläche in einer Tiefenrichtung kleiner als an einer Grenzschicht zwischen der Aluminium-Elektrodenschicht 2 und der Kupfer-Elektrodenschicht 5 wird.
• Als Nächstes wird ein Herstellungsprozess für eine erste Kupfer-Elektrodenschicht durchgeführt. Bei dem Herstellungsprozess für eine erste Kupfer-Elektrodenschicht wird die Kupfer-Elektrodenschicht 5 als die erste Kupfer-Elektrodenschicht, die Kupfer als eine Hauptkomponente aufweist und die Mehrzahl von hervorstehenden Bereichen 3 aufweist, die der Mehrzahl von Vertiefungsbereichen 31b entspricht, in dem Bereich auf der oberen Oberfläche der Aluminium-Elektrodenschicht 2 gebildet, der in einer Draufsicht die Vertiefungsbereiche 31b aufweist. Dementsprechend wird die in 8 dargestellte Konfiguration erzielt.
• Als ein Verfahren zum Bilden der Kupfer-Elektrodenschicht 5 kann ein PVD-Verfahren oder ein Plattierungs-Verfahren eingesetzt werden. Bei dem PVD-Verfahren handelt es sich zum Beispiel um ein Sputter-Verfahren. Wenn das Plattierungs-Verfahren verwendet wird, wird ein elektrolytisches Plattierungs-Verfahren oder ein nicht-elektrolytisches Plattierungsverfahren verwendet. Wenn die Kupfer-Elektrodenschicht 5 mittels eines elektrolytischen Plattierungs-verfahrens gebildet wird, muss mittels eines PVD-Verfahrens eine Kristallkeimschicht gebildet werden, und die Kupfer-Elektrodenschicht 5 muss mittels des elektrolytischen Plattierungs-Verfahrens gebildet werden.
• Die Abmessung der Kristallkörner der Kupfer-Elektrodenschicht 5 ist gleich oder kleiner als 0,2 µm. Die Kupfer-Elektrodenschicht 5, die in einem Bereich des Vertiefungsbereichs 31b ausgebildet ist, das heißt, der vorstehende Bereich 3, kann eine wechselseitige Diffusion mit der Aluminium-Elektrodenschicht 2 aufweisen, so dass er zu einer Cu-Legierungsschicht wird. Ein derartiger Fall ist bei der Ausführungsform 2 beschrieben.
• Als Nächstes wird ein Herstellungsprozess für die zweite Kupfer-Elektrodenschicht durchgeführt, bei dem die Kupfer-Elektrodenschicht 6 als die zweite Kupfer-Elektrodenschicht mit Kristallkörnern, deren Abmessung größer als jene der Kupfer-Elektrodenschicht 5 ist, auf der oberen Oberfläche der Kupfer-Elektrodenschicht 5 gebildet wird. Die Abmessung jedes Kristallkorns der Kupfer-Elektrodenschicht 6 ist größer als 0,2 µm. Als ein Verfahren zum Herstellen der Kupfer-Elektrodenschicht 6 kann ein PVD-Verfahren oder ein Plattierungs-Verfahren eingesetzt werden. Bei dem PVD-Verfahren handelt es sich zum Beispiel um ein Sputter-Verfahren. Wenn das Plattierungs-Verfahren verwendet wird, wird ein elektrolytisches Plattierungs-Verfahren oder ein nicht-elektrolytisches Plattierungs-Verfahren verwendet.
• Wenn die Kupfer-Elektrodenschicht 6 mittels eines elektrolytischen Plattierungs-Verfahrens gebildet wird, muss eine Kristallkeimschicht mittels eines PVD-Verfahrens gebildet werden, und die Kupfer-Elektrodenschicht 6 muss mittels des elektrolytischen Plattierungs-Verfahrens gebildet werden. Wenn die Kupfer-Elektrodenschicht 6 mittels eines nicht-elektrolytischen Plattierungs-Verfahrens gebildet wird, wird vorgegeben, dass die Abmessungen der Kristallkörner der Kupfer-Elektrodenschicht 6 gleich oder größer als 0,5 µm sind.
• Wenn die Kupfer-Elektrodenschicht 6 gebildet wird, die größere Kristallkörner als die Kupfer-Elektrodenschicht 5 aufweist, wird bei dem PVD-Verfahren und dem nicht-elektrolytischen Plattierungs-Verfahren die Schichtbildungstemperatur erhöht, um große Kristallkörner zu erhalten. Wenn die Kupfer-Elektrodenschicht 6 mittels eines elektrolytischen Plattierungs-Verfahrens gebildet wird, kann die Abmessung der Kristallkörner vergrößert werden, indem die Bedingung einer geringen Stromdichte eingesetzt wird.
• Wenn die Kupfer-Elektrodenschicht 5 gebildet wird, die kleine Kristallkörner aufweist und eine hohe Kristallisierbarkeit aufweist, wird bei einem PVD-Verfahren und einem nicht-elektrolytischen Plattierungs-Verfahren die Schichtbildungstemperatur reduziert, um kleine Kristallkörner zu erhalten. Wenn die Kupfer-Elektrodenschicht 5 mittels eines elektrolytischen Plattierungs-Verfahrens gebildet wird, kann die Abmessung der Kristallkörner reduziert werden, indem die Bedingung einer hohen Stromdichte eingesetzt wird.
• Wie vorstehend beschrieben, weist das Verfahren zur Herstellung der Halbleitereinheit gemäß der vorliegenden Ausführungsform den Herstellungsprozess für die Aluminium-Elektrodenschicht, den Herstellungsprozess für die erste Kupfer-Elektrodenschicht sowie den Herstellungsprozess für die zweite Kupfer-Elektrodenschicht auf. Hierbei handelt es sich bei dem Herstellungsprozess für die Aluminium-Elektrodenschicht um einen Prozess, bei dem die Aluminium-Elektrodenschicht 2, die Aluminium als die Hauptkomponente aufweist und die eine durch den Herstellungsprozess für eine Aluminium-Elektrodenschicht und den Nassätzprozess mit der Mehrzahl von Vertiefungsbereichen 31b als der Mehrzahl von ersten Vertiefungsbereichen versehene obere Oberfläche aufweist, auf der oberen Oberfläche des Halbleiterelements 1 gebildet wird.
• Mit dem Verfahren zur Herstellung einer Halbleitereinheit gemäß der vorliegenden Ausführungsform wird der in 1 dargestellte Halbleiterchip 100 fertiggestellt, bei dem ein Gleiten von Al zum Zeitpunkt eines Betriebs mit hoher Temperatur bei einer Temperatur von 200 °C oder einer höheren Temperatur unterbunden werden kann.
• Bei der Ausführungsform 1 wird ein MOSFET als Halbleiterelement 1 verwendet, es kann jedoch zum Beispiel auch eine andere Einheit eingesetzt werden, wie beispielsweise eine Schottky-Barrieren-Diode, eine Junction-Barrieren-Schottky(JBS)-Diode oder Übergangs-Barrieren-Schottky-Diode, ein Junction-Feldeffekttransistor (JFET) oder Sperrschicht-Feldeffekttransistor, ein IGBT oder eine PN-Diode.
• A-4. Effekt
• Die Kupfer-Elektrodenschicht 5 weist die Mehrzahl von hervorstehenden Bereichen 3 als die Bereiche auf, die in der Grenzschicht mit der Aluminium-Elektrodenschicht 2 in Richtung zu der Aluminium-Elektrodenschicht 2 hervorstehen. Dementsprechend kann bei dem Halbleiterchip 100 zum Zeitpunkt eines Betriebs bei einer hohen Temperatur ein Gleiten von Al in der laminierten Struktur aus der Aluminium-Elektrodenschicht 2 und der Kupfer-Elektrodenschicht 5 unterbunden werden.
• Bei einer Temperatur von 200 °C ist ein Härtegrad der Kupfer-Elektrodenschicht 5 höher als jener der Aluminium-Elektrodenschicht 2. Dementsprechend kann bei dem Halbleiterchip 100 zum Zeitpunkt eines Betriebs bei einer hohen Temperatur ein Gleiten von Al in der laminierten Struktur aus der Aluminium-Elektrodenschicht 2 und der Kupfer-Elektrodenschicht 5 unterbunden werden.
• Die Abmessungen von Kristallkörnern der Kupfer-Elektrodenschicht 5 sind gleich oder kleiner als 0,2 µm. Dementsprechend wird der Härtegrad der Kupfer-Elektrodenschicht 5 erhöht, die den hervorstehenden Bereich 3 aufweist, und ein Gleiten von Al in der laminierten Struktur aus der Aluminium-Elektrodenschicht 2 und der Kupfer-Elektrodenschicht 5 zum Zeitpunkt eines Betriebs bei einer hohen Temperatur kann unterbunden werden.
• Die Tiefe der Mehrzahl von hervorstehenden Bereichen 3 ist jeweils gleich oder größer als 0,2 µm und gleich oder kleiner als 5,0 µm. Dementsprechend kann ein Gleiten von Al zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden.
• Die Breite des Basisbereichs der Mehrzahl der hervorstehenden Bereiche 3 ist in einer Draufsicht jeweils größer als die Abmessung der Kristallkörner der Kupfer-Elektrodenschicht 5. Dementsprechend kann ein Gleiten von Al zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden.
• Die Breite des Basisbereichs der Mehrzahl der hervorstehenden Bereiche 3 ist in einer Draufsicht jeweils gleich oder größer als 0,2 µm und gleich oder kleiner als 1,0 µm. Dementsprechend kann ein Gleiten von Al zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden.
• Die Abmessungen von Kristallkörnern der Kupfer-Elektrodenschicht 6 sind zum Beispiel gleich oder größer als 0,5 µm. Dementsprechend kann der Härtegrad der Kupfer-Elektrodenschicht 6 geringer als jener der Kupfer-Elektrodenschicht 5 sein, und Spannungen zwischen dem Modul-Element und der Kupfer-Elektrodenschicht 5, die einen hohen Härtegrad aufweist, können reduziert werden.
• Der Halbleiterchip 100 weist einen Halbleiter mit großer Bandlücke auf. Dementsprechend kann im Vergleich zu einem Fall, in dem Silicium als Halbleiter verwendet wird, eine Charakteristik mit hoher Stehspannung erzielt werden.
• Bei dem Verfahren zur Herstellung der Halbleitereinheit gemäß der vorliegenden Ausführungsform wird die Kupfer-Elektrodenschicht 5 als die erste Kupfer-Elektrodenschicht, die Kupfer als eine Hauptkomponente aufweist und die Mehrzahl von hervorstehenden Bereichen 3 aufweist, die der Mehrzahl von Vertiefungsbereichen 31b entspricht, bei dem Herstellungsprozess für eine erste Kupfer-Elektrodenschicht in dem Bereich gebildet, der in einer Draufsicht die Mehrzahl von Vertiefungsbereichen 31b aufweist. Dementsprechend kann der Halbleiterchip 100 hergestellt werden, bei dem ein Gleiten von Al zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden kann.
• B. Ausführungsform 2
• B-1. Konfiguration
• Bei der Ausführungsform 2 ist eine Konfiguration beschrieben, die sich von jener bei der Ausführungsform 1 unterscheidet, und die Beschreibung der gleichen oder einer entsprechenden Konfiguration ist weggelassen.
• 9 ist eine Querschnittsansicht, die eine Konfiguration eines Halbleiterchips 100b als einer Halbleitereinheit gemäß Ausführungsform 2 darstellt. In dem Halbleiterchip 100b ist der hervorstehende Bereich 3 der Kupfer-Elektrodenschicht 5 in dem Halbleiterchip 100 in einen hervorstehenden Bereich 7 abgeändert. In einer ähnlichen Weise wie bei dem hervorstehenden Bereich 3 handelt es sich auch bei dem hervorstehenden Bereich 7 um einen Bereich in der Kupfer-Elektrodenschicht 5, der in Richtung zu der Aluminium-Elektrodenschicht 2 hervorsteht. In Bezug auf die sonstigen Aspekte ist der Halbleiterchip 100b ähnlich wie der Halbleiterchip 100.
• Eine Komponente der Aluminium-Elektrodenschicht 2 diffundiert in den hervorstehenden Bereich 7, und der hervorstehende Bereich 7 weist die Komponente der Aluminium-Elektrodenschicht 2 auf.
• Wie bei der Ausführungsform 1 beschrieben, sind die Abmessungen der Kristallkörner der Kupfer-Elektrodenschicht 5 gleich oder kleiner als 0,2 µm. Die Abmessungen der Kristallkörner eines Bereichs des hervorstehenden Bereichs 7 in der Kupfer-Elektrodenschicht 5 sind ebenfalls gleich oder kleiner als 0,2 µm. Der Bereich des hervorstehenden Bereichs 7 weist die Komponente der Aluminium-Elektrodenschicht 2 auf, so dass die Haftfestigkeit zwischen dem hervorstehenden Bereich 7 und der Aluminium-Elektrodenschicht 2 erhöht wird.
• Die Haftfestigkeit zwischen dem hervorstehenden Bereich 7 und der Aluminium-Elektrodenschicht 2 wird erhöht, so dass die Eigenschaft einer Beständigkeit gegenüber Spannungen verbessert wird, die zum Zeitpunkt eines Betriebs mit hoher Temperatur bei einer Temperatur von 200 °C oder einer höheren Temperatur auftreten, und ein Gleiten von Al in der laminierten Struktur aus der Aluminium-Elektrodenschicht 2 und der Kupfer-Elektrodenschicht 5 zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden kann. Somit wird die Zuverlässigkeit des Halbleiterchips 100b erhöht. Wenn die Haftfestigkeit zwischen dem hervorstehenden Bereich 7 und der Aluminium-Elektrodenschicht 2 nicht ausreichend ist, besteht die Möglichkeit, dass sich der hervorstehende Bereich 7 durch Spannungen, die zum Zeitpunkt eines Betriebs mit hoher Temperatur auftreten, von der Aluminium-Elektrodenschicht 2 löst.
• B-2. Effekt
• Zumindest ein Bereich der Kupfer-Elektrodenschicht 5 von jedem von der Mehrzahl von hervorstehenden Bereichen 7 weist Aluminium auf. Dementsprechend wird die Haftfestigkeit zwischen dem hervorstehenden Bereich 7 und der Aluminium-Elektrodenschicht 2 erhöht, und ein Gleiten von Al zum Zeitpunkt eines Betriebs bei einer hohen Temperatur kann unterbunden werden.
• C. Ausführungsform 3
• C-1. Konfiguration
• Bei der Ausführungsform 3 wird eine Konfiguration beschrieben, die sich von jenen bei der Ausführungsform 1 und Ausführungsform 2 unterscheidet, und die Beschreibung der gleichen oder einer entsprechenden Konfiguration ist daher weggelassen.
• Eine Halbleitereinheit gemäß Ausführungsform 3 ist innerhalb des Umfangs der Beschreibung von Ausführungsform 1 oder Ausführungsform 2 die gleiche wie jene gemäß Ausführungsform 1 oder Ausführungsform 2.
• Bei einem Halbleiterchip 100c gemäß Ausführungsform 3 handelt es sich um den Halbleiterchip 100 gemäß Ausführungsform 1 oder den Halbleiterchip 100b gemäß Ausführungsform 2, mit der Ausnahme, dass eine Anordnungsstruktur für den hervorstehenden Bereich 3 konzipiert ist. Der Halbleiterchip 100c ist der gleiche wie der Halbleiterchip 100 oder der Halbleiterchip 100b, mit der Ausnahme, dass die Anordnungsstruktur für den hervorstehenden Bereich 3 konzipiert ist. In der nachstehenden Beschreibung ist der Halbleiterchip 100c der gleiche wie der Halbleiterchip 100, mit der Ausnahme, dass die Anordnungsstruktur für den hervorstehenden Bereich 3 konzipiert ist.
• Außerdem ist bei der Ausführungsform 1 beschrieben, dass der Vertiefungsbereich 31 in Widerspiegelung der Form des Source-Kontaktlochs 33 ausgebildet ist und der Vertiefungsbereich 31b durch Ätzen in der nassen Form des Vertiefungsbereichs 31 als dem Ausgangspunkt gebildet wird. Das heißt, in einer Draufsicht wird die Form des Source-Kontaktlochs 33 geändert, so dass die Formen des Vertiefungsbereichs 31 und des Vertiefungsbereichs 31b und ferner die Form des hervorstehenden Bereichs 3 in einer Draufsicht gesteuert werden können.
• 10, 11 und 12 sind Querschnittsansichten in einer Richtung in der Ebene zur Darstellung einer Form des Basisbereichs des hervorstehenden Bereichs 3 in einer Draufsicht. Tatsächlich müssen sich die Harzschicht 4 und die Aluminium-Elektrodenschicht 2 nicht in der gleichen Ebene befinden, sind jedoch in der gleichen Ebene dargestellt, um eine Anordnung derselben in einer Richtung in der Ebene zu zeigen. Außerdem ist bei der Ausführungsform 3 beschrieben, dass die Breite w des Basisbereichs des hervorstehenden Bereichs 3 in einer Draufsicht in 10, 11 und 12 jeweils gleich 0,2 µm bis 1,0 µm ist.
• 10 ist eine schematische Ansicht, die einen Fall darstellt, in dem es sich bei der Gestalt des hervorstehenden Bereichs 3 in einer Draufsicht um eine kreisförmige Gestalt handelt. Abmessung und Anordnung der kreisförmigen Gestalt sind beliebig vorgegeben. Die Gestalt des Source-Kontaktlochs 33 in einer Draufsicht ist so vorgegeben, dass es sich um eine kreisförmige Gestalt handelt, und Abmessung und Anordnung der kreisförmigen Gestalt sind im Abschnitt A-3. Herstellungsverfahren beliebig vorgegeben, so dass der hervorstehende Bereich 3 in einer Draufsicht mit der kreisförmigen Gestalt gebildet wird, deren Abmessung und Anordnung beliebig vorgegeben sind.
• 11 stellt einen Fall dar, in dem es sich bei der Gestalt des hervorstehenden Bereichs 3 in einer Draufsicht um eine kreisförmige Gestalt handelt und die Abmessungen jeder kreisförmigen Gestalt jeweils gleich sind. In 11 ist die Mehrzahl von hervorstehenden Bereichen 3 in einer Draufsicht regelmäßig in zwei zueinander senkrechten Richtungen angeordnet. Um die in einer derartigen Weise angeordneten hervorstehenden Bereiche 3 zu bilden, ist die Abmessung jedes Source-Kontaktlochs 33 in einer Draufsicht so vorgegeben, dass es sich um eine kreisförmige Gestalt handelt, die Abmessungen jeder kreisförmigen Gestalt sind vereinheitlicht, und die Mehrzahl von Source-Kontaktlöchern 33 ist in einer Draufsicht regelmäßig in zwei zueinander senkrechten Richtungen angeordnet. Hierbei umfasst die Anordnung der zwei zueinander senkrechten Richtungen auch einen Fall, in dem sich die zwei Richtungen unter einem Winkel schneiden, der von einem rechten Winkel leicht abweicht, und sie umfasst einen Fall, in dem ein Winkel zwischen den zwei Richtungen zum Beispiel gleich 80° bis 90° ist.
• 12 stellt einen Fall dar, in dem es sich bei der Gestalt des hervorstehenden Bereichs 3 in einer Draufsicht um eine schlitzförmige Gestalt handelt. Die Abmessungen der schlitzförmigen Gestalt sind jeweils gleich, und eine Anordnung der Schlitze ist gleichmäßig ausgebildet. Bei der Gestalt jedes Source-Kontaktlochs 33 handelt es sich in einer Draufsicht um eine schlitzförmige Gestalt, und die Abmessung der Gestalt jedes Schlitzes ist vereinheitlicht, oder die Anordnung derselben ist gleichmäßig ausgebildet, so dass der hervorstehende Bereich 3 mit der gleichmäßigen Abmessung und schlitzförmigen Gestalt ausgebildet ist, wie in 12 dargestellt.
• C-2. Effekt
• Die Mehrzahl von hervorstehenden Bereichen 3 ist in einer Draufsicht zum Beispiel regelmäßig in zwei zueinander senkrechten Richtungen angeordnet. Dementsprechend kann eine Verformung der Aluminium-Elektrodenschicht 2 in der Richtung in der Ebene ungeachtet einer Richtung unterbunden werden.
• Der Basisbereich von jedem der Mehrzahl von hervorstehenden Bereichen 3 weist in einer Draufsicht eine kreisförmige Gestalt auf. Dementsprechend kann ein Gleiten von Al zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden.
• Der Basisbereich von jedem der Mehrzahl der hervorstehenden Bereiche 3 weist in einer Draufsicht eine schlitzförmige Gestalt auf. Dementsprechend kann ein Gleiten von Al zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden.
• D. Ausführungsform 4
• D-1. Konfiguration und Effekt
• Bei der Ausführungsform 4 wird eine Konfiguration beschrieben, die sich von jener bei der Ausführungsform 1 bis Ausführungsform 3 unterscheidet, und die Beschreibung der gleichen oder einer entsprechenden Konfiguration ist weggelassen.
• Bei der Ausführungsform 1 bis Ausführungsform 3 handelt es sich bei der Halbleitereinheit um einen sogenannten Halbleiterchip 100, der in 1 dargestellt ist. Bei der vorliegenden Erfindung ist mit der Halbleitereinheit jedoch nicht nur der in 1 dargestellte Halbleiterchip 100 angegeben, sondern sie umfasst auch ein sogenanntes Leistungsmodul, das zusätzlich zu dem Halbleiterchip 100 mit einem isolierenden Substrat und einer Leitungselektrode versehen ist. In der Beschreibung von Ausführungsform 3 handelt es sich bei der Halbleitereinheit um ein sogenanntes Leistungsmodul.
• 13 stellt ein Leistungsmodul 1000 als eine Halbleitereinheit gemäß Ausführungsform 4 dar.
• Wie in 13 dargestellt, weist ein Leistungsmodul 1000 Folgendes auf den Halbleiterchip 100, ein Verbindungsmaterial 10 als ein Verbindungsmaterial für das isolierende Substrat, ein isolierendes Substrat 110, das über das Verbindungsmaterial 10 mit dem Halbleiterchip 100 verbunden ist, ein Verbindungsmaterial 16, ein Kühlelement 17, das über das Verbindungsmaterial 16 mit dem isolierenden Substrat 110 verbunden ist, ein Verbindungsmaterial 13 als ein Elektroden-Verbindungsmaterial sowie eine Leitungselektrode 14, die über das Verbindungsmaterial 13 mit dem Halbleiterchip 100 verbunden ist.
• Bei der Leitungselektrode 14 handelt es sich um einen elektrisch und thermisch guten Leiter, der aus Kupfer oder Aluminium besteht. Die Leitungselektrode 14 ist durch das Verbindungsmaterial 13 mit einer oberen Oberfläche der Kupfer-Elektrodenschicht 6 verbunden.
• Das isolierende Substrat 110 weist eine isolierende Platte 12, eine leitfähige Platte 11a sowie eine leitfähige Platte 11b auf. Die leitfähige Platte 11a ist auf der einen Oberfläche der isolierenden Platte 12 angeordnet, und die leitfähige Platte 11b ist auf der anderen Oberfläche der isolierenden Platte 12 angeordnet.
• Für ein Basismaterial der isolierenden Platte 12 wird unter einem elektrischen Gesichtspunkt zum Beispiel eine Keramik als ein Isolator und ein thermisch guter Leiter verwendet, wie beispielsweise Siliciumnitrid, Aluminiumnitrid oder Aluminiumoxid. Wenn für das Basismaterial der isolierenden Platte 12 Siliciumnitrid eingesetzt wird, ist die Dicke desselben zum Beispiel gleich
  0,10 mm bis 1,00 mm. Die leitfähige Platte 11a und die leitfähige Platte 11b sind elektrisch und thermisch gute Leiter, und es handelt sich zum Beispiel um Kupfer-Platten.
• Das Kühlelement 17 ist aus einem Metallmaterial mit einer vorteilhaften thermischen Leitung gebildet, wie beispielsweise Kupfer oder Aluminium.
• Für die Verbindungsmaterialien 10 und 13 wird zum Beispiel ein Verbindungsmaterial als ein elektrisch und thermisch guter Leiter verwendet, wie beispielweise ein bei niedriger Temperatur gesintertes Material, das Silber-Nanopartikel aufweist, ein Silberpasten-Material, ein Flüssigphasen-Diffusions-Verbindungsmaterial, wie beispielsweise Cu-Sn oder Ag-Sn, oder ein Lot.
• In 13 ist das Kühlelement 17 auf einer Seite der Drain-Elektrode 21 des Halbleiterchips 100 angeordnet (auf einer unteren Seite des Halbleiterchips 100), kann jedoch auch auf einer Seite der Kupfer-Elektrodenschicht 6 des Halbleiterchips 100 angeordnet sein (auf einer oberen Seite des Halbleiterchips 100). Das Kühlelement 17 kann sowohl auf der oberen als auch auf der unteren Seite des Halbleiterchips 100 angeordnet sein.
• Das Leistungsmodul 1000 weist einen Halbleiter mit großer Bandlücke auf, so dass es dadurch bei einer Temperatur von 200 °C oder einer höheren Temperatur betrieben werden kann. Es wird eine Konfiguration verwendet, bei der ein thermischer Widerstand zwischen dem Halbleiterchip 100 und dem Kühlelement 17 unterbunden wird, so dass eine Verkleinerung des Leistungsmoduls 1000 erreicht werden kann und Eigenschaften für allgemeine Zwecke verbessert werden. Es wird das Leistungsmodul 1000 mit einer derartigen Konfiguration verwendet, so dass auch eine Verkleinerung eines Wechselrichters erzielt werden kann.
• Das Leistungsmodul 1000 weist den Halbleiterchip 100 als Halbleitereinheit gemäß Ausführungsform 1 auf, so dass es in einem Bereich des Halbleiterchips 100 einen ähnlichen Effekt wie bei der Ausführungsform 1 aufweist. Bei der vorliegenden Ausführungsform wird das Leistungsmodul 1000 als eine Halbleitereinheit, bei der ein Gleiten von Al zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden kann, durch die Konfiguration erzielt, bei welcher der Halbleiterchip 100 als Halbleiterchip enthalten ist und die Leitungselektrode 14 durch das Verbindungsmaterial 13 mit der oberen Oberfläche der Kupfer-Elektrodenschicht 6 verbunden ist.
• Das Leistungsmodul 1000 kann den Halbleiterchip 100b oder den Halbleiterchip 110c anstelle des Halbleiterchips 100 aufweisen. Auch in einem derartigen Fall wird das Leistungsmodul 1000 als eine Halbleitereinheit, bei der ein Gleiten von Al zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden kann, durch die Konfiguration erzielt, bei welcher der Halbleiterchip 100b oder der Halbleiterchip 100c als Halbleiterchip enthalten ist und die Leitungselektrode 14 durch das Verbindungsmaterial 13 mit der oberen Oberfläche der Kupfer-Elektrodenschicht 6 verbunden ist.
• D-2. Herstellungsverfahren
• Nachstehend ist ein Verfahren zur Herstellung einer Halbleitereinheit beschrieben, bei dem das Leistungsmodul 1000 als eine Halbleitereinheit basierend auf der Voraussetzung hergestellt wird, dass es sich bei dem in dem Leistungsmodul 1000 enthaltenen Halbleiterchip 100 um den Halbleiterchip 100 gemäß der Ausführungsform 1 handelt.
• Zunächst wird der Halbleiterchip 100 gemäß dem im Abschnitt A-3. Herstellungsverfahren beschriebenen Herstellungsverfahren hergestellt.
• Als Nächstes wird das isolierende Substrat 110 über das Verbindungsmaterial 10 mit einer unteren Oberfläche des Halbleiterchips 100 verbunden. Bei der unteren Oberfläche des Halbleiterchips 100 handelt es sich um eine Oberfläche des Halbleiterchips 100 auf einer Seite, die einer Oberfläche gegenüberliegt, auf der die Kupfer-Elektrodenschicht 6 ausgebildet ist.
• Bei der Beschreibung der vorliegenden Erfindung handelt es sich bei einer Seite des Halbleiterchips 100, auf der die Drift-Schicht 23 ausgebildet ist, bei einer Betrachtung von dem Siliciumcarbid-Substrat 22 aus, um eine obere Seite. Das heißt, das isolierende Substrat 110 ist auf einer unteren Seite des Halbleiterchips 100 angeordnet. Es ist hinreichend, wenn das isolierende Substrat 100 mit der unteren Seite des Halbleiterchips 100 verbunden wird, und das Verbindungsmaterial 10 kann sich zum Beispiel zwischen dem isolierenden Substrat 110 und dem Halbleiterchip 100 befinden.
• Als Nächstes wird das Kühlelement 17 über das Verbindungsmaterial 16 mit einer Oberfläche des isolierenden Substrats 110 auf einer Seite verbunden, die einer Oberfläche gegenüberliegt, mit welcher der Halbleiterchip 100 verbunden ist. Die Oberfläche des isolierenden Substrats 110 auf der Seite, die der Seite gegenüberliegt, mit welcher der Halbleiterchip 100 verbunden ist, befindet sich auf einer unteren Seite des isolierenden Substrats 110. Es ist hinreichend, wenn das Kühlelement 17 mit der unteren Seite des isolierenden Substrats 110 verbunden wird, so dass sich das Verbindungsmaterial 16 oder ein anderes Element zwischen dem Kühlelement 17 und dem isolierenden Substrat 110 befinden kann.
• Als Nächstes wird die Leitungselektrode 14 über das Verbindungsmaterial 13 mit der Kupfer-Elektrodenschicht 6 des Halbleiterchips 100 verbunden.
• E. Ausführungsform 5
• E-1. Konfiguration und Effekt
• Bei der Ausführungsform 5 wird eine Konfiguration beschrieben, die sich von jener bei der Ausführungsform 4 unterscheidet, und die Beschreibung der gleichen oder einer entsprechenden Konfiguration ist weggelassen.
• 14 stellt ein Leistungsmodul 1001 als eine Halbleitereinheit gemäß Ausführungsform 5 dar. Das Leistungsmodul 1001 in 14 unterscheidet sich von dem Leistungsmodul 1000 gemäß Ausführungsform 4 dahingehend, dass das Leistungsmodul 1001 einen Bonding-Draht 15, der mit dem Halbleiterchip 100 verbunden ist, anstelle der Leitungselektrode 14 aufweist, die über das Verbindungsmaterial 13 mit dem Halbleiterchip 100 verbunden ist. In den sonstigen Aspekten ist die Konfiguration des Leistungsmoduls 1001 die gleiche wie jene des Leistungsmoduls 1000. In der Beschreibung weist das Leistungsmodul 1001 den Halbleiterchip 100 auf, das Leistungsmodul 1001 kann jedoch in einer Weise ähnlich wie bei dem Fall in Ausführungsform 4 auch den Halbleiterchip 100b oder den Halbleiterchip 100c anstelle des Halbleiterchips 100 aufweisen.
• Der Bonding-Draht 15 ist mit der Kupfer-Elektrodenschicht 6 des Halbleiterchips 100 direkt verbunden. Bei einem Material für den Bonding-Draht 15 handelt es sich um einen elektrisch und thermisch guten Leiter, der zum Beispiel aus Cu, Al, Au oder einer Legierung derselben besteht.
• Das Leistungsmodul 1001 weist einen Halbleiter mit großer Bandlücke auf, so dass es dadurch bei einer Temperatur von 200 °C oder einer höheren Temperatur betrieben werden kann. Es wird eine Konfiguration verwendet, bei der ein thermischer Widerstand zwischen dem Halbleiterchip 100 und dem Kühlelement 17 unterbunden wird, so dass eine Verkleinerung des Leistungsmoduls 1001 erreicht werden kann und Eigenschaften für allgemeine Zwecke verbessert werden. Es wird das Leistungsmodul 1001 mit einer derartigen Konfiguration verwendet, so dass auch eine Verkleinerung eines Wechselrichters erzielt werden kann.
• Das Leistungsmodul 1001 weist den Halbleiterchip 100 als eine Halbleitereinheit gemäß Ausführungsform 1 auf, so dass es in einem Bereich des Halbleiterchips 100 einen Effekt ähnlich wie bei der Ausführungsform 1 aufweist. Bei der vorliegenden Ausführungsform wird das Leistungsmodul 1001 als eine Halbleitereinheit, bei der ein Gleiten von Al zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden kann, durch die Konfiguration erhalten, bei welcher der Halbleiterchip 100 als Halbleiterchip enthalten ist und der Bonding-Draht 15 mit der Kupfer-Elektrodenschicht 6 des Halbleiterchips 100 verbunden ist.
• F. Ausführungsform 6
• F-1. Konfiguration und Effekt
• Bei der Ausführungsform 6 wird eine Konfiguration beschrieben, die sich von jener bei der Ausführungsform 5 unterscheidet, und die Beschreibung der gleichen oder einer entsprechenden Konfiguration ist weggelassen.
• 15 stellt ein Leistungsmodul 1002 als eine Halbleitereinheit gemäß Ausführungsform 6 dar. Das Leistungsmodul 1002 unterscheidet sich von dem Leistungsmodul 1001 dahingehend, dass das Leistungsmodul 1002 den Bonding-Draht 15, der mit einer Pufferplatte 18 verbunden ist, die über das Verbindungsmaterial 13 mit dem Halbleiterchip 100 verbunden ist, anstelle des Bonding-Drahts 15 aufweist, der mit dem Halbleiterchip 100 verbunden ist. Gemäß der Beschreibung weist das Leistungsmodul 1002 den Halbleiterchip 100 auf, das Leistungsmodul 1002 kann jedoch in einer ähnlichen Weise wie bei dem Fall der Ausführungsform 5 auch den Halbleiterchip 100b oder den Halbleiterchip 100c anstelle des Halbleiterchips 100 aufweisen.
• Die Pufferplatte 18 ist über das Verbindungsmaterial 13 mit der oberen Oberfläche der Kupfer-Elektrodenschicht 6 des Halbleiterchips 100 verbunden, und der Bonding-Draht 15 ist mit der Pufferplatte 18 verbunden.
• Bei einem Material für den in dem Leistungsmodul 1002 enthaltenen Bonding-Draht 15 handelt es sich um das gleiche wie jenes für den Bonding-Draht 15, der in dem Leistungsmodul 1001 gemäß Ausführungsform 5 enthalten ist.
• Das Leistungsmodul 1002 weist einen Halbleiter mit großer Bandlücke auf, so dass es dadurch bei einer Temperatur von 200 °C oder einer höheren Temperatur betrieben werden kann. Es wird eine Konfiguration verwendet, bei der ein thermischer Widerstand zwischen dem Halbleiterchip 100 und dem Kühlelement 17 unterbunden wird, so dass eine Verkleinerung des Leistungsmoduls 1002 erreicht werden kann und Eigenschaften für allgemeine Zwecke verbessert werden. Es wird das Leistungsmodul 1002 verwendet, das eine derartige Konfiguration aufweist, so dass auch eine Verkleinerung eines Wechselrichters erzielt werden kann.
• Das Leistungsmodul 1002 weist den Halbleiterchip 100 als Halbleitereinheit gemäß Ausführungsform 1 auf, so dass es in einem Bereich des Halbleiterchips 100 einen Effekt ähnlich wie bei der Ausführungsform 1 aufweist. Bei der vorliegenden Ausführungsform wird das Leistungsmodul 1002 als eine Halbleitereinheit, bei der ein Gleiten von Al zum Zeitpunkt eines Betriebs bei einer hohen Temperatur unterbunden werden kann, durch die Konfiguration erzielt, bei welcher der Halbleiterchip 100 als der Halbleiterchip enthalten ist, die Pufferplatte 18 über das Bonding-Material 13 mit der oberen Oberfläche der Kupfer-Elektrodenschicht 6 des Halbleiterchips 100 verbunden ist und der Bonding-Draht 15 mit der Pufferplatte 18 verbunden ist.
• Jede Ausführungsform kann beliebig mit einer anderen kombiniert werden, und jede Ausführungsform kann in einer geeigneten Weise variiert oder dabei Merkmale weggelassen werden.
• Bezugszeichenliste

1

Halbleiterelement

2

Aluminium-Elektrodenschicht

3, 7

hervorstehender Bereich

4

Harzschicht

5, 6

Kupfer-Elektrodenschicht

10, 13, 16

Verbindungsmaterial

11a, 11b

leitfähige Platte

12

isolierende Platte

14

Leitungselektrode

15

Bonding-Draht

17

Kühlelement

18

Pufferplatte

21

Drain-Elektrode

22

Siliciumcarbid-Substrat

23

Drift-Schicht

24

Muldenbereich

25

Source-Bereich

26

Kontaktbereich

27

Gate-Elektrode

28

Zwischenisolierschicht

30

Silicid-Schicht

31, 31b

Vertiefungsbereich

32

Gate-Oxidschicht

33

Source-Kontaktloch

100, 100b, 100c

Halbleiterchip

110

isolierendes Substrat

1000, 1001, 1002

Leistungsmodul

• ZITATE ENTHALTEN IN DER BESCHREIBUNG
• Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
• Zitierte Patentliteratur
• JP 201837684 A [0005]

Claims (18)

1. Halbleitereinheit, die Folgendes aufweist: - ein Halbleiterelement; - eine Aluminium-Elektrodenschicht, die auf einer oberen Oberfläche des Halbleiterelements angeordnet ist und Aluminium als eine Hauptkomponente aufweist; - eine erste Kupfer-Elektrodenschicht, die auf einer oberen Oberfläche der Aluminium-Elektrodenschicht angeordnet ist und Kupfer als eine Hauptkomponente aufweist; und - eine zweite Kupfer-Elektrodenschicht, die auf einer oberen Oberfläche der ersten Kupfer-Elektrodenschicht angeordnet ist, Kristallkörner aufweist, die größer als Kristallkörner in der ersten Kupfer-Elektrodenschicht sind, und Kupfer als eine Hauptkomponente aufweist, wobei die erste Kupfer-Elektrodenschicht in einer Grenzschicht mit der Aluminium-Elektrodenschicht eine Mehrzahl von hervorstehenden Bereichen als Bereiche aufweist, die in Richtung zu der Aluminium-Elektrodenschicht hervorstehen.
2. Halbleitereinheit nach Anspruch 1, wobei der Härtegrad der ersten Kupfer-Elektrodenschicht bei einer Temperatur von 200 °C höher als ein Härtegrad der Aluminium-Elektrodenschicht ist.
3. Halbleitereinheit nach Anspruch 1 oder 2, wobei die Abmessungen von Kristallkörnern der ersten Kupfer-Elektrodenschicht gleich oder kleiner als 0,2 µm sind.
4. Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei die Mehrzahl von hervorstehenden Bereichen in einer Draufsicht regelmäßig in zwei zueinander senkrechten Richtungen angeordnet ist.
5. Halbleitereinheit nach einem der Ansprüche 1 bis 4, wobei zumindest ein Bereich der ersten Kupfer-Elektrodenschicht von jedem der Mehrzahl von hervorstehenden Bereichen Aluminium aufweist.
6. Halbleitereinheit nach einem der Ansprüche 1 bis 5, wobei die Tiefe von jedem der Mehrzahl von hervorstehenden Bereichen gleich oder größer als 0,2 µm und gleich oder kleiner als 5,0 µm ist.
7. Halbleitereinheit nach einem der Ansprüche 1 bis 6, wobei die Breite eines Basisbereichs von jedem der Mehrzahl von hervorstehenden Bereichen in einer Draufsicht größer als die Abmessungen von Kristallkörnern der ersten Kupfer-Elektrodenschicht ist.
8. Halbleitereinheit nach einem der Ansprüche 1 bis 7, wobei die Breite eines Basisbereichs von jedem der Mehrzahl von hervorstehenden Bereichen in einer Draufsicht gleich oder größer als 0,2 µm und gleich oder kleiner als 1,0 µm ist.
9. Halbleitereinheit nach einem der Ansprüche 1 bis 8, wobei ein Basisbereich von jedem der Mehrzahl von hervorstehenden Bereichen in einer Draufsicht eine kreisförmige Gestalt aufweist.
10. Halbleitereinheit nach einem der Ansprüche 1 bis 8, wobei ein Basisbereich von jedem der Mehrzahl von hervorstehenden Bereichen in einer Draufsicht eine schlitzförmige Gestalt aufweist.
11. Halbleitereinheit nach einem der Ansprüche 1 bis 10, wobei die Abmessungen von Kristallkörnern der zweiten Kupfer-Elektrodenschicht gleich oder größer als 0,5 µm sind.
12. Halbleitereinheit nach einem der Ansprüche 1 bis 11, wobei das Halbleiterelement einen Halbleiter mit großer Bandlücke aufweist.
13. Halbleitereinheit nach Anspruch 12, wobei es sich bei dem Halbleiter mit großer Bandlücke um irgendeinen von Siliciumcarbid, Nitrid und Diamant handelt.
14. Halbleitereinheit nach einem der Ansprüche 1 bis 13, die ferner Folgendes aufweist: - ein Elektroden-Verbindungsmaterial; und - eine Leitungselektrode, wobei die Leitungselektrode durch das Elektroden-Verbindungsmaterial mit einer oberen Oberfläche der zweiten Kupfer-Elektrodenschicht verbunden ist.
15. Halbleitereinheit nach einem der Ansprüche 1 bis 13, die ferner Folgendes aufweist: einen Bonding-Draht, der mit einer oberen Oberfläche der zweiten Kupfer-Elektrodenschicht verbunden ist.
16. Halbleitereinheit nach einem der Ansprüche 1 bis 15, die ferner Folgendes aufweist: - ein isolierendes Substrat; und - ein Verbindungsmaterial für das isolierende Substrat, - wobei das isolierende Substrat eine isolierende Platte und eine leitfähige Platte aufweist, die auf einer Oberfläche der isolierenden Platte angeordnet ist, und - wobei die leitfähige Platte über das Verbindungsmaterial für das isolierende Substrat mit einer Oberfläche des Halbleiterelements auf einer Seite verbunden ist, die der Seite gegenüberliegt, auf der die Aluminium-Elektrodenschicht angeordnet ist.
17. Verfahren zur Herstellung einer Halbleitereinheit, das Folgendes aufweist: - einen Herstellungsprozess für eine Aluminium-Elektrodenschicht, bei dem auf einer oberen Oberfläche eines Halbleiterelements eine Aluminium-Elektrodenschicht gebildet wird, die Aluminium als eine Hauptkomponente aufweist und mit einer Mehrzahl von ersten Vertiefungsbereichen in einer oberen Oberfläche der Aluminium-Elektrodenschicht versehen ist; - einen Herstellungsprozess für eine erste Kupfer-Elektrodenschicht, bei dem eine erste Kupfer-Elektrodenschicht, die Kupfer als eine Hauptkomponente aufweist und eine Mehrzahl von hervorstehenden Bereichen aufweist, die der Mehrzahl von ersten Vertiefungsbereichen entspricht, in einem Bereich auf einer oberen Oberfläche der Aluminium-Elektrodenschicht gebildet wird, der in einer Draufsicht die Mehrzahl von ersten Vertiefungsbereichen aufweist; und - einen Herstellungsprozess für eine zweite Kupfer-Elektrodenschicht, bei dem auf einer oberen Oberfläche der ersten Kupfer-Elektrodenschicht eine zweite Kupfer-Elektrodenschicht mit Kristallkörnern gebildet wird, deren Abmessungen größer als jene der Kristallkörner der ersten Kupfer-Elektrodenschicht sind.
18. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 17, - wobei der Herstellungsprozess für eine Aluminium-Elektrodenschicht Folgendes aufweist: - einen Herstellungsprozess für eine Aluminium-Elektrodenschicht, bei dem auf einer oberen Oberfläche eines Halbleiterelements eine Aluminium-Elektrodenschicht gebildet wird, die Aluminium als eine Hauptkomponente aufweist und mit einer Mehrzahl von zweiten Vertiefungsbereichen in einer oberen Oberfläche der Aluminium-Elektrodenschicht versehen ist; und - einen Nassätzprozess, bei dem die Aluminium-Elektrodenschicht, die mit der Mehrzahl von ersten Vertiefungsbereichen versehen ist, durch Nassätzen der Mehrzahl von zweiten Vertiefungsbereichen als Ausgangspunkten in der Aluminium-Elektrodenschicht gebildet wird.

Images