[go: up one dir, main page]

JP2019110247A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019110247A
JP2019110247A JP2017243144A JP2017243144A JP2019110247A JP 2019110247 A JP2019110247 A JP 2019110247A JP 2017243144 A JP2017243144 A JP 2017243144A JP 2017243144 A JP2017243144 A JP 2017243144A JP 2019110247 A JP2019110247 A JP 2019110247A
Authority
JP
Japan
Prior art keywords
metal layer
metal
layer
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017243144A
Other languages
English (en)
Inventor
明高 添野
Akitaka Soeno
明高 添野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017243144A priority Critical patent/JP2019110247A/ja
Publication of JP2019110247A publication Critical patent/JP2019110247A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】積層構造を有する電極において、過大な応力が局所的に生じることを抑制する。【解決手段】本明細書が開示する半導体装置は、半導体基板と、半導体基板の表面上に設けられており、第1金属層、第2金属層及び第3金属層を有する電極とを備える。この半導体装置では、第1金属層と第3金属層とが、同一の金属材料で構成されている。第2金属層は、第1金属層と第3金属層との間に位置するとともに、第1金属層及び第3金属層の金属材料よりもヤング率が小さい金属材料で構成されている。【選択図】図2

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1には、半導体装置が開示されている。この半導体装置は、半導体基板と、半導体基板の表面上に設けられており、第1金属層、第2金属層及び第3金属層を有する電極とを備える。第1金属層と第3金属層とは、同一の金属材料で構成されている。第2金属層は、第1金属層と第3金属層との間に位置するとともに、第1金属層と第3金属層とは異なる金属材料で構成されている。
特開2011−249491号公報
上記した半導体装置の電極のように、同一の金属材料で構成された第1金属層と第3金属層との間に、異種の金属材料で構成された第2金属層を介在させると、第1金属層及び第3金属層が一体となった肉厚の金属層と比較して、結晶粒径が小さく形成される。このように金属層内部の粒径が小さいことは、電極の耐力(あるいは降伏応力)を高くすることがホール・ペッチ(Hall-Petch)の法則により明らかとなっている。
しかしながら、上記の金属層の構成では、半導体装置の製造過程における例えばシンター工程等の熱処理が行われたときに、第1金属層及び第3金属層と、第2金属層との間の熱膨張係数の違いによって、局所的に大きな応力が生じることがある。特に、第2金属層に例えば窒化チタン(TiN)といった金属材料を採用すると、熱膨張係数の違いが大きくなるため、局所的に過大な応力が生じ得る。さらに、窒化チタンは高強度な材料であるため、隣接する第1金属層及び第3金属層において、ヒロック(凹凸形状)が形成されることを抑制してしまう。したがって、ヒロックが形成されることによる応力の開放が制限され、金属層にはより大きな応力が生じ、第1金属層又は第3金属層内部に、空洞が形成されるおそれがある。
本明細書は、上記のような積層構造を有する電極において、過大な応力が局所的に生じることを抑制する技術を提供する。
本明細書が開示する半導体装置は、半導体基板と、半導体基板の表面上に設けられており、第1金属層、第2金属層及び第3金属層を有する電極とを備える。この半導体装置では、第1金属層と第3金属層とが、同一の金属材料で構成されている。第2金属層は、第1金属層と第3金属層との間に位置するとともに、第1金属層及び第3金属層の金属材料よりもヤング率が小さい金属材料で構成されている。
上記の半導体装置では、第2金属層の金属材料に、第1金属層及び第3金属層の金属材料よりもヤング率が小さいものが採用されている。このような構成によると、例えばシンター工程等での熱処理において、第1金属層と第3金属層とにおけるヒロックの形成が、第2金属層によって抑制されることを避けることができる。これにより、第1金属層及び第3金属層を構成する金属材料と、第2金属層を構成する金属材料との間の熱膨張係数の違いにより、不均一な熱膨張が生じたとしても、各金属層がヒロックを形成することによって、電極内に生じる応力を抑制することができる。結果として、金属層の内部において過大な応力が局所的に生じることが抑制される。
実施例の半導体装置10の平面図を示す。 図1中のII−II線における断面図の内部構造を示す。
図面を参照して、実施例の半導体装置10について説明する。半導体装置10は、一例ではあるが、IGBT(Insulated Gate Bipolar Transistor)の単位構造を繰り返し有するパワー半導体装置である。但し、本明細書で開示する技術は、IGBTに限られず、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)といった、積層構造の電極を有する他の半導体装置にも採用することができる。
図1、2に示すように、半導体装置10は半導体基板12を備える。半導体基板12の上面12aには、主電極の上面電極20と複数の信号用電極26とが位置しており、半導体基板12の下面12bには、主電極の下面電極22が位置している。半導体基板12に用いられる材料は、特に限定されず、例えばシリコン(Si)、炭化シリコン(SiC)、又は、窒化ガリウム(GaN)といった窒化物半導体であってよい。また、半導体基板12の上面12a上には、保護膜28が設けられている。保護膜28は、主に半導体装置10の周縁に沿って設けられており、上面電極20及び複数の信号用電極26を取り囲んでいる。保護膜28は、例えばポリイミド樹脂といった絶縁性材料によって構成されることができる。
半導体基板12は、コレクタ層34、ドリフト層36、ボディ層38及び複数のエミッタ領域40を備える。コレクタ層34は、p型(例えばアルミニウム)の不純物がドープされたp型の半導体領域である。コレクタ層34は、半導体基板12の下面12bに沿って位置している。コレクタ層34のp型不純物の濃度は十分に高く、下面電極22はコレクタ層34にオーミック接触している。ドリフト層36は、n型の不純物(例えばリン)がドープされたn型の半導体領域である。ドリフト層36は、コレクタ層34上に積層されており、コレクタ層34に直接的に接触している。
ボディ層38は、p型の不純物がドープされたp型の半導体領域である。ボディ層38は、ドリフト層36上に積層されており、ドリフト層36と直接的に接触している。さらにボディ層38は、ボディコンタクト領域38aを有する。ボディコンタクト領域38aは、半導体基板12の上面12aにおいて、上面電極20に接触している。なお、ボディコンタクト領域38aは、p型不純物の濃度が高められており、これによって上面電極20はボディ層38にオーミック接触している。エミッタ領域40は、n型不純物がドープされたn型の半導体領域である。エミッタ領域40は、半導体基板12の上面12aにおいて、上面電極20に接触している。またエミッタ領域40は、ボディ層38を介してドリフト層36から隔離されている。エミッタ領域40におけるn型不純物の濃度は十分に高く、上面電極20はエミッタ領域40にオーミック接触している。
図2から理解されるように、半導体基板12はトレンチゲート構造を採用している。トレンチが半導体基板12の上面12aからエミッタ領域40及びボディ層38を通過して、ドリフト層36まで伸びている。エミッタ領域40は、トレンチの両側に位置しており、トレンチに隣接している。トレンチ内にはゲート電極24が形成されており、例えばポリシリコンといった導電性材料によって構成することができる。ゲート電極24は、層間絶縁膜32によって上面電極20からは絶縁されているとともに、エミッタ領域40、ボディ層38及びドリフト層36に、ゲート絶縁膜30を介して対向している。これにより、上面電極20に対してゲート電極24に正電圧が印加されると、ボディ層38のトレンチに隣接する領域がn型に反転し、エミッタ領域40とドリフト層36との間を延びるn型のチャネルが、トレンチに沿って形成される。この状態は、半導体装置10がターンオンされた状態であり、上面電極20と下面電極22との間が電気的に接続される。
さらに本実施例における上面電極20は、第1金属層14、第2金属層16及び第3金属層18を有する、三層構造で形成されている。なお、上面電極20は、三層構造に限られず、その他の金属層を含む四層以上の積層構造を有してもよい。第1金属層14と第3金属層18は、同一の金属材料で構成されており、例えばアルミニウム系又は他の金属材料を採用することができる。第2金属層16は、第1金属層14と第2金属層16との間に介在しており、第1金属層14及び第2金属層16とは異なる金属材料で構成されている。このような構成の電極では、第1金属層14及び第3金属層18が一体となった金属層の厚みが大きい電極と比較して、金属層の結晶粒径が比較的に小さく形成される。これにより上面電極20の耐力(あるいは降伏応力)は高くなる。
しかしながら、上記の上面電極20の構成では、半導体装置10の製造過程における例えばシンター工程等の熱処理が行われたときに、第1金属層14及び第3金属層18と、第2金属層16との間の熱膨張係数の違いによって、局所的に大きな応力が生じることがある。特に、第2金属層16に例えば窒化チタンといった金属材料を採用すると、熱膨張係数の違いが大きくなるため、局所的に過大な応力が生じ得る。さらに、窒化チタンは高強度(例えば高ヤング率)な材料であるため、隣接する第1金属層14及び第3金属層18において、ヒロック(凹凸形状)が形成されることを抑制してしまう。したがって、ヒロックが形成されることによる応力の開放が制限され、上面電極20にはより大きな応力が生じ、第1金属層14又は第3金属層18内部に、空洞が形成されるおそれがある。
上記課題を鑑み、本実施例では、上記のような積層構造を有する上面電極20における第2金属層16の金属材料は、第1金属層14及び第3金属層18の金属材料よりもヤング率が小さいものを採用するとよい。上述したように、第1金属層14及び第3金属層18には、例えばアルミニウム系又は他の金属材料を採用することができる。この場合、第2金属層16は、例えばマグネシウム系又は他の金属材料といった、第1金属層14及び第3金属層18の金属材料よりもヤング率が小さいものを採用することができる。ここで、アルミニウムのヤング率は約70GPaであり、マグネシウムのヤング率は約46GPaである。これらアルミニウムとマグネシウムは、第1金属層14及び第3金属層18の金属材料と、第2金属層16の金属材料とにおいて、本実施例の効果を良好に得ることができる組合せの一例である。但し、第1金属層14及び第3金属層18と第2金属層16における、金属材料の組合せは、上記の組合せに特に限定されない。
このような構成によると、上記した例えばシンター工程等での熱処理において、第1金属層14と第3金属層18とにおけるヒロックの形成が、第2金属層16によって抑制されることを避けることができる。これにより、第1金属層14及び第3金属層18を構成する金属材料と、第2金属層16を構成する金属材料との間の熱膨張係数の違いにより、不均一な熱膨張が生じたとしても、各金属層14、16、18がヒロックを形成することによって、上面電極20内に生じる応力を抑制することができる。結果として、金属層14、16、18の内部において過大な応力が局所的に生じることが抑制される。
上記した課題は、例えばシンター工程等での熱処理の加熱条件を緩和させることによっても、解決することは可能である。しかしながら、加熱条件を緩和することにより、トレンチゲート内部のゲート絶縁膜30と半導体基板12のトレンチの内面との界面に生じる原子の未結合手の水素終端化における効率が低下するおそれがある。この未結合手の水素終端化が十分に行われないと、半導体装置のオン抵抗増加やゲート絶縁膜の寿命低下の要因にもなり得る。そのため、本技術を採用する方が解決手法としてより優れているといえる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体装置
12:半導体基板
14:第1金属層
16:第2金属層
18:第3金属層
20:上面電極
22:下面電極
24:ゲート電極
26:信号用電極
28:保護膜
30:ゲート絶縁膜
32:層間絶縁膜
34:コレクタ層
36:ドリフト層
38:ボディ層
38a:ボディコンタクト領域
40:エミッタ領域

Claims (1)

  1. 半導体基板と、
    前記半導体基板の表面上に設けられており、第1金属層、第2金属層及び第3金属層を有する電極と、
    を備え、
    前記第1金属層と前記第3金属層は、同一の金属材料で構成されており、
    前記第2金属層は、前記第1金属層と前記第3金属層との間に位置するとともに、前記第1金属層及び前記第3金属層の前記金属材料よりもヤング率が小さい金属材料で構成されている、
    半導体装置。
JP2017243144A 2017-12-19 2017-12-19 半導体装置 Pending JP2019110247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017243144A JP2019110247A (ja) 2017-12-19 2017-12-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017243144A JP2019110247A (ja) 2017-12-19 2017-12-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2019110247A true JP2019110247A (ja) 2019-07-04

Family

ID=67180153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017243144A Pending JP2019110247A (ja) 2017-12-19 2017-12-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2019110247A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024006354A (ja) * 2022-07-01 2024-01-17 株式会社デンソー 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345879A (ja) * 1998-05-18 1999-12-14 Tobu Denshi Kk 半導体素子の金属配線形成方法
WO2010092691A1 (ja) * 2009-02-16 2010-08-19 トヨタ自動車株式会社 半導体装置
WO2016143557A1 (ja) * 2015-03-10 2016-09-15 三菱電機株式会社 パワー半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345879A (ja) * 1998-05-18 1999-12-14 Tobu Denshi Kk 半導体素子の金属配線形成方法
WO2010092691A1 (ja) * 2009-02-16 2010-08-19 トヨタ自動車株式会社 半導体装置
WO2016143557A1 (ja) * 2015-03-10 2016-09-15 三菱電機株式会社 パワー半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024006354A (ja) * 2022-07-01 2024-01-17 株式会社デンソー 半導体装置
JP7803219B2 (ja) 2022-07-01 2026-01-21 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
CN108886055B (zh) 半导体装置及其制造方法、电力变换装置
JP6239214B1 (ja) 電力用半導体装置およびその製造方法
JP6086360B2 (ja) 炭化珪素半導体装置の製造方法
JP6897141B2 (ja) 半導体装置とその製造方法
JP6270706B2 (ja) 半導体装置とその製造方法
JP2016058466A (ja) 炭化珪素半導体装置
JP2019016738A (ja) 半導体装置
JP7185875B2 (ja) スイッチング素子
JP5904276B2 (ja) 半導体装置
JP2010161240A (ja) 半導体装置
US10128196B2 (en) Semiconductor device
CN109643653A (zh) 半导体装置
WO2006085448A1 (ja) 半導体素子
JP2019110247A (ja) 半導体装置
JP6267102B2 (ja) 半導体装置および半導体装置の製造方法
JP6271078B2 (ja) 半導体装置および電力変換装置
JP7170894B2 (ja) 半導体装置
JP7043750B2 (ja) SiC-MOSFET
JP2021150587A (ja) 半導体装置
US20200066534A1 (en) Semiconductor device
JP6511125B2 (ja) 半導体装置の製造方法
JP7415413B2 (ja) 半導体装置
JP2019192754A (ja) 半導体装置
JP6929254B2 (ja) 電力用半導体装置
JP2019110248A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220510