[go: up one dir, main page]

JP2017034085A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017034085A
JP2017034085A JP2015152626A JP2015152626A JP2017034085A JP 2017034085 A JP2017034085 A JP 2017034085A JP 2015152626 A JP2015152626 A JP 2015152626A JP 2015152626 A JP2015152626 A JP 2015152626A JP 2017034085 A JP2017034085 A JP 2017034085A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
semiconductor device
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015152626A
Other languages
English (en)
Other versions
JP6434872B2 (ja
Inventor
穣 小田
Minoru Oda
穣 小田
伸二 森
Shinji Mori
伸二 森
究 佐久間
Kiwamu Sakuma
究 佐久間
真澄 齋藤
Masumi Saito
真澄 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015152626A priority Critical patent/JP6434872B2/ja
Priority to US15/223,632 priority patent/US10043864B2/en
Publication of JP2017034085A publication Critical patent/JP2017034085A/ja
Application granted granted Critical
Publication of JP6434872B2 publication Critical patent/JP6434872B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】キャリアの移動度を向上させた半導体装置を提供する。【解決手段】実施形態によれば、第１半導体層と第２半導体層と第３半導体層と第１電極とを含む半導体装置が提供される。前記第３半導体層は、前記第１半導体層と前記第２半導体層との間に設けられる。前記第１電極は、前記第３半導体層と対向する。前記第３半導体層における配向性は、前記第１半導体層における配向性よりも高い。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体を主なチャネルの材料とする薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）などの半導体装置がある。例えば、チャネルには、多結晶半導体が用いられる。半導体装置において、キャリアの移動度を向上させることが望まれる。
特開２００２−３２９８７１号公報
本発明の実施形態は、キャリアの移動度を向上させた半導体装置を提供する。
本発明の実施形態によれば、第１半導体層と第２半導体層と第３半導体層と第１電極とを含む半導体装置が提供される。前記第３半導体層は、前記第１半導体層と前記第２半導体層との間に設けられる。前記第１電極は、前記第３半導体層と対向する。前記第３半導体層における配向性は、前記第１半導体層における配向性よりも高い。
第１の実施形態に係る半導体装置を例示する模式的断面図である。 図２（ａ）及び図２（ｂ）は、第１の実施形態に係る別の半導体装置を例示する模式的断面図である。 第１の実施形態に係るさらに別の半導体装置を例示する模式的断面図である。 図４（ａ）〜図４（ｃ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図５（ａ）〜図５（ｃ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図６（ａ）及び図６（ｂ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第１の実施形態に係るさらに別の半導体装置を例示する模式的断面図である。 第２の実施形態に係る半導体装置を例示する模式的断面図である。 図１０（ａ）〜図１０（ｄ）は、第２の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
図１に表したように、本実施形態に係る半導体装置１０１は、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１電極４０と、を含む。半導体装置１０１は、さらに、第４半導体層３４、絶縁膜４３、絶縁層５１及び絶縁層５２を含む。半導体装置１０１は、例えば薄膜トランジスタである。
なお、以下の説明において、第１半導体層１０から第２半導体層２０へ向かう第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な一つの方向をＸ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第１半導体層１０は、例えば、第１層１１と第２層１２とを含む。第２層１２は、第１層１１の上に積層されており、第１層１１と第３半導体層３０との間に設けられる。
第１半導体層１０は、第１導電型の不純物を含む。例えば、第１半導体層１０は、第１導電型の不純物として、リン（Ｐ）または砒素（Ａｓ）を含む。第１半導体層１０は、第３半導体層３０と電気的に接続されている。第１半導体層１０は、例えばトランジスタのソース領域及びドレイン領域の一方である。
第２層１２における第１導電型の不純物の濃度は、第１層１１における第１導電型の不純物の濃度よりも低い。例えば、第２層１２は、導電性の不純物を実質的に含まない層（例えばノンドープ層）である。第１層１１の不純物濃度は、例えば、１×１０２０ｃｍ−３以上１×１０２３ｃｍ−３以下である。第２層１２の不純物濃度は、例えば、１×１０１４ｃｍ−３以上１×１０２０ｃｍ−３以下である。
なお、この例では、第１導電型がｎ型であり、第２導電型がｐ型である。但し、実施形態においては、第１導電型がｐ型であり、第２導電型がｎ型であってもよい。ｐ型の不純物としては、例えば、ホウ素（Ｂ）やガリウム（Ｇａ）を用いることができる。
第１層１１の厚さ（Ｚ軸方向に沿った長さ）は、例えば、５ナノメートル（ｎｍ）以上１マイクロメートル（μｍ）以下である。第２層１２の厚さ（Ｚ軸方向に沿った長さ）は、例えば、１ｎｍ以上１００ｎｍ以下である。
第１半導体層１０（第１層１１及び第２層１２）は、第１材料の結晶を含む。第１材料には、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＳｉｘＧｅ１−ｘ（０＜ｘ＜１）、ガリウムアンチモン（ＧａＳｂ）、ＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）及びＩｎｘＧａ１−ｘＳｂ（０≦ｘ≦１）の少なくともいずれかを用いることができる。第１半導体層１０（第１層１１及び第２層１２）は、第１材料の多結晶半導体層である。
第１半導体層１０の第１材料としてＳｉやＧｅを用いる場合には、ｎ型の不純物としてＰやＡｓを用いることができ、ｐ型の不純物としてＢやＧａを用いることができる。第１半導体層１０の第１材料として、III-V族化合物（ＩｎＧａＡｓ、ＧａＡｓ、ＧａＳｂ等）を用いる場合には、ｎ型の不純物としてＳｉを用いることができ、ｐ型の不純物として亜鉛（Ｚｎ）やベリリウム（Ｂｅ）を用いることができる。
第２半導体層２０は、第１方向において第１半導体層１０と離間して設けられる。
第２半導体層２０は、第３層１３と第４層１４とを含む。第４層１４は、第３層１３と第３半導体層３０との間に設けられる。
第２半導体層２０は、第１導電型の不純物を含む。第２半導体層２０は、第３半導体層３０と電気的に接続されている。第２半導体層２０は、例えばトランジスタのソース領域及びドレイン領域の他方である。
第４層１４における第１導電型の不純物の濃度は、第３層１３における第１導電型の不純物の濃度よりも低い。例えば、第４層１４は、導電性の不純物を実質的に含まない層（例えばノンドープ層）である。第３層１３の不純物濃度は、例えば、１×１０２０ｃｍ−３以上１×１０２３ｃｍ−３以下である。第４層１４の不純物濃度は、例えば、１×１０１４ｃｍ−３以上１×１０２０ｃｍ−３以下である。
第３層１３の厚さ（Ｚ軸方向に沿った長さ）は、例えば、５ナノメートル（ｎｍ）以上１μｍ以下である。第４層１４の厚さ（Ｚ軸方向に沿った長さ）は、例えば、１ｎｍ以上１００ｎｍ以下である。
第２半導体層２０（第３層１３及び第４層１４）は、第１材料の結晶を含み、例えば、第１材料の多結晶半導体層である。
第３半導体層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。第３半導体層３０は、例えばトランジスタのチャネル領域である。第３半導体層３０は、第１材料の結晶を含み、例えば、第１材料の多結晶半導体層である。
第３半導体層３０における第１導電型の不純物濃度は、第１半導体層１０における第１導電型の不純物濃度よりも低く、第２半導体層２０における第１導電型の不純物濃度よりも低い。例えば、第３半導体層３０には、導電性の不純物を実質的に含まない。または、第３半導体層３０は、第２導電型の不純物を含んでもよい。これにより、トランジスタの閾値を調整することができる。第３半導体層３０には、電気的特性の向上のために、フッ素（Ｆ）や水素（Ｈ）等の不純物を含んでもよい。第３半導体層３０の厚さは、例えば、５０ｎｍ以上１０μｍ以下である。
第４半導体層３４は、第１半導体層１０と第３半導体層３０との間に設けられる。第４半導体層３４は、例えば、第１材料を含む。第４半導体層３４は、例えば、第４半導体層３４の上に形成される第３半導体層３０の結晶性を制御するシード層である。第４半導体層３４の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
第１電極４０は、第３半導体層３０と対向する。第１電極４０の少なくとも一部は、Ｚ軸方向と交差する方向（例えばＸ軸方向）において、第３半導体層３０と並ぶ。第１電極４０の少なくとも一部は、Ｚ軸方向と交差する方向において、第３半導体層３０と重なる。第１電極４０は、例えば、トランジスタのゲート電極である。ゲート長（第１電極４０のＺ軸方向に沿った長さ）は、例えば、５０ｎｍ以上１０μｍ以下である。
第１電極４０は、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）及びコバルト（Ｃｏ）の少なくともいずれかを含む。第１電極４０は、これらの材料の少なくともいずれかとＳｉとが反応してできるシリサイド金属を含んでもよい。第１電極４０は、不純物を含むポリシリコン（Doped poly-Si）を含んでもよい。
絶縁膜４３の少なくとも一部は、第３半導体層３０と第１電極４０との間に設けられる。絶縁膜４３は、例えば、トランジスタのゲート絶縁膜である。絶縁膜４３には、例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化ランタン（Ｌａ２Ｏ３）、窒化シリコン（ＳｉＮ）または酸窒化シリコン（ＳｉＯＮ）などの材料を用いることができる。絶縁膜４３には、これらの材料の積層膜または混合膜を用いてもよい。絶縁膜４３の厚さ（Ｘ軸方向に沿った長さ）は、例えば、１ｎｍ以上１００ｎｍ以下である。
絶縁層５１及び絶縁層５２は、Ｚ軸方向において第１電極４０と並ぶ。第１電極４０は、絶縁層５１と絶縁層５２との間に設けられる。例えば、絶縁層５１は、第１電極４０と第１半導体層１０との間を絶縁する。絶縁層５２は、第１電極４０と第２半導体層２０との間を絶縁する。なお、絶縁層５１は、下部に配線層（配線層６１等）が設けられた場合（図３を参照）には、第１電極４０と配線層とを絶縁する。また、絶縁層５２は、上部に配線層（配線層６３等）が設けられた場合（図３を参照）には、第１電極４０と配線層とを絶縁する。
絶縁層５１には、例えば、酸化シリコン、窒化シリコンまたはポリシラザン（Polysilazane：ＰＳＺ）が用いられる。絶縁層５２には、例えば、酸化シリコン、窒化シリコンまたはポリシラザンが用いられる。
半導体装置１０１は、例えば、縦型のＴＦＴである。第１〜第３半導体層１０〜３０は、基板５０（図３を参照）の上に設けられ、トランジスタの電流が流れる方向（ソースとドレインとを結ぶチャネル方向）は、基板５０の第１面５０ａ（主面）に対して垂直な方向に略平行である。すなわち、第１方向（Ｚ軸方向）は、基板の主面に対して垂直である。実施形態に係る半導体装置は、後述する横型のＴＦＴでもよい。
半導体装置１０１の構造についてさらに説明する。以下の説明においては、第１材料がＳｉである場合について説明する。すなわち、第１半導体層１０、第２半導体層２０及び第３半導体層３０は、それぞれ、ポリシリコン層である。
第３半導体層３０における配向性は、第１半導体層１０における配向性よりも高く、第２半導体層２０における配向性よりも高い。この場合、例えば、第３半導体層３０中の粒界Ｂ３の密度は、第１半導体層１０中の粒界Ｂ１の密度よりも低く、第２半導体層２０中の粒界Ｂ２の密度よりも低い。例えば、第３半導体層３０中の結晶粒Ｇ３の大きさの平均は、第１半導体層１０中の結晶粒Ｇ１の大きさの平均よりも大きく、第２半導体層２０中の結晶粒Ｇ２の大きさの平均よりも大きい。
例えば、第３半導体層３０は、特定の結晶配向性を有する。第１半導体層１０及び第２半導体層２０は、例えば、特定の結晶配向性を有さない。第１半導体層１０及び第２半導体層２０においては、例えば結晶がランダムに配向している。
すなわち、第３半導体層３０におけるＳｉ結晶の特定の方位（第１結晶方位）の配向性は、第１半導体層１０におけるＳｉ結晶の当該特定の方位の配向性よりも高い。そして、第３半導体層３０における第１結晶方位の配向性は、第２半導体層２０における第１結晶方位の配向性よりも高い。つまり、第３半導体層３０のうち第１結晶方位に配向した領域の密度は、第１半導体層１０のうち第１結晶方位に配向した領域の密度よりも高く、第２半導体層２０のうち第１結晶方位に配向した領域の密度よりも高い。
第１結晶方位は、例えば、＜１００＞方向、＜１１０＞方向及び＜１１１＞方向のいずれかである。
さらに、第３半導体層３０の第１結晶方位の配向性は、第１層１１の第１結晶方位の配向性及び第２層１２の第１結晶方位の配向性のそれぞれよりも高い。また、第３半導体層３０の第１結晶方位の配向性は、第３層１３の第１結晶方位の配向性及び第４層１４の第１結晶方位の配向性のそれぞれよりも高い。
配向性の評価においては、例えば電子線回折法を用いることができる。例えば、半導体装置１０１の断面構造を取得し、チャネル方向（第１方向）の結晶方位を＜１００＞、＜１１０＞及び＜１１１＞のいずれかに帰属させる。このとき、第３半導体層３０においては、ある特定の１つの方位を向く領域（結晶粒）の割合が、他の２つの方位を向く領域の割合よりも有意に大きい。一方、第１半導体層１０及び第２半導体層２０においては、特定の結晶方位を向く領域のみが有意に大きな割合を有さない。
換言すると、第３半導体層３０のうち第１方向が第１結晶方位に沿った領域の割合は、第３半導体層３０のうち第１方向が第１結晶方位とは異なる結晶方位（第２結晶方位）に沿った領域の割合よりも高い。一方、第１半導体層１０のうち第１方向が第１結晶方位に沿った領域の割合は、第１半導体層１０のうち第１方向が第２結晶方位に沿った領域の割合と実質的に同じである。また、第２半導体層２０のうち第１方向が第１結晶方位に沿った領域の割合は、第２半導体層２０のうち第１方向が第２結晶方位に沿った領域の割合と実質的に同じである。
なお、ここで「割合」とは、観察した断面において、評価対象の半導体層の面積に対する、着目している結晶方位に配向した領域の面積の比率である。または、「割合」は、評価対象の半導体層の体積に対する、着目している結晶方位に配向した領域の体積の比率であってもよい。
例えば、ゲート長が短い場合、第３半導体層３０において、Ｚ軸方向に沿って延在する粒界は、Ｘ軸方向またはＹ軸方向に沿って延在する粒界よりも多い。一方、第１及び第２半導体層中において、Ｚ軸方向に沿って延在する粒界が生じる頻度は、Ｘ軸方向またはＹ軸方向に沿って延在する粒界が生じる頻度と実質的に等しい。
図１に表したように、第１電極４０は、第１端部Ｅ１と第２端部Ｅ２とを有する。第１端部及び第２端部Ｅ２は、第１方向において互いに離間した端部である。
第１端部Ｅ１は、第１方向と交差する方向（例えばＸ軸方向）において、第３半導体層３０及び第２層１２のいずれかと重なる。この例では、第１端部Ｅ１は、Ｘ軸方向において第２層１２と重なっている。第１端部Ｅ１は、Ｘ軸方向において第１層１１とは重ならない。
第２端部Ｅ２は、第１方向と交差する方向において、第３半導体層３０及び第４層１４のいずれかと重なる。この例では、第２端部Ｅ２は、Ｘ軸方向において第４層１４と重なっている。第２端部Ｅ２は、Ｘ軸方向において第３層１３とは重ならない。
ところで、チャネル材料にポリシリコンが用いられたトランジスタにおいて、チャネル中には、例えば、数多くの粒界が存在する。このため、チャネル材料にポリシリコンを用いたトランジスタにおいては、単結晶Ｓｉを用いたトランジスタと比べて、キャリアが粒界ポテンシャルの影響を受けやすい。これにより、キャリア移動度の低下、Ｓ値（サブスレッショルドスロープ）の低下及び閾値のシフトなどが生じやすい。
これに対して、チャネル中を垂直に粒界が横切らないような結晶粒の配向制御によって、キャリアの移動度の低下などを抑制することができる。前述したように、実施形態に係る半導体装置１０１においては、第３半導体層３０における第１結晶方位の配向性は、第１半導体層１０における第１結晶方位の配向性よりも高い。例えば、半導体装置１０１のチャネルにおいては、電流が流れる方向と平行となるように結晶配向が揃っている。これにより、キャリアがソースからドレインへ移動する際に、粒界を横切る確率が低下する。したがって、粒界ポテンシャルのキャリアへの影響が低減され、移動度を向上させることができる。閾値のシフトやＳ値の低下を抑制することができ、良好なサブスレッショルド特性を得ることができる。
さらに、実施形態においては、前述したように、第１電極４０の第１端部Ｅ１が不純物濃度の低い第２層１２と重なり、第２端部Ｅ２が不純物濃度の低い第４層１４と重なっている。第１電極４０は、Ｘ軸方向において、不純物濃度の高い第１層１１及び第３層１３とは重ならない。これにより、ＧＩＤＬ（Gate Induced Drain Leakage）などによるリーク電流を低減することができる。また、第１電極４０の端部が第２層１２及び第４層１４とオーバーラップすることにより、寄生抵抗の増大が抑制される。
そして、第１半導体層１０及び第２半導体層２０においては結晶粒の配向性が低いため、ソース・ドレイン領域からの不純物拡散が抑制される。例えば、粒界に沿って不純物がチャネルへ熱拡散することが抑制される。これにより、さらにＧＩＤＬを抑制することができる。
以上説明したように、実施形態では、チャネルを形成するポリシリコン層の結晶粒は、特定方向の配向性を有する。このため、例えば、チャネルを垂直方向に横切る粒界が減少する。これにより、チャネル中に生じていた粒界ポテンシャルの影響が低減され、閾値増大や移動度低下などのトランジスタ特性の劣化を抑制できる。また、ソース・ドレイン領域近傍の結晶のみ配向性を持たせないことで、ソース・ドレイン間に生じるオフリークを低減することを可能とする。
図２（ａ）及び図２（ｂ）は、第１の実施形態に係る別の半導体装置を例示する模式的断面図である。
図２（ａ）に表した半導体装置１０１ａにおいては、第１電極４０の第１端部Ｅ１は、Ｘ軸方向において、第２層１２と第４半導体層３４との境界と重なっている。第２端部Ｅ２は、Ｘ軸方向において第４層１４と第３半導体層３０との境界と重なっている。すなわち、第１電極４０の端部は、結晶がランダムに配向した領域と特定の配向性を有する領域との境界と重なっている。
図２（ｂ）に表した半導体装置１０１ｂにおいては、第１端部Ｅ１及び第２端部Ｅ２は、それぞれ、Ｘ軸方向において第３半導体層３０と重なっている。
上記以外については、半導体装置１０１ａ及び１０１ｂには、図１に関して説明した半導体装置１０１と同様の説明を適用することができる。
半導体装置１０１ａ及び１０１ｂにおいても、図１の半導体装置１０１と同様に、チャネルを形成する第３半導体層３０の結晶粒は、特定方向の配向性を有する。これにより、チャネル中の粒界ポテンシャルの影響が低減され、閾値の増大やキャリアの移動度の低下などのトランジスタ特性の劣化を抑制することができる。
さらに、第１半導体層１０及び第２半導体層２０における結晶の配向性が低いため、不純物がチャネル領域へ拡散しにくい。そして、第１電極４０は、不純物濃度の高い第１層１１及び第３層１３と重ならないため、リーク電流を抑制することができる。半導体装置１０１ａ及び１０１ｂにおいては、第１電極４０と第１及び第２半導体層とのオーバーラップ量が、半導体装置１０１に比べて小さいため、さらにリーク電流を抑制することができる。
図３は、第１の実施形態に係るさらに別の半導体装置を例示する模式的断面図である。図３に表した半導体装置１０２は、複数のトランジスタ（半導体装置１０１ｃ）を含む。 さらに、半導体装置１０２は、基板５０と、絶縁層６０と、配線層６１と、コンタクト層６２と、保護膜５３と、コンタクト層６４と、配線層６３と、を含む。
複数の半導体装置１０１ｃは、Ｘ−Ｙ平面においてアレイ状に並べられて設けられる。例えば、複数の半導体装置１０１ｃの上に図示しないデバイスが積層される。積層されるデバイスは、例えばメモリセルアレイであり、この場合、複数の半導体装置１０１ｃは、メモリのドライバトランジスタとして機能する。
なお、メモリセルアレイは、複数の半導体装置１０１ｃの下側に配置されてもよい。例えば、基板５０と絶縁膜６０との間にメモリセルアレイが配置されてもよい。また、基板５０には、ＣＭＯＳ等の回路が形成されていてもよい。
図３に表した例では、１つの第３半導体層３０は、２つの第１電極４０の間に設けられている。すなわち、このトランジスタは、ダブルゲート構造を有する。半導体装置１０１ｃにおいては、絶縁膜４３の一部は、第１電極４０と絶縁層５１との間、及び、第２半導体層２０と絶縁層５２との間、にも設けられている。
これ以外については、半導体装置１０１ｃには、図１に関して説明した半導体装置１０１と同様の説明を適用することができる。例えば、複数の第３半導体層３０における第１結晶方位の配向性は、複数の第１半導体層１０における第１結晶方位の配向性よりも高い。また、複数の第３半導体層３０のうちチャネル方向が第１結晶方位に沿った領域の割合は、複数の第３半導体層３０のうちチャネル方向が第１結晶方位とは異なる方位に沿った領域の割合よりも高い。
なお、半導体装置１０１ｃの替わりに、前述した半導体装置１０１ａまたは１０１ｂ等を用いてもよい。また、複数のトランジスタ（半導体装置１０１ｃ）は、シングルゲート構造であってもよい。
基板５０は、例えば、支持基板であり、Ｓｉ基板を用いることができる。
絶縁層６０は、基板５０の上に設けられ、複数の半導体装置１０１ｃと基板５０との間に配置されている。絶縁層６０は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）または酸化アルミニウム（Ａｌ２Ｏ３）を含む。
絶縁層６０は、例えば、基板５０を酸化することで得られる熱酸化膜である。または、絶縁層６０は、スパッタ装置やＣＶＤ（Chemical Vapor Deposition）装置等によって堆積された絶縁膜である。絶縁層６０には、これらの熱酸化膜及び絶縁膜を組み合わせた積層膜を用いてもよい。絶縁層６０によって、基板５０と配線層６１との絶縁性が保たれる。
配線層６１及びコンタクト層６２は、複数の半導体装置１０１ｃと絶縁層６０との間に設けられる。配線層６１及びコンタクト層６２は、第１半導体層１０と電気的に接続されている。
配線層６１及びコンタクト層６２には、５００℃以上の温度に対する耐熱性を有する金属材料を用いることが好ましい。例えば、配線層６１には、ＷやＴｉを含む金属材料を用いることができる。コンタクト層６２には、Ｗ、Ｔｉ、ＴｉＮ、Ｎｉ、Ｃｏ、白金（Ｐｔ）及びパラジウム（Ｐｄ）の少なくともいずれかを用いることができる。
保護膜５３は、コンタクト層６２と絶縁層５１との間、及び、第１半導体層１０と絶縁層５１との間に設けられる。保護膜５３は、例えばＳｉＮを含む。
複数の半導体装置１０１ｃは、配線層６３と配線層６１との間に設けられる。コンタクト層６４は、配線層６３と第２半導体層２０との間に設けられる。配線層６３及びコンタクト層６４は、第２半導体層２０と電気的に接続されている。
コンタクト層６４は、ポリシリコン層（第２半導体層２０）とコンタクトする。このため、コンタクト層６４には、コンタクト抵抗の低い金属材料として、コンタクト層６２と同様に、Ｗ、Ｔｉ、ＴｉＮ、Ｎｉ、Ｃｏ、Ｐｔ、Ｐｄ等を含む金属材料を用いることができる。
配線層６３に用いられる材料は、例えば、半導体装置１０１ｃの上に積層されるデバイスの熱負荷によって決められる。５００℃以上の熱負荷が掛かる場合には、配線層６３には、配線層６１と同様に、ＷやＴｉを含む金属材料を用いることができる。熱負荷が５００℃未満の場合には、配線層６３には、ＡｌやＣｕ等の耐熱性が低いものの低抵抗な金属材料を用いることができる。
半導体装置１０２においても、ポリシリコン層（第１半導体層１０及び第２半導体層２０）と第１電極４０とがオーバーラップする領域において、ポリシリコンは、特定の配向性を有していない。さらに、ゲート直下のチャネル領域（第３半導体層３０）において、ポリシリコンは配向性を有する。これにより、キャリアの高移動度と、低リークと、を両立したＴＦＴを実現することが可能となる。
半導体装置１０２の配向性の評価においても、例えば電子線回折法を用いることができる。一例として示すと、まず、複数の（縦型または横型)ＴＦＴのチャネル中央部を含む断面、複数のＴＦＴのチャネル端部を含む断面、または、複数のＴＦＴのソース（またはドレイン）領域を含む断面、を取得する。各断面は、例えば、Ｘ−Ｙ平面に対して平行である。そして、各断面（各観測点）において、ポリシリコンの結晶の配向方向を電子線回折法によって確認する。典型的な結晶の配向方向は、例えば、＜１００＞方向、＜１１０＞方向及び＜１１１＞方向である。このとき、＜１００＞方向±１０°以内に配向している結晶粒、＜１１０＞方向±１０°以内に配向している結晶粒、及び、＜１１１＞方向±１０°以内に配向している結晶粒、をそれぞれ抽出する。そして、それぞれの方位について、当該方位に配向している結晶粒の割合を見積もる。ここで、「割合」は、観察した断面において、複数の半導体層全体の面積に対する、着目した方位に配向している結晶粒の面積の割合である。または、「割合」は、複数の半導体層全体の体積に対する、着目した方位に配向している結晶粒の体積の割合であってもよい。
この割合のうち、ある特定の方位を向く結晶の割合が、他の方位を向く結晶の割合よりも有意に高い場合、当該断面（当該観測点）においてポリシリコン層が当該特定の方位に配向していると定義する。例えば、＜１１１＞方向を向く結晶の割合が、他の方位を向く結晶の割合よりも有意に高い場合（例えば、＜１１１＞方向を向く結晶の割合が全体の５０％以上を占める場合等）、当該断面においてポリシリコン層が＜１１１＞配向している、とすることができる。
例えば、第１〜第３半導体層の幅が狭い場合においても、上記のようにして配向性を評価することができる。すなわち、セルサイズが微細な場合においても、複数のトランジスタに亘って統計をとることで配向性を評価することができる。
なお、本構造の観測に用いられる手法は、上記のみに限定されるものではない。また結晶の配向方向は、上述した３方位のみに限られるものではない。
次に半導体装置１０２の製造方法について説明する。
図４（ａ）〜図４（ｃ）は、実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図４（ａ）に表したように、基板５０の上に、絶縁層６０、配線層６１及びコンタクト層６２をこの順に積層する。前述したように、絶縁層６０の形成には、基板５０の酸化、または、スパッタ装置やＣＶＤ装置等による堆積、を用いることができる。
コンタクト層６２の上に、第１半導体層１０（第１層１１及び第２層１２）として多結晶半導体層を形成する。第１半導体層１０の形成においては、結晶粒の結晶方位に配向性が生じないような条件で多結晶半導体層を形成する。例えば、ＬＰＣＶＤ装置等を用いて、コンタクト層６２の上に直接ポリシリコン層を形成することで、多結晶半導体層を形成することができる。または、５００℃以上の温度にてＳｉＨ４ガスを用いてＣＶＤ装置等でアモルファスシリコン層を形成した後、アモルファスシリコン層を結晶化させることで多結晶半導体層を形成してもよい。ポリシリコン層を形成した後にＳｉ等のイオン注入によってポリシリコン層の非晶質化を行ってから、再結晶化を行ってもよい。
第１層１１が含有する第１導電型の不純物の導入には、イオン注入が用いられる。または、ＣＶＤ装置内におけるｉｎ−ｓｉｔｕプロセスによって、第１層１１の形成時に不純物を導入してもよい。第１層１１のシート抵抗の低減、及び、チャネルや配線層とのコンタクト抵抗の低減のため、第１層１１における第１導電型の不純物濃度は、１×１０２０ｃｍ−３以上であることが好ましい。前述したように、第２層１２には、例えば、導電性を付与する不純物を導入しない。
導電性を付与する不純物以外に、ポリシリコンの電気的特性の向上のためのＦやＨ、歪導入のための炭素（Ｃ）やＧｅ、配線層とのシリサイド化抑制のための窒素（Ｎ）などを第１半導体層１０に導入してもよい。
図４（ｂ）に表したように、第１半導体層１０の上に第４半導体層３４となるシード層３４ｆを形成する。シード層３４ｆは、非晶質であるアモルファスシリコン層を低温で形成することで得られる。例えば、シード層３４ｆは、ＣＶＤ装置にてＳｉ２Ｈ６ガスを用いて４５０℃未満の低温で形成される。ここで形成される層の厚さは、例えば５ｎｍ以下である。
シード層３４ｆの上に、第３半導体層３０（チャネル）となるアモルファスシリコン層３０ｆを形成する。アモルファスシリコン層３０ｆは、第４半導体層３４に比べて高い温度で形成されることが好ましい。例えば、ＣＶＤ装置にてＳｉＨ４ガスを用いて５００℃以上の温度で、アモルファスシリコン層３０ｆを形成することができる。
その後、チャネルを結晶化させるため、６５０℃以下の熱処理を加える。これにより、アモルファスシリコン層３０ｆ及びシード層３４ｆをポリシリコン層へと結晶化させて、第３半導体層３０及び第４半導体層３４を形成する。
Ｓｉ２Ｈ６ガスを用いて低温で形成されたシード層３４ｆが存在することで、シード層３４ｆからの核発生が減少するとともに歪みが増加する。これにより、例えば、基板垂直方向に＜１１１＞配向したポリシリコン層（第３半導体層３０）が得られる。このため、チャネル方向に対して交差する方向（例えば垂直な方向）にチャネルを横切る結晶粒界が減少する。
その後、図４（ｃ）に表したように、第３半導体層３０の上に、導電性を付与する不純物を含まない第４層１４を形成する。さらに、第４層１４の上に、第１導電型の不純物を含む第３層１３を形成して、第２半導体層２０を形成する。
第２半導体層２０は、第１半導体層１０と同様に、ポリシリコン中の結晶粒に配向性が生じないように形成される。このためには、ポリシリコンをＬＰＣＶＤ法によって直接、第３半導体層３０の上に堆積する。または、ポリシリコン層を形成した後にＳｉやＧｅ等のイオン注入によってポリシリコン層の非晶質化を行ってから、再結晶化を行ってもよい。
図５（ａ）〜図５（ｃ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
これらの図は、図４（ｃ）に続く、半導体装置１０２の製造工程を例示している。図５（ａ）に表したように、反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）プロセスにて、第１〜第４半導体層をエッチングする。これにより、複数の柱状の縦型ＦＥＴ構造８０を形成する。
図５（ｂ）に表したように、第１〜第３半導体層及びコンタクト層６２を覆うように保護膜５３としてＳｉＮ膜を形成する。保護膜５３の形成には、例えば、原子層堆積（Atomic Layer deposition：ＡＬＤ）プロセスを用いることができる。
その後、保護膜５３の上にｇａｐ−ｆｉｌｌ膜としてＡＬＤ−ＳｉＯ２またはポリシラザンを堆積する。そして、ＲＩＥプロセス等によって、ｇａｐ−ｆｉｌｌ膜をエッチバックする。これにより、第１半導体層１０同士の間に埋め込まれた絶縁層５１が形成される。
その後、図５（ｃ）に表したように、第２層１２の一部が露出するように、ウェット処理等によって、保護膜５３をエッチバックする。このエッチバックプロセスによって、第１電極４０とソース領域（第１半導体層１０）とのオーバーラップ量が決まる。このため、図３に示した半導体装置１０１ｃの場合には、第２層１２の一部のみが露出するように、エッチングが行われる。なお、エッチング量を調整することで、図２（ａ）及び図２（ｂ）に示したような第１電極４０を形成することも可能である。
図６（ａ）及び図６（ｂ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
これらの図は、図５（ｃ）に続く、半導体装置１０２の製造工程を例示している。図６（ａ）に表したように、絶縁膜４３を第１〜第３半導体層及び絶縁層５１の上に、ＡＬＤプロセスまたはＣＶＤプロセスによって形成する。
その後、絶縁膜４３の上に、第１電極４０となる導電層をＡＬＤまたはＣＶＤによって堆積する。この導電層をＲＩＥプロセス等によってエッチバックすることで、第１電極４０が形成される。このとき、第４層１４の一部のみが第１電極４０とＸ軸方向においてオーバーラップするようにエッチングが行われる。これにより、前述したように、ＧＩＤＬ等のリーク電流を抑制することができる。
その後、第１電極４０及び絶縁膜４３の上に、ＡＬＤプロセスやＣＶＤプロセスによって、絶縁層５２を形成する。図６（ｂ）に表したように、絶縁層５２は、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）プロセスにて平坦化される。このとき、第２半導体層２０上の絶縁膜４３の一部も除去される。第２半導体層２０上の絶縁膜４３の一部は、ウェット処理等によって除去されても良い。
その後、第２半導体層２０上にコンタクト層６４及び配線層６３を堆積する。これにより、図３に表した半導体装置１０２が形成される。
なお、図５（ａ）においては、第１半導体層１０の下部に設けられた配線層６１及びコンタクト層６２が共通化されている。但し、実施形態においては、図７のように、配線層６１及びコンタクト層６２が複数の配線に分断されていてもよい。複数の第１半導体層１０のそれぞれは、互いに異なる配線に接続されている。
配線層６３の形成後には、さらに、配線層６３上にデバイスを形成すればよい。例えば、配線層６３の上に再度、多結晶半導体ＴＦＴを形成することも可能である。３次元積層メモリとして、金属と酸化物とを用いたＲｅＲＡＭ等を積層してもよい。または、配線層６３上に層間絶縁膜を形成した後に、基板貼り合わせ技術を用いて、バルクＳｉ−ＣＭＯＳやIII−Ｖ族化合物半導体のチップを貼り合わせて新たな回路を実現することも可能である。
以上説明した半導体装置１０２においては、トランジスタ（半導体装置１０１ｃ）は、反転型の電界効果トランジスタである。但し、実施形態において、トランジスタは、蓄積型の電界効果トランジスタであってもよい。
蓄積型トランジスタの形成方法は、シード層３４ｆを形成するまでは、上述の方法と同様である。蓄積型トランジスタの形成においては、チャネルとなるアモルファスシリコン層３０ｆを形成する際、第１層１１に含まれる不純物と同じ導電型の不純物をアモルファスシリコン層３０ｆに導入する。すなわち、第１層１１にＰやＡｓが導入されていた場合、アモルファスシリコン層３０ｆにもＰやＡｓを導入する。
例えば、アモルファスシリコン層３０ｆ中の不純物濃度は、１×１０１８ｃｍ−３以上である。ここで、チャネル中の不純物濃度は、ソース・ドレイン領域と同程度（例えば１×１０２０ｃｍ−３以上）でもよいが、チャネル厚（チャネル長）によってはカットオフ特性が劣化する。このため、チャネル幅が１０ｎｍ以下でない場合は、濃度を低めに設定することが好ましい。蓄積型のトランジスタにおいても、チャネル中の欠陥を終端するためにＦやＨ等の不純物を導入してもよい。この後、結晶化アニールとして６５０℃以下の熱処理を行うことで、シード層３４ｆとアモルファスシリコン層３０ｆとを結晶化する。これにより、第３半導体層３０及び第４半導体層３４としてポリシリコン層を形成する。
蓄積型トランジスタにおいては、反転型トランジスタとは異なり、チャネルとソースの導電型が同じである。このため、蓄積型トランジスタにおいては、反転型トランジスタに比べて、チャネルへの不純物拡散による閾値変調が低減される。したがって、蓄積型トランジスタは、閾値の調整において有効である。一方で、先述したように、チャネル中の不純物濃度にもよるが、蓄積型トランジスタのチャネル厚が１０ｎｍ程度以下の薄膜でない場合には、サブスレッショルド特性が劣化してしまうことがある。
結晶化により第３半導体層３０を形成した後には、ドレイン領域を形成し、ポリシリコン層をピラー形状に加工する。以降の工程は、反転型トランジスタの形成と同様であるため省略する。
図８は、第１の実施形態に係るさらに別の半導体装置を例示する模式的断面図である。 実施形態に係る半導体装置は、図３に表した半導体装置１０２の例に限られず、例えば、図８に表した半導体装置１０４のようであってもよい。
半導体装置１０４は、図３に関して説明した半導体装置１０２と同様に、複数のトランジスタ（半導体装置１０１ｄ）、基板５０、絶縁層６０、配線層６１、コンタクト層６２、保護層５３、コンタクト層６４及び配線層６３を含む。
図８の例では、複数の第３半導体層３０のうち互いに隣合う第３半導体層３０同士の間に、２つの第１電極４０が設けられる。絶縁層５２の一部は、上記の２つの第１電極４０同士の間にも設けられる。これ以外については、半導体装置１０４には、図３に関して説明した半導体装置１０２と同様の説明を適用することができる。
（第２の実施形態）
図９は、第２の実施形態に係る半導体装置を例示する模式的断面図である。
図９に示した半導体装置１０３においても、第１半導体層１０、第２半導体層２０、第３半導体層３０、第４半導体層３４、第１電極４０、絶縁膜４３、が設けられる。これらについては、図１の半導体装置１０１における説明と、同様の説明を適用することができる。半導体装置１０３は、さらに、基板７０、絶縁層７１、絶縁層７２、絶縁層７３、絶縁層７５及び第５半導体層３５を含む。
基板７０は、例えば、支持基板である。支持基板には、Ｓｉ基板を用いることができる。図９に表したように基板７０は、第１面７０ａ（主面）を有する。
本実施形態に係る半導体装置１０３は、例えば、横型のトランジスタである。すなわち、第１〜第３半導体層等は、第１面７０ａの上に設けられ、ソースとドレインとを結ぶチャネル方向は、第１面７０ａに対して平行である。
絶縁層７１は、基板７０の第１面７０ａ上に設けられる。絶縁層７１の材料には、例えば、ＳｉＮ、Ａｌ２Ｏ３またはＳｉＯ２等が用いられる。
絶縁層７２及び絶縁層７３は、絶縁層７１の一部７１ａと別の一部７１ｂとの間において、絶縁層７１（７１ｃ）の上に設けられる。絶縁層７２及び絶縁層７３は、例えば、Ａｌ２Ｏ３またはＳｉＯ２等を含む。
第１半導体層１０は、絶縁層７２と絶縁層７３との間に位置し、第３半導体層３０は、第１半導体層１０と絶縁層７３との間に位置し、第２半導体層２０は、第３半導体層３０と絶縁層７３との間に位置する。
第５半導体層３５は、第２半導体層２０と第３半導体層３０との間に設けられる。なお、第５半導体層３５の材料等は、第４半導体層３４と同様である。
絶縁層７５は、例えば、第１電極４０の側面の一部を覆うように設けられる。絶縁層７５は、例えば、ゲート電極の側壁である。絶縁層７５の材料として、ＳｉＯ２やＳｉＮを用いることができる。
次に半導体装置１０３の製造方法について説明する。
図１０（ａ）〜図１０（ｄ）は、第２の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図１０（ａ）に表したように、基板７０の上に絶縁層７１を形成する。絶縁層７１の形成においては、まず基板７０上に絶縁膜を形成し、リソグラフィ及びＲＩＥプロセスによって、この絶縁膜をパターニングする。これにより、絶縁層７１には凹部７１ｅが形成される。多結晶半導体層（第１〜第３半導体層）を含むＴＦＴ構造は、この凹部７１ｅに埋め込まれる。
多結晶半導体層としてポリシリコンを用いる場合には、絶縁層７１の材料として、絶縁層７１上にアモルファスシリコン膜を形成することが困難となる材料が用いられる。例えば、ＳｉＮやＡｌ２Ｏ３を用いることができる。一方、多結晶半導体層としてIII−Ｖ族化合物を用いる場合には、絶縁層７１の材料には、ＳｉＯ２やＳｉＮ等が用いられる。
その後、図１０（ｂ）に表したように、例えばＡＬＤプロセス等によって、絶縁層７１上に絶縁膜を形成した後、ＲＩＥ等によって凹部７１ｅの側面のみに絶縁膜を形成する。これにより、絶縁層７２及び絶縁層７３が形成される。
多結晶半導体層にＩｎＧａＡｓやＧａＳｂ等のIII−Ｖ族化合物半導体が用いられる場合には、絶縁層７２及び絶縁層７３としてＡｌ２Ｏ３膜等を用いることができる。多結晶半導体層にＳｉやＧｅ等のIV族の材料が用いられる場合には、絶縁層７２及び絶縁層７３としてＳｉＯ２膜等を用いることができる。
なお、以下の例では、多結晶半導体層の材料としてポリシリコンを用い、絶縁層７２及び絶縁層７３の材料としてＳｉＯ２を用いた場合について述べる。但し、実施形態における多結晶半導体層の材料は、上記に限定されない。例えば、多結晶半導体層の材料として、Ｓｉ、Ｇｅ、ＳｉｘＧｅ１−ｘ（０＜ｘ＜１）、ＧａＳｂ、ＩｎＡｓまたはＩｎｘＧａ１−ｘＡｓ（０＜ｘ＜１）を用いてもよい。
その後、図１０（ｃ）に表したように、第１半導体層１０及び第２半導体層２０を形成する。第１半導体層１０及び第２半導体層２０は、第１の実施形態と同様に、結晶粒が特定の配向性を有さないように形成される。そのためには、例えば、ＬＰＣＶＤ等によって、絶縁層７１上に直接ポリシリコン層を形成する。または、５００℃以上の温度においてＳｉＨ４ガスを用いてアモルファスシリコン層を形成した後、６００℃以上の熱処理によって結晶化を行う。このアモルファスシリコン層の形成に用いられる条件においては、絶縁層７２、７３上にアモルファスシリコンが形成され、絶縁層７１上にはアモルファスシリコンが形成されにくい。
その後、第４半導体層３４及び第５半導体層３５となるアモルファスシリコン層（シード層）を形成する。例えば、ＣＶＤ装置によってＳｉ２Ｈ６ガスを用いて４５０℃未満の低温において、シード層を形成することができる。シード層の厚さ（チャネル方向に沿った長さ）は、例えば５ｎｍ以下である。シード層を形成することによって、第３半導体層３０の結晶性を制御することができる。
シード層を形成した後に、第３半導体層３０となるアモルファスシリコン層をさらに形成する。例えば、このアモルファスシリコン層は、ＣＶＤ装置によって、ＳｉＨ４ガスを用いて５００℃以上の温度において形成される。形成されたアモルファスシリコン層には、閾値調整のために導電性を付与する不純物を導入することができる。例えば、ｐＭＯＳＦＥＴを形成する場合には、不純物としてＰやＡｓが用いられ、ｎＭＯＳＦＥＴを形成する場合には、不純物としてＢやＢＦ２を用いることができる。電気的特性の向上のために、ＦやＨが導入されてもよい。
その後、６００℃以上の熱処理を行う。これにより、アモルファスシリコンをポリシリコンへと結晶化させる。結晶化後においては、第３半導体層３０、第４半導体層３４及び第５半導体層３５のみが第１面７０ａと平行な方向への結晶粒の配向性を持つ。第１半導体層１０及び第２半導体層２０においては、結晶粒の配向性は低い（例えば配向性はない）。
凹部７１ｅよりも上部へ突出したＳｉを除去するためＣＭＰプロセスによって平坦化する。これにより、中央部のポリシリコン層のみが結晶配向性を有する平坦なポリシリコン層を得ることができる。なお、チャネル中への不純物導入は、ＣＭＰによる平坦化を行った後に行われてもよく、さらに再結晶化アニールが行われてもよい。
チャネルであるポリシリコン層を形成した後の製造工程は、通常のＴＦＴ形成プロセスフローと同様である。
図１０（ｄ）に表したように、例えば、少なくとも第３半導体層３０の上に、絶縁膜４３及び第１電極４０を積層して、ゲートスタック構造を形成する。ゲートスタック構造の形成には、リソグラフィ及びＲＩＥプロセスを用いることができる。
ゲートスタック構造を形成した後に、絶縁層７５となるＳｉＯ２膜等を、第１電極４０の側面及び上面を覆うように積層する。その後、ＲＩＥプロセスによって側壁として絶縁層７５を形成する。
その後、ソース・ドレイン領域（第１半導体層１０の一部及び第２半導体層２０の一部）に、不純物のイオン注入を行う。ｎＭＯＳＦＥＴを形成する場合には、不純物としてＰやＡｓを注入する。ｐＭＯＳＦＥＴを形成する場合には、不純物としてＢやＢＦ２を注入する。さらに、歪みを導入するためにｎＭＯＳＦＥＴの場合には、不純物としてＣを導入してもよく、ｐＭＯＳＦＥＴの場合にはＧｅを導入してもよい。イオン注入の後に、活性化アニールを行う。その後、Ｎｉ等の金属材料を用いて、セルフアラインプロセスによって、ソース・ドレイン領域に、シリサイド層を形成する。そして、シリサイド層と電気的に接続された配線層を適宜形成する。
以上説明したようにして、図９に表した半導体装置１０３を形成することができる。
横型のＴＦＴである半導体装置１０３においても、縦型のＴＦＴである半導体装置１０１と同様に、チャネル中のみ結晶粒の配向性が高い。このため、閾値のシフトやキャリアの移動度低下などのトランジスタ特性の劣化を抑制することができる。
横型のＴＦＴにおいては、側壁の形成後にソース・ドレイン領域の不純物注入が行われる。このため、チャネル方向に対して垂直な方向において、第１電極４０は、不純物濃度の高いソース・ドレイン領域と重ならない。これにより、ＧＩＤＬを抑制することができ、リーク電流を低減することができる。さらに、第１の実施形態と同様に、第１電極の端部の直下には、配向性の低い第１半導体層１０及び第２半導体層２０が位置する。このため、ソース・ドレイン領域からチャネルへの不純物の拡散が抑制される。したがって、この点からもＧＩＤＬが抑制され、リーク電流を低減することができる。
実施形態によれば、キャリアの移動度を向上させた半導体装置が提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。「電気的に接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して接続される場合も含む。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、第１半導体層、第２半導体層、第３半導体層及び第１電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、 １１…第１層、 １２…第２層、 １３…第３層、 １４…第４層、 ２０…第２半導体層、 ３０…第３半導体層、 ３０ｆ…アモルファスシリコン層、 ３４…第４半導体層、 ３４ｆ…シード層、 ３５…第５半導体層、 ４０…第１電極、 ４３…絶縁膜、 ５０…基板、 ５０ａ…第１面、 ５１、５２…絶縁層、 ５３…保護膜、 ６０…絶縁層、 ６１…配線層、 ６２…コンタクト層、 ６３…配線層、 ６４…コンタクト層、 ７０…基板、 ７０ａ…第１面、 ７１…絶縁層、 ７１ａ、７１ｂ…一部、 ７１ｅ…凹部、 ７２、７３、７５…絶縁層、 ８０…ＦＥＴ構造、 １０１、１０１ａ、１０１ｂ、１０１ｃ、１０２、１０３…半導体装置、 Ｂ１、Ｂ２、Ｂ３…粒界、 Ｅ１…第１端部、 Ｅ２…第２端部

Claims (17)

  1. 第１半導体層と、
    第２半導体層と、
    前記第１半導体層と前記第２半導体層との間に設けられた第３半導体層と、
    前記第３半導体層と対向する第１電極と、
    を備え、
    前記第３半導体層における配向性は、前記第１半導体層における配向性よりも高い半導体装置。
  2. 前記第３半導体層中の粒界の密度は、前記第１半導体層中の粒界の密度よりも低い請求項１記載の半導体装置。
  3. 前記第３半導体層中の結晶粒の大きさの平均は、前記第１半導体層中の結晶粒の大きさの平均よりも大きい請求項１または２に記載の半導体装置。
  4. 前記第３半導体層のうち第１結晶方位に配向した領域の密度は、前記第１半導体層のうち前記第１結晶方位に配向した領域の密度よりも高い請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第３半導体層における前記配向性は、前記第２半導体層における配向性よりも高い請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第１半導体層は、
    第１導電型の不純物を含む第１層と、
    前記第１層と前記第３半導体層との間に設けられた第２層と、
    を含み、
    前記第１層における前記不純物の濃度は、前記第２層における前記不純物の濃度よりも高く、
    前記第３半導体層における前記配向性は、前記第２層における配向性よりも高い請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記第１電極は、第１端部と、前記第１半導体層から前記第２半導体層へ向かう第１方向において前記第１端部と離間した第２端部と、を含み、
    前記第１端部は、前記第１方向と交差する方向において、前記第３半導体層および前記第２層のいずれかと重なる請求項６に記載の半導体装置。
  8. 前記第１端部は、前記交差する方向において前記２層と重なる請求項７に記載の半導体装置。
  9. 前記第２半導体層は、
    前記第１導電型の前記不純物を含む第３層と、
    前記第３層と前記第３半導体層との間に設けられた第４層と、
    を含み、
    前記第３層における前記不純物の濃度は、前記第４層における前記不純物の濃度よりも高く、
    前記第３半導体層における前記配向性は、前記第４層における配向性よりも高い請求項６に記載の半導体装置。
  10. 前記第１電極は、第１端部と、前記第１半導体層から前記第２半導体層へ向かう第１方向において前記第１端部と離間した第２端部と、を含み、
    前記第１端部は、前記第１方向と交差する方向において、前記第３半導体層および前記第２層のいずれかと重なり、
    前記第２端部は、前記交差する方向において、前記第３半導体層および前記第４層のいずれかと重なる請求項９に記載の半導体装置。
  11. 前記第３半導体層のうち前記第１半導体層から前記第２半導体層へ向かう第１方向が第１結晶方位に沿った領域の割合は、前記第３半導体層のうち前記第１方向が前記第１結晶方位とは異なる第２結晶方位に沿った領域の割合よりも高い請求項１〜１０のいずれか１つに記載の半導体装置。
  12. 前記第１結晶方位は、＜１００＞方向、＜１１０＞方向および＜１１１＞方向のいずれかである請求項１１に記載の半導体装置。
  13. 前記第３半導体層は、第１材料の結晶を含み、
    前記第１材料は、Ｓｉ、Ｇｅ、ＳｉｘＧｅ１−ｘ（０＜ｘ＜１）、ＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）およびＩｎｘＧａ１−ｘＳｂ（０≦ｘ≦１）のいずれかである請求項１〜１２のいずれか１つに記載の半導体装置。
  14. 前記第３半導体層は、前記第１材料の多結晶を含む請求項１３記載の半導体装置。
  15. 前記第３半導体層中の前記第１半導体層から前記第２半導体層へ向かう第１方向に沿って延在する粒界は、前記第３半導体層中の前記第１方向と交差する方向に沿って延在する粒界よりも多い請求項１４に記載の半導体装置。
  16. 前記第１半導体層および前記第２半導体層は、前記第１材料の多結晶を含む請求項１３〜１５のいずれか１つに記載の半導体装置。
  17. 第１面を有する基板をさらに備え、
    前記第１半導体層は、前記第１面の上に設けられ、
    前記第１半導体層から前記第２半導体層へ向かう第１方向は、前記第１面に対して垂直である請求項１〜１６のいずれか１つに記載の半導体装置。
JP2015152626A 2015-07-31 2015-07-31 半導体装置 Expired - Fee Related JP6434872B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015152626A JP6434872B2 (ja) 2015-07-31 2015-07-31 半導体装置
US15/223,632 US10043864B2 (en) 2015-07-31 2016-07-29 Thin film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015152626A JP6434872B2 (ja) 2015-07-31 2015-07-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2017034085A true JP2017034085A (ja) 2017-02-09
JP6434872B2 JP6434872B2 (ja) 2018-12-05

Family

ID=57882952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015152626A Expired - Fee Related JP6434872B2 (ja) 2015-07-31 2015-07-31 半導体装置

Country Status (2)

Country Link
US (1) US10043864B2 (ja)
JP (1) JP6434872B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014311B2 (en) 2016-10-17 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells, methods of forming polysilicon, elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor, and electronic components comprising polysilicon
US10461184B1 (en) 2018-05-04 2019-10-29 International Business Machines Corporation Transistor having reduced gate-induced drain-leakage current
CN109309122B (zh) * 2018-09-17 2022-02-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109659235B (zh) * 2018-12-14 2021-12-03 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
US10923593B1 (en) * 2019-08-09 2021-02-16 Micron Technology, Inc. Transistor and methods of forming transistors
KR102748031B1 (ko) 2019-08-09 2024-12-31 마이크론 테크놀로지, 인크 트랜지스터 및 트랜지스터의 형성 방법
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11024736B2 (en) * 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors
JP2022143580A (ja) * 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置
CN113506738B (zh) * 2021-04-20 2025-01-10 芯盟科技有限公司 T型双沟道晶体管及制造方法、半导体器件及制造方法
CN113314421B (zh) * 2021-04-20 2023-07-14 芯盟科技有限公司 双栅极晶体管及其制造方法、半导体器件及其制造方法
JP2023045215A (ja) * 2021-09-21 2023-04-03 キオクシア株式会社 半導体装置及び半導体記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274502A (ja) * 1998-03-20 1999-10-08 Toshiba Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US20020100909A1 (en) * 2001-01-26 2002-08-01 Shinya Yamaguchi Thin film transistor
JP4164360B2 (ja) * 2000-06-12 2008-10-15 セイコーエプソン株式会社 半導体装置の製造方法
JP2012151454A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014093319A (ja) * 2012-10-31 2014-05-19 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
JPH07297406A (ja) 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
KR100390522B1 (ko) * 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
JP2002329871A (ja) 2001-04-27 2002-11-15 Telecommunication Advancement Organization Of Japan 縦型短チャネル絶縁ゲート静電誘導トランジスタ及びその製造方法
US6977406B2 (en) 2001-04-27 2005-12-20 National Institute Of Information And Communications Technology, Incorporated Administrative Agency Short channel insulated-gate static induction transistor and method of manufacturing the same
KR100492727B1 (ko) * 2001-11-15 2005-06-07 엘지.필립스 엘시디 주식회사 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법
KR100483985B1 (ko) * 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
JP2009212331A (ja) 2008-03-05 2009-09-17 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274502A (ja) * 1998-03-20 1999-10-08 Toshiba Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP4164360B2 (ja) * 2000-06-12 2008-10-15 セイコーエプソン株式会社 半導体装置の製造方法
US20020100909A1 (en) * 2001-01-26 2002-08-01 Shinya Yamaguchi Thin film transistor
JP2002222957A (ja) * 2001-01-26 2002-08-09 Hitachi Ltd 薄膜トランジスタ装置
JP2012151454A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014093319A (ja) * 2012-10-31 2014-05-19 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6434872B2 (ja) 2018-12-05
US20170033175A1 (en) 2017-02-02
US10043864B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
JP6434872B2 (ja) 半導体装置
US20220238683A1 (en) Semiconductor device and manufacturing method thereof
US10944012B2 (en) Area-efficient inverter using stacked vertical transistors
US9236345B2 (en) Oxide mediated epitaxial nickel disilicide alloy contact formation
US20220246753A1 (en) Method of manufacturing a semiconductor device and a semiconductor device
US9412937B2 (en) Memory device
US20200287039A1 (en) Transistor having wrap-around source/drain contacts
US9472406B2 (en) Metal semiconductor alloy contact resistance improvement
US12310064B2 (en) Isolation pillar structures for stacked device structures
TW202303685A (zh) 半導體結構的形成方法
US9793400B2 (en) Semiconductor device including dual-layer source/drain region
JP2004349291A (ja) 半導体装置およびその製造方法
US10804262B2 (en) Cointegration of FET devices with decoupling capacitor
US9293554B2 (en) Self-aligned liner formed on metal semiconductor alloy contacts
US9985136B2 (en) Semiconductor device
US20250359162A1 (en) Field effect transistor with strained channels and method
US20240072051A1 (en) Vertical field-effect transistor with isolation pillars
US20230122250A1 (en) Field effect transistor with multiple hybrid fin structure and method
US12119346B2 (en) Vertical field-effect transistor with wrap-around contact structure
US9356119B2 (en) MOSFETs with reduced contact resistance
CN119486167A (zh) 具有重结晶源极/漏极的场效应晶体管及方法
TWI873464B (zh) 製造半導體裝置的方法
JP2006295181A (ja) 半導体素子を形成する方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181109

R150 Certificate of patent or registration of utility model

Ref document number: 6434872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees