[go: up one dir, main page]

JP2016018860A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016018860A
JP2016018860A JP2014140041A JP2014140041A JP2016018860A JP 2016018860 A JP2016018860 A JP 2016018860A JP 2014140041 A JP2014140041 A JP 2014140041A JP 2014140041 A JP2014140041 A JP 2014140041A JP 2016018860 A JP2016018860 A JP 2016018860A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
film
gate insulating
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014140041A
Other languages
English (en)
Other versions
JP6189261B2 (ja
Inventor
清水　達雄
Tatsuo Shimizu
達雄 清水
四戸　孝
Takashi Shinohe
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014140041A priority Critical patent/JP6189261B2/ja
Priority to PCT/JP2015/065022 priority patent/WO2016006341A1/ja
Publication of JP2016018860A publication Critical patent/JP2016018860A/ja
Priority to US15/386,099 priority patent/US10319819B2/en
Application granted granted Critical
Publication of JP6189261B2 publication Critical patent/JP6189261B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H10D62/605—Planar doped, e.g. atomic-plane doped or delta-doped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H10D64/01366—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H10P14/6927—
    • H10P30/204—
    • H10P30/2042—
    • H10P30/208—
    • H10P30/21—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

【課題】高い移動度の半導体装置を提供する。
【解決手段】実施形態の半導体装置は、ＳｉＣ半導体層と、ゲート電極と、ＳｉＣ半導体層とゲート電極との間に設けられるゲート絶縁膜と、ＳｉＣ半導体層とゲート絶縁膜との間に設けられ、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素を含有し、元素のピーク濃度が１×１０１９ｃｍ−３以上２．４×１０２２ｃｍ−３以下の領域と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
しかし、ＳｉＣを用いてＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成する場合、半導体と絶縁膜との間に存在する界面準位等の準位密度がＳｉと比較して大きくなる。このため、電荷の移動度が低下し、ＭＩＳＦＥＴ（Ｍｅａｔｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のオン抵抗が高くなるという問題がある。
特開２０１２−１６４７８８号公報
本発明が解決しようとする課題は、高い移動度の半導体装置およびその製造方法を提供することにある。
実施形態の半導体装置は、ＳｉＣ半導体層と、ゲート電極と、ＳｉＣ半導体層とゲート電極との間に設けられるゲート絶縁膜と、ＳｉＣ半導体層とゲート絶縁膜との間に設けられ、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素を含有し、元素のピーク濃度が１×１０１９ｃｍ−３以上２．４×１０２２ｃｍ−３以下の領域と、を備える。
第１の実施形態の半導体装置を示す模式断面図である。 第１の実施形態のＳｉＣ半導体の結晶構造を示す図である。 第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第４の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第４の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第４の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第５の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第５の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第６の実施形態の半導体装置を示す模式断面図である。 第７の実施形態の半導体装置を示す模式断面図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−および、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、ＳｉＣ半導体層と、ゲート電極と、ＳｉＣ半導体層とゲート電極との間に設けられるゲート絶縁膜と、ＳｉＣ半導体層とゲート絶縁膜との間に設けられ、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素を含有し、元素のピーク濃度が１×１０１９ｃｍ−３以上２．４×１０２２ｃｍ−３以下の領域と、を備える。
以下、便宜上、上記領域を界面領域と称する。また、便宜上、界面領域に含有される上記元素を終端元素と称する。
図１は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
このＭＩＳＦＥＴ１００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面と称し｛０００１｝面と表記する。シリコン面にはＳｉ（シリコン）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面と称し｛０００−１｝面と表記する。カーボン面にはＣ（炭素）が配列している
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるＭ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるＡ面、すなわち｛１１−２０｝面である。Ｍ面およびＡ面には、Ｓｉ（シリコン）およびＣ（炭素）の双方が配列している。
以下、ＳｉＣ基板１２の第１の面がシリコン面に対し０度以上８度以下傾斜した面、第２の面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。シリコン面に対し０度以上８度以下傾斜した面、および、カーボン面に対し０度以上８度以下傾斜した面は、それぞれ、特性上、シリコン面、カーボン面とほぼ同等とみなすことができる。
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ドリフト層１４およびｐウェル領域１６の表面に連続的に、これらの層および領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を適用することが望ましい。
また、ゲート絶縁膜２８中にＣ（炭素）が過剰に存在すると、デバイス特性に悪影響を与えるトラップ準位の密度が増加するおそれがある。したがって、ゲート絶縁膜２８中のＣ（炭素）の濃度が１×１０１８ｃｍ−３以下であることが望ましい。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
ゲート電極３０下の、ソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ１００のチャネル領域として機能する。
ゲート絶縁膜２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁膜２８との間の界面には、界面領域４０が設けられる。界面領域４０は、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
上記終端元素は、ドリフト層１４とゲート絶縁膜２８との間の界面に偏析している。界面領域４０の厚さは、５ｎｍ以下であることが望ましい。界面領域４０の厚さは、上記終端元素の濃度分布が示すピークの半値全幅で規定される。
界面領域４０の終端元素のピーク濃度は、１×１０１９ｃｍ−３以上２．４×１０２２ｃｍ−３以下である。界面領域４０の終端元素のピーク濃度は、６．４×１０２０ｃｍ−３以上１．０×１０２２ｃｍ−３以下であることが望ましい。界面領域４０の終端元素のピーク濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。
界面領域４０の終端元素の面密度は、１×１０１２ｃｍ−２以上２．４×１０１５ｃｍ−２以下である。面密度は、６．４×１０１３ｃｍ−２以上１．０×１０１５ｃｍ−２以下であることが望ましい。
界面領域４０の終端元素は、ドリフト層（ＳｉＣ半導体層）１４の最上層のＳｉ（シリコン）を置換し、いわゆる終端構造を形成している。終端元素は、界面に存在することでエネルギー的に安定となる。また、終端元素のドリフト層（ＳｉＣ半導体層）１４内部、あるいは、ゲート絶縁膜２８内部の濃度は、デバイス特性に悪影響を与える準位の密度を低減する観点から、界面よりも低濃度であることが望ましい。
終端元素のピークの半値全幅は、５ｎｍ以下、更に１ｎｍ以下であることが望ましい。最表面Ｓｉを置換することで終端するので、原理的には０．５ｎｍ以下、更には０．２５ｎｍ以下にすることが可能である。したがって、終端元素のピークの半値全幅は、０．５ｎｍ以下、更には０．２５ｎｍ以下であることがより望ましい。
そして、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層２４との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。ドレイン電極３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層２４との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
以下、本実施形態の半導体装置の作用および効果について説明する。
ＳｉＣ半導体のＭＩＳ構造において、高い移動度が実現できない原因の一つは、界面のＳｉ（シリコン）のダングリングボンドが終端されず、界面準位を形成することにあると考えられる。発明者らによる第１原理計算による検討の結果、ＳｉＣ半導体層の表面のＳｉ（シリコン）を、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素で置換することにより、安定してダングリングボンドを終端するできることが明らかになった。ＳｉＣ基板表面のＳｉを置換した状態では、Ｓｂ−Ｃ、Ｓｃ−Ｃ、Ｙ−Ｃ、Ｌａ−Ｃ、Ｌｎ（ランタノイド元素）−Ｃといった上記の元素と炭素とのボンドが形成される。このボンドはＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定などにより確認することが可能である。このボンドは、ＳｉＣ基板と絶縁膜（ＳｉＯ２など）の界面に特徴的なボンドであり、Ｓｉ基板と絶縁膜の界面などでは発生しないボンドである。
本実施形態では、ＳｉＣ半導体層の表面を、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素で終端する。したがって、ＭＩＳ構造の界面の界面準位が低減され、チャネル部で高い移動度が得られる。よって、オン抵抗が低いＭＩＳＦＥＴが実現できる。
図３は、本実施形態の半導体装置のバンド図の一例を示す図である。ＳｉＣ半導体のシリコン面をＳｃ（スカンジウム）で終端させた場合のバンド図を第１原理計算で求めている。
図３に示すように、ＳｃがＳｉを置換することにより、Ｓｉのダングリングボンドが終端され、価電子帯と伝導帯との間のミッドギャップ中のダングリングボンドに起因する界面準位が無くなる。そして、バンドギャップエネルギーは、バルク４Ｈ−ＳｉＣのバンドギャップエネルギーを回復している。
また、第一原理計算によれば、本実施形態の終端元素は、例えば、ダングリングボンドを終端することが知られるＨ（水素）やＮ（窒素）よりも、エネルギー的に安定な終端構造が形成できることが判明している。したがって、例えば、製造中に高温工程を経ても、終端元素の乖離によるダングリングボンドの発生が生じにくい。
ＳｉＣ半導体層表面を酸化する場合、酸素がＳｉのバックボンドにアタックすることにより、ＳｉＣと酸化膜との界面のラフネスが生じ、ゲート絶縁膜の信頼性が低下するおそれがある。また、酸化中にＣ（炭素）が酸化膜中に拡散し、リーク電流の増大、信頼性の低下が生じるおそれがある。また、酸化中にＳｉＣ半導体層にＣ（炭素）の空孔が生じてトラップ準位を形成し、ＭＩＳＦＥＴの移動度が低下するおそれがある。
本実施形態によれば、上記の終端元素により、ＳｉＣ半導体層の最表面のＳｉが置換され、安定した界面領域４０が形成される。安定な界面領域４０が存在すると、酸化性雰囲気に晒されても、ＳｉＣ半導体層の更なる酸化が抑制される。したがって、界面のラフネスや、Ｃ（炭素）の酸化膜中への拡散が抑制される。よって、ゲート絶縁膜のリーク電流の増大や信頼性の低下が抑制される。また、Ｃ（炭素）の空孔の形成も抑制され、ＭＩＳＦＥＴの移動度の低下も抑制される。
また、例えば、ＳｉＣ半導体の表面のダングリングボンドを、Ｎ（窒素）やＰ（リン）のように、共有結合半径や同一配位数でのイオン半径が、Ｓｉより小さな元素、あるいは、Ａｓ（ヒ素）のように共有結合半径や同一配位数でのイオン半径が、Ｓｉと同等の元素で終端する場合、終端元素がＳｉＣ半導体中やゲート絶縁膜中に拡散してデバイス特性を劣化させるおそれがある。
具体的には、終端元素がＳｉＣ半導体中に拡散すると、ドーパントとして作用するため、ＭＩＳＦＥＴの閾値の変動等の問題が生じる。また、終端元素がゲート絶縁膜中に拡散すると、ゲート絶縁膜中にトラップ準位が形成されＭＩＳＦＥＴの閾値の変動や移動度の低下等の問題が生じる。
本実施形態の終端元素である、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）は、すべて、Ｓｉよりも、共有結合半径や同一配位数でのイオン半径が大きな元素である。例えば、共有結合半径で比較すると、Ｓｉ（シリコン）が１．１８オングストロームであるのに対し、上記元素中最も共有結合半径が小さいＳｂ（アンチモン）でも、１．４３オングストロームであり、共有結合半径がＳｉより２０％以上大きい。
本実施形態では、元素の半径が大きいため、終端元素がＳｉＣ半導体中やゲート絶縁膜中に拡散しにくい。したがって、ＳｉＣ半導体中やゲート絶縁膜２８中にトラップ準位を形成しにくい。よって、ＭＩＳＦＥＴの閾値の変動や移動度の低下等の問題が生じにくい。
さらに、本実施形態の終端元素は、例えば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）等と比較して、シリケートを形成しやすい。したがって、仮に、シリコン酸化膜のようにＳｉを主構成元素とするゲート絶縁膜２８中に拡散した場合でも、シリケートを形成して安定化しやすい。この点からも、上記終端元素はゲート絶縁膜２８中にトラップ準位を形成しにくい。
本実施形態のように、シリコン面に対し０度以上８度以下傾斜した面に終端構造を形成する場合、終端構造を容易に形成する観点からは、半径が比較的Ｓｉに近くＳｉを置換しやすいＳｂ（アンチモン）やＳｃ（スカンジウム）を終端元素とすることが望ましい。一方、終端構造の安定性の観点からは、終端構造がエネルギー的に安定な、Ｌａ（ランタン）やＹ（イットリウム）を終端元素とすることが望ましい。
また、界面領域４０の終端元素の面密度は、１×１０１２ｃｍ−２以上２．４×１０１５ｃｍ−２以下であることが望ましい。１×１０１２ｃｍ−２は、通常の界面状態密度であり、この面密度以上の終端元素は必要と考えられる。上記範囲を下回ると、ダングリングボンドの終端が不十分となり、高い移動度を実現できないおそれがある。一方、シリコン面のＳｉ面密度、すなわち、置換可能なＳｉ数が上記範囲の上限を規定している。
終端元素で置換された界面領域４０は、モノレイヤであることが望ましい。したがって、界面領域４０の厚さは１ｎｍ以下であることが望ましい。上記、面密度に相当する終端元素が、厚さ１ｎｍの界面領域４０に分布していると仮定すると、終端元素のピーク濃度は１×１０１９ｃｍ−３以上２．４×１０２２ｃｍ−３以下となる。
また、第１原理計算の結果から、特に、シリコン面では表面のＳｉの内の１／３を上記終端元素で置換することが、エネルギー的に安定であることが判明している。したがって、安定した界面領域４０を形成する観点から、終端元素の面密度はＳｉの内の１／３が置換された状態を中心とする６．４×１０１３ｃｍ−２以上１．０×１０１５ｃｍ−２以下であることが望ましい。それぞれ、下限は３０％の１０％、つまり３％程度、上限は３０％程度の終端を想定した値である。界面領域４０の厚さを１ｎｍと仮定すると、界面領域４０の終端元素のピーク濃度は、６．４×１０２０ｃｍ−３以上１．０×１０２２ｃｍ−３以下であることが望ましい。
更に、終端元素の面密度は２．０×１０１４ｃｍ−２以上１．０×１０１５ｃｍ−２以下であることがより望ましい。それぞれ、下限は１０％程度、上限は３０％程度の終端を想定した値である。界面領域４０の厚さを１ｎｍと仮定すると、界面領域４０の終端元素のピーク濃度は、２．０×１０２１ｃｍ−３以上１．０×１０２２ｃｍ−３以下であることが望ましい。
更に、終端元素の面密度は６．４×１０１４ｃｍ−２以上１．０×１０１５ｃｍ−２以下であることがより一層望ましい。それぞれ、下限は３０％程度、上限も３０％程度の終端を想定した値である。界面領域４０の厚さを１ｎｍと仮定すると、界面領域４０の終端元素のピーク濃度は、６．４×１０２１ｃｍ−３以上１．０×１０２２ｃｍ−３以下であることが望ましい。
終端元素の面密度のベストモードは７．２×１０１４ｃｍ−２以上８．８×１０１４ｃｍ−２以下である。それぞれ、下限は３０％程度、上限も３０％程度の終端を想定した値であり、誤差として１０％を想定した値となる。界面領域４０の厚さを１ｎｍと仮定すると、界面領域４０の終端元素のピーク濃度は、７．２×１０２１ｃｍ−３以上８．８×１０２１ｃｍ−３以下であることが望ましい。本実施形態では、最適値として、８．０×１０２１ｃｍ−３を得るような成膜プロセスを調整する。
以上、本実施形態によれば、ＳｉＣ半導体層とゲート絶縁膜との間の界面準位、ＳｉＣ半導体層中およびゲート絶縁膜中のトラップ準位が低減され、高い移動度を備えたＭＩＳＦＥＴが実現される。また、ゲート絶縁膜中のトラップ準位やＣ（炭素）が低減されている。そして、ＳｉＣ半導体層とゲート絶縁膜との間の界面の間のラフネスが低減されている。したがって、ゲート絶縁膜のリーク電流が低減されるとともにゲート絶縁膜の信頼性が向上する。また、終端元素がＳｉＣ半導体層中に拡散することによる閾値変動（閾値の低下など）も抑制される。よって、高い動作性能および高い信頼性を備えたＭＩＳＦＥＴ１００が実現される。
（第２の実施形態）
本実施形態の半導体装置は、ドリフト層の表面が｛１−１００｝面（Ｍ面）、または、｛１１−２０｝面（Ａ面）に対し０度以上８度以下傾斜した面である点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
本実施形態のＭＩＳＦＥＴの構成も、図１で示される構成と同様である。以下、図１を参照しつつ本実施形態のＭＩＳＦＥＴについて説明する。
本実施形態のＭＩＳＦＥＴでは、ＳｉＣ基板１２の第１の面およびドリフト層１４の表面が、｛１−１００｝面（Ｍ面）、または、｛１１−２０｝面（Ａ面）に対し０度以上８度以下傾斜した面である。
そして、ドリフト層１４とゲート絶縁膜２８との間の界面には、界面領域４０が設けられる。界面領域４０は、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
さらに、界面領域４０中にＮ（窒素）が含有される。そして、界面領域４０中のＮ（窒素）の濃度が、上記終端元素の濃度よりも高いことが望ましい。
Ｍ面およびＡ面では、Ｓｉ（シリコン）およびＣ（炭素）の双方が表面に露出する。表面のダングリングボンドを終端するために、ＳｉをＳｉより半径の大きい終端元素で置換するとともに、ＣをＣよりも半径の小さいＮで置換することで表面の歪が緩和され、終端構造が安定する。安定性を高くするために、界面領域４０中のＮ（窒素）の濃度が、上記終端元素の濃度よりも高いことが望ましい。
本実施形態によれば、ＳｉＣ半導体層にＭ面またはＡ面を用いた場合に、安定性の高い界面領域４０を形成できる。したがって、界面準位等の準位の密度を小さく保て、高い移動度を備えたＭＩＳＦＥＴ２００が実現される。
（第３の実施形態）
本実施形態の半導体装置の製造方法は、ＳｉＣ半導体層に、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素のイオンをイオン注入し、ＳｉＣ半導体層の表面に熱酸化膜を形成し、ＳｉＣ半導体層の表面側にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する。本実施形態の半導体装置の製造方法は、第１の実施形態に示した半導体装置の製造方法の一例である。
図４−図８は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、シリコン面である第１の面と、カーボン面である第２の面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ半導体層）１４を形成する。ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面となる。
次に、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、および、ｐ＋型のｐウェルコンタクト領域２０を形成する。
次に、ｎ−型のドリフト層（ＳｉＣ半導体層）１４に、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素（終端元素）のイオンをイオン注入する（図４）。以下、終端元素としてＳｂ（アンチモン）を例に説明する。
Ｓｂのイオン注入の前に、ドリフト層１４表面に、例えば、シリコン酸化膜等の絶縁膜のキャップ膜を設けても構わない。Ｓｂを、キャップ膜を通してイオン注入することにより、イオン注入後のドリフト層１４内のＳｂを、ドリフト層１４の表面近傍に分布させることが容易になる。
次に、ｎ−型のドリフト層（ＳｉＣ半導体層）１４に、熱酸化膜４２を形成する（図５）。熱酸化膜４２を形成する際に、イオン注入によりドリフト層１４に導入されたＳｂは、エネルギー的に安定なドリフト層１４と熱酸化膜４２との界面に偏析して界面領域４０を形成する。より具体的には、Ｓｂは、ドリフト層１４と熱酸化膜４２との界面のＳｉを置換して、界面に高い濃度で分布する。この時、ＳｉＣ内に打ち込まれたＳｂのほぼ全てが界面領域４０、或いは熱酸化膜４２に移動するように熱酸化を行うことが望ましい。つまりＳｂが打ち込まれた領域全体を熱酸化により界面領域４０、或いは熱酸化膜４２に変えることが望ましい。
次に、熱酸化膜４２の少なくとも一部を、例えば、公知のウェットエッチング法で除去する（図６）。ここでは、熱酸化膜４２を厚み方向に全て除去する場合を例に説明する。更にエッチングを進めて、界面領域４０を適度に薄くすることも可能である。最表面のＳｉをＳｂで置換出来れば良いので、界面領域４０は、０．２５ｎｍ程度残っていれば十分である。ここでは、例えば、１ｎｍ程度残るようにしている。
次に、ドリフト層（ＳｉＣ半導体層）１４の表面側の界面領域４０上に、ゲート絶縁膜２８を形成する。ゲート絶縁膜２８は、例えば、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成されるシリコン酸化膜である。
ゲート絶縁膜２８の形成後に、ゲート絶縁膜２８のデンシファイのためのアニールを行っても構わない。アニールは、例えば、窒素やアルゴン等の不活性ガス雰囲気下で行われる。
次に、公知の方法で、ゲート絶縁膜２８上にゲート電極３０を形成する（図８）。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
なお、熱酸化膜４２を除去することが、熱酸化膜４２中に拡散した炭素や終端元素を除去し、絶縁膜中のトラップ準位を低減する観点から望ましい。しかし、熱酸化膜４２を除去せずに、熱酸化膜４２上にゲート絶縁膜２８を形成したり、熱酸化膜４２自体をゲート絶縁膜として機能させたりすることも可能である。
本実施形態の製造方法により、高い動作性能および高い信頼性を備えたＭＩＳＦＥＴが実現される。
（第４の実施形態）
本実施形態の半導体装置の製造方法は、ＳｉＣ半導体層の表面に、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素を含む膜を形成し、ＳｉＣ半導体層の表面側にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する。本実施形態の半導体装置の製造方法は、第１の実施形態に示した半導体装置の製造方法の一例である。
図９−図１１は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、シリコン面である第１の面と、カーボン面である第２の面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ半導体層）１４を形成する。ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面となる。
ＳｉＣ基板１２上にｎ−型のドリフト層（ＳｉＣ半導体層）１４を形成後、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、および、ｐ＋型のｐウェルコンタクト領域２０を形成する。この工程までは、第３の実施形態と同様である。
次に、ｎ−型のドリフト層（ＳｉＣ半導体層）１４に、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素（終端元素）を含む膜（終端元素含有膜）４４を形成する（図９）。終端元素を含む膜は、例えば、上記終端元素の単体膜である。単体膜は、例えば、金属膜である。以下、終端元素としてＬａ（ランタン）を例に説明する。
ドリフト層１４表面には、終端元素含有膜４４として、Ｌａの単体膜（Ｌａ膜）が形成される。Ｌａ膜は、例えば、公知のスパッタ法により形成される。Ｌａ膜は、蒸着法やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法により形成されても構わない。
次に、終端元素含有膜４４を熱酸化し、熱酸化膜４６を形成する（図１０）。熱酸化膜４６を形成する際に、終端元素含有膜４４のＬａは、エネルギー的に安定なドリフト層１４と熱酸化膜４６との界面に偏析して界面領域４０を形成する。より具体的には、Ｌａは、ドリフト層１４と熱酸化膜４６との界面のＳｉを置換して、界面に高い濃度で分布する。
次に、熱酸化膜４６の少なくとも一部を、例えば、公知のウェットエッチング法で除去する（図１１）。ここでは、熱酸化膜４６を全て除去する場合を例に説明する。更にエッチングを進めて、界面領域４０を適度に薄くすることも可能である。最表面のＳｉをＬａで置換出来れば良いので、界面領域４０は、０．２５ｎｍ程度残っていれば十分である。ここでは、例えば、０．５ｎｍ程度残るようにしている。
次に、第３の実施形態同様、ドリフト層（ＳｉＣ半導体層）１４の表面側の界面領域４０上に、ゲート絶縁膜２８を形成する。さらに、ゲート絶縁膜２８上にゲート電極３０を形成する。
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
なお、ドリフト層１４の表面が、Ｍ面およびＡ面のようにＣ（炭素）が表面に露出する面の場合には、終端元素含有膜４４を熱窒化して酸窒化膜を形成することが望ましい。界面のＣ（炭素）がＮ（窒素）で置換されることで歪が緩和され、界面領域４０を安定化するからである。トレンチ構造の側面がＭ面やＡ面の場合も同様である。
また、熱酸化膜４６を除去することが、熱酸化膜４６中に拡散した炭素や終端元素を除去し、絶縁膜中のトラップ準位を低減する観点から望ましい。しかし、熱酸化膜４６を除去せずに、熱酸化膜４６上にゲート絶縁膜２８を形成したり、熱酸化膜４２自体をゲート絶縁膜として機能させたりすることも可能である。
本実施形態の製造方法により、高い動作性能および高い信頼性を備えたＭＩＳＦＥＴが実現される。さらに、本実施形態の製造方法によれば、例えば、イオン注入法を用いる第３の実施形態と比較して、ＳｉＣ半導体層１４中の終端元素濃度を低減することが可能となる。したがって、ＭＩＳＦＥＴ１００の閾値変動や移動度の低下を抑制することが可能となる。
（第５の実施形態）
本実施形態の半導体装置の製造方法は、終端元素含有膜４４がシリケート膜である点、および、終端元素含有膜４４の熱酸化を行わない点で、第４の実施形態と異なる。本実施形態の半導体装置の製造方法は、第１の実施形態に示した半導体装置の製造方法の一例である。
図１２、図１３は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、シリコン面である第１の面と、カーボン面である第２の面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ半導体層）１４を形成する。ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面となる。
ＳｉＣ基板１２上にｎ−型のドリフト層（ＳｉＣ半導体層）１４を形成後、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、および、ｐ＋型のｐウェルコンタクト領域２０を形成する。この工程までは、第４の実施形態と同様である。
次に、ｎ−型のドリフト層（ＳｉＣ半導体層）１４に、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素（終端元素）を含む膜（終端元素含有膜）４４を形成する（図１２）。終端元素を含む膜は、上記終端元素のシリケート膜である。以下、終端元素としてＳｃ（スカンジウム）を例に説明する。
ドリフト層１４表面には、終端元素含有膜４４として、Ｓｃのシリケート膜（ＳｃＳｉＯ膜）が形成される。ＳｃＳｉＯ膜は、例えば、公知のスパッタ法により形成される。
次に、終端元素含有膜４４をエッチングにより除去する（図１３）。エッチングは、公知のドライエッチング法またはウェットエッチング法により行う。
終端元素含有膜４４をエッチングする際に、終端元素含有膜４４のＳｃは、エネルギー的に安定なドリフト層１４の表面に偏析して界面領域４０を形成する。より具体的には、Ｓｃは、ドリフト層１４の表面のＳｉを置換して、界面に高い濃度で分布する。
終端元素による界面終端構造は、エネルギー的に極めて安定である。したがって、終端元素含有膜４４のエッチングにより、Ｓｃが自由に動けるようになると、界面終端構造を形成するようにドリフト層１４の再表面のＳｉ置換サイトに移動する。そして、Ｓｃが界面に偏析した状態が形成される。
次に、第４の実施形態同様、ドリフト層（ＳｉＣ半導体層）１４の表面側の界面領域４０上に、ゲート絶縁膜２８を形成する。さらに、ゲート絶縁膜２８上にゲート電極３０を形成する。
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
本実施形態の製造方法により、高い動作性能および高い信頼性を備えたＭＩＳＦＥＴが実現される。さらに、本実施形態の製造方法によれば、例えば、イオン注入法を用いる第３の実施形態と比較して、ＳｉＣ半導体層１４中の終端元素濃度を低減することが可能となる。したがって、ＭＩＳＦＥＴ１００の閾値変動や移動度の低下を抑制することが可能となる。
また、シリケート膜はアモルファス膜として安定であり、膜中のトラップも少ない。さらに、シリコン酸化膜と比べ高い誘電率を備える。したがって、ゲートリーク電流が少なく高いゲート制御性を備えたＭＩＳＦＥＴ１００が実現できる。
（第６の実施形態）
本実施形態の半導体装置は、トレンチゲート型のＭＩＳＦＥＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１４は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ２００は、ゲート絶縁膜およびゲート電極がトレンチ内に設けられたトレンチゲート型のＭＩＳＦＥＴである。
このＭＩＳＦＥＴ２００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１４においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のＳｉＣ層（ＳｉＣ半導体層：ドリフト層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＩＳＦＥＴ２００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ドリフト層１４の表面化からＳｉＣ基板１２に向かう方向にトレンチ５０が設けられる。トレンチ５０の内壁面は、例えば、Ｍ面またはＡ面となっている。
トレンチ５０内のドリフト層１４、ｐウェル領域１６およびソース領域１８の表面に連続的に、これらの層および領域を跨ぐように形成されたゲート絶縁膜２８を有している。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。トレンチ５０側面のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ２００のチャネル領域として機能する。
ゲート絶縁膜２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁膜２８との間の界面には、界面領域４０が設けられる。界面領域４０は、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
そして、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。
なお、ドリフト層１４とゲート絶縁膜２８との界面が、Ｍ面またはＡ面であることから、界面領域４０の安定性を向上させるために、界面領域４０がＮ（窒素）を含有することが望ましい。
本実施形態によれば、界面領域４０が存在することにより第１の実施形態と同様の効果を得ることが可能である。さらに、トレンチゲート構造を採用することにより、ＭＩＳＦＥＴ２００の集積度を向上させること、ＪＦＥＴ領域を無くしたことにより導電損を低減することが可能となる。
（第７の実施形態）
本実施形態の半導体装置は、ＭＩＳＦＥＴではなく、ＩＧＢＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１５は、本実施形態の半導体装置であるＩＧＢＴの構成を示す模式断面図である。
このＩＧＢＴ３００は、第１と第２の面を有するｐ＋型のＳｉＣ基板１１２を備えている。図１５においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＡｌ（アルミニウム）をｐ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
以下、ＳｉＣ基板１１２の第１の面がシリコン面に対し０度以上８度以下傾斜した面、第２の面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。シリコン面に対し０度以上５度以下傾斜した面、および、カーボン面に対し０度以上５度以下傾斜した面は、それぞれ、特性上、シリコン面、カーボン面とほぼ同等とみなすことができる。
ＳｉＣ基板１１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のＳｉＣ層（ＳｉＣ半導体層：ドリフト層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＩＧＢＴ３００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のエミッタ領域１１８が形成されている。エミッタ領域１１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、エミッタ領域１１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ドリフト層１４およびｐウェル領域１６の表面に連続的に、これらの層および領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を提供することが望ましい。
また、ゲート絶縁膜２８中にＣ（炭素）が過剰に存在すると、デバイス特性に悪影響を与える準位の密度が増加するおそれがある。したがって、ゲート絶縁膜２８中のＣ（炭素）の濃度が１×１０１８ｃｍ−３以下であることが望ましい。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
ゲート電極３０下のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ１００のチャネル領域として機能する。
ゲート絶縁膜２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁膜２８との間の界面には、界面領域４０が設けられる。界面領域４０は、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
上記終端元素は、ドリフト層１４とゲート絶縁膜２８との間の界面に偏析している。界面領域４０の厚さは、５ｎｍ以下であることが望ましい。界面領域４０の厚さは、上記終端元素の濃度分布が示すピークの半値全幅で規定される。
界面領域４０の終端元素のピーク濃度は、１×１０１９ｃｍ−３以上２．４×１０２２ｃｍ−３以下である。界面領域４０の終端元素のピーク濃度は、６．４×１０２０ｃｍ−３以上１．０×１０２２ｃｍ−３以下であることが望ましい。界面領域４０の終端元素のピーク濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。
界面領域４０の終端元素の面密度は、１×１０１２ｃｍ−２以上２．４×１０１５ｃｍ−２以下である。面密度は、６．４×１０１３ｃｍ−２以上１．０×１０１５ｃｍ−２以下であることが望ましい。
界面領域４０の終端元素は、ドリフト層（ＳｉＣ半導体層）１４の最上層のＳｉ（シリコン）を置換し、いわゆる終端構造を形成している。終端元素は、界面に存在することでエネルギー的に安定となる。また、終端元素のドリフト層（ＳｉＣ半導体層）１４内部、あるいは、ゲート絶縁膜２８内部の濃度は、デバイス特性に悪影響を与える準位の密度を低減する観点から、界面よりも低濃度であることが望ましい。
終端元素のピークの半値全幅は、５ｎｍ以下、更に１ｎｍ以下であることが望ましい。最表面Ｓｉを置換することで終端するので、原理的には０．２５ｎｍ以下にすることが可能である。
そして、エミッタ領域１１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のエミッタ電極１３４を備えている。エミッタ電極１３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
エミッタ電極１３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層２４との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
また、ＳｉＣ基板１１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のコレクタ電極１３６が形成されている。コレクタ電極１３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層２４との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
本実施形態によれば、界面領域４０が存在することにより第１の実施形態と同様の作用および効果を得ることが可能である。したがって、高い動作性能および高い信頼性を備えたＩＧＢＴ３００が実現される。
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ ドリフト層（ＳｉＣ半導体層）
２８ ゲート絶縁膜
３０ ゲート電極
４０ 界面領域（領域）
４２ 熱酸化膜
４４ 終端元素含有膜（膜）
４６ 熱酸化膜
１００ ＭＩＳＦＥＴ（半導体装置）
２００ ＭＩＳＦＥＴ（半導体装置）
３００ ＩＧＢＴ（半導体装置）

Claims (20)

  1. ＳｉＣ半導体層と、
    ゲート電極と、
    前記ＳｉＣ半導体層と前記ゲート電極との間に設けられるゲート絶縁膜と、
    前記ＳｉＣ半導体層と前記ゲート絶縁膜との間に設けられ、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素を含有し、前記元素のピーク濃度が１×１０１９ｃｍ−３以上２．４×１０２２ｃｍ−３以下の領域と、
    を備えることを特徴とする半導体装置。
  2. 前記元素のピークの半値全幅が５ｎｍ以下であることを特徴とする請求項１記載の半導体装置。
  3. 前記ＳｉＣ半導体層の前記領域との間の面は、｛０００１｝面、｛１−１００｝面、または、｛１１−２０｝面のいずれかに対し０度以上８度以下傾斜した面であることを特徴とする請求項１または請求項２記載の半導体装置。
  4. 前記領域中の前記元素が、前記ＳｉＣ半導体層のＳｉ（シリコン）原子を置換していることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記ＳｉＣ半導体層の前記領域との間の面は、｛１−１００｝面、または、｛１１−２０｝面のいずれかに対し０度以上８度以下傾斜した面であり、前記領域中にＮ（窒素）が含有されることを特徴とする請求項１または請求項２記載の半導体装置。
  6. 前記領域中のＮ（窒素）の濃度が、前記元素の濃度よりも高いことを特徴とする請求項５記載の半導体装置。
  7. 前記元素のピーク濃度が６．４×１０２０ｃｍ−３以上１．０×１０２２ｃｍ−３以下であることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
  8. 前記ゲート絶縁膜はシリコン酸化膜であることを特徴とする請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記ゲート絶縁膜中のＣ（炭素）の濃度が１×１０１８ｃｍ−３以下であることを特徴とする請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. ＳｉＣ半導体層に、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素のイオンをイオン注入し、
    前記ＳｉＣ半導体層の表面に熱酸化膜を形成し、
    前記ＳｉＣ半導体層の前記表面側にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の製造方法。
  11. 前記ゲート絶縁膜を形成する前に、前記熱酸化膜の少なくとも一部を除去することを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記イオンをイオン注入する前に、前記ＳｉＣ半導体層の表面に絶縁膜を形成することを特徴とする請求項１０または請求項１１記載の半導体装置の製造方法。
  13. ＳｉＣ半導体層の表面に、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群から選ばれる少なくとも一つの元素を含む膜を形成し、
    前記ＳｉＣ半導体層の前記表面側にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の製造方法。
  14. 前記膜を形成した後、前記ゲート絶縁膜を形成する前に、前記膜を酸化して酸化膜を形成することを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 前記ゲート絶縁膜を形成する前に、前記膜を酸窒化して酸窒化膜を形成することを特徴とする請求項１３記載の半導体装置の製造方法。
  16. 前記ゲート絶縁膜を形成する前に、前記酸化膜の少なくとも一部を除去することを特徴とする請求項１４記載の半導体装置の製造方法。
  17. 前記ゲート絶縁膜を形成する前に、前記酸窒化膜の少なくとも一部を除去することを特徴とする請求項１５記載の半導体装置の製造方法。
  18. 前記ＳｉＣ半導体層の前記領域との間の面は、｛１−１００｝面、または、｛１１−２０｝面のいずれかに対し０度以上８度以下傾斜した面であることを特徴とする請求項１３ないし請求項１７いずれか一項記載の半導体装置の製造方法。
  19. 前記膜が前記元素の単体膜であることを特徴とする請求項１３ないし請求項１７いずれか一項記載の半導体装置の製造方法。
  20. 前記膜がシリケート膜であり、前記シリケート膜を形成した後、前記ゲート絶縁膜を形成する前に、前記シリケート膜の少なくとも一部を除去することを特徴とする請求項１３記載の半導体装置の製造方法。
JP2014140041A 2014-07-07 2014-07-07 半導体装置およびその製造方法 Active JP6189261B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014140041A JP6189261B2 (ja) 2014-07-07 2014-07-07 半導体装置およびその製造方法
PCT/JP2015/065022 WO2016006341A1 (ja) 2014-07-07 2015-05-26 半導体装置およびその製造方法
US15/386,099 US10319819B2 (en) 2014-07-07 2016-12-21 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014140041A JP6189261B2 (ja) 2014-07-07 2014-07-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016018860A true JP2016018860A (ja) 2016-02-01
JP6189261B2 JP6189261B2 (ja) 2017-08-30

Family

ID=55063983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014140041A Active JP6189261B2 (ja) 2014-07-07 2014-07-07 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US10319819B2 (ja)
JP (1) JP6189261B2 (ja)
WO (1) WO2016006341A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048758A (ja) * 2014-08-28 2016-04-07 三菱電機株式会社 半導体装置及びその製造方法
JP2019189496A (ja) * 2018-04-26 2019-10-31 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウェハ及び炭化珪素半導体装置
US10714610B2 (en) 2018-03-21 2020-07-14 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JPWO2021024810A1 (ja) * 2019-08-05 2021-02-11
JP2022508324A (ja) * 2018-12-07 2022-01-19 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 縦型炭化珪素パワーｍｏｓｆｅｔおよびｉｇｂｔならびにその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6643382B2 (ja) * 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
JP7056482B2 (ja) * 2018-09-10 2022-04-19 住友電気工業株式会社 炭化珪素半導体装置
CN114551600A (zh) * 2022-02-22 2022-05-27 苏州龙驰半导体科技有限公司 半导体器件的制作方法和半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150875A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
JP2001210637A (ja) * 1999-11-18 2001-08-03 Denso Corp 炭化珪素半導体装置の製造方法
JP2008091421A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 不揮発性半導体メモリ
JP2012164788A (ja) * 2011-02-07 2012-08-30 Toshiba Corp 半導体素子及びその製造方法
JP2014067909A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 半導体装置
JP2014067927A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
JP2010153586A (ja) 2008-12-25 2010-07-08 Toshiba Corp 電界効果トランジスタおよびその製造方法
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
US9269580B2 (en) * 2011-06-27 2016-02-23 Cree, Inc. Semiconductor device with increased channel mobility and dry chemistry processes for fabrication thereof
JP5638558B2 (ja) * 2012-03-26 2014-12-10 株式会社東芝 半導体装置及びその製造方法
CN104137266B (zh) * 2012-12-27 2015-07-15 松下电器产业株式会社 碳化硅半导体装置及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150875A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
JP2001210637A (ja) * 1999-11-18 2001-08-03 Denso Corp 炭化珪素半導体装置の製造方法
JP2008091421A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 不揮発性半導体メモリ
JP2012164788A (ja) * 2011-02-07 2012-08-30 Toshiba Corp 半導体素子及びその製造方法
JP2014067909A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 半導体装置
JP2014067927A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048758A (ja) * 2014-08-28 2016-04-07 三菱電機株式会社 半導体装置及びその製造方法
US10714610B2 (en) 2018-03-21 2020-07-14 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2019189496A (ja) * 2018-04-26 2019-10-31 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウェハ及び炭化珪素半導体装置
JP2022508324A (ja) * 2018-12-07 2022-01-19 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 縦型炭化珪素パワーｍｏｓｆｅｔおよびｉｇｂｔならびにその製造方法
JP7100769B2 (ja) 2018-12-07 2022-07-13 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 縦型炭化珪素パワーｍｏｓｆｅｔおよびｉｇｂｔならびにその製造方法
US11967616B2 (en) 2018-12-07 2024-04-23 Hitachi Energy Ltd Vertical silicon carbide power MOSFET and IGBT and a method of manufacturing the same
JPWO2021024810A1 (ja) * 2019-08-05 2021-02-11
WO2021024810A1 (ja) * 2019-08-05 2021-02-11 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP7593320B2 (ja) 2019-08-05 2024-12-03 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6189261B2 (ja) 2017-08-30
US10319819B2 (en) 2019-06-11
WO2016006341A1 (ja) 2016-01-14
US20170104072A1 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6305294B2 (ja) 半導体装置及びその製造方法
JP6189261B2 (ja) 半導体装置およびその製造方法
US9812529B2 (en) Semiconductor device and method for manufacturing the same
JP6168945B2 (ja) 半導体装置およびその製造方法
US9755064B2 (en) Semiconductor device and method for manufacturing the same
JP5920684B2 (ja) 半導体装置
CN106024849B (zh) 半导体装置、倒相电路、驱动装置、车辆以及升降机
JP6552950B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US9443937B2 (en) Semiconductor device
US8941120B2 (en) Semiconductor device and method for manufacturing the same
US9748343B2 (en) Semiconductor device
JP7204547B2 (ja) 半導体装置
JP2016063112A (ja) 半導体装置及びその製造方法
JP6367434B2 (ja) 半導体装置およびその製造方法
US20250098231A1 (en) Semiconductor device manufacturing method and semiconductor device
US20240313083A1 (en) Semiconductor device manufacturing method
JP2025042573A (ja) 半導体装置の製造方法及び半導体装置
JP2017168603A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP5997746B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170802

R151 Written notification of patent or utility model registration

Ref document number: 6189261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151