[go: up one dir, main page]

CN104137266B - 碳化硅半导体装置及其制造方法 - Google Patents

碳化硅半导体装置及其制造方法 Download PDF

Info

Publication number
CN104137266B
CN104137266B CN201380010965.2A CN201380010965A CN104137266B CN 104137266 B CN104137266 B CN 104137266B CN 201380010965 A CN201380010965 A CN 201380010965A CN 104137266 B CN104137266 B CN 104137266B
Authority
CN
China
Prior art keywords
mentioned
silicon carbide
carbide semiconductor
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380010965.2A
Other languages
English (en)
Other versions
CN104137266A (zh
Inventor
田中康太郎
内田正雄
庭山雅彦
楠本修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN104137266A publication Critical patent/CN104137266A/zh
Application granted granted Critical
Publication of CN104137266B publication Critical patent/CN104137266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10D64/0134—
    • H10D64/01344—
    • H10D64/01366—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明的碳化硅半导体装置，具备：碳化硅半导体层；栅极绝缘层，其配置在碳化硅半导体层上，且包含硅氧化膜；栅极电极，其配置在栅极绝缘层上；碳迁移层，其位于碳化硅半导体层与硅氧化膜之间，且碳原子浓度相对于碳化硅半导体层中的碳原子浓度为10％以上且90％以下，在碳迁移层中与氮原子浓度成为最大的位置相比更靠近硅氧化膜侧的区域，氮原子浓度的积分值相对于碳原子浓度的积分值的比率为0.11以上。

Description

碳化硅半导体装置及其制造方法
技术领域
本发明涉及一种采用了碳化硅的宽带隙半导体装置。
背景技术
宽带隙半导体，与硅半导体相比，耐压更高，且能够流过更大电流，因此作为功率器件等的半导体材料而备受关注。在宽带隙半导体中，由于采用了碳化硅(SiC)的碳化硅半导体，尤其具有较高的绝缘破坏电场，因此被期待作为下一代的低损耗功率器件用的材料。作为采用了碳化硅半导体的半导体装置，存在作为单极性的开关器件的金属-绝缘体-半导体场效应晶体管(Metal-Insulator-Semiconductor Field-EffectTransistor：M I SFET)。金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor：MOSFET)是MISFET中的一种。SiC-MOSFET可执行高速动作，作为用于实现功率器件的小型化以及低损耗化的关键的半导体装置而备受关注。
SiC-MOSFET，存在沟道迁移率比理论界限显著低的问题。在SiC-MOSFET中沟道迁移率低的原因被认为在于，因为在碳化硅半导体与硅氧化膜(SiO2膜)之间的界面，存在界面能级(level)等的较多的缺陷。因此，为了降低在氧化膜与碳化硅半导体之间的界面的缺陷，而研究了在通过热氧化或者化学气相沉积(CVD)法等形成氧化膜之后进行氮化处理。通过在氧化膜与碳化硅半导体之间的界面掺杂高浓度的氮，从而期待能够降低界面能级密度，改善沟道迁移率。例如，在非专利文献1中，公开了在氮气氛中以1175℃进行2小时的热处理，在硅氧化膜与碳化硅半导体之间的界面，导入面积浓度为例如2×1014cm-2以上的氮。
另一方面，在例如专利文献1中，公开了在SiC-MOSFET的截止时若对栅极电极施加负偏置，则会产生阈值电压(Vth)随时间经过而发生变动(向负侧偏移)的现象。在专利文献1中，记载了上述的现象会因如下原因而产生，即：在硅氧化膜与碳化硅半导体之间的界面附近高密度地存在有空穴陷阱，作为正电荷的空穴慢慢被俘获。另外，为了抑制该变动，提出了抑制碳化硅半导体与硅氧化膜之间的界面的氮原子浓度，使之比非专利文献1还小(小于1.6×1014cm-2)。
另外，公知在采用了硅(Si)半导体的p沟道MOSFET中，若对栅极电极也施加负偏置，则会产生阈值电压发生变动的现象(被称作NBTI(Negative Bias Temperature Instability))。阈值电压的变动量是在长时间(例如1000h)的应力电压下为0.1V以下。该原因被认为是因有载流子出入于Si的悬挂键等而引起的界面能级(例如专利文献2)，与在SiC-MOSFET中产生的上述现象的原因完全不同。
专利文献
【专利文献1】日本特开2011-82454号公報
【专利文献2】日本特开2004-253777号公報
非专利文献
【非专利文献1】J.Appl.Phys.，Vol.93，No.5，2003，p.2719
发明内容
发明要解决的课题
然而，本发明人发现在SiC-MOSFET中，在对栅极电极施加了正偏置的情况下，也能产生阈值电压的变动。有时在施加了正偏置的情况下产生的阈值电压的变动量会变得极其大(例如数10mV～数V)。
本发明人进一步专心研究的结果是，找到：因正偏置的施加而产生的阈值变动是因与施加上述的负偏置而产生的阈值变动完全不同的因素以及机制而引起的。关于本发明人的研究结果后述。因此，难以通过与现有技术同样的方法来充分抑制因正偏置的施加而引起的阈值变动。
本发明的一个实施方式在于，鉴于上述情况，提供一种抑制因对栅极电极施加正偏置而产生的阈值变动的碳化硅半导体装置。
解决课题的技术手段
本发明的一个实施方式的碳化硅半导体装置，具备：碳化硅半导体层；栅极绝缘层，其配置在上述碳化硅半导体层上，且包含硅氧化膜；栅极电极，其配置在上述栅极绝缘层上；碳迁移层，其位于上述碳化硅半导体层与上述硅氧化膜之间，且上述碳原子浓度相对于上述碳化硅半导体层中的碳原子浓度为10％以上且90％以下，在上述碳迁移层中与氮原子浓度成为最大的位置相比更靠近上述硅氧化膜侧的区域，氮原子浓度的积分值相对于碳原子浓度的积分值的比率为0.11以上。
本发明的一个实施方式的碳化硅半导体装置的制造方法在于，包括：准备碳化硅半导体层的工序a；工序b，是在上述碳化硅半导体层的表面形成含有硅氧化膜的栅极绝缘层的工序，且在该工序b中，在上述碳化硅半导体层与上述硅氧化膜之间，形成碳原子浓度相对于上述碳化硅半导体层中的碳原子浓度为10％以上90％以下的碳迁移层；以及工序c，是至少向上述碳迁移层导入氮原子的工序，且由此，在上述碳迁移层中与成为氮原子的峰值的位置相比更靠近上述硅氧化膜侧的区域，将氮原子浓度的积分值相对于碳原子浓度的积分值的比率设为0.11以上。
发明效果
根据本发明的一个实施方式，能够在碳化硅半导体装置中，抑制因对栅极电极施加正偏置而产生的阈值变动。
附图说明
图1(a)是表示本发明的一个实施方式涉及的碳化硅半导体装置的MOS构造的部分剖面图，(b)是对一个实施方式涉及的碳化硅半导体装置(纵型MOSFET)进行例示的剖面图。
图2(a)以及(b)是用于对SiO2/SiC界面附近的碳迁移层进行说明的示意图。
图3是对碳原子浓度以及氮原子浓度的厚度方向的分布的测量结果进行例示的图。
图4是表示对因向栅极电极施加正偏置施加而引起的阈值的变动量ΔVth进行测量所得的结果的图形，横轴表示施加了正偏置的时间，纵轴表示阈值的变动量ΔVth。
图5是用于对因向栅极电极施加正偏置而引起的阈值变动的因素进行说明的示意图。
图6是表示试样B以及F的厚度方向上的氮原子浓度分布的测量结果的图。
图7是表示试样B以及F的传导带侧带端附近的界面能级密度的测量结果的图。
图8是用于对氮原子浓度相对于碳原子浓度的积分值的比率R、与因施加300秒的正偏置而产生的阈值变动量ΔVths之间的相互关系进行说明的图。
图9是对本发明的其他实施方式涉及的碳化硅半导体装置(横型MOSFET)进行例示的剖面图。
具体实施方式
如上所述，本发明人针对在对SiC-MOSFET施加了正偏置时阈值电压发生变动的现象，研究了其机制。另外，本说明书中，所谓“对栅极电极施加了正偏置时的阈值变动”，是指相对于在对栅极电极施加正偏置之前的阈值Vth1而言，在对栅极电极施加正偏置之后的阈值Vth2发生变动。另外，将这些阈值电压之差(Vth2-Vth1)设为阈值电压的变动量ΔVth(V)。
本发明人进行研究的结果是，发现在对栅极电极施加正偏置时的阈值变动的因素至少有两个，其中的一个是因在硅氧化膜与SiC半导体层之间残留的碳原子而引起。这是SiC特有的因素。
在SiC-MOSFET中，有时通过对SiC半导体层的表面进行热氧化来形成栅极氧化膜(热氧化膜)。在热氧化的情况下，SiC半导体层中的硅原子与氧结合成为SiO2(Si+O2→SiO2)，碳原子与氧结合成为COn而升华(C+nO→COn)。然而，一部分碳原子未升华，而残留在SiC半导体层与栅极氧化膜之间的界面(SiC/SiO2界面)附近。本发明人在调查时发现所残留的碳原子(残留碳)遍及例如包含SiC/SiO2界面在内的厚度为数nm的区域而存在1.0×1019cm-3以上。推测出因该残留碳而引起的缺陷能级(或者陷阱)存在于该区域，而使阈值电压大幅变动。而且，还查明因残留碳而引起的阈值变动主要发生在刚刚开始向栅极电极施加正偏置之后至短时间经过为止的期间(例如300秒以内)。本说明书中，将在向栅极电极的累计电压施加时间较短时产生的阈值变动简称“初始变动”。另外，还知道在SiC/SiO2界面附近存在残留碳的区域的厚度、残留碳量等并非恒定，而是随着热氧化中的氧化速度、热氧化膜的厚度而发生变化。
基于这样的见解，本发明人发现利用通过氮原子置换或者终止残留碳的效果，能够降低因残留碳引起的阈值电压的变动，从而实现本申请发明。
本发明的一个实施方式的概要如下。
本发明的一个实施方式的碳化硅半导体装置，具备：碳化硅半导体层；配置在上述碳化硅半导体层上，且包含硅氧化膜的栅极绝缘层；配置在上述栅极绝缘层上的栅极电极；以及位于上述碳化硅半导体层与上述硅氧化膜之间，且碳原子浓度相对于上述碳化硅半导体层中的碳原子浓度为10％以上且90％以下的碳迁移层，在上述碳迁移层中与氮原子浓度最大的位置相比更靠近上述硅氧化膜侧的区域，氮原子浓度的积分值相对于碳原子浓度的积分值的比率为0.11以上。
上述的碳化硅半导体装置，还具备：例如，对上述碳化硅半导体层进行支撑的基板；在上述基板的与上述碳化硅半导体层相反的一侧设置的漏极电极；和在上述碳化硅半导体层之上设置的源极电极，上述碳化硅半导体层，具有：第1导电型的漂移区域；与上述漂移区域邻接配置的第2导电型的体区域；在上述体区域内配置的第1导电型的杂质区域；以及在上述体区域与上述栅极绝缘层之间，设置成连接上述漂移区域与上述杂质区域的沟道层，上述源极电极与上述杂质区域电连接，上述碳迁移层也可以位于上述沟道层与上述硅氧化膜之间。
上述碳化硅半导体装置还具备：例如，对上述碳化硅半导体层进行支撑的基板；和在上述碳化硅半导体层之上设置的源极电极以及漏极电极，上述碳化硅半导体层具有：第1导电型的漂移区域；与上述漂移区域邻接配置的第2导电型的体区域；在上述体区域内彼此隔开间隔地配置的第1导电型的第1杂质区域以及第2杂质区域；和在上述体区域与上述栅极绝缘层之间设置成连接上述第1杂质区域与上述第2杂质区域的沟道层，上述源极电极与上述第1杂质区域电连接，上述漏极电极与上述第2杂质区域电连接，上述碳迁移层也可以位于上述沟道层与上述硅氧化膜之间。
上述氮原子浓度在深度方向的分布，在例如上述碳迁移层内具有峰值。
本发明的一个实施方式的碳化硅半导体装置的制造方法，包括：准备碳化硅半导体层的工序(a)；工序(b)，是在上述碳化硅半导体层的表面形成包含硅氧化膜的栅极绝缘层的工序，且在该的工序(b)中，在上述碳化硅半导体层与上述硅氧化膜之间，形成碳原子浓度相对于上述碳化硅半导体层中的碳原子浓度为10％以上且90％以下的碳迁移层；以及工序(c)，是至少向上述碳迁移层导入氮原子的工序，且由此，在上述碳迁移层中与成为氮原子的峰值的位置相比更靠近上述硅氧化膜侧的区域，将氮原子浓度的积分值相对于碳原子浓度的积分值的比率设为0.11以上。
上述工序(b)，也可以包含对上述碳化硅半导体层的上述表面进行热氧化来形成上述硅氧化膜的工序。
上述工序(c)，包含例如，对形成了上述栅极绝缘层的上述碳化硅半导体层，在含氮的气氛中以1200℃以上的温度进行热处理的工序。
如上述那样，在本发明的一个实施方式中，在SiC/SiO2界面附近的存在残留碳的区域，根据残留碳量导入适量的氮。由此，能够抑制因残留碳而引起的初始变动。在此所谓的“SiC/SiO2界面附近”，是指位于碳化硅层与硅氧化膜之间的具有规定的厚度的层。如后所述，在通过碳原子浓度来划定碳化硅层、硅氧化膜以及位于其间的碳迁移层的情况下，相当于碳迁移层。
另外，在采用例如硅半导体的MOSFET(Si-MOSFET)中，原本就不存在残留碳，因此不会产生因残留碳而引起的阈值电压的变动。另外，通过降低SiC-MOSFET的阈值变动的现有的方法，难以抑制因向栅极电极施加正偏置而引起的初始变动。在例如专利文献1、非专利文献1中，虽然公开了进行氮化处理，但未认识到因向栅极电极施加正偏置而引起的阈值变动的因素在于残留碳，且对于碳迁移层中的碳原子浓度与氮原子浓度之间的关系完全没有提及。
以下，参照附图来对本发明的实施方式进行更具体说明。附图中，对于同样的构成要素赋予相同的参照符号，为了避免冗长的说明而省略重复说明。另外，附图所示的结构要素被示意性示出，结构要素的形状不限定于图示的形状。
图1(a)是用于对本实施方式的碳化硅半导体装置进行说明的部分剖面图。本实施方式的碳化硅半导体装置，具备：碳化硅半导体层102；配置在碳化硅半导体层102上，且包含硅氧化膜(SiO2膜)104a的栅极绝缘层104；和在栅极绝缘层104上配置的栅极电极105。由此，将包含碳化硅半导体层102、栅极绝缘层104以及栅极电极105在内的构造体还称作“MOS构造体”。
在碳化硅半导体层102与硅氧化膜104a之间，设置相对于碳化硅半导体层102中的碳原子浓度具有10％以上且90％以下的碳原子浓度的层110。在本说明书中，将这样的层110称作碳迁移层。碳迁移层110包含氮原子。在本实施方式中，在碳迁移层110中与氮原子浓度最大的位置相比更靠近硅氧化膜104a侧的区域(原子浓度积分区域)，氮原子浓度的积分值相对于碳原子浓度的积分值的比率R为0.11以上。
图2(a)是用于对本实施方式中的碳迁移层110进行说明的图，是表示从硅氧化膜104a的表面起向深度方向的碳原子以及氮原子的浓度分布的一例的图形。
在图2(a)所示的例中，碳原子浓度从碳化硅半导体层102朝向硅氧化膜104a侧变低，碳原子浓度相对于碳化硅半导体层102中的碳原子浓度在90％至10％的范围内变化的区域成为碳迁移层110。例如，在对碳化硅半导体层102的表面进行热氧化来形成硅氧化膜104a的情况下，碳迁移层110包含在热氧化时未升华而残留的碳原子(残留碳)。碳迁移层110的厚度，随着硅氧化膜104a的形成方法和条件等而变化，是例如0.5nm以上且3nm以下。在基于热氧化而形成硅氧化膜104a的情况下，与通过CVD法等形成的情况相比，存在碳迁移层110变得更厚的倾向，其厚度是例如0.5nm以上且5nm以下。
对碳迁移层110导入氮原子。在图示的例中，氮原子浓度分布，在碳迁移层110内具有峰值。因此，碳迁移层110中从氮原子浓度分布成为峰值的深度起至位于硅氧化膜104a侧的区域104b，成为原子浓度积分区域。在该区域中，氮原子浓度的积分值相对于碳原子浓度的积分值的比率R只要在0.11以上即可。这样，若氮原子浓度分布的峰值位于碳迁移层110内，则由于能够更有效地导入氮原子，因此能得到更显著的效果。
另外，氮原子浓度分布的峰值也可以不位于碳迁移层110内。在该情况下，碳迁移层110中从氮原子浓度成为最大的深度起至位于硅氧化膜104a侧的区域104b，成为原子浓度积分区域。因此，如果氮原子浓度分布的峰值位于比硅氧化膜104a与碳迁移层110之间的界面的深度(碳原子浓度成为10％的深度)更深的位置，则能够确定原子浓度积分区域。例如如图2(b)所示，若氮原子浓度分布的峰值位于碳化硅半导体层102内，则碳迁移层110整体成为原子浓度积分区域104b。或者，氮原子浓度分布也可以不具有尖锐的峰值，而是具有平坦的区域。在平坦的区域成为碳迁移层110中的氮原子浓度的最大值的情况下，平坦的区域中从最靠硅氧化膜104a侧起至硅氧化膜104a为止的区域104b成为原子浓度积分区域。
根据本实施方式，在作为包含残留碳的区域的碳迁移层110，包含相对于碳原子量为规定的比例以上的氮原子量，因此能够降低在对栅极电极105施加正偏置时因残留碳而引起的阈值变动。关于其理由，参照实验结果进行后述。
接着，以纵型MOSFET为例，对本实施方式的碳化硅半导体装置的构造进行具体说明。
图1(b)是对本实施方式的碳化硅半导体装置(纵型MOSFET)100进行例示的剖面图。纵型MOSFET100具备多个单元部(unit cell)，图1(b)表示1个单元部。
碳化硅半导体装置100的各单元部，具备：基板101；在基板101的主面上配置的依次包含碳化硅半导体层102、碳迁移层110、栅极绝缘层104以及栅极电极105的MOS构造体；在碳化硅半导体层102上设置的源极电极106；和在基板101的背面(与主面相反侧的面)上设置的漏极电极107。参照图1(a)，MOS构造体具有与前述的结构同样的结构。
基板101是例如低电阻的第1导电型(在此为n+型)的碳化硅基板。
栅极绝缘层104是例如硅氧化膜104a。另外，栅极绝缘层104只要包含硅氧化膜104a即可，也可以在硅氧化膜104a与栅极电极105之间包含其他绝缘膜。
碳化硅半导体层102包括：具有与第1导电型不同的第2导电型(在此为p型)的体区域122；位于碳化硅半导体层102中未配置体区域122的部分的第1导电型的漂移区域121；和在体区域122与栅极绝缘层104之间设置的沟道层125。漂移区域121与体区域122邻接地配置。漂移区域121，是例如以比基板101更低的浓度含有n型杂质的n-型的碳化硅半导体区域。在体区域122的内部，以高浓度配置包含第1导电型的杂质(在此为n+型)的杂质区域(源极区域)123。杂质区域123与源极电极106相接。另外，在体区域122的内部，也可以以比体区域122更高的浓度配置包含第2导电型的杂质(在此为p+型)的接触区域124。接触区域124与源极电极106相接地配置。因此，体区域122，介由接触区域124与源极电极106电连接。
沟道层125，在体区域122上配置成连接漂移区域121与杂质区域123。沟道层125也可以是例如第1导电型(在此为n型)的碳化硅层。在该例子中，沟道层125设置为从体区域122以及位于其内部的源极区域123上至邻接的体区域122以及位于其内部的源极区域123上为止横跨位于它们的体区域122之间的漂移区域121。沟道层125中的位于体区域122上的部分，作为载流子迁移的沟道发挥作用。
碳化硅半导体层102，也可以具有：在基板101上通过外延生长而形成的碳化硅外延层(例如厚度：10μm)、和在碳化硅外延层上形成的沟道层125。在该情况下，也可以在碳化硅外延层形成体区域122、漂移区域121以及接触区域124。另外，沟道层125，也可以通过外延生长而形成在碳化硅外延层上。
在碳化硅半导体装置100中，通过对栅极电极105施加的电压，从而能够让电流在位于栅极电极105之下的沟道层125流动。因此，来自漏极电极107的电流(漏极电流)，经由基板101、漂移区域121、沟道层125以及源极区域123向源极电极106流动(导通状态)。
本实施方式中的基板101，优选包含例如、1×1018cm-3以上的n型杂质。基板101中包含的n型杂质优选为氮、磷或者砷等。漂移区域121，可以掺杂1×1014cm-3～1×1016cm-3左右的n型杂质，杂质区域123可以掺杂1×1019cm-3～1×1021cm-3左右的n型杂质。该情况下的n型杂质可以是氮。沟道层125，可以包含微量的氮、磷或者锑等n型杂质。体区域122也可以包含1×1016cm-3～2×1019cm-3左右的p型杂质，接触区域124可以包含5×1019cm-3左右的p型杂质。体区域122中的p型杂质浓度优选为1×1017cm-3以上。
虽然未图示，但可以根据需要形成将栅极电极105以及源极电极106覆盖的层间绝缘膜，在层间绝缘膜形成与栅极电极105以及源极电极106等连接的布线。另外，在该示例中，源极电极106设置成与源极区域123以及接触区域124双方相接，但源极电极106也可以不与接触区域124相接。在该情况下，也可以在接触区域124上形成接触电极，通过布线等来连接源极电极106和接触电极。接触区域124只要配置在体区域122内即可，也可以不与源极区域123相接。
即使在碳化硅半导体装置100中，也可以如参照图1(a)前述的那样，在碳化硅半导体层102(在此为沟道层125)与硅氧化膜104a之间定位碳迁移层110。在碳迁移层110中与氮原子浓度最大的位置相比更靠近硅氧化膜104a侧的区域(原子浓度积分区域)，氮原子浓度的积分值相对于碳原子浓度的积分值的比率R为0.11以上。通过将氮原子浓度的比率R设定在上述范围，从而不仅能够降低界面能级密度，还能够降低对栅极电极105施加了正偏置时的阈值变动。
<氮原子浓度的比率R的计算方法>
氮原子浓度的积分值相对于碳原子浓度的积分值的比率R，能够按照例如以下方式求出。
首先，采用二次离子质量分析(SIMS)，测量硅氧化膜104a与碳化硅半导体层102之间的界面附近的碳原子浓度以及氮原子浓度。图3是例示通过SIMS得到的、碳原子以及氮原子在深度方向的浓度分布的图形。图形的横轴表示距离硅氧化膜104a的表面的深度。
接着，求出碳原子浓度成为碳化硅半导体层102的碳原子浓度的10％以上且90％以下的深度，对碳迁移层110进行划定(图2(a)以及(b)参照)。进而，求出碳迁移层110中的氮原子浓度成为最大的深度，对原子浓度积分区域进行划定。
之后，进行原子浓度积分区域中的碳原子浓度以及氮原子浓度的积分。所得到的积分值，能够评价作为忽略了深度方向的维数(dimension)的、面积氮原子浓度(原子/cm2)以及面积碳原子浓度(原子/cm2)。
对深度方向的浓度进行积分，通过采用能够忽略深度方向的维数的面积浓度作为浓度的指标，从而能够降低深度方向的分辨率精度的影响。
<碳化硅半导体装置100的制造方法>
接着，对碳化硅半导体装置100的制造方法的一例进行说明。
首先，在基板101上通过外延生长形成n型的碳化硅外延层。碳化硅外延层的杂质浓度，能够通过在外延生长中添加杂质(例如氮)气体来进行控制。
接着，通过在碳化硅外延层注入p型杂质离子(在此为Al(铝)离子)，从而在碳化硅外延层形成多个体区域122。碳化硅外延层中未形成体区域122的区域，成为n型的漂移区域。
接着，通过在体区域122内注入n型杂质离子(在此为N(氮)离子)，从而形成源极区域123。另外，通过在体区域122内注入p型杂质离子(Al离子)，从而形成接触区域124。
之后，进行用于使注入碳化硅外延层的杂质离子激活的退火(激活退火)。激活退火，是在例如Ar气氛中、以1700℃的温度在30分钟内进行的。
接着，在碳化硅外延层上，进一步使碳化硅外延生长来形成沟道层125。这样便得到碳化硅半导体层102。
沟道层125是n型，其杂质浓度设置为例如1×1015cm-3，厚度设置为100nm左右。沟道层125的杂质浓度，能够通过在外延生长中添加杂质(例如氮)气体来进行控制。沟道层125的厚度，在之后形成栅极绝缘层时减少。另外，即使在沟道层125含有作为n型杂质的氮的情况下，该氮浓度也为例如2×1019cm-3左右。因此，在之后的工序中通过热氧化而形成栅极绝缘层的区域所包含的氮量为SIMS检测下限以下，与通过后述的氮化处理在该区域掺杂的氮量相比极其少。
接着，通过使沟道层125的表面部分热氧化，从而在沟道层125上形成硅氧化膜104a作为栅极绝缘层104。热氧化，例如能够在干氧气氛中以1100℃～1250℃左右的温度进行。处理时间能够被适当调整，以得到所希望的厚度的热氧化膜(硅氧化膜104a)。在热氧化时，也可以在氧气氛中添加氮气或者氩气等稀释气体。在此，在干氧气氛中，以1200℃的温度形成厚度为70nm的硅氧化膜104a。在形成厚度为例如70nm的硅氧化膜104a的情况下，通过热氧化从而使沟道层125的表面部分被消耗30nm左右。
在该工序中，碳化硅半导体层102(在此为沟道层125)中的硅原子变成二氧化硅，并且碳化硅半导体层102中的碳原子变成COn并升华。然而，一部分碳原子未升华而是残留在碳化硅半导体层102与通过热氧化而形成的硅氧化膜104a之间，成为残留碳。这样，便形成含有残留碳的碳迁移层110。
另外，硅氧化膜104a，也可以通过热氧化以外的方法、例如高温热(pyrogenic)氧化、化学气相沉积(CVD)法等形成。即使在采用热氧化以外的方法的情况下，也能形成碳迁移层110。其中，若采用热氧化，则与其他方法相比，残留碳的量变得更多，因此根据本申请发明，能够更有效地抑制因残留碳而引起的阈值变动。
接着，从硅氧化膜104a的上方，至少对碳迁移层110进行氮的掺杂(氮化处理)。氮的掺杂能够在例如一氧化氮(NO)气氛中以1200℃以上的温度进行。氮化处理温度以及时间被适当调整，使得所希望的量的氮被导入碳迁移层110。处理气氛不限定于一氧化氮气氛，也可以是含氮的各种气体气氛。在进行氮的掺杂时，优选以氮进行稀释，使得一氧化碳不被过多分解。
接着，在栅极绝缘层104上形成栅极电极105。栅极电极105，也可以通过对例如掺杂了n型杂质的聚合硅膜进行沉积，并对其进行图案化来形成。在采用聚合硅膜来形成栅极电极105的情况下，也可以在栅极电极105的上部设置硅化物层。
之后，形成源极电极106以及漏极电极。源极电极106，能够通过与源极区域123以及接触区域124相接地形成Ni膜，并采用热处理来进行SiC与Ni之间的合金化反应来形成。由此得到的源极电极106包含镍硅化合物，且与源极区域123以及接触区域124形成欧姆接合。漏极电极107也同样地通过在基板101的背面沉积Ni，并进行基板101中的SiC与Ni之间的合金化反应来形成。
(实施例)
以下，由于使氮化处理的条件改变来制作了多个评价用试样(SiC-MOSFET)A～F，并对这些试样的阈值电压的变动量进行了评价，因此对其方法以及结果进行说明。
<试样的制作>
试样A～F的制作中采用晶型为4H、且偏离角为4°的碳化硅基板。并且，在这些试样中，通过对碳化硅半导体层(沟道层)的表面进行热氧化，从而形成了硅氧化膜(厚度：70nm)。热氧化是在干氧气氛中以1200℃的温度进行的。氮化处理，通过在一氧化氮气氛中从硅氧化膜的上方导入氮而进行。具体而言，在大气压下向腔室内以1slm的流量(其中，slm为0℃、101.3KPa下的L/min。)导入一氧化氮，以4slm的流量导入氮来进行热处理。氮化处理条件(温度以及时间)按每个试样而不同。试样A～F中的导入氮时的温度以及时间如表1所示。假设氮化处理条件以外的工艺条件完全相同，来制作了图1(b)所示的纵型MOSFET，得到试样A～F。
【表1】
<试样的评价>
接着，对上述A～F试样的阈值电压Vth的变动量(ΔVth)进行评价。ΔVth设为对栅极电极施加了规定的电压之后的Vth2、与施加电压之前的初始状态的Vth1之差(Vth2-Vth1)。
首先，将加热器温度设定为150℃，设置想要评价的试样(MOSFET)，在对栅极电极施加电压之前，测量了初始状态的阈值电压Vth1。在此，使在设漏极/源极间电压(Vds)为10V的状态下对栅极电极施加的电压逐渐升高，设漏极电流(Id)成为1mA时的栅极·源极间电压(Vgs)为Vth1。在对初始状态的Vth1进行了测量之后，不改变加热器温度，而将Vds设为0V，对栅极电极施加+20V的电压(应力电压)。在经过了规定的时间之后，停止对栅极电极的电压的施加，再次以150℃进行Vth的测量，作为电压施加后的Vth2。求出电压施加后的Vth2与初始状态的Vth1之差，设为ΔVth。
图4是表示对各试样的阈值电压的变动量进行了评价的结果的图。纵轴表示距离初始状态的阈值Vth1的变动量ΔVth，横轴表示向栅极电极的累计电压施加时间。
由图4可知，无论是哪一个试样，都是随着向栅极电极的累计电压施加时间的增加，而变动量ΔVth增加。另外，若氮化处理的温度越高，则变动量ΔVth变得越小，若同一温度下氮化处理时间越长，则变动量ΔVth变得越小。进而，在调查了各试样的碳迁移层中的面积氮原子浓度时，面积氮原子浓度按照从试样A至F的顺序依次变高。因此，可知氮原子浓度越高，越能够抑制因对栅极电极施加的正偏置而引起的阈值电压的变动量ΔVth。
在此，本发明人在着眼于各试样的阈值变动量的变化率的倾向来研究了图4所示的评价结果时，发现通过施加比较长时间的应力电压而产生的变动量的变化的比例(图形的斜率)、与通过施加比较短时间的应力电压而产生的变动量的变化的比例，具有不同的倾向。这意味着，在开始施加应力电压之后经过比较长时间的状态下产生的阈值变动的机制、与开始施加应力电压之后在比较短的时间以内产生的阈值变动的机制不同。即，通过向栅极施加正偏置而使之产生阈值变动的机制至少有两个。因而，本发明人对引起阈值变动的两个因素进行了研究。
<阈值变动的因素的研究1：界面能级密度>
为了研究通过导入氮而降低阈值变动的机制，首先，对各试样的氮原子浓度分布进行了测量，并调查了氮原子浓度与阈值变动量之间的关系。
图6是表示作为ΔVth较大的试样的一例的试样B、和作为ΔVth较小的试样的一例的试样F中的SiO2/SiC界面附近的氮原子分布的图形。一般而言，公知在实施了氮化处理之后的SiO2/SiC界面附近分布有高浓度的氮，这些试样中也确认出在SiO2/SiC界面附近导入了高浓度的氮原子。另外，在这些试样中，氮原子浓度的峰值位于碳迁移层内。若求出试样F的碳迁移层中的面积氮原子浓度，并换算成SiO2膜中含有的氮的质量％，则成为约5.9％。文献等中报道的SiO2膜换算的氮原子浓度为3％左右，可知试样F中导入了比通常更高浓度的氮。
图7表示针对上述的试样B、F对传导带侧带端附近的界面能级密度的能量分布进行测量所得的结果。横轴是传导带下端的能量(Ec)与价电子带上端的能量(Ev)之差，纵轴是界面能级密度(Dit)。关于界面能级密度，由于在图1所示的纵型的MOSFET中难以进行测量，因此采用以与各试样相同的条件制作的面积0.1mm2的MOS电容器来进行了评价。为了抑制载流子陷阱对向栅极的施加电压的影响，使以0.1V/s向栅极电极施加的电压在15V至-15V的范围变化，同时实施100kHz的高频CV测量和quasi-static CV测量，根据其差值计算出界面能级密度(High-Low法)。
如图7所示，试样F的界面能级密度，比试样B的界面能级密度更小。因此，可知若提高SiO2/SiC界面附近的氮原子浓度，则能够减小界面能级密度。因此，确认了引起阈值变动的因素之一在于界面能级密度的增加。
<阈值变动的因素的研究2：残留碳>
如前所述，根据图4的结果，阈值变动的因素至少有两个，其一被认为是界面能级密度的增加。因而，本发明人假定界面能级密度与阈值电压的变动量ΔVth具有相互关联，根据模型公式计算出ΔVth(h)。另外，ΔVth(h)的计算中采用的界面能级密度，由下式求出。
在此，A是常数，E是电场，m是电场依赖性的幂指数，是激活能量，k是玻耳兹曼系数，T是绝对温度，t是时间，n是时间依赖性的幂指数。
接着，通过比较所计算出的ΔVth(h)与实际的ΔVth之间的举动，从而进行了关于引起阈值电压的变动的其他因素的研究。
采用图5所示的模型图来进行说明。图5所示的图形a是对试样A以及B的测量结果进行示意的图形，图形c是对试样C以及D的测量结果进行示意的图形，图形e是对试样E以及F的测量结果进行示意的图形。与各图形对应设置的图形a(h)、c(h)以及e(h)，是表示假设阈值电压因界面能级密度的增加而增大来计算出的阈值电压的变动量ΔVth(h)的举动的图形。
由图5可知，在开始施加应力电压之后经过比较长的时间(例如超过300秒)后产生的ΔVth的举动，与ΔVth(h)的举动(图形a(h)、c(h)以及e(h))大致相等。因此，在经过长时间之后产生的阈值变动，如参照图6以及图7在前所述的那样，推测其起因在于：在碳化硅半导体层102与硅氧化膜104a之间的界面附近的界面能级密度的增加。
另一方面，在开始应力电压施加之后经过短时间后产生的阈值电压的变动，被认为是因以往未公知的机制而产生的。例如，在图形a中，短时间经过后(刚刚施加应力电压之后300秒以内)的阈值变动(初始变动)的大小ΔVth，是加于图形a(h)的ΔVth(h)上而产生了进一步的变动。可知该变动是因界面能级密度以外的因素而引起的。另一方面，在图形e中，初始变动的大小ΔVth，低于图形e(h)的ΔVth(h)。这样，在试样A以及B中，因界面能级密度的增加以外的因素而引起的初始变动比较大，在试样C以及D中，初始变动比试样A以及B减少。在试样E以及F中，对初始变动作出贡献的浅能级减少，初始变动进一步减少。
本发明人专心研究的结果，推测出初始变动的因素以及机制是因残留碳而引起的变动。即，认为因在氧化过程中生成的不稳定的遍及MOS界面的数nm的区域而存在的残留碳所引起的缺陷能级(或者陷阱)而产生了阈值变动。通过对氮化处理条件进行进一步强化，并针对碳原子的量导入规定量以上的氮原子，从而用氮置换或者终止残留碳的效果变大。其结果，能够创造对电子而言更加稳定的状态，推测产生了对阈值电压的初始变动进行抑制的效果。
图8是表示氮原子浓度相对于在试样A～F的SiO2/SiC界面附近存在的碳原子浓度的比率R、与因短时间的应力电压施加而产生的Vth的变动量ΔVths之间的相互关联的图。横轴所示的氮原子浓度的比率R，是对通过SIMS求出的碳原子浓度以及氮原子浓度分别进行积分，并计算出氮原子浓度积分值相对于碳原子浓度积分值的比例(氮原子浓度积分值/碳原子浓度积分值)的值。各原子的积分范围设为：在碳原子浓度为碳化硅半导体的10％～90％的区域(碳迁移层)，位于与氮原子浓度的最大值相比更靠近硅氧化膜侧的原子浓度积分区域(参照图2)。纵轴的变动量ΔVths，是在150℃的高温气氛中，对栅极电极施加了300秒的+20V的应力电压时的Vth变动量。
如图8所示可知，随着氮原子浓度的比率R的变大，能够更加降低阈值电压的变动量ΔVths。另外，若着眼于氮化处理温度为1200℃的试样C～F的变动量ΔVths的变化，则如图中的点划线所示可知，伴随氮原子浓度的比率R的增加(即，氮化处理时间的增加)，变动量ΔVths减少，若氮原子浓度的比率R变成0.11以上，则变动量ΔVths的减少量饱和。
由该结果可知，因短时间的应力电压施加而产生的阈值电压的变动量ΔVths，不仅取决于氮原子浓度，还取决于SiO2/SiC界面附近的碳原子(残留碳)的浓度。氮原子浓度的比率R越高，因用氮置换或者终止存在于碳迁移层的残留碳而引起的缺陷能级(或者陷阱)的效果就变得越大，使变动量ΔVths变小。若氮原子的量相对于残留碳量成为规定量以上(比率R为0.11以上)，则变动量ΔVths饱和，变成大致恒定。另外，如果氮原子浓度的比率R为0.11以上，则能够减少因短时间的应力电压施加而产生的变动量ΔVths，与该减少量相应地，之后的应力电压施加而引起变动量也降低。因此，无论应力电压施加时间如何，都可降低阈值电压的变动。为了对变动量ΔVths进行抑制，应导入SiO2/SiC界面附近的氮原子量的范围，对于无论怎样形成的硅氧化膜而言并不能一概而定，而是会根据在碳迁移层存在的碳原子量而变化的。
另外，将计算比率R的原子浓度积分区域的范围(深度的范围)设定为氮原子浓度的峰值的硅氧化膜侧的理由如下。
由于残留碳遍及整个碳迁移层而存在，因此还考虑将整个碳迁移层设定为原子浓度积分区域。然而，若将整个碳迁移层设定为原子浓度积分区域的范围，则由于碳原子浓度与氮原子浓度相比，极其高，因此有些情况下难以精确测量氮原子浓度的比率。其结果，调查氮原子浓度的比率与阈值变动之间的关系，以抑制阈值变动是困难的。因而，将碳迁移层中的碳原子浓度较低的区域设定为原子浓度积分区域，求出氮原子浓度的比率R。另外，被认为在氮原子浓度成为峰值的位置，碳与氮之间的相关表现为最显著。这是因为：氮原子局部存在就意味着缺陷能级(或者陷阱)存在最多。因此，在上述的实施例中，以氮原子浓度的峰值位置为基准来设定了碳迁移层中的原子浓度积分区域。
虽然氮原子浓度的比率R的上限值为例如0.18以下，但没有特别限定。另外，若碳迁移层中的面积氮原子浓度过高，则存在因载流子的分散而引起迁移率的劣化的可能性，因此优选将碳迁移层中的面积氮原子浓度抑制在1×1015cm-2以下。另一方面，如果碳迁移层中的面积氮原子浓度为例如6×1014cm-2以上，则由于能够进一步降低界面能级密度，因此降低因长时间的应力电压施加而引起的阈值电压的变动量ΔVth的效果变大。因此，由于能够更加有效地降低因短时间以及长时间的应力电压施加而引起的阈值电压的变动量ΔVth，因此能获得更显著的效果。
碳迁移层中的面积碳原子浓度，也能随着碳化硅半导体层、硅氧化膜的形成方法、形成条件、材料而产生变动，因此不进行限定。作为一例，在对通过外延生长而形成的碳化硅层进行热氧化来形成硅氧化膜的情况下，碳迁移层中的面积碳原子浓度为例如6×1015cm-2以上且1×1016cm-2以下。
<氮原子浓度分布中的峰值数值Cm以及半值宽度ΔM>
关于各试样B～F，由于根据深度方向的氮原子浓度分布而求出了峰值数值Cm以及半值宽度ΔM，因此对其方法以及结果进行说明。半值宽度ΔM是以氮原子浓度的峰值数值Cm的1/2以上的浓度存在氮原子的区域的宽度。
以试样F为例进行说明。通过SIMS，求出试样F的硅氧化膜与碳化硅半导体层之间的界面附近的深度方向的氮原子浓度分布。在此，采用氧离子作为一次离子来进行采用了SIMS的氮原子浓度的测量。
接着，根据通过SIMS得到的氮原子浓度分布(图6)，求出氮原子浓度的峰值数值(峰值浓度)Cm以及半值宽度ΔM。如图6所示，成为峰值数值Cm的1/2的浓度(Cm/2)的两点之间的深度的宽度ΔM为半值宽度。
关于其他试样，也同样地求出峰值数值Cm以及半值宽度ΔM。所得到的结果在表2中示出。
【表2】
根据该结果可知，在NO处理时间为6小时以下的情况下，NO处理时间越长的试样，半值宽度ΔM越增加。关于阈值电压的变动量ΔVth低的试样(试样E、F)，半值宽度ΔM为例如2.3nm以上。
若半值宽度ΔM大，则存在如下这样的优点。如上所述，在现有的半导体装置中，遍及MOS界面的数nm区域，存在残留碳。将该区域称作“残留碳区域”。在残留碳区域，残留碳以例如1.0×1019cm-3以上的浓度存在。若氮原子浓度分布的半值宽度ΔM小，则残留碳区域内可能产生氮原子不足的区域。因此，根据因未被氮原子置换或者终止的残留碳而引起的缺陷能级，有可能会产生阈值变动。相对地，若使半值宽度ΔM增大(例如2.3nm以上)，则由于能够遍及残留碳区域来更加可靠地用氮置换或者终止残留碳，因此能够更加有效地抑制因残留碳而引起的缺陷能级所导致的阈值变动。
本实施方式的碳化硅半导体装置，不限定于如图1(b)所示的纵型MOSFET。本实施方式的MOSFET也可以不具有沟道层。该情况下，也可以与体区域以及漂移区域的表面相接地配置栅极绝缘层(硅氧化膜)。
另外，本实施方式能适用于具有在碳化硅半导体层上隔着绝缘膜配置电极的构造(MOS构造)的各种半导体装置。例如，如以下所说明的那样，也可以是横型的MOSFET。
图9是对横型的MOSFET进行例示的剖面图。在图9所示的横型的MOSFET中，源极电极106以及漏极电极107设置在碳化硅半导体层102上。在碳化硅半导体层102上还具备接触电极108。
碳化硅半导体层102具有：第1导电型(在此为n-型)的漂移区域121；与漂移区域121邻接配置的第2导电型(在此为p型)的体区域122；和在体区域122与硅氧化膜104a之间设置的沟道层125。碳迁移层110位于沟道层125与硅氧化膜104a之间。
在体区域122，第1导电型(在此为n+型)的第1杂质区域(还称作源极区域)123、和第1导电型(在此为n+型)的第2杂质区域(还称作漏极区域)126隔着间隔配置。在该例中，源极区域123与漏极区域126夹着栅极电极105而配置在两侧。沟道层125配置成将第1杂质区域123与第2杂质区域126连接。源极电极106与第1杂质区域123电连接，漏极电极107与第2杂质区域126电连接。
另外，虽然在图9中，源极电极106以及漏极电极107与接触电极108独立配置，但也可以与图1(b)所示的构造同样地将源极电极106以及漏极电极107与接触电极108一体式地构成。
在上述的实施方式中，均将第1导电型设为n型，将第2导电型设为p型，但还可以调换n型的区域和p型的区域。另外，还能适用于具有栅极·漏极的MOSFET。进而，还可将本申请发明应用于MOSFET以外的碳化硅半导体装置。虽然在上述实施方式中，采用与漂移区域121相同的导电型的基板101来制造了MOSFET，但还可以采用与漂移区域121不同的导电型的碳化硅基板来制造绝缘栅双极型晶体管(IGBT：Insulated GateBipolar Transistor)。
产业上的可利用性
根据本发明的实施方式，能够使沟道迁移率提高，并且抑制在对栅极电极施加了正偏置时的阈值变动来使可靠性大大提高，尤其作为以功率器件为代表的碳化硅半导体装置等是有用的。
本发明能够广泛应用于MOEFET、IGBT等具有MOS构造的各种碳化硅半导体装置中。
符号说明
101  基板
102  碳化硅半导体层
104  栅极绝缘层
104a 硅氧化膜
105  栅极电极
106  源极电极
107  漏极电极
108  接触电极
110  碳迁移层
121  漂移区域
122  体区域
123  源极区域
124  接触区域
125  沟道层
126  漏极区域

Claims (7)

1.一种碳化硅半导体装置，具备：
碳化硅半导体层；
栅极绝缘层，其配置在上述碳化硅半导体层上，且包含硅氧化膜；
栅极电极，其配置在上述栅极绝缘层上；
碳迁移层，其包含氮原子并且位于上述碳化硅半导体层与上述硅氧化膜之间，且碳原子浓度相对于上述碳化硅半导体层中的碳原子浓度为10％以上且90％以下，
在上述碳迁移层中与氮原子浓度成为最大的位置相比更靠近上述硅氧化膜侧的区域，氮原子浓度的积分值相对于碳原子浓度的积分值的比率为0.11以上，上述氮原子浓度的积分值及碳原子浓度的积分值是在上述区域中相对于距离上述硅氧化膜的表面的深度进行氮原子浓度及碳原子浓度的积分而得到的值。
2.根据权利要求1所述的碳化硅半导体装置，其特征在于，
该碳化硅半导体装置还具备：
对上述碳化硅半导体层进行支撑的基板；
在上述基板的与上述碳化硅半导体层相反的一侧设置的漏极电极；和
在上述碳化硅半导体层上设置的源极电极，
上述碳化硅半导体层具有：
第1导电型的漂移区域；
与上述漂移区域邻接配置的第2导电型的体区域；
在上述体区域内配置的第1导电型的杂质区域；和
沟道层，其在上述体区域与上述栅极绝缘层之间设置成将上述漂移区域与上述杂质区域连接，
上述源极电极与上述杂质区域电连接，
上述碳迁移层位于上述沟道层与上述硅氧化膜之间。
3.根据权利要求1所述的碳化硅半导体装置，其特征在于，
该碳化硅半导体装置还具备：
对上述碳化硅半导体层进行支撑的基板；和
在上述碳化硅半导体层上设置的源极电极以及漏极电极，
上述碳化硅半导体层具有：
第1导电型的漂移区域；
与上述漂移区域邻接配置的第2导电型的体区域；
在上述体区域内彼此隔开间隔配置的第1导电型的第1杂质区域以及第2杂质区域；和
沟道层，其在上述体区域与上述栅极绝缘层之间设置成将上述第1杂质区域与上述第2杂质区域连接，
上述源极电极与上述第1杂质区域电连接，上述漏极电极与上述第2杂质区域电连接，
上述碳迁移层位于上述沟道层与上述硅氧化膜之间。
4.根据权利要求1至3中任一项所述的碳化硅半导体装置，其特征在于，
上述氮原子浓度在深度方向上的分布，在上述碳迁移层内具有峰值。
5.一种碳化硅半导体装置的制造方法，其特征在于，包括：
工序a，准备碳化硅半导体层；
工序b，是在上述碳化硅半导体层的表面形成含有硅氧化膜的栅极绝缘层的工序，且在该工序b中，在上述碳化硅半导体层与上述硅氧化膜之间，形成碳原子浓度相对于上述碳化硅半导体层中的碳原子浓度为10％以上且90％以下的碳迁移层；以及
工序c，是至少向上述碳迁移层导入氮原子的工序，且由此，在上述碳迁移层中与成为氮原子的峰值的位置相比更靠近上述硅氧化膜侧的区域，将氮原子浓度的积分值相对于碳原子浓度的积分值的比率设为0.11以上，上述氮原子浓度的积分值及碳原子浓度的积分值是在上述区域中相对于距离上述硅氧化膜的表面的深度进行氮原子浓度及碳原子浓度的积分而得到的值。
6.根据权利要求5所述的碳化硅半导体装置的制造方法，其特征在于，
上述工序b包括：
对上述碳化硅半导体层的上述表面进行热氧化来形成上述硅氧化膜的工序。
7.根据权利要求5或6所述的碳化硅半导体装置的制造方法，其特征在于，
上述工序c包括：
对形成了上述栅极绝缘层的上述碳化硅半导体层，在含氮的气氛中以1200℃以上的温度进行热处理的工序。
CN201380010965.2A 2012-12-27 2013-12-03 碳化硅半导体装置及其制造方法 Active CN104137266B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-285708 2012-12-27
JP2012285708 2012-12-27
PCT/JP2013/007095 WO2014103186A1 (ja) 2012-12-27 2013-12-03 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104137266A CN104137266A (zh) 2014-11-05
CN104137266B true CN104137266B (zh) 2015-07-15

Family

ID=51020310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380010965.2A Active CN104137266B (zh) 2012-12-27 2013-12-03 碳化硅半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9209262B2 (zh)
JP (1) JP5608840B1 (zh)
CN (1) CN104137266B (zh)
WO (1) WO2014103186A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5681835B1 (ja) * 2013-10-08 2015-03-11 新電元工業株式会社 炭化珪素半導体装置の製造方法
JP6189261B2 (ja) * 2014-07-07 2017-08-30 株式会社東芝 半導体装置およびその製造方法
JP6301795B2 (ja) * 2014-09-19 2018-03-28 株式会社東芝 半導体装置
JP6158153B2 (ja) * 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法
JP2016115860A (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法
US9673315B2 (en) * 2015-03-24 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6526549B2 (ja) * 2015-03-24 2019-06-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2017059562A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置
JP6584966B2 (ja) * 2016-01-12 2019-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機
JP6602263B2 (ja) * 2016-05-30 2019-11-06 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6667809B2 (ja) * 2016-05-30 2020-03-18 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6692265B2 (ja) * 2016-09-16 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11502172B2 (en) 2018-01-17 2022-11-15 Rohm Co., Ltd. Semiconductor device with carbon-density-decreasing region
JP7154772B2 (ja) 2018-02-16 2022-10-18 株式会社豊田中央研究所 炭化珪素半導体装置の製造方法
JP7056232B2 (ja) * 2018-02-28 2022-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
DE112019003465T5 (de) * 2018-08-07 2021-03-25 Rohm Co., Ltd. SiC-HALBLEITERVORRICHTUNG
JP7072148B2 (ja) * 2018-09-14 2022-05-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7293749B2 (ja) * 2019-03-14 2023-06-20 富士電機株式会社 炭化珪素半導体装置の選別方法
US12027590B2 (en) * 2019-03-18 2024-07-02 Mitsubishi Electric Corporation Silicon carbide semiconductor device, power conversion device, and manufacturing method of silicon carbide semiconductor device
JP2020155698A (ja) * 2019-03-22 2020-09-24 株式会社豊田中央研究所 炭化珪素半導体装置
DE102019120692B4 (de) * 2019-07-31 2025-12-11 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
CN115244651B (zh) * 2020-03-17 2023-08-08 日立能源瑞士股份公司 绝缘栅结构、具有绝缘栅结构的宽带隙材料功率器件及其制造方法
US11764270B2 (en) * 2020-03-19 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7593011B2 (ja) * 2020-09-01 2024-12-03 富士電機株式会社 炭化珪素半導体装置
CN112599524B (zh) * 2020-12-18 2022-09-20 浙江大学杭州国际科创中心 一种具有增强可靠性的碳化硅功率mosfet器件
US12550341B2 (en) * 2021-05-18 2026-02-10 Board Of Trustees Of The University Of Arkansas Capacitors for high temperature systems, methods of forming same, and applications of same
JP7666157B2 (ja) * 2021-06-18 2025-04-22 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP2023108790A (ja) * 2022-01-26 2023-08-07 富士電機株式会社 絶縁ゲート型半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405849A (zh) * 2006-03-16 2009-04-08 美光科技公司 具有基于碳化硅的非晶硅薄膜晶体管的堆叠非易失性存储器及其制造方法
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
CN102194682A (zh) * 2010-03-17 2011-09-21 台湾积体电路制造股份有限公司 集成电路装置的制造方法
WO2012135288A1 (en) * 2011-03-28 2012-10-04 General Electric Company Silicon carbide semiconductor device with a gate electrode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253777A (ja) 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7709403B2 (en) 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP4867333B2 (ja) 2005-12-27 2012-02-01 三菱電機株式会社 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
DE112010001476B4 (de) 2009-03-11 2017-11-30 Mitsubishi Electric Corporation Verfahren zur Herstellung eines Siliciumcarbidhalbleiterbauteils
CA2777675A1 (en) 2010-01-19 2011-07-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof
JP5920684B2 (ja) 2010-02-10 2016-05-18 株式会社東芝 半導体装置
JP2012038919A (ja) 2010-08-06 2012-02-23 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP5524103B2 (ja) 2011-02-07 2014-06-18 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405849A (zh) * 2006-03-16 2009-04-08 美光科技公司 具有基于碳化硅的非晶硅薄膜晶体管的堆叠非易失性存储器及其制造方法
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
CN102194682A (zh) * 2010-03-17 2011-09-21 台湾积体电路制造股份有限公司 集成电路装置的制造方法
WO2012135288A1 (en) * 2011-03-28 2012-10-04 General Electric Company Silicon carbide semiconductor device with a gate electrode

Also Published As

Publication number Publication date
JP5608840B1 (ja) 2014-10-15
JPWO2014103186A1 (ja) 2017-01-12
WO2014103186A1 (ja) 2014-07-03
CN104137266A (zh) 2014-11-05
US20150303271A1 (en) 2015-10-22
US9209262B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
CN104137266B (zh) 碳化硅半导体装置及其制造方法
Okamoto et al. Improved inversion channel mobility in 4H-SiC MOSFETs on Si face utilizing phosphorus-doped gate oxide
JP6305294B2 (ja) 半導体装置及びその製造方法
Fujihira et al. Characteristics of 4H–SiC MOS interface annealed in N2O
US9755064B2 (en) Semiconductor device and method for manufacturing the same
JP2011082454A (ja) 絶縁膜構造体及びこれを用いた半導体装置
JPWO2010110253A1 (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
CN105940498B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
KR102324000B1 (ko) 실리콘 탄화물 반도체 디바이스 및 그 제조 방법
JP2009509338A (ja) 大きな反転層移動度を有するＳｉＣＭＯＳＦＥＴの形成方法
JP6068042B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2012165008A1 (ja) 炭化珪素半導体装置およびその製造方法
US9478616B2 (en) Semiconductor device having high performance channel
US10763330B2 (en) Silicon carbide semiconductor element and method for manufacturing same
US9978842B2 (en) Semiconductor device and method for manufacturing the same
JP6095902B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
WO2015015672A1 (ja) 炭化珪素半導体装置及びその製造方法
US10892332B2 (en) Gate insulating layer having a plurality of silicon oxide layer with varying thickness
JPWO2010110252A1 (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
CN107078158A (zh) 碳化硅半导体装置及其制造方法
US20210013039A1 (en) Manufacturing method of silicon carbide semiconductor device and silicon carbide semiconductor device
JP2016213414A (ja) 半導体装置および半導体装置の製造方法
JP7760850B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2021086896A (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP7666157B2 (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant