[go: up one dir, main page]

JP2014236080A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014236080A
JP2014236080A JP2013116030A JP2013116030A JP2014236080A JP 2014236080 A JP2014236080 A JP 2014236080A JP 2013116030 A JP2013116030 A JP 2013116030A JP 2013116030 A JP2013116030 A JP 2013116030A JP 2014236080 A JP2014236080 A JP 2014236080A
Authority
JP
Japan
Prior art keywords
layer
buffer
buffer layer
sublayer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013116030A
Other languages
English (en)
Other versions
JP6029538B2 (ja
JP2014236080A5 (ja
Inventor
洋志 鹿内
Hiroshi Shikauchi
洋志 鹿内
憲 佐藤
Ken Sato
憲 佐藤
博一 後藤
Hiroichi Goto
博一 後藤
篠宮　勝
Masaru Shinomiya
勝 篠宮
慶太郎 土屋
Keitaro Tsuchiya
慶太郎 土屋
和徳 萩本
Kazunori Hagimoto
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2013116030A priority Critical patent/JP6029538B2/ja
Priority to PCT/JP2014/002407 priority patent/WO2014192229A1/ja
Priority to CN201480031054.2A priority patent/CN105247665B/zh
Priority to US14/891,942 priority patent/US9401420B2/en
Priority to TW103116866A priority patent/TWI574310B/zh
Publication of JP2014236080A publication Critical patent/JP2014236080A/ja
Publication of JP2014236080A5 publication Critical patent/JP2014236080A5/ja
Application granted granted Critical
Publication of JP6029538B2 publication Critical patent/JP6029538B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H10P14/2905—
    • H10P14/3216—
    • H10P14/3252—
    • H10P14/3416—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 バッファ層にかかる応力を低減しつつ、リークを抑制し、能動層上面の平坦性を改善することができる半導体装置を提供することを目的とする。【解決手段】 シリコン系基板と、前記シリコン系基板上に設けられ、Ａｌ組成を含む第一の層と、前記第一の層よりＡｌの含有が少ない第二の層とが交互に積層された第一のバッファ層と、前記第一のバッファ層上に設けられ、Ａｌ組成を含む第三の層と、前記第三の層よりＡｌの含有が少ない第四の層とが交互に積層された第二のバッファ層と、前記第二のバッファ層上に設けられ、Ａｌ組成を含む第五の層と、前記第五の層よりＡｌの含有が少ない第六の層とが交互に積層された第三のバッファ層とを有し、全体として、前記第二のバッファ層が、前記第一バッファ層及び前記第三バッファ層よりＡｌの含有が多いことを特徴とする半導体装置。【選択図】 図１

Description

本発明は、半導体装置に関し、特に窒化物半導体層を有する半導体装置に関する。
窒化物半導体層は安価なシリコン基板上やサファイア基板上に形成されることが一般的である。しかし、これらの基板の格子定数と窒化物半導体層の格子定数は大きく異なり、また、熱膨張係数も異なる。このため、基板上にエピタキシャル成長によって形成された窒化物半導体層に、大きな歪みエネルギーが発生する。その結果、窒化物半導体層にクラックの発生や結晶品質の低下が生じやすい。
上記問題を解決するために、シリコン基板と窒化物半導体からなる能動層との間に窒化物半導体層を積層したバッファ層を配置する方法が提案されている（例えば、特許文献１参照）。
特許文献１のバッファ層を有する半導体ウェーハを図４に示す。
図４において、バッファ層３は、シリコン基板２と能動層４との間に設けられており、バッファ層３は、第一の多層構造バッファ領域５と、第一の多層構造バッファ領域５の上に設けられたＧａＮからなる第二の単層構造バッファ領域８と、第二の単層構造バッファ領域８の上に設けられた第二の多層構造バッファ領域５’を有している。
さらに、第一の多層構造バッファ領域５及び第二の多層構造バッファ領域５’は、サブ多層構造バッファ領域６と、ＧａＮからなり第二の単層構造バッファ領域８より薄い第一の単層構造バッファ領域７とが繰り返し積層された多層構造を有している。
また、サブ多層構造バッファ領域６は、ＡｌＮからなる第一の層と、ＧａＮからなる第二の層とが繰り返し積層された多層構造を有している。
特許文献１においては、第一の層をアルミニウムを第１の割合で含む窒化物半導体で形成し、第二の層、第一の単層構造バッファ領域７、及び、第二の単層構造バッファ領域８のアルミニウムの割合を第一の割合よりも小さくすることで、半導体ウェーハの反りを低減させることが開示されている。
特開２００８−２０５１１７号公報
上述したように、シリコン基板上やサファイア基板上に形成された窒化物半導体層の特性を改善するために、バッファ層を設けること、及び、バッファ層の構成を最適化することが行われてきた。
しかしながら、本発明者らは、以下の問題点があることを見出した。
すなわち、バッファ層を一定の厚さのＡｌＮ／ＧａＮが繰り返された多層バッファで構成し、多層バッファ層のＧａＮ層を厚くした場合、バッファ層や能動層にクラックが生じたり、基板との熱膨張係数差で反りを調整できないという問題がある。
逆にバッファ層を構成するＧａＮ層を薄くした場合に、バッファ層内のリーク電流が増加するという問題がある。
また、バッファ層をＡｌＮ／ＧａＮの超格子構造とした場合も、バッファ層のトータル膜厚を厚くすると同様に反りの問題がある。
また、特許文献１に開示されたバッファ構造では、厚いＧａＮからなる単層バッファ領域８があるため、バッファ層３の上面に凹凸が生じることで、能動層４の上面に凹凸が転写され、能動層４の上面の平坦性に問題が生じて、半導体装置の電気的特性にバラつきや特性の悪化の問題がある。
さらに、厚いＧａＮからなる単層構造バッファ領域８を挿入することで、バッファ層を厚く形成すると、膜形成装置内でバッファ層と基板との熱膨張係数差で反ってしまい、膜形成装置内から基板を取り出した時の基板と基板上の層の応力の調整が不十分で、反りやクラックが生じる場合がある。
本発明は、上記問題点に鑑みてなされたものであって、バッファ層にかかる応力を低減しつつ、リークを抑制し、能動層上面の平坦性を改善することができる半導体装置を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン系基板と、前記シリコン系基板上に設けられ、Ａｌ組成を含む第一の層と、前記第一の層よりＡｌの含有が少ない第二の層とが交互に積層された第一のバッファ層と、前記第一のバッファ層上に設けられ、Ａｌ組成を含む第三の層と、前記第三の層よりＡｌの含有が少ない第四の層とが交互に積層された第二のバッファ層と、前記第二のバッファ層上に設けられ、Ａｌ組成を含む第五の層と、前記第五の層よりＡｌの含有が少ない第六の層とが交互に積層された第三のバッファ層とを有し、全体として、前記第二のバッファ層が、前記第一バッファ層及び前記第三バッファ層よりＡｌの含有が多いことを特徴とする半導体装置を提供する。
このように、バッファ層の中央部の層（第二のバッファ層）がバッファ層の上部の層（第三のバッファ層）及びバッファ層の下部の層（第一のバッファ層）よりＡｌ含有が多いことで、バッファ層の中央部で格子緩和（ミスフィット転移）がより大きく生じて、バッファ層にかかる応力を小さくできる。
また、バッファ層の中央部の層（第二のバッファ層）をＡｌ組成を含む層（第三の層）を含む多層構造にし、バッファ層全体のアルミ組成を高めることでリーク電流を低減させることができる。
また、バッファ層の中央部の層（第二のバッファ層）をＡｌ組成を含む層（第三の層）を含む多層構造にすることで、バッファ層上面の平坦性を改善することができ、それによって能動層上面の平坦性を改善することができる。
ここで、前記第三のバッファ層上に設けられた能動層をさらに有し、前記第一の層は、Ａｌ組成を含む第一のサブ層と、前記第一のサブ層よりＡｌの含有が少ない第二のサブ層とが繰り返し形成されたものであり、前記第五の層は、Ａｌ組成を含む第三のサブ層と、前記第三のサブ層よりＡｌの含有が少ない第四のサブ層とが繰り返し形成されたものであり、前記第二のサブ層及び前記第四のサブ層は、臨界膜厚未満の厚さを有するものであり、前記第二の層は、前記第一のサブ層よりＡｌの含有が少なく、前記二のサブ層より厚いものであり、前記第六の層は、前記第四のサブ層よりＡｌの含有が少なく、前記第四のサブ層より厚いものであり、前記第四の層は、前記二のサブ層及び前記第四のサブ層より厚く、前記第二の層及び前記第六の層より薄く、前記臨界膜厚以上の厚さを有するものであり、前記第四の層は、前記第二の層及び前記第六の層より転移が多いものであることが好ましい。
このように、バッファ層の中央部の層に含まれる第四の層を、バッファ層の下部の層に含まれる第二のサブ層及びバッファ層の上部の層に含まれる第四のサブ層より厚くすることで、バッファ層の中央部の層に含まれる第四の層において格子緩和（ミスフィット転移）が生じやすくなり、これにより、応力コントロールの幅がより広がり、バッファ層全体をより厚く形成することができる。
また、前記第二のサブ層、前記第二の層、前記第四の層、前記第四のサブ層、及び、前記第六の層を、ＧａＮとすることができる。
バッファ層を構成する第二のサブ層、第二の層、第四の層、第四のサブ層、及び、第六の層として、上記のような材料を好適に用いることができる。
また、前記第一のサブ層、前記第三の層、及び、前記第三のサブ層を、ＡｌＮとすることができる。
バッファ層を構成する第一のサブ層、第三の層、及び、第三のサブ層として、上記のような材料を好適に用いることができる。
また、複数の前記第三の層のＡｌの含有は、前記第三のバッファ層に近いほど少なくすることが好ましい。
このように、バッファ層の中央部の層において、互いに隣接する第三の層と第四の層のＡｌ組成比の差を、能動層に近いほど小さくすることで、下側では応力緩和効果を大きくし、上側では応力緩和効果よりも結晶性を良好にする効果を大きくすることができる。
また、前記第二のバッファ層を構成する複数の前記第三の層のうち、前記第二のバッファ層の中央部に配置された前記第三の層について、前記第二のバッファ層の上面側及び下面側に配置された前記第三の層と比較して、Ａｌの含有を少なくすることが好ましい。
このように、バッファ層の中央部の層において、互いに隣接する第三の層と第四の層のＡｌ組成比の差を、中央部で小さくすることで、下側および上側では応力緩和効果を大きくし、中央部では応力緩和効果よりも結晶性を良好にする効果を大きくすることができる。
以上のように、本発明によれば、バッファ層にかかる応力を低減しつつ、リークを抑制し、能動層上面の平坦性を改善することができる半導体装置を提供することができる。
本発明の半導体装置の実施態様の一例を示す概略断面図である。 図１の第一の層の詳細を示す概略断面図である。 図１の第五の層の詳細を示す概略断面図である。 従来のバッファ層を有する半導体ウェーハの概略断面図である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、従来のバッファ層においては、バッファ層の中央部側に、厚いＧａＮからなる単層バッファ領域を挿入しているため、バッファ層の上面に凹凸が生じることで、能動層の上面に凹凸が転写され、能動層の上面の平坦性に問題が生じて、半導体装置の電気的特性にバラつきや特性の悪化の問題がある。
さらに、バッファ層の中央部側に、厚いＧａＮからなる単層構造バッファ領域を挿入することで、バッファ層が厚くなると、膜形成装置内でバッファ層と基板との熱膨張係数差で反ってしまい、膜形成装置内から基板を取り出した時の基板と基板上の層の応力の調整が不十分で、反りやクラックが生じる場合がある。
そこで、本発明者らは、バッファ層にかかる応力を低減しつつ、能動層上面の平坦性を改善することができる半導体装置について鋭意検討を重ねた。
その結果、バッファ層の中央部の層（第二のバッファ層）がバッファ層の上部の層（第三のバッファ層）及びバッファ層の下部の層（第一のバッファ層）よりＡｌ含有が多く、バッファ層の中央部の層（第二のバッファ層）をＡｌ組成を含む層（第三の層）を含む多層構造にすることで、バッファ層にかかる応力を小さくできるとともに、リーク電流を低減させることができ、さらに能動層上面の平坦性を改善することができることを見出し、本発明をなすに至った。
図１は、本発明の半導体装置の一例を示す概略断面図である。
図１に示す本発明の半導体装置１１は、シリコン系基板１２と、シリコン系基板１２上に設けられたバッファ層１３と、バッファ層１３上に設けられた能動層１４と、能動層１４上に設けられた第一電極２４、第二電極２６、及び、制御電極２８を有している。
ここで、シリコン系基板１２は、例えば、ＳｉまたはＳｉＣからなる基板である。
バッファ層１３は、第一のバッファ層１５と、第一のバッファ層１５上に設けられた第二のバッファ層２０と、第二のバッファ層２０上に設けられた第三のバッファ層１５ａを有している。
第一のバッファ層１５は、Ａｌ組成を含む第一の層１６と第一の層１６よりＡｌ含有が少ない第二の層１７とが交互に積層されたものである。
第二のバッファ層２０は、Ａｌ組成を含む第三の層１８ａと第三の層１８ａよりＡｌ含有が少ない第四の層１８ｂとが交互に積層されたものである。
第三のバッファ層１５ａは、Ａｌ組成を含む第五の層１６ａと第五の層１６ａよりＡｌ含有が少ない第六の層１７ａとが交互に積層されたものである。
能動層１４はさらに、チャネル層１４１と、チャネル層１４１上に設けられたバリア層１４２を有している。
第一の電極２４及び第二の電極２６は、第一の電極２４から、チャネル層１４１内に形成された二次元電子ガス２２を介して、第二の電極２６に電流が流れるように配置されている。
第一の電極２４と第二の電極２６との間に流れる電流は、制御電極２８に印可される電位によってコントロールすることができる。
バッファ層１３の中央部の層である第二のバッファ層２０が、全体として、第一バッファ層１５及び第三バッファ層１５ａよりＡｌの含有が多くなっている。
これにより、バッファ層１３の中央部で格子緩和（ミスフィット転移）が大きく生じて、バッファ層１３にかかる応力を小さくできる。
また、バッファ層１３の中央部の層である第二のバッファ層２０をＡｌ組成を含む層（第三の層１８ａ）を含む多層構造にし、バッファ層１３全体のアルミ組成を高めることで、リーク電流を低減させることができる。
さらに、バッファ層１３の中央部の層である第二のバッファ層２０をＡｌ組成を含む層（第三の層１８ａ）を含む多層構造にすることで、バッファ層上面の平坦性を改善することができ、それによって能動層上面の平坦性を改善することができる。
第一の層１６は、図２に拡大図を示すように、Ａｌ組成を含む第一のサブ層１６’と、第一のサブ層１６’よりＡｌの含有が少ない第二のサブ層１６”とが繰り返し形成されたものとすることができる。
また、前記第５の層１６ａは、図３に拡大図を示すように、Ａｌ組成を含む第三のサブ層１６ａ’と、前記第三のサブ層よりＡｌの含有が少ない第四のサブ層１６ａ”とが繰り返し形成されたものとすることができる。
第二のサブ層１６”及び第四のサブ層１６ａ”は、臨界膜厚（これ以上の膜厚であれば確実にミスフィット転移を生じさせることができる）未満の厚さを有するものとすることができる。
第二の層１７は、第一のサブ層１６’よりＡｌの含有が少なく、第二のサブ層１６”より厚いものとすることができる。
第六の層１７ａは、第四のサブ層１６ａ”よりＡｌの含有が少なく、第四のサブ層１６”より厚いものとすることができる。
第四の層１８ｂは、第二のサブ層１６”及び第四のサブ層１６ａ”より厚く、第二の層１７及び第六の層１７ａより薄く、臨界膜厚以上の厚さを有するものとすることができる。
第二の層１７及び第六の層１７ａは、第四の層１８ｂより厚いため、層の下部で生じたミスフィット転移が層の途中で止る可能性が高くなるので、第四の層１８ｂは第二の層１７及び前記第六の層１７ａよりミスフィット転移が多くなる。
なお、第四の層１８ｂは、３．５ｎｍ〜２００ｎｍであることが好ましい。この範囲であれば、確実にミスフィット転移を生じさせることができる。
また、第四の層１８ｂは、５ｎｍ〜５０ｎｍであることがより好ましい。この範囲であれば、より確実にミスフィット転移を生じさせることができる。
したがって、バッファ層１３の各層が上記の膜厚関係を有していれば、バッファ層の中央部の層に含まれる第四の層において格子緩和（ミスフィット転移）が生じやすくなり、これにより、応力コントロールの幅がより広がり、バッファ層全体をより厚く形成することができる。
第二のサブ層１６”、第二の層１７、第四の層１８ｂ、第四のサブ層１６ａ”、及び、第六の層１７ａは、例えば、ＧａＮである。
第一のサブ層１６’、第三の層１８ａ、及び、第三のサブ層１６ａ’は、例えばＡｌＮである。
また、第二のバッファ層２０を構成する第三の層１８ａのＡｌの含有は、第三のバッファ層１５ａに近いほど、すなわち、能動層１４に近いほど少なくすることが好ましい。
このように、バッファ層の中央部の層において、互いに隣接する第三の層１８ａと第四の層１８ｂのＡｌ組成比の差を、第三のバッファ層１５ａに近いほど、すなわち、能動層１４に近いほど小さくすることで、下側では応力緩和効果を大きくし、上側では応力緩和効果よりも結晶性を良好にする効果を大きくすることができる。
さらに、第二のバッファ層２０を構成する複数の第三の層１８ａのうち、第二のバッファ層２０の中央部に配置された第三の層について、第二のバッファ層の上面側及び下面側に配置された前記第三の層と比較して、Ａｌの含有を少なくすることが好ましい。
このように、バッファ層の中央部の層において、互いに隣接する第三の層１８ａと第四の層１８ｂのＡｌ組成比の差を、中央部で小さくすることで、下側および上側では応力緩和効果を大きくし、中央部では応力緩和効果よりも結晶性を良好にする効果を大きくすることができる。
次に、本発明の半導体装置の製造方法を説明する。
まず、シリコン系基板１２上に、バッファ層１３を構成する第一のバッファ層１５を形成する。
具体的には、ＭＯＶＰＥ（有機金属気相成長）法によって、ＡｌＮからなる第一のサブ層１６’とＧａＮからなる第二のサブ層１６”とを交互に成長させて形成した第一の層１６と、ＧａＮからなる第二の層１７とを交互に成長させて、第一のバッファ層１５を形成する。
第一のサブ層１６’の膜厚は例えば、３〜７ｎｍであり、第二のサブ層１６”の膜厚は例えば、２〜５ｎｍであり、第二の層１７の膜厚は例えば、１００〜５００ｎｍ、好ましくは、１００〜３００ｎｍである。
繰り返し形成される第一の層１６及び第二の層１７の数は、例えば、４〜７とすることができ、繰り返し形成される第一のサブ層１６’及び第二のサブ層１６”の数は、例えば、１〜１５とすることができる。
次に、第一のバッファ層１５上に、バッファ層１３を構成する第二のバッファ層２０を形成する。
具体的には、ＭＯＶＰＥ法によって、ＡｌＮからなる第三の層１８ａとＧａＮからなる第四の層１８ｂとを交互に成長させて、第二のバッファ層２０を形成する。
第三の層１８ａの膜厚は例えば、３〜７ｎｍであり、第四層１８ｂの膜厚は例えば、３．５〜２００ｎｍである。
繰り返し形成される第三の層１８ａ及び第四の層１８ｂの数は、例えば、１０〜１００とすることができる。
次に、第二のバッファ層２０上に、バッファ層１３を構成する第三のバッファ層１５ａを形成する。
具体的には、ＭＯＶＰＥ法によって、ＡｌＮからなる第三のサブ層１６ａ’とＧａＮからなる第四のサブ層１６ａ”とを交互に成長させて形成した第五の層１６ａと、ＧａＮからなる第六の層１７ａとを交互に成長させて、第三のバッファ層１５ａを形成する。
第三のサブ層１６ａ’の膜厚は例えば、３〜７ｎｍであり、第四のサブ層１６ａ”の膜厚は例えば、２〜５ｎｍであり、第六の層１７ａの膜厚は例えば、１００〜５００ｎｍ、好ましくは、１００〜３００ｎｍである。
繰り返し形成される第五の層１６ａ及び第六の層１７ａの数は、例えば、４〜７とすることができ、繰り返し形成される第三のサブ層１６ａ’及び第四のサブ層１６ａ”の数は、例えば、１〜１５とすることができる。
なお、第三のサブ層１６ａ’及び第四のサブ層１６ａ”の数を、第一のサブ層１６’及び第二のサブ層１６”の数より少なくするほうが、結晶性を良好にすることができる。
次に、バッファ層１３上に、能動層１４を形成する。
具体的には、バッファ層１３上に、ＭＯＶＰＥ法によって、ＧａＮからなるチャネル層１４１、ＡｌＧａＮからなるバリア層１４２を順次成長させる。チャネル層１４１の膜厚は例えば、１０００〜４０００ｎｍであり、バリア層１４２の膜厚は例えば、１０〜５０ｎｍである。
次に、能動層１４上に、第一電極２４、第二電極２６、及び、制御電極２８を形成する。
第一電極２４及び第二電極２６は例えば、Ｔｉ／Ａｌの積層膜で形成することができ、制御電極２８は例えば、ＳｉＯ、ＳｉＮ等の金属酸化物からなる下層膜と、Ｎｉ、Ａｕ、Ｍｏ、Ｐｔ等の金属からなる上層膜の積層膜で形成することができる。
上述した製造方法により、図１に示した半導体装置を得ることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
上述した製造方法で、図１に示すような半導体装置を作製した。第一の層１６は図２に示すような積層構造とし、第五の層１６ａは図３に示すような積層構造とした。
なお、第一のサブ層１６’、第三の層１８ａ、及び、第三のサブ層１６ａ’は、ＡｌＮとし、第二のサブ層１６”、第二の層１７、第四の層１８ｂ、及び、第四のサブ層１６ａ”は、ＧａＮとした。
（比較例１）
実施例１と同様にして、半導体装置を作製した。ただし、第二のバッファ層２０はＧａＮからなる単層構造とした。
実施例１の半導体装置は、比較例１の半導体装置と比較して、バッファ層にかかる応力を低減しつつ、リークを抑制し、能動層上面の平坦性を改善できることが確認された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…半導体ウェーハ、 ２…シリコン基板、 ３…バッファ層、 ４…能動層、
４１…チャネル層、 ４２…バリア層、 ５…第一の多層構造バッファ領域、
５’…第二の多層構造バッファ領域、 ６…サブ多層構造バッファ領域、
７…第一の単層構造バッファ領域、 ８…第二の単層構造バッファ領域、
１１…半導体装置、 １２…シリコン系基板、 １３…バッファ層、
１４…能動層、 １４１…チャネル層、 １４２…バリア層、
１５…第一のバッファ層、 １５ａ…第三のバッファ層、
１６…第一の層、 １６’…第一のサブ層、 １６”…第二のサブ層、
１６ａ…第五の層、 １６ａ’…第三のサブ層、 １６ａ”…第四のサブ層、
１７…第二の層、 １７ａ…第六の層、 １８ａ…第三の層、 １８ｂ…第四の層、
２０…第二のバッファ層、 ２２…二次元電子ガス、 ２４…第一電極、
２６…第二電極、 ２８…制御電極。
特許文献１においては、第一の層をアルミニウムを第１の割合で含む窒化物半導体で形成し、第二の層、第一の単層構造バッファ領域７、及び、第二の単層構造バッファ領域８のアルミニウムの割合（ゼロを含む）を第１の割合よりも小さくすることで、半導体ウェーハの反りを低減させることが開示されている。
このように、バッファ層の中央部の層（第二のバッファ層）がバッファ層の上部の層（第三のバッファ層）及びバッファ層の下部の層（第一のバッファ層）よりＡｌ含有が多いことで、バッファ層の中央部で格子緩和（ミスフィット転位）がより大きく生じて、バッファ層にかかる応力を小さくできる。
また、バッファ層の中央部の層（第二のバッファ層）をＡｌ組成を含む層（第三の層）を含む多層構造にし、バッファ層全体のアルミ組成を高めることでリーク電流を低減させることができる。
また、バッファ層の中央部の層（第二のバッファ層）をＡｌ組成を含む層（第三の層）を含む多層構造にすることで、バッファ層上面の平坦性を改善することができ、それによって能動層上面の平坦性を改善することができる。
ここで、前記第三のバッファ層上に設けられた能動層をさらに有し、前記第一の層は、Ａｌ組成を含む第一のサブ層と、前記第一のサブ層よりＡｌの含有が少ない第二のサブ層とが繰り返し形成されたものであり、前記第五の層は、Ａｌ組成を含む第三のサブ層と、前記第三のサブ層よりＡｌの含有が少ない第四のサブ層とが繰り返し形成されたものであり、前記第二のサブ層及び前記第四のサブ層は、臨界膜厚未満の厚さを有するものであり、前記第二の層は、前記第一のサブ層よりＡｌの含有が少なく、前記二のサブ層より厚いものであり、前記第六の層は、前記第四のサブ層よりＡｌの含有が少なく、前記第四のサブ層より厚いものであり、前記第四の層は、前記二のサブ層及び前記第四のサブ層より厚く、前記第二の層及び前記第六の層より薄く、前記臨界膜厚以上の厚さを有するものであり、前記第四の層は、前記第二の層及び前記第六の層より転位が多いものであることが好ましい。
このように、バッファ層の中央部の層に含まれる第四の層を、バッファ層の下部の層に含まれる第二のサブ層及びバッファ層の上部の層に含まれる第四のサブ層より厚くすることで、バッファ層の中央部の層に含まれる第四の層において格子緩和（ミスフィット転位）が生じやすくなり、これにより、応力コントロールの幅がより広がり、バッファ層全体をより厚く形成することができる。
バッファ層１３の中央部の層である第二のバッファ層２０が、全体として、第一バッファ層１５及び第三バッファ層１５ａよりＡｌの含有が多くなっている。
これにより、バッファ層１３の中央部で格子緩和（ミスフィット転位）が大きく生じて、バッファ層１３にかかる応力を小さくできる。
第一の層１６は、図２に拡大図を示すように、Ａｌ組成を含む第一のサブ層１６’と、第一のサブ層１６’よりＡｌの含有が少ない第二のサブ層１６”とが繰り返し形成されたものとすることができる。
また、前記第５の層１６ａは、図３に拡大図を示すように、Ａｌ組成を含む第三のサブ層１６ａ’と、前記第三のサブ層よりＡｌの含有が少ない第四のサブ層１６ａ”とが繰り返し形成されたものとすることができる。
第二のサブ層１６”及び第四のサブ層１６ａ”は、臨界膜厚（これ以上の膜厚であれば確実にミスフィット転位を生じさせることができる）未満の厚さを有するものとすることができる。
第二の層１７は、第一のサブ層１６’よりＡｌの含有が少なく、第二のサブ層１６”より厚いものとすることができる。
第六の層１７ａは、第四のサブ層１６ａ”よりＡｌの含有が少なく、第四のサブ層１６”より厚いものとすることができる。
第四の層１８ｂは、第二のサブ層１６”及び第四のサブ層１６ａ”より厚く、第二の層１７及び第六の層１７ａより薄く、臨界膜厚以上の厚さを有するものとすることができる。
第二の層１７及び第六の層１７ａは、第四の層１８ｂより厚いため、層の下部で生じたミスフィット転位が層の途中で止る可能性が高くなるので、第四の層１８ｂは第二の層１７及び前記第六の層１７ａよりミスフィット転位が多くなる。
なお、第四の層１８ｂは、３．５ｎｍ〜２００ｎｍであることが好ましい。この範囲であれば、確実にミスフィット転位を生じさせることができる。
また、第四の層１８ｂは、５ｎｍ〜５０ｎｍであることがより好ましい。この範囲であれば、より確実にミスフィット転位を生じさせることができる。
したがって、バッファ層１３の各層が上記の膜厚関係を有していれば、バッファ層の中央部の層に含まれる第四の層において格子緩和（ミスフィット転位）が生じやすくなり、これにより、応力コントロールの幅がより広がり、バッファ層全体をより厚く形成することができる。

Claims (6)

  1. シリコン系基板と、
    前記シリコン系基板上に設けられ、Ａｌ組成を含む第一の層と、前記第一の層よりＡｌの含有が少ない第二の層とが交互に積層された第一のバッファ層と、
    前記第一のバッファ層上に設けられ、Ａｌ組成を含む第三の層と、前記第三の層よりＡｌの含有が少ない第四の層とが交互に積層された第二のバッファ層と、
    前記第二のバッファ層上に設けられ、Ａｌ組成を含む第五の層と、前記第五の層よりＡｌの含有が少ない第六の層とが交互に積層された第三のバッファ層とを有し、
    全体として、前記第二のバッファ層が、前記第一バッファ層及び前記第三バッファ層よりＡｌの含有が多いことを特徴とする半導体装置。
  2. 前記第三のバッファ層上に設けられた能動層をさらに有し、
    前記第一の層は、Ａｌ組成を含む第一のサブ層と、前記第一のサブ層よりＡｌの含有が少ない第二のサブ層とが繰り返し形成されたものであり、
    前記第五の層は、Ａｌ組成を含む第三のサブ層と、前記第三のサブ層よりＡｌの含有が少ない第四のサブ層とが繰り返し形成されたものであり、
    前記第二のサブ層及び前記第四のサブ層は、臨界膜厚未満の厚さを有するものであり、
    前記第二の層は、前記第一のサブ層よりＡｌの含有が少なく、前記二のサブ層より厚いものであり、
    前記第六の層は、前記第四のサブ層よりＡｌの含有が少なく、前記第四のサブ層より厚いものであり、
    前記第四の層は、前記二のサブ層及び前記第四のサブ層より厚く、前記第二の層及び前記第六の層より薄く、前記臨界膜厚以上の厚さを有するものであり、
    前記第四の層は、前記第二の層及び前記第六の層より転移が多いものであることを特徴とする請求項１に記載の半導体装置。
  3. 前記第二のサブ層、前記第二の層、前記第四の層、前記第四のサブ層、及び、前記第六の層は、ＧａＮからなることを特徴とする請求項２に記載の半導体装置。
  4. 前記第一のサブ層、前記第三の層、及び、前記第三のサブ層は、ＡｌＮからなることを特徴とする請求項２又は請求項３に記載の半導体装置。
  5. 複数の前記第三の層のＡｌの含有が、前記第三のバッファ層に近いほど少なくなることを特徴とする請求項１又は請求項２に記載の半導体装置。
  6. 前記第二のバッファ層を構成する複数の前記第三の層のうち、前記第二のバッファ層の中央部に配置された前記第三の層が、前記第二のバッファ層の上面側及び下面側に配置された前記第三の層と比較して、Ａｌの含有が少ないことを特徴とする請求項１又は請求項２に記載の半導体装置。

JP2013116030A 2013-05-31 2013-05-31 半導体装置 Active JP6029538B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013116030A JP6029538B2 (ja) 2013-05-31 2013-05-31 半導体装置
PCT/JP2014/002407 WO2014192229A1 (ja) 2013-05-31 2014-05-02 半導体装置
CN201480031054.2A CN105247665B (zh) 2013-05-31 2014-05-02 半导体装置
US14/891,942 US9401420B2 (en) 2013-05-31 2014-05-02 Semiconductor device
TW103116866A TWI574310B (zh) 2013-05-31 2014-05-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013116030A JP6029538B2 (ja) 2013-05-31 2013-05-31 半導体装置

Publications (3)

Publication Number Publication Date
JP2014236080A true JP2014236080A (ja) 2014-12-15
JP2014236080A5 JP2014236080A5 (ja) 2015-12-24
JP6029538B2 JP6029538B2 (ja) 2016-11-24

Family

ID=51988284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013116030A Active JP6029538B2 (ja) 2013-05-31 2013-05-31 半導体装置

Country Status (5)

Country Link
US (1) US9401420B2 (ja)
JP (1) JP6029538B2 (ja)
CN (1) CN105247665B (ja)
TW (1) TWI574310B (ja)
WO (1) WO2014192229A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6615075B2 (ja) * 2016-09-15 2019-12-04 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
CN112820773B (zh) * 2019-11-18 2024-05-07 联华电子股份有限公司 一种高电子迁移率晶体管
JP7491942B2 (ja) * 2019-11-21 2024-05-28 日本碍子株式会社 １３族元素窒化物結晶層、自立基板および機能素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2010219176A (ja) * 2009-03-16 2010-09-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69633203T2 (de) * 1995-09-18 2005-09-01 Hitachi, Ltd. Halbleiterlaservorrichtungen
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US7052942B1 (en) * 2003-09-19 2006-05-30 Rf Micro Devices, Inc. Surface passivation of GaN devices in epitaxial growth chamber
US7326971B2 (en) * 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
US8067787B2 (en) * 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP5572976B2 (ja) * 2009-03-26 2014-08-20 サンケン電気株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2010219176A (ja) * 2009-03-16 2010-09-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP6029538B2 (ja) 2016-11-24
WO2014192229A1 (ja) 2014-12-04
TWI574310B (zh) 2017-03-11
US20160118486A1 (en) 2016-04-28
CN105247665B (zh) 2018-01-23
CN105247665A (zh) 2016-01-13
US9401420B2 (en) 2016-07-26
TW201507008A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
JP5665676B2 (ja) Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5804768B2 (ja) 半導体素子及びその製造方法
JP5708187B2 (ja) 半導体装置
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
JP6180401B2 (ja) エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
JP2010232293A (ja) 半導体装置
CN103460360A (zh) 半导体元件及其制造方法
TWI624879B (zh) Epitaxial substrate for electronic component, electronic component, method for producing epitaxial substrate for electronic component, and method for manufacturing electronic component
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
JP5689245B2 (ja) 窒化物半導体素子
JP2011187654A (ja) Ｉｉｉ族窒化物半導体からなるｈｅｍｔ、およびその製造方法
JP5756830B2 (ja) 半導体基板、半導体装置、及び、半導体装置の製造方法
JP6126906B2 (ja) 窒化物半導体エピタキシャルウェハ
JP6029538B2 (ja) 半導体装置
JPWO2017145199A1 (ja) 半導体基体及び半導体装置
JP6239017B2 (ja) 窒化物半導体基板
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2011254068A (ja) 半導体基板
JP6174253B2 (ja) 窒化物系化合物半導体
CN106783955B (zh) 含有氮镓铝和氮镓铟的插入层的半导体器件及其制造方法
JP2016149511A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161018

R150 Certificate of patent or registration of utility model

Ref document number: 6029538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250