JP5708187B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5708187B2 JP5708187B2 JP2011091213A JP2011091213A JP5708187B2 JP 5708187 B2 JP5708187 B2 JP 5708187B2 JP 2011091213 A JP2011091213 A JP 2011091213A JP 2011091213 A JP2011091213 A JP 2011091213A JP 5708187 B2 JP5708187 B2 JP 5708187B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- layer
- buffer region
- region
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
- H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
- H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
- H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
- H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
Landscapes
- Junction Field-Effect Transistors (AREA)
- Led Devices (AREA)
Description
本発明の実施例1は、HEMTを備えた半導体装置に本発明を適用した例を説明するものである。
図1に示すように、実施例1に係る半導体装置1は、基板2と、基板2上に配設されたバッファ層3と、バッファ層3上に配設され素子領域として使用される窒化物系化合物半導体(主半導体領域)4とを備え、窒化物系化合物半導体4にHEMT10を備えている。
但し、x>0、y≧0、x+y≦1である。AlNの格子定数は0.3112nmであり、熱膨張係数は4.15×10-6/Kである。
但し、x>a≧0、b≧0、a+b≦1である。GaNの格子定数は0.3189nmであり、熱膨張係数は5.59×10-6/Kである。
但し、a≧m≧0、n≧0、m+n≦1である。
但し、0≦x≦1、0≦y≦1、0≦x+y≦1である。
以上説明したように、実施例1に係る半導体装置1においては、基板2側の第1の多層構造バッファ領域32のAl組成が低く設定され、窒化物系化合物半導体4側の第2の多層構造バッファ領域33のAl組成が前者に対して高く設定されている。また、換言すれば、基板2側の第2のバッファ領域322の膜厚は厚く設定し、窒化物系化合物半導体4側のバッファ領域332の膜厚は前者に対して薄く設定されている。
実施例1の変形例1に係る半導体装置1は、前述の実施例1に係る半導体装置1のバッファ層3の変形例を説明するものである。
実施例1の変形例2に係る半導体装置1は、前述の実施例1に係る半導体装置1のバッファ層3の変形例を説明するものである。
実施例1の変形例3に係る半導体装置1は、前述の実施例1、又はその変形例1、変形例2のいずれかに係る半導体装置1において、基板2の反りをより一層抑制することができる例を説明するものである。
本発明の実施例2は、LEDを搭載した半導体装置に本発明を適用した例を説明するものである。
図6に示すように、実施例2に係る半導体装置1は、基板2と、基板2上に配設されたバッファ層3と、バッファ層3上に配設され素子領域として使用される窒化物系化合物半導体(主半導体領域)4とを備え、窒化物系化合物半導体4にLED11を備えている。LED10は半導体発光素子として使用される。
以上説明したように、実施例2に係る半導体装置1においては、実施例1に係る半導体装置1によって得られる作用効果と同様の作用効果を得ることができる。
上記のように、本発明は複数の実施例によって記載されているが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。
2…基板
3…バッファ層
30…反り調整層
32…第1の多層構造バッファ領域
33…第2の多層構造バッファ領域
3n…第nの多層構造バッファ領域
321、331、3n1…第1のバッファ領域
322、332、3n2…第2のバッファ領域
4…窒化物系化合物半導体
41…第1の半導体層
42…第2の半導体層
43…二次元キャリアガス層
45…n型クラッド層
46…活性層
47…p型クラッド層
5A…第1の主電極
5B…第2の主電極
6…ゲート電極
7…アノード電極
8…カソード電極
Claims (7)
- 基板と、
前記基板上に配設されたバッファ層と、
前記バッファ層上に配設され、素子領域として機能する化合物半導体層と、を備え、
前記バッファ層は複数の多層構造バッファ領域を積層して構成され、
前記多層構造バッファ領域のそれぞれは、アルミニウム組成を有する第1の窒化物系化合物半導体層とそれよりも格子定数が大きい第2の窒化物系化合物半導体層とを交互に複数積層した第1のバッファ領域と、この第1のバッファ領域に対して格子定数が大きい第3の窒化物系化合物半導体層を有する第2のバッファ領域とを交互に複数積層した構造であり、
前記バッファ層において前記第1のバッファ領域とそれに隣接する前記第2のバッファ領域との1組の全体のアルミニウム組成を、前記基板側の前記多層構造バッファ領域に対して前記化合物半導体層側の前記多層構造バッファ領域において大きく設定している
ことを特徴とする半導体装置。 - 前記バッファ層において、前記1組の前記第2のバッファ領域の厚さが、前記基板側の前記多層構造バッファ領域に対して前記化合物半導体層側の前記多層構造バッファ領域において薄く設定していることを特徴とする請求項1に記載の半導体装置。
- 前記バッファ層において、前記第2のバッファ領域の厚さは前記第1のバッファ領域の厚さに比べて厚く設定されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記バッファ層において、前記第1のバッファ領域の厚さは50nm−150nmに設定され、前記第2のバッファ領域の厚さは100nm−400nmに設定されていることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。
- 前記バッファ層において、前記多層構造バッファ領域における前記1組の全体のアルミニウム組成は、前記基板側の前記多層構造バッファ領域から前記化合物半導体層側の前記多層構造バッファ領域に向かって徐々に大きく設定されていることを特徴とする請求項1に記載の半導体装置。
- 前記バッファ層において、前記1組の第2のバッファ領域の厚さは、前記基板側の前記多層構造バッファ領域から前記化合物半導体層側の前記多層構造バッファ領域に向かって徐々に薄く設定されていることを特徴とする請求項2に記載の半導体装置。
- 前記基板は、シリコン基板、シリコン化合物基板又は窒化物系化合物半導体基板であることを特徴とする請求項1乃至請求項6のいずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011091213A JP5708187B2 (ja) | 2011-04-15 | 2011-04-15 | 半導体装置 |
| US13/445,243 US8530935B2 (en) | 2011-04-15 | 2012-04-12 | Semiconductor device with buffer layer for mitigating stress exerted on compound semiconductor layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011091213A JP5708187B2 (ja) | 2011-04-15 | 2011-04-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012227220A JP2012227220A (ja) | 2012-11-15 |
| JP5708187B2 true JP5708187B2 (ja) | 2015-04-30 |
Family
ID=47005791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011091213A Active JP5708187B2 (ja) | 2011-04-15 | 2011-04-15 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8530935B2 (ja) |
| JP (1) | JP5708187B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5785103B2 (ja) * | 2012-01-16 | 2015-09-24 | シャープ株式会社 | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ |
| WO2015077580A1 (en) * | 2013-11-22 | 2015-05-28 | Mears Technologies, Inc. | Semiconductor devices including superlattice depletion layer stack and related methods |
| US9275996B2 (en) | 2013-11-22 | 2016-03-01 | Mears Technologies, Inc. | Vertical semiconductor devices including superlattice punch through stop layer and related methods |
| WO2015191561A1 (en) | 2014-06-09 | 2015-12-17 | Mears Technologies, Inc. | Semiconductor devices with enhanced deterministic doping and related methods |
| FR3028670B1 (fr) * | 2014-11-18 | 2017-12-22 | Commissariat Energie Atomique | Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales |
| US9722046B2 (en) | 2014-11-25 | 2017-08-01 | Atomera Incorporated | Semiconductor device including a superlattice and replacement metal gate structure and related methods |
| JP6180401B2 (ja) * | 2014-11-25 | 2017-08-16 | サンケン電気株式会社 | エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 |
| US10109736B2 (en) * | 2015-02-12 | 2018-10-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Superlattice buffer structure for gallium nitride transistors |
| TWI566430B (zh) * | 2015-05-06 | 2017-01-11 | 嘉晶電子股份有限公司 | 氮化物半導體結構 |
| US9941359B2 (en) | 2015-05-15 | 2018-04-10 | Atomera Incorporated | Semiconductor devices with superlattice and punch-through stop (PTS) layers at different depths and related methods |
| WO2016196600A1 (en) | 2015-06-02 | 2016-12-08 | Atomera Incorporated | Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control |
| US9558939B1 (en) | 2016-01-15 | 2017-01-31 | Atomera Incorporated | Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source |
| JP6653750B2 (ja) * | 2016-02-26 | 2020-02-26 | サンケン電気株式会社 | 半導体基体及び半導体装置 |
| US9842900B2 (en) | 2016-03-30 | 2017-12-12 | International Business Machines Corporation | Graded buffer layers with lattice matched epitaxial oxide interlayers |
| JP6512669B2 (ja) * | 2017-10-19 | 2019-05-15 | 国立大学法人 名古屋工業大学 | 半導体積層構造およびこれを用いた半導体素子 |
| EP3486939B1 (en) * | 2017-11-20 | 2020-04-01 | IMEC vzw | Method for forming a semiconductor structure for a gallium nitride channel device |
| US10516076B2 (en) | 2018-02-01 | 2019-12-24 | Silanna UV Technologies Pte Ltd | Dislocation filter for semiconductor devices |
| US10741387B1 (en) * | 2019-02-07 | 2020-08-11 | International Business Machines Corporation | High percentage silicon germanium graded buffer layers with lattice matched Ga(As1-yPy) interlayers |
| CN112820773B (zh) * | 2019-11-18 | 2024-05-07 | 联华电子股份有限公司 | 一种高电子迁移率晶体管 |
| TWI735212B (zh) * | 2020-04-24 | 2021-08-01 | 環球晶圓股份有限公司 | 具有超晶格疊層體的磊晶結構 |
| JP7333504B2 (ja) * | 2020-11-16 | 2023-08-25 | 日亜化学工業株式会社 | 発光素子 |
| TWI769017B (zh) * | 2021-07-20 | 2022-06-21 | 世界先進積體電路股份有限公司 | 半導體結構 |
| US12080764B2 (en) | 2021-12-09 | 2024-09-03 | Vanguard International Semiconductor Corporation | Semiconductor structure |
| KR20230151382A (ko) | 2022-04-25 | 2023-11-01 | 삼성전자주식회사 | 질화물 반도체 버퍼 구조체와 이를 포함하는 반도체 소자 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5309452B2 (ja) | 2007-02-28 | 2013-10-09 | サンケン電気株式会社 | 半導体ウエーハ及び半導体素子及び製造方法 |
| JP5100427B2 (ja) * | 2008-02-07 | 2012-12-19 | 古河電気工業株式会社 | 半導体電子デバイス |
| US8575471B2 (en) * | 2009-08-31 | 2013-11-05 | Alliance For Sustainable Energy, Llc | Lattice matched semiconductor growth on crystalline metallic substrates |
-
2011
- 2011-04-15 JP JP2011091213A patent/JP5708187B2/ja active Active
-
2012
- 2012-04-12 US US13/445,243 patent/US8530935B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8530935B2 (en) | 2013-09-10 |
| JP2012227220A (ja) | 2012-11-15 |
| US20120261716A1 (en) | 2012-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5708187B2 (ja) | 半導体装置 | |
| JP5477685B2 (ja) | 半導体ウェーハ及び半導体素子及びその製造方法 | |
| JP5309452B2 (ja) | 半導体ウエーハ及び半導体素子及び製造方法 | |
| JP5309451B2 (ja) | 半導体ウエーハ及び半導体素子及び製造方法 | |
| JP4826703B2 (ja) | 半導体素子の形成に使用するための板状基体 | |
| JP5804768B2 (ja) | 半導体素子及びその製造方法 | |
| JP5117283B2 (ja) | 半導体電子デバイス | |
| JP5891650B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP6130995B2 (ja) | エピタキシャル基板及び半導体装置 | |
| JP5053220B2 (ja) | 半導体電子デバイスおよび半導体電子デバイスの製造方法 | |
| JP5116977B2 (ja) | 半導体素子 | |
| JP5100427B2 (ja) | 半導体電子デバイス | |
| JP2010232293A (ja) | 半導体装置 | |
| JP2014053611A (ja) | 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法 | |
| JP6180401B2 (ja) | エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 | |
| JP5824814B2 (ja) | 半導体ウエーハ及び半導体素子及びその製造方法 | |
| JPWO2017145199A1 (ja) | 半導体基体及び半導体装置 | |
| JP6142893B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP6029538B2 (ja) | 半導体装置 | |
| JP5546133B2 (ja) | 半導体電子デバイス | |
| JP2008186952A (ja) | 半導体基板及び半導体装置 | |
| WO2014136250A1 (ja) | 窒化物半導体ダイオード | |
| CN106783955B (zh) | 含有氮镓铝和氮镓铟的插入层的半导体器件及其制造方法 | |
| JP2014222684A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5708187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |