JP2012256031A - 表示装置 - Google Patents

Abstract

【課題】Ｎチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって構成される走査線駆動回路を有する表示装置において、２種の走査線の一方に対して他方の反転信号又は略反転信号を出力する場合における消費電力を低減する。
【解決手段】表示装置に、それぞれが２種の走査線の一方に対して信号を出力する複数のパルス出力回路と、それぞれが２種の走査線の他方に対してパルス出力回路が出力する信号の反転信号又は略反転信号を出力する複数の反転パルス出力回路とを設ける。そして、複数の反転パルス出力回路のそれぞれを複数のパルス出力回路の動作に用いられる少なくとも２種の信号を用いて動作させる。これにより、当該反転パルス出力回路において生じる貫通電流を低減することが可能となる。
【選択図】図２

Description

本発明は、表示装置に関する。特に、Ｎチャネル型トランジスタ又はＰチャネル型トランジスタのみによって構成されるシフトレジスタを有する表示装置に関する。

アクティブマトリクス型の表示装置が知られている。当該表示装置は、マトリクス状に配設された複数の画素のそれぞれにスイッチが設けられている。そして、当該スイッチを介して入力される所望の電位（画像信号）に応じた表示を各画素において行う表示装置である。

アクティブマトリクス型の表示装置では、走査線の電位を制御することで各画素に設けられるスイッチのスイッチングを制御する回路（走査線駆動回路）が必要とされる。走査線駆動回路は、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタを組み合わせて構成されることが一般的であるが、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって構成することも可能である。なお、前者によって構成された走査線駆動回路は、後者によって構成された走査線駆動回路よりも消費電力を低減することが可能である。また、後者によって構成された走査線駆動回路は、前者によって構成された走査線駆動回路よりも製造工程数を低減することが可能である。

なお、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって走査線駆動回路を構成する場合には、走査線に対して出力される電位が当該走査線駆動回路に出力される電源電位から変動することになる。具体的には、Ｎチャネル型トランジスタのみによって走査線駆動回路を構成する場合には、当該走査線駆動回路に高電源電位を供給する配線と走査線の間に少なくとも一のＮチャネル型トランジスタが設けられることになる。よって、走査線に対して出力されうる高電位は、当該高電源電位から少なくとも一の当該Ｎチャネル型トランジスタのしきい値電圧分下降することになる。同様に、Ｐチャネル型トランジスタのみによって走査線駆動回路を構成する場合には、走査線に対して出力されうる低電位が走査線駆動回路に対して供給される低電源電位から上昇することになる。

これに対して、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって構成された走査線駆動回路でありながら、当該走査線駆動回路に供給される電源電位を変動させることなく走査線に対して出力することが可能な走査線駆動回路が提案されている。

例えば、特許文献１で開示される走査線駆動回路では、高電源電位と低電源電位を一定周期で繰り返すクロック信号と走査線の電気的な接続を制御するＮチャネル型トランジスタが設けられている。そして、当該Ｎチャネル型トランジスタのドレインに高電源電位が入力される際に、ゲートの電位をゲート及びソース間の容量結合によって上昇させることが可能である。これにより、特許文献１で開示される走査線駆動回路においては、当該Ｎチャネル型トランジスタのソースから当該高電源電位と同一又は略同一の電位を走査線に対して出力することが可能である。

ところで、アクティブマトリクス型の表示装置に配設された各画素に設けられるスイッチは、１個であるとは限らない。各画素に複数のスイッチが存在し、それぞれのスイッチングを独立に制御することによって表示を行う表示装置も存在する。例えば、特許文献２で開示される表示装置では、それぞれが別個の走査線によってスイッチングが制御される２種のトランジスタ（Ｐチャネル型トランジスタ及びＮチャネル型トランジスタ）が各画素に設けられている。さらに、別個に設けられた２種の走査線の電位を制御するために２種の走査線駆動回路（走査線駆動回路Ａ及び走査線駆動回路Ｂ）が設けられている。そして、特許文献２で開示される表示装置では、別個に設けられた走査線駆動回路が略反転する信号を走査線に対して出力する構成が開示されている。

特開２００８−１２２９３９号公報 特開２００６−１０６７８６号公報

特許文献２で開示されるように、走査線駆動回路が２種の走査線の一方に対して他方の反転信号又は略反転信号を出力することによって表示を行う表示装置も存在する。ここで、そのような走査線駆動回路をＮチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって構成することも可能である。例えば、特許文献１で開示される走査線駆動回路の走査線に対する出力信号を、２種の走査線の一方及びインバータに出力する。そして、当該インバータの出力信号を２種の走査線の他方に出力する構成とすればよい。

ただし、当該インバータをＮチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって構成する場合、多量の貫通電流の発生を伴うことになる。これは、表示装置における消費電力の増大に直結する。

そこで、本発明の一態様は、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって構成される走査線駆動回路を有する表示装置において、２種の走査線の一方に対して他方の反転信号又は略反転信号を出力する場合における消費電力を低減することを課題の一とする。

本発明の一態様の表示装置は、それぞれが２種の走査線の一方に対して信号を出力する複数のパルス出力回路と、それぞれが２種の走査線の他方に対してパルス出力回路が出力する信号の反転信号又は略反転信号を出力する複数の反転パルス出力回路とを有する。そして、複数の反転パルス出力回路のそれぞれは、複数のパルス出力回路の動作に用いられる信号を用いて動作する。

具体的には、本発明の一態様は、ｍ行ｎ列（ｍ、ｎは４以上の自然数）に配設された複数の画素と、１行目に配設されたｎ個の画素に電気的に接続される第１の走査線及び第１の反転走査線、乃至、ｍ行目に配設されたｎ個の画素に電気的に接続される第ｍの走査線及び第ｍの反転走査線と、第１の走査線乃至第ｍの走査線、及び第１の反転走査線乃至第ｍの反転走査線に電気的に接続されるシフトレジスタと、を有し、ｋ行目（ｋはｍ以下の自然数）に配設された画素は、第ｋの走査線に選択信号が入力されることでオン状態となる第１のスイッチと、第ｋの反転走査線に選択信号が入力されることでオン状態となる第２のスイッチと、を有し、シフトレジスタは、第１のパルス出力回路乃至第ｍのパルス出力回路と、第１の反転パルス出力回路乃至第ｍの反転パルス出力回路と、を有し、第ｓ（ｓは（ｍ−２）以下の自然数）のパルス出力回路は、スタートパルス（ｓが１の場合に限る）又は第（ｓ−１）のパルス出力回路が出力するシフトパルスが入力され、且つ、第ｓの走査線に対して選択信号を出力し、且つ第（ｓ＋１）のパルス出力回路に対してシフトパルスを出力する回路であり、スタートパルス又は第（ｓ−１）のパルス出力回路が出力するシフトパルスの入力が開始されてからシフト期間が経過するまでの第１の期間においてオン状態となる第１のトランジスタを有し、第１の期間において、第１のトランジスタのゲート及びソース間の容量結合を利用することで第１のトランジスタのドレインに入力される第１のクロック信号の電位と同一又は略同一の電位をシフトパルスとして第１のトランジスタのソースから出力し、第（ｓ＋１）のパルス出力回路は、第ｓのパルス出力回路が出力するシフトパルスが入力され、且つ、第（ｓ＋１）の走査線に対して選択信号を出力し、且つ第（ｓ＋２）のパルス出力回路に対してシフトパルスを出力する回路であり、第ｓのパルス出力回路が出力するシフトパルスの入力が開始されてからシフト期間が経過するまでの第２の期間においてオン状態となる第２のトランジスタを有し、第２の期間において、第２のトランジスタのゲート及びソース間の容量結合を利用することで第２のトランジスタのドレインに入力される第２のクロック信号の電位と同一又は略同一の電位をシフトパルスとして第２のトランジスタのソースから出力し、第ｓの反転パルス出力回路は、第ｓのパルス出力回路が出力するシフトパルスが入力され、且つ第２のクロック信号が入力され、且つ、第ｓの反転走査線に対して選択信号を出力する回路であり、第ｓのパルス出力回路が出力するシフトパルスの入力が開始されてから第２のクロック信号の電位が変化するまでの第３の期間においてオフ状態となる第３のトランジスタを有し、第３の期間後に、第３のトランジスタのソースから第ｓの反転走査線に対する選択信号を出力する表示装置である。

また、上記表示装置において、第ｓの反転パルス出力回路に入力される第２のクロック信号を第（ｓ＋１）のパルス出力回路が出力するシフトパルスに置換した表示装置も本発明の一態様である。

本発明の一態様の表示装置は、反転パルス出力回路の動作を少なくとも２種の信号によって制御する。これにより、当該反転パルス出力回路において生じる貫通電流を低減することが可能となる。また、当該２種の信号として複数のパルス出力回路の動作に用いられる信号を適用する。すなわち、別途に信号を生成することなく、当該反転パルス出力回路を動作させることが可能である。

表示装置の構成例を示す図。 （Ａ）走査線駆動回路の構成例を示す図、（Ｂ）各種信号の波形の一例を示す図、（Ｃ）パルス出力回路の端子を示す図、（Ｄ）反転パルス出力回路の端子を示す図。 パルス出力回路の（Ａ）構成例を示す図、（Ｂ）動作例を示す図、反転パルス出力回路の（Ｃ）構成例を示す図、（Ｄ）動作例を示す図。 画素の（Ａ）構成例を示す図、（Ｂ）動作例を示す図。 走査線駆動回路の変形例を示す図。 （Ａ）走査線駆動回路の変形例を示す図、（Ｂ）各種信号の波形の一例を示す図。 走査線駆動回路の変形例を示す図。 （Ａ）、（Ｂ）パルス出力回路の変形例を示す図。 （Ａ）、（Ｂ）パルス出力回路の変形例を示す図。 （Ａ）〜（Ｃ）反転パルス出力回路の変形例を示す図。 （Ａ）〜（Ｄ）トランジスタの具体例を示す断面図。 （Ａ）〜（Ｄ）トランジスタの具体例を示す断面図。 （Ａ）、（Ｂ）トランジスタの具体例を示す上面図。 （Ａ）〜（Ｆ）電子機器の一例を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

まず、本発明の一態様の表示装置の構成例について図１〜図４を参照して説明する。

＜表示装置の構成例＞
図１は、表示装置の構成例を示す図である。図１に示す表示装置は、ｍ行ｎ列に配設された複数の画素１０と、走査線駆動回路１と、信号線駆動回路２と、電流源３と、各々が複数の画素１０のうちいずれか１行に配設された画素に電気的に接続され、且つ走査線駆動回路１によって電位が制御されるｍ本の走査線４及びｍ本の反転走査線５と、各々が複数の画素１０のうちいずれか１列に配設された画素に電気的に接続され、且つ信号線駆動回路２によって電位が制御される、ｎ本の信号線６と、複数の支線が設けられ、且つ電流源３に電気的に接続される電源線７とを有する。

＜走査線駆動回路の構成例＞
図２（Ａ）は、図１に示す表示装置が有する走査線駆動回路１の構成例を示す図である。図２（Ａ）に示す走査線駆動回路１は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線〜第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線と、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線〜第４のパルス幅制御信号（ＰＷＣ４）を供給する配線と、走査線４＿１を介して１行に配設された画素１０に電気的に接続された第１のパルス出力回路２０＿１〜走査線４＿ｍを介してｍ行に配設された画素１０に電気的に接続された第ｍのパルス出力回路２０＿ｍと、反転走査線５＿１を介して１行に配設された画素１０に電気的に接続された第１の反転パルス出力回路６０＿１〜反転走査線５＿ｍを介してｍ行に配設された画素１０に電気的に接続された第ｍの反転パルス出力回路６０＿ｍとを有する。

なお、第１のパルス出力回路２０＿１〜第ｍのパルス出力回路２０＿ｍは、第１のパルス出力回路２０＿１に入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。詳述すると、第１のパルス出力回路２０＿１は、走査線駆動回路用スタートパルス（ＧＳＰ）が入力された後に第２のパルス出力回路２０＿２に対してシフト期間に渡ってシフトパルスを出力する。次いで、第２のパルス出力回路２０＿２は、第１のパルス出力回路が出力するシフトパルスが入力された後に第３のパルス出力回路２０＿３に対してシフト期間に渡ってシフトパルスを出力する。以後、第ｍのパルス出力回路２０＿ｍに対してシフトパルスが入力されるまで上記動作が行われる。

さらに、第１のパルス出力回路２０＿１〜第ｍのパルス出力回路２０＿ｍのそれぞれは、当該シフトパルスが入力された際に走査線に対して選択信号を出力する機能を有する。なお、選択信号とは、当該走査線の電位によってスイッチングが制御されるスイッチをオン状態とする信号を指す。

図２（Ｂ）は、上記信号の具体的な波形の一例を示す図である。

具体的には、図２（Ｂ）に示す第１の走査線駆動回路用クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティ比が約１／４の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ２）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／４周期位相がずれた信号であり、第３の走査線駆動回路用クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／２周期位相がずれた信号であり、第４の走査線駆動回路用クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から３／４周期位相がずれた信号である。

また、第１のパルス幅制御信号（ＰＷＣ１）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）の電位がハイレベルの電位となる前にハイレベルの電位となり、且つ第１の走査線駆動回路用クロック信号（ＧＣＫ１）の電位がハイレベルの電位である期間中にロウレベルの電位となる、デューティ比が１／４未満の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／４周期位相がずれた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相がずれた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から３／４周期位相がずれた信号である。

図２（Ａ）に示す表示装置においては、第１のパルス出力回路２０＿１〜第ｍのパルス出力回路２０＿ｍとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図２（Ａ）、（Ｃ）を参照して説明する。

第１のパルス出力回路２０＿１〜第ｍのパルス出力回路２０＿ｍのそれぞれは、端子２１〜端子２７を有する。なお、端子２１〜端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。

まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、走査線駆動回路用スタートパルス（ＧＳＰ）を供給する配線に電気的に接続され、第２のパルス出力回路２０＿２〜第ｍのパルス出力回路２０＿ｍの端子２１は、前段のパルス出力回路の端子２７に電気的に接続されている。

次いで、端子２２について述べる。第（４ａ−３）のパルス出力回路（ａは、ｍ／４以下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続され、第（４ａ−２）のパルス出力回路の端子２２は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（４ａ−１）のパルス出力回路の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第４ａのパルス出力回路の端子２２は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続されている。

次いで、端子２３について述べる。第（４ａ−３）のパルス出力回路の端子２３は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（４ａ−２）のパルス出力回路の端子２３は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（４ａ−１）のパルス出力回路の端子２３は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続され、第４ａのパルス出力回路の端子２３は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続されている。

次いで、端子２４について述べる。第（４ａ−３）のパルス出力回路の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に電気的に接続され、第（４ａ−２）のパルス出力回路の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に電気的に接続され、第（４ａ−１）のパルス出力回路の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に電気的に接続され、第４ａのパルス出力回路の端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に電気的に接続されている。

次いで、端子２５について述べる。第ｘのパルス出力回路（ｘは、ｍ以下の自然数）の端子２５は、ｘ行目に配設された走査線４＿ｘに電気的に接続されている。

次いで、端子２６について述べる。第ｙのパルス出力回路（ｙは、（ｍ−１）以下の自然数）の端子２６は、第（ｙ＋１）のパルス出力回路の端子２７に電気的に接続され、第ｍのパルス出力回路の端子２６は、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に電気的に接続されている。なお、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）は、仮に第（ｍ＋１）のパルス出力回路が設けられていれば、当該第（ｍ＋１）のパルス出力回路の端子２７から出力される信号に相当する信号である。具体的には、これらの信号は、実際にダミー回路として第（ｍ＋１）のパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第ｍのパルス出力回路に供給することができる。

各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。

また、図２（Ａ）に示す表示装置においては、第１の反転パルス出力回路６０＿１〜第ｍの反転パルス出力回路６０＿ｍとして、同一の構成を有する回路を適用することができる。ただし、反転パルス出力回路が有する複数の端子の電気的な接続関係は、反転パルス出力回路毎に異なる。具体的な接続関係について図２（Ａ）、（Ｄ）を参照して説明する。

第１の反転パルス出力回路６０＿１〜第ｍの反転パルス出力回路６０＿ｍのそれぞれは、端子６１〜端子６３を有する。なお、端子６１及び端子６２は入力端子であり、端子６３は出力端子である。

まず、端子６１について述べる。第（４ａ−３）の反転パルス出力回路の端子６１は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（４ａ−２）の反転パルス出力回路の端子６１は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（４ａ−１）の反転パルス出力回路の端子６１は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続され、第４ａのパルス出力回路の端子６１は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続されている。

次いで、端子６２について述べる。第ｘの反転パルス出力回路の端子６２は、第ｘのパルス出力回路の端子２７に電気的に接続されている。

次いで、端子６３について述べる。第ｘの反転パルス出力回路の端子６３は、ｘ行目に配設された反転走査線５＿ｘに電気的に接続されている。

＜パルス出力回路の構成例＞
図３（Ａ）は、図２（Ａ）、（Ｃ）に示すパルス出力回路の構成例を示す図である。図３（Ａ）に示すパルス出力回路は、トランジスタ３１〜トランジスタ３９を有する。

トランジスタ３１では、ソース及びドレインの一方が高電源電位（Ｖｄｄ）を供給する配線（以下、高電源電位線ともいう）に電気的に接続され、ゲートが端子２１に電気的に接続されている。

トランジスタ３２では、ソース及びドレインの一方が低電源電位（Ｖｓｓ）を供給する配線（以下、低電源電位線ともいう）に電気的に接続され、ソース及びドレインの他方がトランジスタ３１のソース及びドレインの他方に電気的に接続されている。

トランジスタ３３では、ソース及びドレインの一方が端子２２に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方及びトランジスタ３２のソース及びドレインの他方に電気的に接続されている。

トランジスタ３４では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３２のゲートに電気的に接続されている。

トランジスタ３５では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート及びトランジスタ３４のゲートに電気的に接続され、ゲートが端子２１に電気的に接続されている。

トランジスタ３６では、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、及びトランジスタ３５のソース及びドレインの他方に電気的に接続され、ゲートが端子２６に電気的に接続されている。

トランジスタ３７では、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、及びトランジスタ３６のソース及びドレインの他方に電気的に接続され、ゲートが端子２３に電気的に接続されている。

トランジスタ３８では、ソース及びドレインの一方が端子２４に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、及びトランジスタ３３のゲートに電気的に接続されている。

トランジスタ３９では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、及びトランジスタ３７のソース及びドレインの他方に電気的に接続されている。

なお、以下においては、トランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、トランジスタ３３のゲート、及びトランジスタ３８のゲートが電気的に接続するノードをノードＡと呼ぶ。また、トランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、及びトランジスタ３９のゲートが電気的に接続するノードをノードＢと呼ぶ。

＜パルス出力回路の動作例＞
上述したパルス出力回路の動作例について図３（Ｂ）を参照して説明する。具体的には、図３（Ｂ）には、第１のパルス出力回路２０＿１からシフトパルスが入力される際の第２のパルス出力回路２０＿２の各端子に入力される信号、及び各端子から出力される信号の電位、並びにノードＡ及びノードＢの電位を示している。また、第３のパルス出力回路２０＿３の端子２５から出力される信号（Ｇｏｕｔ３）及び端子２７から出力される信号（ＳＲｏｕｔ３＝第２のパルス出力回路２０＿２の端子２６に入力される信号）も付記している。なお、図中において、Ｇｏｕｔは、パルス出力回路の走査線に対する出力信号を表し、ＳＲｏｕｔは、当該パルス出力回路の、後段のパルス出力回路に対する出力信号を表している。

まず、図３（Ｂ）を参照して、第２のパルス出力回路２０＿２に第１のパルス出力回路２０＿１からシフトパルスが入力される場合について説明する。

期間ｔ１において、端子２１にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３１、３５がオン状態となる。そのため、ノードＡの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）に上昇し、且つノードＢの電位が低電源電位（Ｖｓｓ）に下降する。これに付随して、トランジスタ３３、３８がオン状態となり、トランジスタ３２、３４、３９がオフ状態となる。以上により、期間ｔ１において、端子２７から出力される信号は、端子２２に入力される信号となり、端子２５から出力される信号は、端子２４に入力される信号となる。ここで、期間ｔ１において、端子２２及び端子２４に入力される信号は、共にロウレベルの電位（低電源電位（Ｖｓｓ））である。そのため、期間ｔ１において、第２のパルス出力回路２０＿２は、第３のパルス出力回路２０＿３の端子２１、及び画素部において２行目に配設された走査線にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。

期間ｔ２において、各端子に入力される信号は期間ｔ１から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。

期間ｔ３において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１はオフ状態となっている。この時、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３８のゲート及びソース間の容量結合によって、ノードＡの電位（トランジスタ３８のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ３において、第２のパルス出力回路２０＿２は、画素部において２行目に配設された走査線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。

期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、端子２７からは、端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第２のパルス出力回路２０＿２は、第３のパルス出力回路２０＿３の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。また、期間ｔ４において、端子２４に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、第２のパルス出力回路２０＿２から画素部において２行目に配設された走査線に対して出力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）のままである。なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ状態となる。

期間ｔ５において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ５において、第１のパルス出力回路２０＿１から画素部において２行目に配設された走査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。

期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、端子２５からはロウレベルの電位（低電源電位（Ｖｓｓ））が出力され、端子２７からはハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）が出力される。

期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第２のパルス出力回路２０＿２は、第３のパルス出力回路２０＿３の端子２１、及び画素部において２行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。

＜反転パルス出力回路の構成例＞
図３（Ｃ）は、図２（Ａ）、（Ｄ）に示す反転パルス出力回路の構成例を示す図である。図３（Ｃ）に示す反転パルス出力回路は、トランジスタ７１〜トランジスタ７４を有する。

トランジスタ７１では、ソース及びドレインの一方が高電源電位線に電気的に接続され、ゲートが端子６１に電気的に接続されている。

トランジスタ７２では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ７１のソース及びドレインの他方に電気的に接続され、ゲートが端子６２に電気的に接続されている。

トランジスタ７３では、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方が端子６３に電気的に接続され、ゲートがトランジスタ７１のソース及びドレインの他方、及びトランジスタ７２のソース及びドレインの他方に電気的に接続されている。

トランジスタ７４では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子６３に電気的に接続され、ゲートが端子６２に電気的に接続されている。

なお、以下においては、トランジスタ７１のソース及びドレインの他方、トランジスタ７２のソース及びドレインの他方、及びトランジスタ７３のゲートが電気的に接続するノードをノードＣと呼ぶ。

＜反転パルス出力回路の動作例＞
上述した反転パルス出力回路の動作例について図３（Ｄ）を参照して説明する。具体的には、図３（Ｄ）には、図３（Ｂ）に示す期間ｔ１〜期間ｔ７において第２の反転パルス出力回路２０＿２の各端子に入力される信号、及び出力される信号の電位、並びにノードＣの電位を示している。なお、図３（Ｄ）では、各端子に入力される信号を括弧書きで付記している。なお、図中において、ＧＢｏｕｔは、反転パルス出力回路の反転走査線に対する出力信号を表している。

期間ｔ１〜期間ｔ３において、端子６１及び端子６２にロウレベルの電位が入力される。これにより、トランジスタ７１、７２、７４がオフ状態となる。そのため、ノードＣの電位は、ハイレベルの電位のまま維持される。これに付随して、トランジスタ７３がオン状態となる。また、ノードＣの電位は、トランジスタ７３のゲート及びソース（期間ｔ１〜期間ｔ３において、端子６３に電気的に接続されたソース及びドレインの他方がソースとなる）間の容量結合により、高電源電位（Ｖｄｄ）にトランジスタ７３のしきい値電圧を加えた電位よりも高電位となっている（ブートストラップ動作）。以上により、期間ｔ１〜ｔ３において、端子６３から出力される信号は、高電源電位（Ｖｄｄ）となる。すなわち、期間ｔ１〜期間ｔ３において、第２の反転パルス出力回路６０＿２は、画素部において２行目に配設された反転走査線に高電源電位（Ｖｄｄ）を出力する。

期間ｔ４において、端子６２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ７２、７４がオン状態となる。そのため、ノードＣの電位がロウレベルの電位（低電源電位（Ｖｓｓ））に下降し、トランジスタ７３がオフ状態となる。以上により、期間ｔ４において、端子６３から出力される信号は、低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ４において、第２の反転パルス出力回路６０＿２は、画素部において２行目に配設された反転走査線に低電源電位（Ｖｓｓ）を出力する。

期間ｔ５及び期間ｔ６において、各端子に入力される信号は期間ｔ４から変化しない。そのため、端子６３から出力される信号も変化せず、ロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。

期間ｔ７において、端子６１にハイレベルの電位（高電源電位（Ｖｄｄ））が入力され、且つ端子６２にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。これにより、トランジスタ７１がオン状態となり、トランジスタ７２、７４がオフ状態となる。そのため、ノードＣの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ７１のしきい値電圧分下降した電位）に下降し、トランジスタ７３がオン状態となる。さらに、ノードＣの電位は、トランジスタ７３のゲート及びソース間の容量結合により、高電源電位（Ｖｄｄ）にトランジスタ７３のしきい値電圧を加えた電位よりも高電位となる（ブートストラップ動作）。以上により、期間ｔ７において、端子６３から出力される信号は、高電源電位（Ｖｄｄ）となる。すなわち、期間ｔ７において、第２の反転パルス出力回路６０＿２は、画素部において２行目に配設された反転走査線に高電源電位（Ｖｄｄ）を出力する。

＜画素の構成例＞
図４（Ａ）は、図１に示す画素１０の構成例を示す回路図である。図４（Ａ）に示す画素１０は、トランジスタ１１〜１６と、キャパシタ１７と、一対の電極間に電流励起によって発光する有機物を備えた素子（以下、有機エレクトロルミネッセンス（ＥＬ）素子ともいう）１８とを有する。

トランジスタ１１では、ソース及びドレインの一方が信号線６に電気的に接続され、ゲートが走査線４に電気的に接続されている。

トランジスタ１２では、ソース及びドレインの一方が共通電位を供給する配線に電気的に接続され、ゲートが走査線４に電気的に接続されている。なお、ここでは、共通電位は、電源線７に与えられる電位よりも低電位であることとする。

トランジスタ１３では、ゲートが走査線４に電気的に接続されている。

トランジスタ１４では、ソース及びドレインの一方が電源線７に電気的に接続され、ソース及びドレインの他方がトランジスタ１３のソース及びドレインの一方に電気的に接続され、ゲートが反転走査線５に電気的に接続されている。

トランジスタ１５では、ソース及びドレインの一方がトランジスタ１３のソース及びドレインの一方、及びトランジスタ１４のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ１１のソース及びドレインの他方に電気的に接続され、ゲートがトランジスタ１３のソース及びドレインの他方に電気的に接続されている。

トランジスタ１６では、ソース及びドレインの一方がトランジスタ１１のソース及びドレインの他方、及びトランジスタ１５のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ１２のソース及びドレインの他方に電気的に接続され、ゲートが反転走査線５に電気的に接続されている。

キャパシタ１７では、一方の電極がトランジスタ１３のソース及びドレインの他方、及びトランジスタ１５のゲートに電気的に接続され、他方の電極がトランジスタ１２のソース及びドレインの他方、及びトランジスタ１６のソース及びドレインの他方に電気的に接続されている。

有機ＥＬ素子１８では、アノードがトランジスタ１２のソース及びドレインの他方、トランジスタ１６のソース及びドレインの他方、及びキャパシタ１７の他方の電極に電気的に接続され、カソードが共通電位を供給する配線に電気的に接続されている。なお、上述のトランジスタ１２のソース及びドレインの一方が電気的に接続する配線に与えられる共通電位と、有機ＥＬ素子１８のカソードに与えられる共通電位とが異なる電位であってもよい。

なお、以下においては、トランジスタ１３のソース及びドレインの他方、トランジスタ１５のゲート、及びキャパシタ１７の一方の電極が電気的に接続するノードをノードＤと呼ぶ。また、トランジスタ１３のソース及びドレインの一方、トランジスタ１４のソース及びドレインの他方、及びトランジスタ１５のソース及びドレインの一方が電気的に接続するノードをノードＥと呼ぶ。また、トランジスタ１１のソース及びドレインの他方、トランジスタ１５のソース及びドレインの他方、及びトランジスタ１６のソース及びドレインの一方が電気的に接続するノードをノードＦと呼ぶ。また、トランジスタ１２のソース及びドレインの他方、トランジスタ１６のソース及びドレインの他方、キャパシタ１７の他方の電極、及び有機ＥＬ素子１８のアノードが電気的に接続するノードをノードＧと呼ぶ。

＜画素の動作例＞
上述した画素の動作例について図４（Ｂ）を参照して説明する。具体的には、図４（Ｂ）には、図３（Ｂ）及び図３（Ｄ）に示す期間ｔ１〜期間ｔ７において、画素部において２行目に配設された走査線４＿２及び反転走査線５＿２の電位並びに信号線６に入力される画像信号を示している。なお、図４（Ｂ）では、各配線に入力される信号を括弧書きで付記している。また、図中において、ＤＡＴＡは、画像信号を表している。

期間ｔ１及び期間ｔ２において、走査線４＿２に選択信号が入力されず、且つ反転走査線５＿２に選択信号が入力される。これにより、トランジスタ１１、１２、１３がオフ状態となり、且つトランジスタ１４、１６がオン状態となる。よって、トランジスタ１５のゲートの電位（ノードＤの電位）に応じた電流が電源線から有機ＥＬ素子１８に対して供給される。すなわち、画素１０において、キャパシタ１７によって保持されている画像信号に応じた表示が行われる。なお、期間ｔ１及び期間ｔ２において、信号線６には１行目に配設された画素に対する画像信号（ｄａｔａ＿１）が信号線駆動回路２から入力されている。

期間ｔ３において、走査線４＿２に選択信号が入力される。これにより、トランジスタ１１、１２、１３がオン状態となる。これにより、キャパシタ１７の一方の電極が信号線６及び電源線７などと短絡することになる。よって、キャパシタ１７に保持されている画像信号が消失する（初期化）。

期間ｔ４において、反転走査線５＿２に選択信号が入力されない。これにより、トランジスタ１４、１６がオフ状態となる。また、信号線６には２行目に配設された画素に対する画像信号（ｄａｔａ＿２）が入力されている。よって、ノードＦの電位は、画像信号（ｄａｔａ＿２）を示す電位となる。

なお、期間ｔ４において、ノードＤ、Ｅの電位は、画像信号（ｄａｔａ＿２）を示す電位にトランジスタ１５のしきい値電圧を加えた電位（以下、データ電位という）となる。なぜなら、ノードＤ、Ｅの電位がデータ電位よりも高電位であれば、トランジスタ１５がオン状態となり、ノードＤ、Ｅの電位がデータ電位まで下降することになる。また、トランジスタ１４、１６がオフ状態となり、且つトランジスタ１５がオフ状態（ノードＤ、Ｅの電位がノードＦの電位にトランジスタ１５のしきい値電圧を加えた電位と等しい電位）となった後にノードＦの電位が画像信号（ｄａｔａ＿２）を示す電位へと変動する場合であっても、ノードＤとノードＦの容量結合によってノードＤの電位が変動することになる。よって、この場合にも、ノードＤ、Ｅの電位がデータ電位となる。

また、期間ｔ４において、ノードＧの電位は共通電位となる。ノードＧがトランジスタ１２を介して共通電位を供給する配線と短絡するからである。

よって、期間ｔ４において、キャパシタ１７に印加される電圧は、データ電位（ノードＤの電位）と共通電位（ノードＧの電位）の電位差となる。

期間ｔ５、ｔ６において、走査線４＿２に選択信号が入力されない。これにより、トランジスタ１１、１２、１３がオフ状態となる。

期間ｔ７において、反転走査線５＿２に選択信号が入力される。これにより、トランジスタ１４、１６がオン状態となる。なお、トランジスタの飽和領域におけるドレイン電流は、トランジスタのゲート、ソース間電圧とトランジスタのしきい値電圧の電位差の２乗に比例することが知られている。ここで、トランジスタ１５のゲート、ソース間電圧は、キャパシタ１７に印加される電圧（データ電位（画像信号（ｄａｔａ＿２）を示す電位とトランジスタ１５のしきい値電圧の和）と共通電位の電位差）となる。よって、トランジスタ１５の飽和領域におけるドレイン電流は、画像信号（ｄａｔａ＿２）を示す電位と共通電位の電位差の２乗に比例することとなる。この場合、トランジスタ１５の飽和領域におけるドレイン電流は、トランジスタ１５のしきい値電圧に依存することがない。

なお、ノードＧの電位は、有機ＥＬ素子１８に対してトランジスタ１５に生じる電流と同じ電流が流れるように変動する。ここで、ノードＧの電位が変動した場合には、キャパシタ１７を介した容量結合によってノードＤの電位も変動する。よって、ノードＧの電位が変動した場合であっても、トランジスタ１５は、有機ＥＬ素子１８に対して一定電流を供給することが可能である。

以上の動作によって、画素１０において、画像信号（ｄａｔａ＿２）に応じた表示が行われる。

＜本明細書で開示される表示装置について＞
本明細書で開示される表示装置は、反転パルス出力回路の動作を少なくとも２種の信号によって制御する。これにより、当該反転パルス出力回路において生じる貫通電流を低減することが可能となる。また、当該２種の信号として複数のパルス出力回路の動作に用いられる信号を適用する。すなわち、別途に信号を生成することなく、当該反転パルス出力回路を動作させることが可能である。

＜変形例＞
上述した表示装置は本発明の一態様であり、上述の表示装置と異なる構成を有する表示装置も本発明に含まれる。以下では、本発明の他の一態様について例示する。なお、本発明の他の一態様として例示する複数の内容を有する表示装置も本発明には含まれる。

＜表示装置の変形例＞
上述の表示装置として、各画素に有機ＥＬ素子が設けられる表示装置（以下、ＥＬ表示装置ともいう）を例示したが、本発明の表示装置は、ＥＬ表示装置に限定されない。例えば、本発明の表示装置として、液晶の配向を制御することによって表示を行う表示装置（液晶表示装置）を適用することも可能である。

＜走査線駆動回路の変形例＞
また、上述の表示装置が有する走査線駆動回路の構成は、図２（Ａ）に示す構成に限定されない。例えば、図５〜図７に示す走査線駆動回路を上述の表示装置が有する走査線駆動回路として適用することも可能である。

図５に示す走査線駆動回路１は、第ｙの反転パルス出力回路６０＿ｙ（ｙは、（ｍ−１）以下の自然数）の端子６１が第（ｙ＋１）のパルス出力回路の端子２７に電気的に接続され、第ｍの反転パルス出力回路６０＿ｍの端子６１が第ｍのパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に電気的に接続されている点が、図２（Ａ）に示す走査線駆動回路１と異なる。図５に示す走査線駆動回路１であっても、図２（Ａ）に示す走査線駆動回路１と同様の信号を走査線及び反転走査線に対して出力することが可能である。

なお、図２（Ａ）に示す走査線駆動回路１では、図５に示す走査線駆動回路１と比較して、反転パルス出力回路の端子６１に短周期でハイレベルの電位が入力される。すなわち、反転パルス出力回路が有するトランジスタ７１が短周期でオン状態となる（図２（Ａ）、（Ｂ）、（Ｄ）及び図３（Ｃ）参照）。よって、反転パルス出力回路が有するトランジスタ７３のゲートの電位がトランジスタ７２に生じるリーク電流などに起因して下降する場合であっても、当該電位を再度上昇させることが可能である。これにより、反転パルス出力回路が反転走査線に対して出力する電位が高電源電位（Ｖｄｄ）未満となる蓋然性を低減することが可能である。

他方、図５に示す走査線駆動回路１では、図２（Ａ）に示す走査線駆動回路１と比較して、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線〜第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線の寄生容量を低減することができる。よって、図５に示す走査線駆動回路１では、図２（Ａ）に示す走査線駆動回路１と比較して、消費電力を低減することが可能である。

図６（Ａ）に示す走査線駆動回路１は、２種の走査線駆動回路用クロック信号及び２種のパルス幅制御信号を用いて動作する点が図２（Ａ）に示す走査線駆動回路１と異なる。また、これに付随して、パルス出力回路及び反転パルス出力回路の接続関係も変化する（図６（Ａ）参照）。

具体的には、図６（Ａ）に示す走査線駆動回路１は、第５の走査線駆動回路用クロック信号（ＧＣＫ５）を供給する配線及び第６の走査線駆動回路用クロック信号（ＧＣＫ６）を供給する配線と、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線及び第６のパルス幅制御信号（ＰＷＣ６）を供給する配線と、有する。

図６（Ｂ）は、図６（Ａ）に示す上記信号の具体的な波形の一例を示す図である。図６（Ｂ）に示す第５の走査線駆動回路用クロック信号（ＧＣＫ５）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティ比が約１／２の信号である。また、第６の走査線駆動回路用クロック信号（ＧＣＫ６）は、第５の走査線駆動回路用クロック信号（ＧＣＫ５）から１／２周期位相がずれた信号である。また、第５のパルス幅制御信号（ＰＷＣ５）は、第５の走査線駆動回路用クロック信号（ＧＣＫ５）の電位がハイレベルの電位となる前にハイレベルの電位となり、且つ第５の走査線駆動回路用クロック信号（ＧＣＫ５）の電位がハイレベルの電位となる期間中にロウレベルの電位となる、デューティ比が１／２未満の信号である。また、第６のパルス幅制御信号（ＰＷＣ６）は、第５のパルス幅制御信号（ＰＷＣ５）から１／２周期位相がずれた信号である。

図６（Ａ）に示す走査線駆動回路１であっても、図２（Ａ）に示す走査線駆動回路１と同様の信号を走査線及び反転走査線に対して出力することが可能である。

なお、図２（Ａ）に示す走査線駆動回路１では、図６（Ａ）に示す走査線駆動回路１と比較して、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線〜第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線の寄生容量を低減することができる。よって、図２（Ａ）に示す走査線駆動回路１では、図６（Ａ）に示す走査線駆動回路１と比較して、消費電力を低減することが可能である。

他方、図６（Ａ）に示す走査線駆動回路１では、図２（Ａ）に示す走査線駆動回路１と比較して、走査線駆動回路の動作に必要とされる信号数を低減することが可能である。

図７に示す走査線駆動回路１は、パルス幅制御信号を用いずに動作する点が図２（Ａ）に示す走査線駆動回路１と異なる。また、これに付随して、パルス出力回路及び反転パルス出力回路の接続関係も変化する（図７参照）。

図７に示す走査線駆動回路１では、パルス出力回路が、走査線に対して出力する選択信号と、後段のパルス出力回路に対して出力するシフトパルスとが同一の信号となる。よって、パルス出力回路が走査線に対して出力する信号（走査線の電位）と、反転パルス出力回路が反転走査線に対して出力する信号（反転走査線の電位）とが反転信号となる。図７に示す走査線駆動回路１を表示装置が有する走査線駆動回路として適用することも可能である。

なお、図２（Ａ）に示す走査線駆動回路１では、図７に示す走査線駆動回路１と比較して、ｙ行目に配設された走査線に対して選択信号を出力する期間と、（ｙ＋１）行目に配設された走査線に対して選択信号を出力する期間との間により広い間隔が存在する。よって、図７に示す走査線駆動回路１では、仮に第１の走査線駆動回路用クロック信号（ＧＣＫ１）〜第４の走査線駆動回路用クロック信号（ＧＣＫ４）のいずれかが遅延する又は波形が鈍る場合であっても、図６（Ａ）に示す走査線駆動回路１と比較して、画素に対する画像信号の入力を精度良く行うことが可能である。

他方、図７に示す走査線駆動回路１では、図２（Ａ）に示す走査線駆動回路１と比較して、走査線駆動回路の動作に必要とされる信号数を低減することが可能である。

＜パルス出力回路の変形例＞
また、上述の走査線駆動回路が有するパルス出力回路の構成は、図３（Ａ）に示す構成に限定されない。例えば、図８、９に示すパルス出力回路を上述の走査線駆動回路が有するパルス出力回路として適用することも可能である。

図８（Ａ）に示すパルス出力回路は、図３（Ａ）に示したパルス出力回路に、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、及びトランジスタ３９のゲートに電気的に接続され、ゲートがリセット端子（Ｒｅｓｅｔ）に電気的に接続されたトランジスタ５０が付加された構成を有する。なお、当該リセット端子には、表示装置の垂直帰線期間においてハイレベルの電位が入力され、それ以外の期間においてロウレベルの電位が入力される構成とすることができる。これにより、パルス出力回路の各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。

図８（Ｂ）に示すパルス出力回路は、図３（Ａ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方及びトランジスタ３２のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲート及びトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５１が付加された構成を有する。なお、トランジスタ５１は、ノードＡの電位がハイレベルの電位となる期間（図３（Ｂ）に示した期間ｔ１〜期間ｔ６）においてオフ状態となる。そのため、トランジスタ５１が付加された構成とすることで、期間ｔ１〜ｔ６において、トランジスタ３３のゲート及びトランジスタ３８のゲートと、トランジスタ３１のソース及びドレインの他方及びトランジスタ３２のソース及びドレインの他方との電気的な接続を遮断することが可能となる。これにより、期間ｔ１〜期間ｔ６に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。

図９（Ａ）に示すパルス出力回路は、図８（Ｂ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３３のゲート及びトランジスタ５１のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５２が付加された構成を有する。なお、上述したようにトランジスタ５２を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。

図９（Ｂ）に示すパルス出力回路は、図９（Ａ）に示したパルス出力回路からトランジスタ５１を削除し、且つソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、及びトランジスタ５２のソース及びドレインの一方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５３が付加された構成を有する。なお、上述したようにトランジスタ５３を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ３３、３８のスイッチングに与える影響を軽減することが可能である。

＜反転パルス出力回路の変形例＞
また、上述の走査線駆動回路が有する反転パルス出力回路の構成は、図３（Ｃ）に示す構成に限定されない。例えば、図１０に示す反転パルス出力回路を上述の走査線駆動回路が有するパルス出力回路として適用することも可能である。

図１０（Ａ）に示す反転パルス出力回路は、図３（Ｃ）に示した反転パルス出力回路に、一方の電極がトランジスタ７１のソース及びドレインの他方、トランジスタ７２のソース及びドレインの他方、及びトランジスタ７３のゲートに電気的に接続され、他方の電極が端子６３に電気的に接続されたキャパシタ８０が付加された構成を有する。なお、キャパシタ８０を設けることによって、トランジスタ７３のゲートの電位の変動を抑制することが可能となる。他方、図３（Ｃ）に示した反転パルス出力回路では、図１０（Ａ）に示す反転パルス出力回路と比較して、回路面積を低減することが可能となる。

図１０（Ｂ）に示す反転パルス出力回路は、図１０（Ａ）に示した反転パルス出力回路に、ソース及びドレインの一方がトランジスタ７１のソース及びドレインの他方、及びトランジスタ７２のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ７３のゲート及びキャパシタ８０の一方の電極に電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ８１が付加された構成を有する。なお、トランジスタ８１を設けることによって、トランジスタ７１、７２の絶縁破壊を抑制することが可能となる。具体的に述べると、図３（Ｃ）に示す反転パルス出力回路においては、ノードＣの電位が上述のブートストラップ動作によって大きく変動する。よって、トランジスタ７１、７２のソース、ドレイン間電圧（特に、トランジスタ７２のソース、ドレイン間電圧）が大きく変動することになる。その結果、トランジスタ７１、７２が絶縁破壊するおそれがある。これに対して、図１０（Ｂ）に示す反転パルス出力回路においては、トランジスタ７３のゲートの電位が当該ブートストラップ動作によって上昇した場合に、トランジスタ８１がオフ状態となる。よって、当該ブートストラップ動作に付随して、ノードＣの電位が大きく変動することがない。その結果、トランジスタ７１、７２のソース、ドレイン間電圧の変動を緩和することが可能となる。他方、図３（Ｃ）又は図１０（Ａ）に示した反転パルス出力回路では、図１０（Ｂ）に示す反転パルス出力回路と比較して、回路面積を低減することが可能となる。

図１０（Ｃ）に示す反転パルス出力回路は、図３（Ｃ）に示した反転パルス出力回路において、トランジスタ７３のソース及びドレインの一方が電気的に接続する配線を高電源電位線から電源電位（Ｖｃｃ）を供給する配線に置換した構成を有する。なお、ここでは、電源電位（Ｖｃｃ）は、低電源電位（Ｖｓｓ）よりも高電位であり、且つ高電源電位（Ｖｄｄ）よりも低電位であることとする。なお、当該置換により、反転パルス出力回路が反転走査線に対して出力する電位が変動する蓋然性を低減することが可能となる。また、上述の絶縁破壊を抑制することも可能となる。他方、図３（Ｃ）に示した反転パルス出力回路では、図１０（Ｃ）に示す反転パルス出力回路と比較して、反転パルス出力回路の動作に要する電源電位数を低減することが可能となる。

＜画素の変形例＞
また、上述の表示装置が有する画素の構成は、図４（Ａ）に示す構成に限定されない。例えば、図４（Ａ）に示す画素はＮチャネル型トランジスタのみによって構成されているが、本発明は当該構成に限定されない。すなわち、本発明の一態様の表示装置においては、Ｐチャネル型トランジスタのみを用いて画素を構成すること、又はＮチャネル型トランジスタ及びＰチャネル型トランジスタを組み合わせて画素を構成することも可能である。

なお、図４（Ａ）に示すように画素に設けられるトランジスタとして単極性のトランジスタのみを適用する場合、画素の高集積化を図ることができる。なぜなら、半導体層に対して不純物を注入することによってトランジスタに極性を付与する場合、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタ間に間隔（マージン）を設けることが必要となる。これに対して、単極性のトランジスタのみによって画素を構成する場合には当該間隔が不要となるからである。

＜トランジスタの具体例＞
以下では、上述した走査線駆動回路を構成するトランジスタの具体例について図１１、図１２を参照して説明する。なお、以下に説明するトランジスタによって走査線駆動回路及び画素の双方を構成することも可能である。

なお、当該トランジスタのチャネル形成領域を構成する半導体材料には各種のものを適用することができる。例えば、シリコン又はシリコンゲルマニウムなどの１４族元素を成分とする半導体材料、金属酸化物を成分とする半導体材料などである。いずれの半導体材料においても、非晶質又は結晶性を有するものが適用可能である。

酸化物半導体材料としては、各種のものを適用可能であり、好適には、Ｉｎ、Ｇａ、Ｓｎ、Ｚｎから選ばれた少なくとも一種の元素を含む酸化物半導体を適用可能である。例えば、酸化物半導体として、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物を用いると、高い電界効果移動度及び高い信頼性を有するトランジスタが得られるため好ましい。他にも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｐｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系酸化物、一元系金属の酸化物であるＩｎ−Ｏ系酸化物、Ｓｎ−Ｏ系酸化物、Ｚｎ−Ｏ系酸化物などを用いた場合も同様である。

図１１、図１２は、チャネルが酸化物半導体に形成されるトランジスタの具体例を示す図である。なお、図１１、１２では、ボトムゲート型構造のトランジスタの具体例について例示するが、当該トランジスタとしてトップゲート型構造のトランジスタを適用することも可能である。また、図１１、１２では、スタガ型のトランジスタの具体例についてするが、当該トランジスタとしてコプラナー型のトランジスタを適用することも可能である。

図１１（Ａ）〜（Ｄ）は、トランジスタ（いわゆるチャネルエッチ型のトランジスタ）の作製工程を示す断面図である。

まず、絶縁表面を有する基板である基板４００上に、導電膜を形成した後、フォトマスクを用いてフォトリソグラフィ工程によりゲート電極層４０１を設ける。

基板４００としては、大量生産することができるガラス基板を用いることが好ましい。基板４００として用いるガラス基板は、後の工程で行う加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、基板４００には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。

また、下地層となる絶縁層を基板４００とゲート電極層４０１の間に設けてもよい。下地層は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン、酸化シリコン、窒化酸化シリコン、または酸化窒化シリコンから選ばれた一または複数の層による積層構造により形成することができる。

酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の組成は、その合計が１００原子％を超えない値をとる。

ゲート電極層４０１としては、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、Ｔａ及びＷ、それらの窒化物、酸化物ならびに合金から一種以上選択し、単層でまたは積層で用いればよい。または、少なくともＩｎ及びＺｎを含む酸化物または酸窒化物を用いても構わない。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系材料などを用いればよい。

次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。ゲート絶縁層４０２は、ゲート電極層４０１の形成後、大気暴露せずに、スパッタリング法、蒸着法、プラズマ化学気相成長法（ＰＣＶＤ法）、パルスレーザー堆積法（ＰＬＤ法）、原子層堆積法（ＡＬＤ法）または分子線エピタキシー法（ＭＢＥ法）などを用いて成膜する。

ゲート絶縁層４０２は、加熱処理により酸素を放出する絶縁膜を用いると好ましい。

「加熱処理により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上であることをいう。

ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。

ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定したスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。

例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（Ｎ_Ｏ２）は、式（１）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ_３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。

式（１）においてＮ_Ｈ２は、標準試料から脱離した水素分子を密度で換算した値である。Ｓ_Ｈ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、Ｎ_Ｈ２／Ｓ_Ｈ２とする。Ｓ_Ｏ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。式（１）の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０^１６ａｔｏｍｓ／ｃｍ^３の水素原子を含むシリコンウェハを用いて測定する。

また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。

なお、Ｎ_Ｏ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。

上記構成において、加熱処理により酸素を放出する膜は、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。

ゲート絶縁層４０２から酸化物半導体膜に酸素が供給されることで、酸化物半導体膜とゲート絶縁層４０２との界面準位密度を低減できる。この結果、酸化物半導体膜とゲート絶縁層４０２との界面にキャリアが捕獲されることを抑制することができ、電気特性の劣化が少ないトランジスタを得ることができる。

さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そこで、ゲート絶縁層４０２から接して設ける酸化物半導体膜に酸素が十分に供給され、好ましくは接して設ける酸化物半導体膜に酸素が過剰に含まれていることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸素欠損を低減することができる。

また、ゲート絶縁層４０２は、酸化物半導体膜が結晶成長しやすいように、十分な平坦性を有することが好ましい。

ゲート絶縁層４０２は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ランタン、酸化セシウム、酸化タンタル及び酸化マグネシウムの一種以上を選択して、単層または積層で用いればよい。

ゲート絶縁層４０２は、好ましくはスパッタリング法により、基板加熱温度を室温以上２００℃以下、好ましくは５０℃以上１５０℃以下とし、酸素ガス雰囲気で成膜する。なお、酸素ガスに希ガスを加えて用いてもよく、その場合は酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、さらに好ましくは８０体積％以上とする。ゲート絶縁層４０２の厚さは、１００ｎｍ以上１０００ｎｍ以下、好ましくは２００ｎｍ以上７００ｎｍ以下とする。成膜時の基板加熱温度が低いほど、成膜雰囲気中の酸素ガス割合が高いほど、厚さが厚いほど、ゲート絶縁層４０２を加熱処理した際に放出される酸素の量は多くなる。スパッタリング法は、ＰＣＶＤ法と比べて膜中の水素濃度を低減することができる。なお、ゲート絶縁層４０２を１０００ｎｍを超える厚さで成膜しても構わないが、生産性を低下させない程度の厚さとする。

次いで、ゲート絶縁層４０２上に、スパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いて酸化物半導体膜４０３を成膜する。図１１（Ａ）は、以上の工程後の断面図に相当する。

酸化物半導体膜４０３は、厚さを１ｎｍ以上４０ｎｍ以下とする。好ましくは、厚さを３ｎｍ以上２０ｎｍ以下とする。特に、チャネル長が３０ｎｍ以下のトランジスタにおいては、酸化物半導体膜４０３の厚さを５ｎｍ程度とすることで、短チャネル効果を抑制でき、安定な電気的特性を得ることができる。

酸化物半導体膜４０３として、特に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いることで、高い電界効果移動度のトランジスタを得ることができる。

Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜にチャネルが形成されるトランジスタは、酸化物半導体膜を形成する際に基板を加熱して成膜すること、又は酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。

Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。

酸化物半導体膜４０３は、トランジスタのオフ電流を低減するため、バンドギャップが２．５ｅＶ以上、好ましくは２．８ｅＶ以上、さらに好ましくは３．０ｅＶ以上の材料を選択する。バンドギャップが前述の範囲にある酸化物半導体膜４０３を用いることで、トランジスタのオフ電流を小さくすることができる。

なお、酸化物半導体膜４０３は、水素、アルカリ金属及びアルカリ土類金属などが低減され、極めて不純物濃度の低い酸化物半導体膜４０３であると好ましい。酸化物半導体膜４０３が前述の不純物を有すると、不純物の形成する準位によりバンドギャップ内の再結合が起こり、トランジスタはオフ電流が増大してしまう。

酸化物半導体膜４０３中の水素濃度は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、５×１０^１９ｃｍ^−３未満、好ましくは５×１０^１８ｃｍ^−３以下、より好ましくは１×１０^１８ｃｍ^−３以下、さらに好ましくは５×１０^１７ｃｍ^−３以下とする。

また、酸化物半導体膜４０３中のアルカリ金属濃度は、ＳＩＭＳにおいて、ナトリウム濃度が５×１０^１６ｃｍ^−３以下、好ましくは１×１０^１６ｃｍ^−３以下、さらに好ましくは１×１０^１５ｃｍ^−３以下とする。同様に、リチウム濃度は、５×１０^１５ｃｍ^−３以下、好ましくは１×１０^１５ｃｍ^−３以下とする。同様に、カリウム濃度は、５×１０^１５ｃｍ^−３以下、好ましくは１×１０^１５ｃｍ^−３以下とする。

また、酸化物半導体膜４０３として、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう。）を含む酸化物半導体膜（ＣＡＡＣ−ＯＳ膜：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ膜ともいう。）を適用することもできる。

ＣＡＡＣとは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む結晶をいう。なお、ＣＡＡＣを構成する酸素の一部は窒素で置換されてもよい。

ＣＡＡＣ−ＯＳ膜は単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ−ＯＳ膜は結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。また、ＣＡＡＣ−ＯＳ膜を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳ膜が形成される基板面、ＣＡＡＣ−ＯＳ膜の表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣ−ＯＳ膜を構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣ−ＯＳ膜が形成される基板面、ＣＡＡＣ−ＯＳ膜の表面などに垂直な方向）を向いていてもよい。このようなＣＡＡＣ−ＯＳ膜の例として、膜状に形成され、膜表面または形成される基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる酸化物膜を挙げることもできる。

酸化物半導体膜４０３は、好ましくはスパッタリング法により、基板加熱温度を１００℃以上６００℃以下、好ましくは１５０℃以上５５０℃以下、さらに好ましくは２００℃以上５００℃以下とし、酸素ガス雰囲気で成膜する。酸化物半導体膜４０３の厚さは、１ｎｍ以上４０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする。成膜時の基板加熱温度が高いほど、得られる酸化物半導体膜４０３の不純物濃度は低くなる。また、酸化物半導体膜４０３中の原子配列が整い、高密度化され、結晶またはＣＡＡＣが形成されやすくなる。さらに、酸素ガス雰囲気で成膜することでも、希ガスなどの余分な原子が含まれないため、結晶またはＣＡＡＣが形成されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、さらに好ましくは８０体積％以上とする。なお、酸化物半導体膜４０３は薄いほど、トランジスタの短チャネル効果が低減される。ただし、薄くしすぎると界面散乱の影響が強くなり、電界効果移動度の低下が起こることがある。

酸化物半導体膜４０３としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系材料をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１またはＩｎ：Ｓｎ：Ｚｎ＝２０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いる。前述の組成比を有するＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いて酸化物半導体膜４０３を成膜することで、結晶またはＣＡＡＣが形成されやすくなる。

次に、第１の加熱処理を行う。第１の加熱処理は、減圧雰囲気、不活性雰囲気または酸化性雰囲気で行う。第１の加熱処理により、酸化物半導体膜４０３中の不純物濃度を低減することができる。図１１（Ｂ）は、以上の工程後の断面図に相当する。

第１の加熱処理は、減圧雰囲気または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧雰囲気または不活性雰囲気にて加熱処理を行うと、酸化物半導体膜４０３中の不純物濃度を効果的に低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。

酸化物半導体膜４０３は、成膜時の基板加熱に加え、第１の加熱処理を行うことで、膜中の不純物準位を極めて小さくすることが可能となる。その結果、トランジスタの電界効果移動度を後述する理想的な電界効果移動度近くまで高めることが可能となる。

なお、酸化物半導体膜４０３に酸素イオンを注入し、加熱処理により酸化物半導体膜４０３に含まれる水素などの不純物を放出させ、該加熱処理と同時に、またはその後の加熱処理により酸化物半導体膜４０３を結晶化させてもよい。

また、第１の加熱処理の代わりにレーザビームを照射して選択的に酸化物半導体膜４０３を結晶化してもよい。または、第１の加熱処理を行いながらレーザビームを照射して選択的に酸化物半導体膜４０３を結晶化してもよい。レーザビームの照射は、不活性雰囲気、酸化性雰囲気または減圧雰囲気で行う。レーザビームの照射を行う場合、連続発振型のレーザビーム（ＣＷレーザビーム）またはパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。例えば、Ａｒレーザ、Ｋｒレーザまたはエキシマレーザなどの気体レーザ、または単結晶もしくは多結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３もしくはＧｄＶＯ_４にドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ及びＴａの一種以上が添加されているものを媒質としたレーザ、もしくはガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどの固体レーザ、または銅蒸気レーザもしくは金蒸気レーザの一種以上から発振される蒸気レーザを用いることができる。このようなレーザビームの基本波、または基本波の第２高調波乃至第５高調波のいずれかのレーザビームを照射することで、酸化物半導体膜４０３を結晶化することができる。なお、照射するレーザビームは、酸化物半導体膜４０３のバンドギャップよりもエネルギーの大きいものを用いると好ましい。例えば、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、またはＸｅＦのエキシマレーザ発振器から射出されるレーザビームを用いてもよい。なお、レーザビームの形状が線状であっても構わない。

なお、異なる条件下において、複数回のレーザビーム照射を行っても構わない。例えば、１回目のレーザビーム照射を希ガス雰囲気または減圧雰囲気で行い、２回目のレーザビーム照射を酸化性雰囲気で行うと、酸化物半導体膜４０３の酸素欠損を低減しつつ高い結晶性が得られるため好ましい。

次に、酸化物半導体膜４０３をフォトリソグラフィ工程などによって島状に加工して酸化物半導体膜４０４を形成する。

次に、ゲート絶縁層４０２及び酸化物半導体膜４０４上に導電膜を形成した後、フォトリソグラフィ工程などによってソース電極４０５Ａ及びドレイン電極４０５Ｂを形成する。当該導電膜の成膜方法として、スパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いればよい。ソース電極４０５Ａ及びドレイン電極４０５Ｂは、ゲート電極層４０１と同様に、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、Ｔａ及びＷ、それらの窒化物、酸化物ならびに合金から一種以上選択し、単層でまたは積層で用いればよい。

次に、上部絶縁膜となる絶縁膜４０６をスパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いて成膜する。図１１（Ｃ）は、以上の工程後の断面図に相当する。絶縁膜４０６は、ゲート絶縁層４０２と同様の方法で成膜すればよい。

なお、絶縁膜４０６に積層して保護絶縁膜を形成してもよい（図示しない）。保護絶縁膜は、２５０℃以上４５０℃以下、好ましくは１５０℃以上８００℃以下の温度範囲において、例えば１時間の加熱処理を行っても酸素を透過しない性質を有すると好ましい。

以上のような性質により、保護絶縁膜を絶縁膜４０６の周辺に設ける構造とするときに、絶縁膜４０６から加熱処理によって放出された酸素が、トランジスタの外方へ拡散していくことを抑制できる。このように、絶縁膜４０６に酸素が保持されるため、トランジスタの電界効果移動度の低下を防止し、しきい値電圧のばらつきを低減させ、かつ信頼性を向上させることができる。

保護絶縁膜は、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ランタン、酸化セシウム、酸化タンタル及び酸化マグネシウムの一種以上を選択して、単層または積層で用いればよい。

絶縁膜４０６の成膜後、第２の加熱処理を行う。以上の工程が図１１（Ｄ）に示す断面図に対応する。第２の加熱処理は、減圧雰囲気、不活性雰囲気または酸化性雰囲気において、１５０℃以上５５０℃以下、好ましくは２５０℃以上４００℃以下の温度で行う。第２の加熱処理を行うことで、ゲート絶縁層４０２及び絶縁膜４０６から酸素が放出され、酸化物半導体膜４０４中の酸素欠損を低減することができる。また、ゲート絶縁層４０２と酸化物半導体膜４０４との界面準位密度、及び酸化物半導体膜４０４と絶縁膜４０６との界面準位密度を低減することができるため、トランジスタのしきい値電圧のばらつきを低減させ、かつ信頼性を向上させることができる。

第１の加熱処理及び第２の加熱処理を経た酸化物半導体膜４０４を用いたトランジスタは、電界効果移動度が高く、オフ電流は小さい。具体的には、チャネル幅が１μｍ当たりのオフ電流を１×１０^−１８Ａ以下、１×１０^−２１Ａ以下または１×１０^−２４Ａ以下とすることができる。

酸化物半導体膜４０４は非単結晶であると好ましい。その理由は、トランジスタの動作、外部からの光や熱の影響で、酸化物半導体膜４０４に酸素欠損が生じた場合に、酸化物半導体膜４０４が完全な単結晶であると、酸素欠損を補償するための格子間酸素が存在しないため酸化物半導体膜４０４中に該酸素欠損に起因するキャリアが生成されてしまうからである。そのため、トランジスタのしきい値電圧がマイナス方向に変動してしまうことがあるからである。

酸化物半導体膜４０４は、結晶性を有すると好ましい。例えば、酸化物半導体膜４０３として、多結晶酸化物半導体膜またはＣＡＡＣ−ＯＳ膜を適用することが好ましい。

以上の工程によって、図１１（Ｄ）に示すトランジスタを作製することができる。

また、上述のトランジスタと異なる構造を有するトランジスタについて図１２（Ａ）〜（Ｄ）を参照して説明する。なお、図１２（Ａ）〜（Ｄ）は、いわゆるエッチングストップ型（チャネルストップ型、チャネル保護型ともいう）のトランジスタの作製工程を示す断面図である。

なお、図１２（Ａ）〜（Ｄ）に示すトランジスタと、図１１（Ａ）〜（Ｄ）に示すトランジスタとの違いは、エッチングストップ膜となる絶縁膜４０８を有するか否かである。そこで、以下では、図１１（Ａ）〜（Ｄ）と重複する説明について省略し、上述の説明を援用するものとする。

上述した工程を行うことによって、図１２（Ａ）、（Ｂ）に示す断面図の構造を得ることができる。

図１２（Ｃ）に示す絶縁膜４０８は、ゲート絶縁層４０２及び絶縁膜４０６と同様に形成することができる。すなわち絶縁膜４０８として、加熱処理により酸素を放出する絶縁膜を用いることが好ましい。

なお、エッチングストップ膜として機能する絶縁膜４０８を設けることで、フォトリソグラフィ工程などによってソース電極４０５Ａ及びドレイン電極４０５Ｂを形成する際に、酸化物半導体膜４０４がエッチングされるのを防止することができる。

また、絶縁膜４０８は絶縁膜４０６と同様に、図１２（Ｄ）に示す絶縁膜４０６の成膜後の第２の加熱処理によって、酸素が放出される。そのため、酸化物半導体膜４０４中の酸素欠損を低減する効果をより高めることができる。そして、ゲート絶縁層４０２と酸化物半導体膜４０４との界面準位密度、及び酸化物半導体膜４０４と絶縁膜４０８との界面準位密度を低減することができるため、トランジスタのしきい値電圧のばらつきを低減させ、かつ信頼性を向上させることができる。

以上の工程によって、図１２（Ｄ）に示すトランジスタを作製することができる。

図１１（Ｄ）、１２（Ｄ）に示したトランジスタによって、走査線駆動回路及び画素を構成することができる。一例として、図４（Ａ）に示すトランジスタ１１として当該トランジスタを適用する構成について図１３を参照して説明する。具体的には、図１３（Ａ）は、図１１（Ｄ）に示したトランジスタをトランジスタ１１として適用した場合の上面図を示す図であり、図１３（Ｂ）は、図１２（Ｄ）に示したトランジスタをトランジスタ１１として適用した場合の上面図である。なお、図１３（Ａ）中の線分Ｃ１−Ｃ２における断面を示す図が図１１（Ｄ）であり、図１３（Ｂ）中の線分Ｃ１−Ｃ２における断面を示す図が図１２（Ｄ）である。

図１３（Ａ）、（Ｂ）に示すトランジスタにおいては、図４（Ａ）に示す信号線６として機能する配線の一部をトランジスタ１１のソース及びドレインの一方として利用し、走査線４として機能する配線の一部をトランジスタ１１のゲートとして利用している。このように、表示装置に設けられる配線の一部を用いてトランジスタの各端子を構成することも可能である。

＜液晶表示装置を搭載した各種電子機器について＞
以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図１４を参照して説明する。

図１４（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。

図１４（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。

図１４（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。

筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１４（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図１４（Ｃ）では表示部２２２７）に画像を表示することができる。

また、図１４（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。

図１４（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。

表示パネル２２４２はタッチパネル機能を備えており、図１４（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。

表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図１４（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図１４（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２６５、バッテリー２２６６などによって構成されている。

図１４（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。

テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。

なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。

１ 走査線駆動回路
２ 信号線駆動回路
３ 電流源
４ 走査線
５ 反転走査線
６ 信号線
７ 電源線
１０ 画素
１１〜１６ トランジスタ
１７ キャパシタ
１８ 有機ＥＬ素子
２０ パルス出力回路
２１〜２７ 端子
３１〜３９ トランジスタ
５０〜５３ トランジスタ
６０ 反転パルス出力回路
６１〜６３ 端子
７１〜７４ トランジスタ
８０ キャパシタ
８１ トランジスタ
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体膜
４０４ 酸化物半導体膜
４０５Ａ ソース電極
４０５Ｂ ドレイン電極
４０６ 絶縁膜
４０８ 絶縁膜
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２１１ 本体
２２１２ スタイラス
２２１３ 表示部
２２１４ 操作ボタン
２２１５ 外部インターフェイス
２２２０ 電子書籍
２２２１ 筐体
２２２３ 筐体
２２２５ 表示部
２２２７ 表示部
２２３１ 電源
２２３３ 操作キー
２２３５ スピーカー
２２３７ 軸部
２２４０ 筐体
２２４１ 筐体
２２４２ 表示パネル
２２４３ スピーカー
２２４４ マイクロフォン
２２４５ 操作キー
２２４６ ポインティングデバイス
２２４７ カメラ用レンズ
２２４８ 外部接続端子
２２４９ 太陽電池セル
２２５０ 外部メモリスロット
２２６１ 本体
２２６３ 接眼部
２２６４ 操作スイッチ
２２６５ 表示部（Ｂ）
２２６６ バッテリー
２２６７ 表示部（Ａ）
２２７０ テレビジョン装置
２２７１ 筐体
２２７３ 表示部
２２７５ スタンド
２２７７ 表示部
２２７９ 操作キー
２２８０ リモコン操作機

Claims (7)

1. ｍ行ｎ列（ｍ、ｎは４以上の自然数）に配設された複数の画素と、
   １行目に配設されたｎ個の前記画素に電気的に接続される第１の走査線及び第１の反転走査線、乃至、ｍ行目に配設されたｎ個の前記画素に電気的に接続される第ｍの走査線及び第ｍの反転走査線と、
   前記第１の走査線乃至前記第ｍの走査線、及び前記第１の反転走査線乃至前記第ｍの反転走査線に電気的に接続されるシフトレジスタと、を有し、
   ｋ行目（ｋはｍ以下の自然数）に配設された前記画素は、
   前記第ｋの走査線に選択信号が入力されることでオン状態となる第１のスイッチと、
   前記第ｋの反転走査線に選択信号が入力されることでオン状態となる第２のスイッチと、を有し、
   前記シフトレジスタは、
   第１のパルス出力回路乃至第ｍのパルス出力回路と、
   第１の反転パルス出力回路乃至第ｍの反転パルス出力回路と、を有し、
   前記第ｓ（ｓは（ｍ−２）以下の自然数）のパルス出力回路は、
   スタートパルス（ｓが１の場合に限る）又は第（ｓ−１）のパルス出力回路が出力するシフトパルスが入力され、且つ、前記第ｓの走査線に対して選択信号を出力し、且つ前記第（ｓ＋１）のパルス出力回路に対してシフトパルスを出力する回路であり、
   前記スタートパルス又は前記第（ｓ−１）のパルス出力回路が出力するシフトパルスの入力が開始されてからシフト期間が経過するまでの第１の期間においてオン状態となる第１のトランジスタを有し、
   前記第１の期間において、前記第１のトランジスタのゲート及びソース間の容量結合を利用することで前記第１のトランジスタのドレインに入力される第１のクロック信号の電位と同一又は略同一の電位をシフトパルスとして前記第１のトランジスタのソースから出力し、
   前記第（ｓ＋１）のパルス出力回路は、
   前記第ｓのパルス出力回路が出力するシフトパルスが入力され、且つ、前記第（ｓ＋１）の走査線に対して選択信号を出力し、且つ前記第（ｓ＋２）のパルス出力回路に対してシフトパルスを出力する回路であり、
   前記第ｓのパルス出力回路が出力するシフトパルスの入力が開始されてから前記シフト期間が経過するまでの第２の期間においてオン状態となる第２のトランジスタを有し、
   前記第２の期間において、前記第２のトランジスタのゲート及びソース間の容量結合を利用することで前記第２のトランジスタのドレインに入力される第２のクロック信号の電位と同一又は略同一の電位をシフトパルスとして前記第２のトランジスタのソースから出力し、
   前記第ｓの反転パルス出力回路は、
   前記第ｓのパルス出力回路が出力するシフトパルスが入力され、且つ前記第２のクロック信号が入力され、且つ、前記第ｓの反転走査線に対して選択信号を出力する回路であり、
   前記第ｓのパルス出力回路が出力するシフトパルスの入力が開始されてから前記第２のクロック信号の電位が変化するまでの第３の期間においてオフ状態となる第３のトランジスタを有し、
   前記第３の期間後に、前記第３のトランジスタのソースから前記第ｓの反転走査線に対する選択信号を出力する表示装置。
2. ｍ行ｎ列（ｍ、ｎは４以上の自然数）に配設された複数の画素と、
   １行目に配設されたｎ個の前記画素に電気的に接続される第１の走査線及び第１の反転走査線、乃至、ｍ行目に配設されたｎ個の前記画素に電気的に接続される第ｍの走査線及び第ｍの反転走査線と、
   前記第１の走査線乃至前記第ｍの走査線、及び前記第１の反転走査線乃至前記第ｍの反転走査線に電気的に接続されるシフトレジスタと、を有し、
   ｋ行目（ｋはｍ以下の自然数）に配設された前記画素は、
   前記第ｋの走査線に選択信号が入力されることでオン状態となる第１のスイッチと、
   前記第ｋの反転走査線に選択信号が入力されることでオン状態となる第２のスイッチと、を有し、
   前記シフトレジスタは、
   第１のパルス出力回路乃至第ｍのパルス出力回路と、
   第１の反転パルス出力回路乃至第ｍの反転パルス出力回路と、を有し、
   前記第ｓ（ｓは（ｍ−２）以下の自然数）のパルス出力回路は、
   スタートパルス（ｓが１の場合に限る）又は第（ｓ−１）のパルス出力回路が出力するシフトパルスが入力され、且つ、前記第ｓの走査線に対して選択信号を出力し、且つ前記第（ｓ＋１）のパルス出力回路に対してシフトパルスを出力する回路であり、
   前記スタートパルス又は前記第（ｓ−１）のパルス出力回路が出力するシフトパルスの入力が開始されてからシフト期間が経過するまでの第１の期間においてオン状態となる第１のトランジスタを有し、
   前記第１の期間において、前記第１のトランジスタのゲート及びソース間の容量結合を利用することで前記第１のトランジスタのドレインに入力される第１のクロック信号の電位と同一又は略同一の電位をシフトパルスとして前記第１のトランジスタのソースから出力し、
   前記第（ｓ＋１）のパルス出力回路は、
   前記第ｓのパルス出力回路が出力するシフトパルスが入力され、且つ、前記第（ｓ＋１）の走査線に対して選択信号を出力し、且つ前記第（ｓ＋２）のパルス出力回路に対してシフトパルスを出力する回路であり、
   前記第ｓのパルス出力回路が出力するシフトパルスの入力が開始されてから前記シフト期間が経過するまでの第２の期間においてオン状態となる第２のトランジスタを有し、
   前記第２の期間において、前記第２のトランジスタのゲート及びソース間の容量結合を利用することで前記第２のトランジスタのドレインに入力される第２のクロック信号の電位と同一又は略同一の電位をシフトパルスとして前記第２のトランジスタのソースから出力し、
   前記第ｓの反転パルス出力回路は、
   前記第ｓのパルス出力回路が出力するシフトパルスが入力され、且つ前記第（ｓ＋１）のパルス出力回路が出力するシフトパルスが入力され、且つ、前記第ｓの反転走査線に対して選択信号を出力する回路であり、
   前記第ｓのパルス出力回路が出力するシフトパルスの入力が開始されてから前記第（ｓ＋１）のパルス出力回路が出力するシフトパルスの入力が開始されるまでの第３の期間においてオフ状態となる第３のトランジスタを有し、
   前記第３の期間後に、前記第３のトランジスタのソースから前記第ｓの反転走査線に対する選択信号を出力する表示装置。
3. 請求項１又は請求項２において、
   前記第３の期間後に、前記第３のトランジスタのゲート及びソース間の容量結合を利用することで前記第３のトランジスタのドレインに入力される電源電位と同一又は略同一の電位を選択信号として前記第３のトランジスタのソースから前記第ｓの反転走査線に対して出力する表示装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記第ｓのパルス出力回路は、
   前記第１の期間においてオン状態となる第４のトランジスタを有し、
   前記第１の期間において、前記第４のトランジスタのゲート及びソース間の容量結合を利用することで前記第４のトランジスタのドレインに入力される第３のクロック信号の電位と同一又は略同一の電位を選択信号として前記第４のトランジスタのソースから出力する表示装置。
5. 請求項４において、
   前記第３のクロック信号は、前記第１のクロック信号よりもデューティ比が小さい表示装置。
6. 請求項４又は請求項５において、
   前記第ｓのパルス出力回路は、
   前記第ｓの走査線に対する選択信号の出力を開始した後に前記第ｓの反転パルス出力回路に対するシフトパルスの出力を開始し、且つ前記第ｓの走査線に対する選択信号の出力が終了した後に前記第ｓの反転パルス出力回路に対するシフトパルスの出力を終了する表示装置。
7. 請求項１乃至請求項６のいずれか一項において、
   ｋ行目に配設された前記画素は、
   有機エレクトロルミネッセンス素子と、
   ゲートに入力される画像信号に応じて、ドレインに電気的に接続された電流源から供給される電流をソースに電気的に接続された前記有機エレクトロルミネッセンス素子に供給する駆動トランジスタと、を有し、
   前記第１のスイッチは、前記駆動トランジスタのゲートに対する前記画像信号の入力を制御するスイッチであり、
   前記第２のスイッチは、前記駆動トランジスタのドレインと前記電流源の電気的な接続を制御するスイッチである表示装置。