JP2010008523A - 表示装置 - Google Patents

Abstract

【課題】有機ＥＬ表示装置において、制御線や制御信号の数を増やさずに、垂直走査線を複数行で共用化する。
【解決手段】サンプリングトランジスタをダブルゲート構成にする。第１のサンプリングトランジスタ１２５を制御するための垂直走査線として共用対象の書込走査線１０４WSを割り当てて複数行の画素回路Ｐで共用する。第２のサンプリングトランジスタ６２５を制御するための垂直走査線としては、既存の垂直走査線であって、自行が属する共用化された組を除く他の組のそれぞれ異なる行の同種や異種の垂直走査線を割り当てる。たとえば、Ｎ行目とＮ＋１行目の書込走査線１０４WSを共用する場合、Ｎ行目のサンプリングトランジスタ６２５のゲートはＮ−２行目の電源供給線１０５DSL_N-2 に、Ｎ＋１行目のサンプリングトランジスタ６２５のゲートはＮ−１行目の電源供給線１０５DSL_N-1 に接続する。
【選択図】図８Ａ

Description

本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）を有する表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電流駆動型の電気光学素子を表示素子として有し、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれる表示装置に関する。

画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。

有機ＥＬ素子は下部電極と上部電極との間に有機正孔輸送層や有機発光層を積層させてなる有機薄膜（有機層）を設けてなり、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、有機ＥＬ素子を流れる電流値を制御することで発色の階調を得ている。

有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。

ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。

このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。

ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。

電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子などの電流駆動型の素子を用いる有機ＥＬ表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子などに供給する。

有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。

有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。

逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。

ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。

このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。

特開２００６−２１５２１３号公報

たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。

一方、低コスト化を考えた場合、画素数を減らすことがないように、画素アレイ部の周辺部に設けられる各種の走査回路から引き出される走査線の数を減らすことが考えられる。この際には、１つの水平走査線に対して複数列の画素を割り当てる、あるいは１つの垂直走査線に対して複数行の画素を割り当てることで、走査回路から出力された走査信号を複数の画素で共用することになる。

画素アレイ部内に配線される走査線数を削減することで、各走査線を駆動するための回路コスト分だけ低コスト化が可能となる。この際には、液晶表示装置において提案されている、画素数を減らすことなく取出し配線の数を削減する仕組みを採り入れることが考えられる。たとえば、水平走査側に着目すると、信号線を複数画素で共用化することで低コスト化を図る仕組みを採り入れることが考えられる（たとえば、特許文献２を参照）。

特開２００６−２５１３２２号公報

特許文献２に記載の仕組みは、信号線を隣接画素で共用し、１つの画素に２つの映像信号を入力して映像信号を書き換える方式である。

しかしながら、特許文献２に記載の仕組みは、電流駆動型の電気光学素子を駆動する際に、電流を流しながら信号書込みを行なうことで移動度補正を行なう仕組みのものには採り入れることはできない。何故なら、映像信号電圧を２回以上駆動トランジスタのゲートに入力すると最初の映像信号に対して移動度補正を行なってしまい、２回目以降に駆動トランジスタのゲートに入力される映像信号に対しては正常に移動度補正動作を行なうことができないためである。

また、特許文献１に記載の仕組みでは、補正用の電位を供給する配線と、補正用のスイッチングトランジスタと、それを駆動するスイッチング用のパルスが必要であり、駆動トランジスタおよびサンプリングトランジスタを含めると５つのトランジスタを使用する５ＴＲ駆動の構成を採っており、垂直走査線の数が多いなど、画素回路の構成が複雑である。画素回路の構成要素が多いことから、表示装置の高精細化の妨げとなる。その結果、５ＴＲ駆動の構成では、携帯機器（モバイル機器）などの小型の電子機器で用いられる表示装置への適用が困難になる。

このため、画素回路の簡素化を図りつつ、さらに走査線の数を削減する仕組みの開発要求がある。この際には、走査線の数を削減するとともに、画素回路の簡素化に伴って、５ＴＲ駆動の構成では生じていない問題が新たに発生することがないようにすることも考慮されるべきである。

本発明は、上記事情に鑑みてなされたもので、先ず、垂直走査系に着目して、制御線や制御信号の数を増やさずに、垂直走査線や垂直走査信号を複数画素（つまり複数行）で共用化することのできる仕組みを提供することを目的とする。

さらに好ましくは、画素回路の簡素化により表示装置の高精細化を可能にする仕組みを提供することを目的とする。また、画素回路の簡素化に当たっては、好ましくは、駆動トランジスタや電気光学素子の特性ばらつきによる輝度変化を抑制することの可能な仕組みを提供することを目的とする。

本発明に係る表示装置の一形態は、垂直走査線を複数画素（つまり複数行）で共用化するべく、駆動電流を生成する駆動トランジスタ、駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および信号振幅に応じた情報を保持容量に書き込む縦続接続された第１のサンプリングトランジスタおよび第２のサンプリングトランジスタを具備し、保持容量に保持された情報に基づく駆動電流を駆動トランジスタで生成して電気光学素子に流すことで電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部を備えるものとする。

そして、画素アレイ部には、さらに、画素回路を垂直走査するための垂直走査パルスを生成する垂直走査部と接続される垂直走査線と、垂直走査部での垂直走査に合わせて映像信号を画素回路（詳しくは第１および第２のサンプリングトランジスタ）に供給する水平走査部と接続される水平走査線とを備えるものとする。

さらに、垂直走査部は少なくとも画素回路を垂直走査して保持容量に信号振幅に応じた情報を書き込むための書込走査パルスを生成する書込走査部を有するものとし、垂直走査線として書込走査部と接続される書込走査線を有し、書込走査部からの垂直走査用の書込駆動パルスが複数行の第１のサンプリングトランジスタの制御入力端に共通に供給されるように書込走査線を配線しておく。さらに、書込走査線が共用されている複数行の組ごとに、第２のサンプリングトランジスタの制御入力端は、自行が属する組を除く他の組のそれぞれ異なる行の同種や異種の垂直走査用の垂直走査パルスが垂直走査部から供給されるように垂直走査線と接続しておく。

つまり、垂直走査系の走査線や走査信号を複数行で共用するために、共用対象の垂直走査線を書込走査線として取り扱い、先ずサンプリングトランジスタを２段接続構成とされたいわゆるダブルゲート構成のものにする。そして、第１のサンプリングトランジスタについては、共用対象となる書込走査線を複数行で共用するように複数行の第１のサンプリングトランジスタの制御入力端に共通に接続する。

一方、第２のサンプリングトランジスタについては、第１および第２のサンプリングトランジスタの組合せによって、通常通りの１行ごとの垂直走査に合わせて、映像信号が駆動トランジスタの制御入力端に供給されるように、自行が属する共用化された組を除く他の組のそれぞれ異なる行の同種や異種の垂直走査線と接続しておく。因みに、「異種」とあるが、組内で第２のサンプリングトランジスタの制御入力端と接続される各垂直走査線の全てが異種であることを意味するものではなく、組内の各第２のサンプリングトランジスタの制御入力端が、少なくとも２種類の垂直走査線と接続されていることを意味する。

これに合わせて、水平走査部側では、書込走査線が共用されている複数行の組ごとに、垂直走査部での垂直走査に合わせて各行用の映像信号を順番に切り替えて画素回路に供給するようにする。垂直走査部側では、書込駆動パルスにより第１のサンプリングトランジスタを垂直走査するとともに、書込走査パルスを共用している組内で、共用した何れかの行の表示処理期間に入り共用化した全ての行の表示処理が完了するまでの全表示処理期間では、第１のサンプリングトランジスタの導通と合わせて第２のサンプリングトランジスタの何れか１つを順番に導通させることで表示処理が順番になされるように、垂直走査用の同種もしくは異種の垂直走査パルスを設定する。

「表示処理」とは、発光期間における画像表示と関係する処理を意味し、たとえば映像信号の信号振幅に応じた情報を保持容量に保持する信号書込み処理や、駆動トランジスタの閾値電圧に対応する電圧を保持容量に保持させる閾値補正処理およびその準備処理や、駆動トランジスタの移動度による駆動電流の依存性を抑制する移動度補正処理、などが含まれる。因みに、第２のサンプリングトランジスタを順番に導通させることの必要ない期間では、垂直走査部は、第１および第２のサンプリングトランジスタの双方を導通させることで、通常通りの表示処理（一例としては、閾値補正処理およびその準備処理が該当する）が行なわれるように垂直走査パルスを設定する。

本発明の一形態によれば、サンプリングトランジスタをダブルゲート構造とし、第１のサンプリングトランジスタを制御するための垂直走査線として共用対象の書込走査線を割り当てることで複数行の画素回路で１本の書込走査線を共用する一方、第２のサンプリングトランジスタを制御するための垂直走査線としては、既存の垂直走査線であって、自行が属する共用化された組を除く他の組のそれぞれ異なる行の同種や異種の垂直走査線を割り当てる。

このため、制御線や制御信号の数を増やさずに、垂直走査線の内の書込走査線や当該書込走査線を経由して画素回路に供給される書込駆動パルスを複数行の画素回路で共用することで低コスト化を図ることが可能となる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子（電気光学素子、発光素子）として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に説明する。このような有機ＥＬ表示装置は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。

なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する全ての実施形態が同様に適用できる。

図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）Ｐが表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。

たとえば、パネル型の表示装置では、ＴＦＴや電気光学素子などの画素回路を構成する素子を行列状に配置した画素アレイ部１０２と、画素アレイ部１０２の周辺に配置され、各画素回路Ｐを駆動するための走査線と接続された走査部（水平駆動部や垂直駆動部）を主要部とする制御部１０９と、制御部１０９を動作させるための各種の信号を生成する駆動信号生成部２００や映像信号処理部３００を備えて装置の全体が構成されるのが一般的である。

一方、製品形態としては、画素アレイ部１０２と制御部１０９を同一の基板１０１（ガラス基板）上に搭載した表示パネル部１００と駆動信号生成部２００や映像信号処理部３００を別体としつつ、図示のように、これら全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らない。表示パネル部１００には画素アレイ部１０２を搭載し、この表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。この場合、表示パネル部１００のみで構成された有機ＥＬ表示装置１とは別基板（たとえばフレキシブル基板）上に制御部１０９や駆動信号生成部２００や映像信号処理部３００などの周辺回路を搭載する形態（周辺回路パネル外配置構成と称する）とする。

また、画素アレイ部１０２と制御部１０９とを同一の基板１０１上に搭載して表示パネル部１００を構成するパネル上配置構成の場合、画素アレイ部１０２のＴＦＴを生成する工程にて同時に制御部１０９（必要に応じて駆動信号生成部２００や映像信号処理部３００も）用の各ＴＦＴを生成する仕組み（ＴＦＴ一体構成と称する）と、ＣＯＧ（Chip On Glass ）実装技術により画素アレイ部１０２が搭載された基板１０１上に制御部１０９（必要に応じて駆動信号生成部２００や映像信号処理部３００も）用の半導体チップを直接実装する仕組み（ＣＯＧ搭載構成と称する）をとってもよい。

表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直走査部の一例である垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平走査部の一例である水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。

垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５を有する。垂直駆動部１０３と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成される。

図示した垂直駆動部１０３および対応する走査線の構成は、画素回路Ｐが後述する本実施形態の２ＴＲ構成の場合に適合させて示したものであるが、画素回路Ｐの構成によっては、その他の走査部が設けられることもある。

画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。

端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。カラー表示対応の場合には、色別（本例ではＲ（赤），Ｇ（緑），Ｂ（青）の３原色）の映像信号Ｖsig_Ｒ，Ｖsig_Ｇ，Ｖsig_Ｂが供給される。

一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。

端子部１０８の各端子は、配線１９９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。

画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに垂直走査線が配線されるとともに、列ごとに信号線（水平走査線の一例）が配線された構成となっている。

たとえば、画素アレイ部１０２には、垂直走査側の各走査線（垂直走査線：書込走査線１０４WSおよび電源供給線１０５DSL ）と水平走査側の走査線（水平走査線）である映像信号線（データ線）１０６HSが形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。

具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源駆動パルスDSL で駆動されるｎ行分の電源供給線１０５DSL_1 〜１０５DSL_n が画素行ごとに配線される。

書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。

本実施形態の有機ＥＬ表示装置１においては、線順次駆動や面順次駆動あるいはその他の方式での駆動が可能になっており、たとえば、垂直駆動部１０３の書込走査部１０４および駆動走査部１０５は行単位で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に、画素アレイ部１０２に書き込む。

水平駆動部１０６は、たとえば、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせ、ドライバ回路を経由して水平走査線（映像信号線１０６HS）に映像信号Ｖsig （水平走査信号の一例）が供給される。

垂直駆動部１０３の各部は、論理ゲートの組合せ（ラッチも含む）とドライバ回路によって構成され、論理ゲートにより画素アレイ部１０２の各画素回路Ｐを行単位で選択し、ドライバ回路を経由して垂直走査線に垂直走査信号が供給される。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。

これら垂直駆動部１０３（書込走査部１０４および駆動走査部１０５）や水平駆動部１０６と垂直走査線（書込走査線１０４WSおよび電源供給線１０５DSL ）や水平走査線（映像信号線１０６HS）の接続態様から分るように、走査信号を画素アレイ部１０２の各画素回路Ｐに供給するには走査線が必要となり、単純な仕組みでは、画素回路Ｐの数が増えると走査線の数もそれに応じて増え、この走査線を駆動するドライバ回路も増えてしまう。図１では便宜的に、行ごとや列ごとに走査線を配置した形態で示しているが、後述する本実施形態の仕組みでは、画素数を維持しつつ走査線（特に書込走査線１０４WS）の数を削減する仕組みを採る。

＜画素回路＞
図２は、図１に示した有機ＥＬ表示装置１を構成する本実施形態の画素回路Ｐに対する第１比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図３は、本実施形態の画素回路Ｐに対する第２比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図４は有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。図４Ａは、有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流Ｉdsに与える影響を説明する図である。

図５は、本実施形態の画素回路Ｐに対する第３比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。後述する本実施形態の画素回路ＰにおけるＥＬ駆動回路は、第３比較例の画素回路Ｐにおける少なくとも保持容量１２０と駆動トランジスタ１２１を具備したＥＬ駆動回路をベースとする。そういった意味では、第３比較例の画素回路Ｐは、事実上、本実施形態の画素回路ＰのＥＬ駆動回路と同様の回路構造を持つと言っても過言ではない。

＜比較例の画素回路：第１例＞
図２に示すように、第１比較例の画素回路Ｐは、基本的にｐ型の薄膜電界効果トランジスタ（ＴＦＴ）でドライブトランジスタが構成されている点に特徴を有する。また、ドライブトランジスタの他に走査用に２つのトランジスタを使用した３Ｔｒ駆動の構成を採っている。

具体的には、第１比較例の画素回路Ｐは、ｐ型の駆動トランジスタ１２１、アクティブＬの駆動パルスが供給されるｐ型の発光制御トランジスタ１２２、アクティブＨの駆動パルスが供給されるｎ型トランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７、および保持容量（画素容量とも称される）１２０を有する。なお、最も単純な回路として、発光制御トランジスタ１２２を取り外した２Ｔｒ駆動の構成を採ることもできる。この場合、有機ＥＬ表示装置１としては駆動走査部１０５を取り外した構成を採る。

駆動トランジスタ１２１は、制御入力端子であるゲート端に供給される電位に応じた駆動電流を有機ＥＬ素子１２７に供給するようになっている。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表わしている。なお、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。

サンプリングトランジスタ１２５は、駆動トランジスタ１２１のゲート端（制御入力端子）側に設けられたスイッチングトランジスタであり、また、発光制御トランジスタ１２２もスイッチングトランジスタである。なお、一般的には、サンプリングトランジスタ１２５はアクティブＬの駆動パルスが供給されるｐ型に置き換えることもできる。発光制御トランジスタ１２２はアクティブＨの駆動パルスが供給されるｎ型に置き換えることもできる。

画素回路Ｐは、垂直走査側の各走査線１０４WS，１０５DSと水平走査側の走査線である映像信号線１０６HSの交差部に配されている。書込走査部１０４からの書込走査線１０４WSは、サンプリングトランジスタ１２５のゲート端に接続され、駆動走査部１０５からの駆動走査線１０５DSは発光制御トランジスタ１２２のゲート端に接続されている。

サンプリングトランジスタ１２５は、ソース端Ｓを信号入力端として映像信号線１０６HSに接続され、ドレイン端Ｄを信号出力端として駆動トランジスタ１２１のゲート端Ｇに接続され、その接続点と第２電源電位Ｖc2（たとえば正電源電圧、第１電源電位Ｖc1と同じでもよい）との間に保持容量１２０が設けられている。括弧書きで示すように、サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させ、ドレイン端Ｄを信号入力端として映像信号線１０６HSに接続し、ソース端Ｓを信号出力端として駆動トランジスタ１２１のゲート端Ｇに接続することもできる。

駆動トランジスタ１２１、発光制御トランジスタ１２２、および有機ＥＬ素子１２７は、第１電源電位Ｖc1（たとえば正電源電圧）と基準電位の一例である接地電位GND の間で、この順に直列に接続されている。具体的には、駆動トランジスタ１２１は、ソース端Ｓが第１電源電位Ｖc1に接続され、ドレイン端Ｄが発光制御トランジスタ１２２のソース端Ｓに接続されている。発光制御トランジスタ１２２のドレイン端Ｄが、有機ＥＬ素子１２７のアノード端Ａに接続され、有機ＥＬ素子１２７のカソード端Ｋが全画素共通のカソード共通配線１２７Ｋに接続されている。カソード共通配線１２７Ｋは、一例として接地電位GND とされ、この場合、カソード電位Ｖcathも接地電位GND となる。

なお、より簡易な構成としては、図２に示した画素回路Ｐの構成においては、最も単純な回路として、発光制御トランジスタ１２２を取り外した２Ｔｒ駆動の構成を採ることもできる。この場合、有機ＥＬ表示装置１としては駆動走査部１０５を取り外した構成を採ることになる。

図２に示した３Ｔｒ駆動や図示を割愛した２Ｔｒ駆動の何れにおいても、有機ＥＬ素子１２７は電流発光素子のため、有機ＥＬ素子１２７に流れる電流量をコントロールすることで発色の諧調を得る。このため、駆動トランジスタ１２１のゲート端への印加電圧を変化させ、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsを変化させることで、有機ＥＬ素子１２７に流れる電流値をコントロールする。この際には、映像信号線１０６HSから供給される映像信号Ｖsig の電位（映像信号線電位）を信号電位とする。なお、階調を示す信号振幅はΔＶinとする。

書込走査部１０４からアクティブＨの書込駆動パルスWSを供給して書込走査線１０４WSを選択状態とし、水平駆動部１０６から映像信号線１０６HSに信号電位を印加すると、ｎ型トランジスタ１２５が導通して、信号電位が駆動トランジスタ１２１のゲート端の電位となり、信号振幅ΔＶinに対応する情報が保持容量１２０に書き込まれる。駆動トランジスタ１２１および有機ＥＬ素子１２７に流れる電流は、保持容量１２０に保持されている駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じた値となり、有機ＥＬ素子１２７はその電流値に応じた輝度で発光し続ける。書込走査線１０４WSを選択して映像信号線１０６HSに与えられた映像信号Ｖsig を画素回路Ｐの内部に伝える動作を、「書込み」あるいは「サンプリング」と呼ぶ。一度信号の書込みを行なえば、次に書き換えられるまでの間、有機ＥＬ素子１２７は一定の輝度で発光を続ける。

第１比較例の画素回路Ｐでは、駆動トランジスタ１２１のゲート端に供給する印加電圧を信号振幅ΔＶinに応じて変化させることで、ＥＬ有機ＥＬ素子１２７に流れる電流値を制御している。このとき、ｐ型の駆動トランジスタ１２１のソース端は第１電源電位Ｖc1に接続されており、この駆動トランジスタ１２１は常に飽和領域で動作している。

＜比較例の画素回路：第２例＞
次に、本実施形態の画素回路Ｐの特徴を説明する上での比較例として、図３に示す第２比較例の画素回路Ｐについて説明する。第２比較例（後述する本実施形態も同様）の画素回路Ｐは、基本的にｎ型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。ｐ型ではなく、ｎ型で各トランジスタを構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。

第２比較例の画素回路Ｐは、基本的にｎ型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点で後述する本実施形態と同じであるが、有機ＥＬ素子１２７や駆動トランジスタ１２１の特性変動（ばらつきや経時変化）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路が設けられていない。

具体的には、第２比較例の画素回路Ｐは、第１比較例の画素回路Ｐにおけるｐ型の駆動トランジスタ１２１を単純にｎ型の駆動トランジスタ１２１に置き換え、そのソース端側に発光制御トランジスタ１２２や有機ＥＬ素子１２７を配置したものである。なお、発光制御トランジスタ１２２もｎ型に置き換えている。もちろん、最も単純な回路として、発光制御トランジスタ１２２を取り外した２Ｔｒ駆動の構成を採ることもできる。

第２比較例の画素回路Ｐでは、発光制御トランジスタを設けるか否かに関わらず、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端側が第１電源電位Ｖc1に接続され、ソース端が有機ＥＬ素子１２７のアノード端側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。

＜電気光学素子のＩel−Ｖel特性との関係＞
一般的に、図４に示すように、駆動トランジスタ１２１はドレイン・ソース間電圧に関わらず駆動電流Ｉdsが一定となる飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣox、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。なお、“＾”はべき乗を示す。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。

ところが、一般的に有機ＥＬ素子を始めとする電流駆動型の発光素子のＩ−Ｖ特性は、図４Ａ（１）に示すように時間が経過すると変化する。図４Ａ（１）に示す有機ＥＬ素子で代表される電流駆動型の発光素子の電流−電圧（Ｉel−Ｖel）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。

たとえば、発光素子の一例である有機ＥＬ素子１２７に発光電流Ｉelが流れるとき、そのアノード・カソード間電圧Ｖelは一意的に決定される。ところが、図４Ａ（１）に示すように、発光期間中では、有機ＥＬ素子１２７のアノード端は駆動トランジスタ１２１のドレイン・ソース間電流Ｉds（＝駆動電流Ｉds）で決定される発光電流Ｉelが流れ、それによって有機ＥＬ素子１２７のアノード・カソード間電圧Ｖel分だけ上昇する。

図２に示した第１比較例の画素回路Ｐは、この有機ＥＬ素子１２７のアノード・カソード間電圧Ｖel分の上昇の影響は駆動トランジスタ１２１のドレイン端側に現れるが、駆動トランジスタ１２１が飽和領域で動作する定電流駆動であるため、有機ＥＬ素子１２７には定電流Ｉdsが流れ続け、有機ＥＬ素子１２７のＩel−Ｖel特性が変化してもその発光輝度が経時変化することはない。

駆動トランジスタ１２１と発光制御トランジスタ１２２と保持容量１２０とサンプリングトランジスタ１２５とを備え、図２に示した接続態様とされた画素回路Ｐの構成にて、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路が構成されるようになっているのである。つまり、画素回路Ｐを映像信号Ｖsig で駆動するとき、ｐ型の駆動トランジスタ１２１のソース端は第１電源電位Ｖc1に接続されており、常に飽和領域で動作するように設計されているので、式（１）に示した値を持つ定電流源となる。

また、第１比較例の画素回路Ｐにおいては、有機ＥＬ素子１２７のＩel−Ｖel特性の経時変化（図４Ａ（１））とともに、駆動トランジスタ１２１のドレイン端の電圧が変化してゆくが、駆動トランジスタ１２１は、保持容量１２０のブートストラップ機能によってゲート・ソース間電圧Ｖgsが原理的には一定に保持されるため、駆動トランジスタ１２１は定電流源として動作し、その結果、有機ＥＬ素子１２７には一定量の電流が流れ、有機ＥＬ素子１２７を一定の輝度で発光させることができ、発光輝度は変化しない。

第２比較例の画素回路Ｐでも、駆動トランジスタ１２１のソース端の電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まるし、駆動トランジスタ１２１は飽和領域で駆動されるので、動作点のソース電圧に対応したゲート・ソース間電圧Ｖgsに関し、前述の式（１）に規定された電流値の駆動電流Ｉdsを流す。

ところが、第１比較例の画素回路Ｐのｐ型の駆動トランジスタ１２１をｎ型に変更した単純な回路（第２比較例の画素回路Ｐ）では、ソース端が有機ＥＬ素子１２７側に接続されてしまう。その結果、前述の図４Ａ（１）に示したように経時変化する有機ＥＬ素子１２７のＩel−Ｖel特性により、同じ発光電流Ｉelに対するアノード・カソード間電圧ＶelがＶel1 からＶel2 へと変化することで、駆動トランジスタ１２１の動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動してしまう。この原因による駆動電流Ｉdsの変動は画素回路Ｐごとの発光輝度のばらつきや経時変動となって現れ、画質の劣化が起きる。

これに対して、詳細は後述するが、ｎ型の駆動トランジスタ１２１を使用する場合においても、駆動トランジスタ１２１のソース端の電位Ｖｓの変動にゲート端の電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまり駆動トランジスタ１２１のソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることができる。これにより、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、このブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。

＜駆動トランジスタのＶgs−Ｉds特性との関係＞
また、第１および第２比較例では、駆動トランジスタ１２１の特性については特に問題視していなかったが、画素ごとに駆動トランジスタ１２１の特性が異なると、その影響が駆動トランジスタ１２１に流れる駆動電流Ｉdsに影響を及ぼす。一例としては、式（１）から分かるように、移動度μや閾値電圧Ｖthが画素によってばらついた場合や経時的に変化した場合、ゲート・ソース間電圧Ｖgsが同じであっても、駆動トランジスタ１２１に流れる駆動電流Ｉdsにばらつきや経時変化が生じ、有機ＥＬ素子１２７の発光輝度も画素ごとに変化してしまうことになる。

たとえば、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧Ｖthや移動度μなどの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。

前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。駆動トランジスタ１２１の閾値電圧ばらつきに着目した場合、特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。また、駆動トランジスタ１２１の移動度ばらつきに着目した場合、特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。

このように、閾値電圧Ｖthや移動度μの違いでＶgs−Ｉds特性に大きな違いが出てしまうと、同じ信号振幅ΔＶinを与えても、駆動電流Ｉdsが変動し、発光輝度が異なってしまい、画面輝度の均一性が得られない。これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、それらの変動の影響を抑制でき、画面輝度の均一性を確保できる。

本実施形態で採用する閾値補正動作および移動度補正動作では、書込みゲインが１（理想値）であると仮定した場合、発光時のゲート・ソース間電圧Ｖgsが“ΔＶin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスや経時により変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。移動度補正時には、大きな移動度μ１に対しては移動度補正パラメータΔＶ１が大きくなるようにする一方、小さい移動度μ２に対しては移動度補正パラメータΔＶ２も小さくなるように負帰還をかけることになる。こう言った意味で、移動度補正パラメータΔＶを負帰還量ΔＶとも称する。

＜比較例の画素回路：第３例＞
図３に示す第２比較例の画素回路Ｐにおける有機ＥＬ素子１２７の経時変化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用したのが本実施形態の画素回路Ｐにてベースとする図５に示す第３比較例の画素回路Ｐである。

第３比較例の画素回路Ｐは、第２比較例の画素回路Ｐと同様に、ｎ型の駆動トランジスタ１２１を使用する。加えて、有機ＥＬ素子の経時変化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。さらに、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。

すなわち、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミング（スイッチングタイミング）の設定により、有機ＥＬ素子１２７の経時変化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能である。

図３に示した第２比較例に対しての構成上の大きな違いは、保持容量１２０の接続態様を変形して、有機ＥＬ素子１２７の経時変化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。

具体的には、第３比較例の画素回路Ｐは、保持容量１２０、ｎ型の駆動トランジスタ１２１、およびアクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎ型トランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。

駆動トランジスタ１２１のゲート端（ノードＮＤ１２２）とソース端との間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端が直接に有機ＥＬ素子１２７のアノード端に接続されている。保持容量１２０は、ブートストラップ容量としても機能するようになっている。有機ＥＬ素子１２７のカソード端は、第１比較例や第２比較例と同様に、全画素共通のカソード共通配線１２７Ｋに接続され、カソード電位Ｖcath（たとえば接地電位GND ）が与えられる。

駆動トランジスタ１２１のドレイン端は、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。

具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレイン端に対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖccと低電圧側の第２電位Ｖssとを切り替えて供給する電源電圧切替回路を具備している。

第２電位Ｖssとしては、映像信号線１０６HSにおける映像信号Ｖsig のオフセット電位Ｖofs （基準電位とも称する）より十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖssを設定する。なお、オフセット電位Ｖofs は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。

サンプリングトランジスタ１２５は、ゲート端が書込走査部１０４からの書込走査線１０４WSに接続され、ドレイン端が映像信号線１０６HSに接続され、ソース端が駆動トランジスタ１２１のゲート端（ノードＮＤ１２２）に接続されている。そのゲート端には、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。

サンプリングトランジスタ１２５は、ソース端とドレイン端とを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ１２５としては、ディプレション型およびエンハンスメント型の何れをも使用できる。

＜画素回路の動作：第３比較例＞
図６は、図５に示した第３比較例の画素回路Ｐに関する第３比較例の駆動タイミングの基本例を説明するタイミングチャートであり、線順次駆動の場合で示している。図６においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分（図では１行目）について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。

後述する本実施形態においても、この図６に示す第３比較例の駆動タイミングの考え方を適用する。なお、図６では、第３比較例の画素回路Ｐにおいて、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための基本例を示すもので、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための駆動タイミングは、図６に示す態様に限らず、様々な変形が可能である。これら様々な変形の駆動タイミングであっても、後述する各実施形態の仕組みを適用できる。

図６に示す駆動タイミングは、線順次駆動の場合であり、書込駆動パルスWS、電源駆動パルスDSL 、および映像信号Ｖsig は、１行分を１組として、各信号のタイミング（特に位相関係）が行単位で独立に制御され、行が代わると１Ｈ（Ｈは水平走査期間）分シフトされる。

以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが１（理想値）であると仮定して、保持容量１２０に信号振幅ΔＶinの情報を、書き込む、保持する、あるいはサンプリングするなどと簡潔に記して説明する。書込みゲインが１未満の場合、保持容量１２０には信号振幅ΔＶinの大きさそのものではなく、信号振幅ΔＶinの大きさに対応するゲイン倍された情報が保持されることになる。

因みに、信号振幅ΔＶinに対応する保持容量１２０に書き込まれる情報の大きさの割合を、書込みゲインＧinput と称する。ここで、書込みゲインＧinput は、具体的には、電気回路的に保持容量１２０と並列に配置される寄生容量を含めた全容量Ｃ１と、電気回路的に保持容量１２０と直列に配置される全容量Ｃ２との容量直列回路において、信号振幅ΔＶinを容量直列回路に供給したときに容量Ｃ１に配分される電荷量に関係する。式で表せば、ｇ＝Ｃ１／（Ｃ１＋Ｃ２）とすると、書込みゲインＧinput ＝Ｃ２／（Ｃ１＋Ｃ２）＝１−Ｃ１／（Ｃ１＋Ｃ２）＝１−ｇとなる。以下の説明において、“ｇ”が登場する記載は書込みゲインを考慮したものである。

また、説明や理解を容易にするため、特段の断りのない限り、ブートストラップゲインが１（理想値）であると仮定して簡潔に記して説明する。因みに、駆動トランジスタ１２１のゲート・ソース間に保持容量１２０が設けられている場合に、ソース電位Ｖｓの上昇に対するゲート電位Ｖｇの上昇率をブートストラップゲイン（ブートストラップ動作能力）Ｇbst と称する。ここで、ブートストラップゲインＧbst は、具体的には、保持容量１２０の容量値Ｃｓ、駆動トランジスタ１２１のゲート・ソース間に形成される寄生容量Ｃ１２１gsの容量値Ｃgs、ゲート・ドレイン間に形成される寄生容量Ｃ１２１gdの容量値Ｃgd、およびサンプリングトランジスタ１２５のゲート・ソース間に形成される寄生容量Ｃ１２５gsの容量値Ｃwsに関係する。式で表せば、ブートストラップゲインＧbst ＝（Ｃｓ＋Ｃgs）／（Ｃｓ＋Ｃgs＋Ｃgd＋Ｃws）となる。

また、第３比較例の駆動タイミングでは、映像信号Ｖsig が非有効期間であるオフセット電位Ｖofs にある期間を１水平期間の前半部とし、有効期間である信号電位Ｖin（＝Ｖofs ＋ΔＶin）にある期間を１水平期間の後半部とする。また、映像信号Ｖsig の有効期間と非有効期間を合わせた１水平期間ごとに、閾値補正動作を複数回（図では３回）に亘って繰り返すようにする。その各回の映像信号Ｖsig の有効期間と非有効期間の切替タイミング（ｔ１３Ｖ，ｔ１５Ｖ）、および書込駆動パルスWSのアクティブとインアクティブの切替タイミング（ｔ１３Ｗ，ｔ１５Ｗ）については、そのタイミングに、各回を“_ ”なしの参照子で示すことで区別する。

まず、有機ＥＬ素子１２７の発光期間Ｂでは、電源供給線１０５DSL が第１電位Ｖccであり、サンプリングトランジスタ１２５がオフした状態である。このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、有機ＥＬ素子１２７に流れる駆動電流Ｉdsは駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じて、式（１）に示される値をとる。

次に、非発光期間に入ると、先ず放電期間Ｃでは、電源供給線１０５DSL を第２電位Ｖssに切り替える。このとき、第２電位Ｖssが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和よりも小さいとき、つまり“Ｖss＜ＶthEL＋Ｖcath”であれば、有機ＥＬ素子１２７は消光し、電源供給線１０５DSL が駆動トランジスタ１２１のソース側となる。このとき、有機ＥＬ素子１２７のアノードは第２電位Ｖssに充電される。

さらに、初期化期間Ｄでは、映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs とする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖss”という値をとる。この“Ｖofs −Ｖss”が駆動トランジスタ１２１の閾値電圧Ｖthよりも大きくないと閾値補正動作を行なうことができないために、“Ｖofs −Ｖss＞Ｖth”とする必要がある。

この後、第１閾値補正期間Ｅに入ると、電源供給線１０５DSL を再び第１電位Ｖccに切り替える。電源供給線１０５DSL （つまり駆動トランジスタ１２１への電源電圧）を第１電位Ｖccとすることで、有機ＥＬ素子１２７のアノードが駆動トランジスタ１２１のソースとなり駆動トランジスタ１２１から駆動電流Ｉdsが流れる。有機ＥＬ素子１２７の等価回路はダイオードと容量で表されるため、有機ＥＬ素子１２７のカソード電位Ｖcathに対するアノード電位をＶelとしたとき、“Ｖel≦Ｖcath＋ＶthEL”である限り、換言すれば、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量Ｃelを充電するために使われる。このとき、有機ＥＬ素子１２７のアノード電位Ｖelは時間とともに上昇してゆく。

一定時間経過後、サンプリングトランジスタ１２５をオフする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthよりも大きいと（つまり閾値補正が完了していないと）、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０を受電するように流れ続け、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは上昇してゆく。このとき、有機ＥＬ素子１２７には逆バイアスがかかっているため、有機ＥＬ素子１２７が発光することはない。

さらに第２閾値補正期間Ｇに入ると、再び映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。このとき“Ｖel＝Ｖofs −Ｖth≦Ｖcath＋ＶthEL”となっている。

なお、この第３比較例の動作例では、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるために、１水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしているが、この繰返し動作は必須ではなく、１水平期間を処理サイクルとして、１回のみの閾値補正動作を実行するようにしてもよい。

閾値補正動作終了後（本例では第３閾値補正期間Ｉの後）は、サンプリングトランジスタ１２５をオフして書込み＆移動度補正準備期間Ｊに入る。映像信号線１０６HSが信号電位Ｖin（＝Ｖofs ＋ΔＶin）となったときに、サンプリングトランジスタ１２５を再度オンしてサンプリング期間＆移動度補正期間Ｋに入る。信号振幅ΔＶinは階調に応じた値である。サンプリングトランジスタ１２５のゲート電位はサンプリングトランジスタ１２５をオンしているために信号電位Ｖin（＝Ｖofs ＋ΔＶin）となるが、駆動トランジスタ１２１のドレイン端は第１電位Ｖccであり駆動電流Ｉdsが流れるためソース電位Ｖｓは時間とともに上昇してゆく。図では、この上昇分をΔＶで示している。

このとき、ソース電圧Ｖｓが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和を越えなければ、換言すると、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さければ、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量とＣelを充電するのに使用される。

この時点では、駆動トランジスタ１２１の閾値補正動作は完了しているため、駆動トランジスタ１２１が流す電流は移動度μを反映したものとなる。具体的には、移動度μが大きいと、このときの電流量が大きく、ソースの上昇も早い。逆に移動度μが小さいと、電流量が小さく、ソースの上昇は遅くなる。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは移動度μを反映して小さくなり、一定時間経過後に完全に移動度μを補正するゲート・ソース間電圧Ｖgsとなる。

この後には、発光期間Ｌに入り、サンプリングトランジスタ１２５をオフして書込みを終了し、有機ＥＬ素子１２７を発光させる。保持容量１２０によるブートストラップ効果により、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流し、有機ＥＬ素子１２７のアノード電位Ｖelは有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れる電圧Ｖｘまで上昇し、有機ＥＬ素子１２７は発光する。

第３比較例の画素回路Ｐにおいても、有機ＥＬ素子１２７は発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため、ノードＮＤ１２１の電位（つまり駆動トランジスタ１２１のソース電位Ｖｓ）も変化する。しかしながら、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０によるブートストラップ効果で一定値に保たれているので、有機ＥＬ素子１２７に流れる電流は変化しない。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても、有機ＥＬ素子１２７には一定電流（駆動電流Ｉds）が常に流れ続け、有機ＥＬ素子１２７の輝度が変化することはない。

ここで、駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）のＶgsに“ΔＶin−ΔＶ＋Ｖth”を代入することで、式（２−１）のように表すことができる。因みに、書込みゲインを考慮したときには、式（１）のＶgsに“（１−ｇ）ΔＶin−ΔＶ＋Ｖth”を代入することで、式（２−２）のように表すことができる。式（２−１）や式（２−２）（纏めて式（２）と称する）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。

この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは信号振幅ΔＶin（詳しくは信号振幅ΔＶinに対応して保持容量１２０に保持されるサンプリング電圧＝Ｖgs）によって決まる。換言すると、有機ＥＬ素子１２７は信号振幅ΔＶinに応じた輝度で発光することになる。

その際、保持容量１２０に保持される情報はソース電位Ｖｓの上昇分ΔＶで補正されている。上昇分ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。駆動トランジスタ１２１の移動度μに対する補正分ΔＶを保持容量１２０に書き込まれる信号に加えるのであるが、その方向は実際には負の方向であり、こう言った意味で、上昇分ΔＶは、移動度補正パラメータΔＶや負帰還量ΔＶとも称する。

有機ＥＬ素子１２７に流れる駆動電流Ｉdsは、駆動トランジスタ１２１の閾値電圧Ｖthや移動度μの変動が相殺され、実質的に信号振幅ΔＶinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthや移動度μに依存しないので、閾値電圧Ｖthや移動度μが製造プロセスによりばらついていたり経時変化があったりしても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。

また、駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続することで、ｎ型の駆動トランジスタ１２１を使用する場合においても、駆動トランジスタ１２１のソース端の電位Ｖｓの変動にゲート端の電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとしており、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまり駆動トランジスタ１２１のソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることができる。

これにより、有機ＥＬ素子１２７の特性の経時変化の影響が緩和され、画面輝度の均一性を確保できる。駆動トランジスタ１２１のゲート・ソース間の保持容量１２０によるブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、ブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。

このように、第３比較例の画素回路Ｐ（事実上、後述する本実施形態の画素回路Ｐも同様）およびそれを駆動する制御部１０９による駆動タイミングによれば、駆動トランジスタ１２１や有機ＥＬ素子１２７の特性変動（ばらつきや経時変動）があった場合でも、それらの変動分を補正することで、表示画面上にはその影響が現われず、輝度変化のない高品質な画像表示が可能になる。

ところで、閾値補正機能や、信号書込み機能や、移動度補正機能や、ブートストラップ機能を働かせるためには、各種のトランジスタへの信号をスイッチング制御する必要がある。たとえば、図５に示した第３比較例の画素回路Ｐを図６に示した駆動タイミングのように制御するには、サンプリングトランジスタ１２５をオン／オフ制御したり、駆動トランジスタ１２１への電源供給を第１電位Ｖccと第２電位Ｖssでスイッチング制御したり、映像信号Ｖsig をオフセット電位Ｖofs と信号電位Ｖin（＝Ｖofs ＋ΔＶin）でスイッチング制御したりする必要がある。これら信号を画素アレイ部１０２の各画素回路Ｐに供給するには走査線が必要となり、画素回路Ｐの数が増えると走査線の数もそれに応じて増えてしまう。このような観点から、画素数を維持しつつ走査線の数を削減する仕組みが求められている。

前述の第３比較例の画素回路Ｐをベースとして低コスト化を考えた場合、画素数を減らすことなく、画素アレイ部１０２の周辺に設けられている制御部１０９（書込走査部１０４、駆動走査部１０５、水平駆動部１０６）から引き出される走査線の数を減らすことが先ず考えられる。走査線を削減することで、その走査線を駆動するための回路コスト分だけ低コスト化が可能となる。

＜比較例の画素回路：第４例と第５例＞
図７は、図１に示した有機ＥＬ表示装置１を構成する本実施形態の画素回路Ｐに対する第４比較例を示す図である。図７Ａは、第４比較例の画素回路Ｐに関する第４比較例の駆動タイミングを説明するタイミングチャートであり、線順次駆動の場合で示している。図７Ｂは、第５比較例の駆動タイミングを説明するタイミングチャートであり、線順次駆動の場合で示している。なお、図７では、４画素分（１行１列のＰ_1,1，１行２列のＰ_1,2，２行１列のＰ_2,1，２行２列のＰ_2,2）とともに表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。これら第４比較例および第５比較例は、走査線数を削減して低コスト化を図るようにした一態様である。

ここで、走査線数を削減して低コスト化を図る場合に、水平駆動部１０６側に着目すると、映像信号線１０６HSを複数画素で共用化することが考えられる。その際には液晶表示装置において、信号線を複数画素で共用化することで低コスト化を図る仕組みを採り入れることが考えられる。たとえば、特開２００６−２５１３２２号公報に記載の仕組みを採り入れることが考えられる。

しかしながら、特開２００６−２５１３２２号公報に記載の仕組みは、信号線を隣接画素で共用し、１つの画素に２つの映像信号を入力して映像信号を書き換える方式であるため、電流を流しながら信号書込みを行なわない方式に対しては有効な手段であるが、電流駆動型の電気光学素子を駆動する際に、電流を流しながら信号書込みを行なうことで移動度補正を行なう第３比較例に、単純にその仕組みを採り入れることはできない。何故なら、映像信号Ｖsig を２回以上駆動トランジスタ１２１のゲートに入力すると、最初の映像信号Ｖsig に対して移動度補正を行なってしまい、２回目以降に駆動トランジスタ１２１のゲートに入力される映像信号Ｖsig に対しては正常に移動度補正動作を行なうことができないためである。これにより、第３比較例の画素回路Ｐでは映像信号線１０６HSを共用化することが難しく、低コスト化という点で問題があると言える。

一方、垂直駆動部１０３側に着目すると、書込走査線１０４WSと電源供給線１０５DSL の何れかを複数画素で共用化することが考えられる。たとえば書込走査線１０４WSを複数画素で共用化することを考えた場合、図７に示すような第４比較例の構成を採ることが考えられる。この第４比較例の構成は、行の系統別に共通線で信号サンプリングを選択する方法である。具体的には、第４比較例の構成では、２ラインで書込走査線１０４WSに与える書込駆動パルスWSを共用化する例で示している。先ず、サンプリングトランジスタを第１のサンプリングトランジスタ１２５と第２のサンプリングトランジスタ６２５の２段縦続接続構成に変更する。端的には、サンプリングトランジスタをダブルゲート構造にするということである。

縦続接続している２つのサンプリングトランジスタ１２５，６２５がともにオンしたときに映像信号線１０６HSからの映像信号Ｖsig （オフセット電位Ｖofs や信号電位Ｖofs ＋ΔＶin）が駆動トランジスタ１２１のゲートに供給されるので、サンプリングトランジスタ１２５，６２５はＡＮＤ（論理積）機能を果たす。よって、２つのサンプリングトランジスタ１２５，６２５の合成となる閾値補正準備パルスや閾値補正パルスでは組内の全行のサンプリングトランジスタ１２５，６２５が全てオンするように、また信号書込みパルスや移動度補正パルスでは各垂直走査の行に応じてサンプリングトランジスタ６２５がオンするように設定すればよい。

そして、たとえば第１のサンプリングトランジスタ１２５に対しては、書込走査部１０４からの書込駆動パルスWSで２ライン（２行）を共通に制御する。第２のサンプリングトランジスタ６２５に関しては、一例として、隣接する奇数行と偶数行の２系統に分けて、２ラインのサンプリング制御線６０４SC_o，６０４SC_eを列で共通化して、それぞれ個別に駆動する。

このため、図７に示すように、奇数ラインと偶数ラインでサンプリング制御線６０４SC_o，６０４SC_eをそれぞれ個別に駆動するために、サンプリング制御線６０４SC_oをサンプリング制御信号SC_oで制御する駆動回路６０４_oとサンプリング制御線６０４SC_eをサンプリング制御信号SC_eで制御する駆動回路６０４_eを有する制御回路６０４を、書込走査部１０４および駆動走査部１０５とは別に用意する。

図７Ａに示す第４比較例のタイミングチャートのように、２段目の奇数列のサンプリングトランジスタ６２５_o，６２５_eについては、奇数列と偶数列でサンプリング期間＆移動度補正期間Ｑを別の水平走査期間に割り当てる。このため、他行のサンプリング期間＆移動度補正期間Ｋをも加味して、奇数列のサンプリング制御信号SC_oは偶数列のサンプリング期間＆移動度補正期間Ｑ_eにインアクティブＬにし、偶数列のサンプリング制御信号SC_eは奇数列のサンプリング期間＆移動度補正期間Ｑ_oにインアクティブＬにする。

第１のサンプリングトランジスタ１２５については２ライン分が共通に駆動され、第２のサンプリングトランジスタ６２５については奇数列分が共通に駆動されかつ偶数列分が共通に駆動されるので、閾値補正動作を複数回行なっているとき奇数ラインと偶数ラインとでは閾値補正動作が１回分の差を持ち、本例では偶数列の方が１回分少なくなる。その結果、奇数ラインと偶数ラインで閾値補正終了後から信号サンプリングまでの時間がラインごとに１Ｈ以上離れる。

しかしながら、第４比較例のような方式では、ムラやスジといった画質劣化の問題を引き起こす要因として、奇数ラインと偶数ラインで閾値補正終了後から信号サンプリングまでの時間がラインごとに１Ｈ以上離れてしまう点（第１の要因と称する）と、閾値補正回数が異なる点（第２の要因と称する）がある。

第１の要因による画質劣化は、ラインごとに１Ｈ以上離れてしまうのではなく、ラインごとに書込みタイミングが時間差を持ってしまい、その時間差が１Ｈ以上あることにある。よって、第１の要因は図７Ｂのように時間差を短くすることで大きく改善することが可能と考えられる。

第２の要因は、閾値補正回数が異なることで画質劣化が発生するということであるが、これは、基本的に閾値補正は時間に対して飽和傾向となっているので、ある程度回数を多くすれば（換言すると補正時間を長くすれば）回数が１回増減しても画質に影響しない性質を持つ。つまり、画質に与える影響度合いは、回数が少ないときは１回の回数の差は画質不良として認識されるが、回数が増えるほど１回の回数の差が与える影響が小さくなると言うことができる。

画質劣化の問題を解消する手法として、第１の要因からの側面では前述のように、たとえば、図７Ｂに示す第５比較例のタイミングチャートのように、複数の水平期間（本例では２Ｈ期間）を合成して閾値補正期間をその合成した部分で共通に（２ライン同時に）行なった後、サンプリング期間＆移動度補正期間Ｋに入ると、順に（たとえば奇数列→偶数列の順に）信号書込みを行なう方式にしつつ、第４比較例のように共通線を用いる駆動にすることが考えられる。

しかしながら、この第５比較例の場合、合成した２ライン分の信号書込みを行なうために、映像信号Ｖsig （詳しくは信号電位Ｖin＝Ｖofs ＋ΔＶin）を奇数行用のＶsig_o と偶数行用のＶsig_e とに切り替えて信号書込みを行なう必要がある。このためには、信号電位Ｖin（＝Ｖofs ＋ΔＶin）を奇数行用の信号電位Ｖin_o＝Ｖofs ＋ΔＶin_oと偶数行用の信号電位Ｖin_e＝Ｖofs ＋ΔＶin_eとに切り替えることになり、水平駆動部１０６に記憶部（たとえばラインメモリ）を備えなければならず、低コスト化という点では難点がある。

＜改善手法：第１実施形態＞
図８〜図８Ｂは、図７〜図７Ｂで示した第４比較例および第５比較例の問題点を解消しつつ、垂直駆動部１０３側の書込走査線１０４WSや電源供給線１０５DSL を複数画素で共用化する有機ＥＬ表示装置の第１実施形態を説明する図である。ここで、図８は、第１実施形態の有機ＥＬ表示装置１の８画素（４行２列）分の画素回路Ｐと各走査部（書込走査部１０４、駆動走査部１０５、水平駆動部１０６）との間の各走査線（書込走査線１０４WS、電源供給線１０５DSL 、映像信号線１０６HS）の接続関係の概要を示す図である。図８Ａは図８の４画素（２行２列）分の画素回路Ｐとの結線関係の詳細を示す図である。図８Ｂは、第１実施形態の駆動タイミングを説明するタイミングチャートであり、線順次駆動の場合で示している。文中説明において行番号を示して説明する際には、“_ ”と行番号の参照子を付して示すこともある。後述する他の実施形態も同様である。

後述する他の実施形態も含めて、本実施形態は、垂直走査系の走査線を複数画素で共用化するに当たり、第４比較例や第５比較例と同様に、書込走査線１０４WSを２つ（２行分）以上の画素回路Ｐで共用する。詳しくは、複数行（典型例は隣接する複数行）の一方のサンプリングトランジスタ（第１のサンプリングトランジスタ１２５）の制御入力端（ゲート）を共通の書込走査線１０４WSに接続して共通の書込駆動パルスWSで制御する。

さらに、他方のサンプリングトランジスタ（第２のサンプリングトランジスタ６２５）の制御入力端（ゲート）を他行（共用化している部分は除く）の同種または異種の垂直走査線に接続し、たとえば他行の書込駆動パルスWSや他行の電源駆動パルスDSL をサンプリング制御信号SCとして利用して制御する点に特徴を有する。他方のサンプリングトランジスタの制御入力端を他行の同種または異種の垂直走査線に接続するので、サンプリングトランジスタ６２５の制御に書込走査部１０４や駆動走査部１０５を利用することができ、第５比較例とは異なり、他方のサンプリングトランジスタを制御する走査部を書込走査部１０４および駆動走査部１０５とは別に用意する必要がないという利点がある。

第１のサンプリングトランジスタ１２５は通常通りの書込駆動パルスWSを使用して複数行分共通に制御する。一方、第２のサンプリングトランジスタ６２５は、他行の書込駆動パルスWSや他行の電源駆動パルスDSL を利用して、共用化した組内で、複数回に亘る表示処理期間（本例では閾値補正期間）の大部分ではサンプリングトランジスタ１２５のオンと合わせてオンするように制御する。

そして、共用化した何れかの行の表示処理期間（本例では信号書込み期間や移動度補正期間に入り共用化した全ての行の表示処理（本例では信号書込みや移動度補正）が完了するまでの期間（全表示処理期間：本例では全サンプリング期間＆移動度補正期間Ｑ_allと称する）では、サンプリングトランジスタ１２５のオンと合わせてサンプリングトランジスタ６２５の何れか１つを順番にオンさせることで表示処理（本例では信号書込みや移動度補正）が順番になされるように制御する。

全サンプリング期間＆移動度補正期間Ｑ_allでは、何れかのサンプリングトランジスタ６２５が表示処理（本例では信号書込みや移動度補正）のためにオンするとき、書込駆動パルスWSや書込走査線１０４WSを共用化している他行のサンプリングトランジスタ１２５もオンしているので、他行での表示処理動作（本例では信号書込みや移動度補正）を禁止するべく、他行のサンプリングトランジスタ６２５がオフするように他行の書込駆動パルスWSや他行の電源駆動パルスDSL を設定する。

また、サンプリングトランジスタ６２５を制御するためにも利用される他行の書込駆動パルスWSや他行の電源駆動パルスDSL は、各行で極力同じような遷移状態となるようにする、つまり他行における書込駆動パルスWSや電源駆動パルスDSL に基づくトランジスタの基本的なオン／オフ動作の状態が極力揃うようにする。サンプリングトランジスタ６２５を制御するためのサンプリング制御信号SCに書込駆動パルスWSや電源駆動パルスDSL を利用したことで、行によって動作のアンバランスが生じないようにするためである。これにより、各行の垂直走査線を制御するための走査パルスは、基準パルスを作成して、それをシフトレジスタで１Ｈずつ順次シフトさせる一般的な仕組みを適用可能となる。

特に、後述する他の実施形態との相違点として、第１実施形態では、他方のサンプリングトランジスタの制御入力端（ゲート）を他行の電源供給線１０５DSL に接続し、他行の電源駆動パルスDSL を利用して制御する点に特徴を有する。つまり、共用化部分を除く他行の電源駆動パルスDSL を用いて他方のサンプリングトランジスタを制御することで、書込走査部１０４から引き出される走査線（書込走査線１０４WS）の本数を削減するものである。

理解を容易にするため、第４比較例や第５比較例と同様に、２行分の書込走査線１０４WSに与える書込駆動パルスWSを共用化する例で各図は示している。なお、２種類の垂直走査線（書込走査線１０４WSと電源供給線１０５DSL ）を区別するため、図８および図８Ａでは（後述する他の実施形態でも同様である）、電源供給線１０５DSL を点線で示している。

垂直方向に隣接する２画素（２ライン分の画素回路Ｐ）で書込走査線１０４WSに与える書込駆動パルスWSを共用するため、先ず、図７に示した第４比較例と同様に、サンプリングトランジスタを第１のサンプリングトランジスタ１２５と第２のサンプリングトランジスタ６２５の２段縦続接続構成とし、サンプリングトランジスタをダブルゲート構造にする。

そして、図８および図８Ａに示すように、第１のサンプリングトランジスタ１２５に対しては、２ライン（２行）分の画素回路Ｐを同じ書込走査線１０４WSに接続することで、書込走査部１０４からの書込駆動パルスWSで２ラインを共通に制御する。第２のサンプリングトランジスタ６２５は、ゲートを２行前の電源供給線１０５DSL に接続することで、駆動走査部１０５からの２行前の電源駆動パルスDSL で制御する。

たとえば、Ｎ行目とＮ＋１行目のサンプリングトランジスタ１２５の各ゲートはサンプリングトランジスタ１２５の制御線である書込走査線１０４WS_Nに共通に接続されている。一方、Ｎ行目のサンプリングトランジスタ６２５のゲートはその２行前であるＮ−２行目の駆動トランジスタ１２１の電源制御線である電源供給線１０５DSL_N-2 に接続されており、Ｎ＋１行目のサンプリングトランジスタ６２５のゲートはその２行前であるＮ−１行目の駆動トランジスタ１２１の電源制御線である電源供給線１０５DSL_N-1 に接続されている。

図８および図８Ａから理解されるように、第２のサンプリングトランジスタ６２５のゲートを２行前の電源供給線１０５DSL に接続するので、書込走査線１０４WSあるいは電源供給線１０５DSL と交差させる必要が生じる。なお、画素アレイ部１０２の垂直走査の端部（本例では最上部）についてはサンプリングトランジスタ６２５を制御する電源供給線１０５DSL が不足することになるが、その分のダミーの行を設ければよい。

図８Ｂには、第１実施形態のタイミングチャートが示されている。後述する他の実施形態も含めて、線順次駆動であり、電源駆動パルスDSL および書込駆動パルスWSや映像信号Ｖsig は、書込駆動パルスWSや書込走査線１０４WSを共通化した２行分を１組として各信号のタイミング（特に位相関係）が規定され、組が変わると２Ｈ分シフトされる。以下の説明においては、Ｎ行目とＮ＋１行目に着目して説明する。

先ず、サンプリングトランジスタ１２５とサンプリングトランジスタ６２５でＡＮＤ（論理積）機能を果たすので、Ｎ行目のサンプリングトランジスタ１２５，６２５により合成された制御信号は書込駆動パルスWS_N（WS_N+1を兼用）と電源駆動パルスDSL_N-2 との論理積となるし、Ｎ＋１行目のサンプリングトランジスタ１２５，６２５により合成された制御信号は書込駆動パルスWS_N（WS_N+1を兼用）と電源駆動パルスDSL_N-1 との論理積となる。

Ｎ行目のサンプリングトランジスタ６２５_NとＮ＋１行目のサンプリングトランジスタ６２５_N+1についてはサンプリング期間＆移動度補正期間Ｑを別の水平走査期間に割り当てる。このため、先ず、全サンプリング期間＆移動度補正期間Ｑ_allに入ると、Ｎ行目とＮ＋１行目の閾値補正回数が同じになるように他行の閾値補正の禁止を加味して、Ｎ＋１行目の閾値補正時にＮ行目のサンプリングトランジスタ６２５_Nをオフさせておくべく電源駆動パルスDSL_N-2 を第２電位Ｖssにする。

また、他行のサンプリング＆移動度補正の禁止をも加味して、サンプリング期間＆移動度補正期間Ｑ_NにはＮ＋１行目のサンプリングトランジスタ６２５_N+1を制御するためのサンプリング制御信号SC_N+1としても利用されるＮ−１行目の電源駆動パルスDSL_N-1 を第２電位ＶssにしてＮ行目の信号書込み完了後に第１電位Ｖccに戻す。サンプリング期間＆移動度補正期間Ｑ_N+1にはＮ行目のサンプリングトランジスタ６２５_Nを制御するためのサンプリング制御信号SC_Nとしても利用されるＮ−２行目の電源駆動パルスDSL_N-2 を第２電位ＶssにしてＮ＋１行目の信号書込み完了後に第１電位Ｖccに戻す。２行前の電源駆動パルスDSL を第２電位Ｖssにすることで信号電位Ｖinのサンプリングを決定することになる。

因みに、図ではＮ行目の信号書込み完了後でＮ＋１行目の閾値補正開始前に電源駆動パルスDSL_N-2 を第２電位Ｖssにして、そのままサンプリング期間＆移動度補正期間Ｑ_N+1時に入るようにしているが、このことは必須ではなく、少なくとも閾値補正期間Ｐ_N+1とサンプリング期間＆移動度補正期間Ｑ_N+1に電源駆動パルスDSL_N-2 が第２電位Ｖssにあればよい。

ここで、各行の発光期間（第１実施形態）について考察する。閾値補正期間Ｐ_N+1やサンプリング期間＆移動度補正期間Ｑ_N+1にＮ−２行目の電源駆動パルスDSL_N-2 を第２電位Ｖssにすると、そのままではサンプリング期間＆移動度補正期間Ｑ_N-2後のサンプリングトランジスタ１２５のオフタイミング以降の発光時間が電源駆動パルスDSL_N-2 を第２電位Ｖssにした分異なってしまうため、Ｎ−２行目とＮ−１行目で視覚的には輝度差が感じられる。

そこで、各行の有機ＥＬ素子１２７の発光期間を揃えるため、全サンプリング期間＆移動度補正期間Ｑ_all後のサンプリングトランジスタ１２５のオフと電源ラインである電源供給線１０５DSL の第１電位Ｖccと第２電位Ｖssの切替え（電源オフ）をＮ−２行目とＮ−１行目で同じような遷移状態とするべく、Ｎ−２行目に対して１Ｈ分後ろにずれた状態でＮ−１行目の電源駆動パルスDSL_N-1 を第２電位Ｖssにする。

因みに、サンプリング期間＆移動度補正期間Ｑ_Nに電源駆動パルスDSL_N-1 を第２電位Ｖssにしていることに合わせて、Ｎ−１行目に対して１Ｈ分前にずれた状態でＮ−２行目の電源駆動パルスDSL_N-2を第２電位Ｖssにする。こうすることで、Ｎ−２行目とＮ−１行目の電源駆動パルスDSL_N-2 ，DSL_N-1 が１Ｈずれた状態で同じような遷移状態となる。各行の電源駆動パルスDSL のオン／オフが１Ｈずれた状態で揃うことになる。

有機ＥＬ素子１２７の発光期間は、基本的には、サンプリング期間＆移動度補正期間Ｑ後の書込駆動パルスWSをインアクティブとするタイミング（サンプリングトランジスタ１２５のオフタイミング）と電源ラインである電源供給線１０５DSL の第２電位Ｖssへの切替え（電源オフ）で決定される。本例では、サンプリング期間＆移動度補正期間Ｑ後の書込駆動パルスWSをインアクティブとした後に閾値準備期間に入るために電源供給線１０５DSL を第２電位Ｖssへ切り替える前に、電源駆動パルスDSL_N ，DSL_N+1 を一旦第２電位Ｖssに切り替えている。このため、各行のサンプリング期間＆移動度補正期間Ｑ後にサンプリングトランジスタ１２５をオフした時点が発光開始タイミングとなり、その後に閾値補正動作に入る前の初期化のために電源駆動パルスDSL を第２電位Ｖssに切り替えるタイミングが発光終了タイミングとなり、そのうちの電源駆動パルスDSL が第２電位Ｖssの期間を除いた分がトータルの発光期間となる。

２つのサンプリングトランジスタ１２５，６２５がＡＮＤとなって機能するため、他段を誤動作させないために電源駆動パルスDSL を第２電位Ｖssに切り替える。図６と図８Ｂに示したタイミングチャートの電源駆動パルスDSL の関係から理解されるように、閾値補正動作に入る前の初期化のために電源駆動パルスDSL を第２電位Ｖssに切り替えるタイミングは行ごとに１Ｈずつシフトする。これにより、Ｎ行目とＮ＋１行目では、発光期間の開始タイミングと終了タイミングがそれぞれ１Ｈずれた状態となり、双方の発光期間が同一になる。

このように、第１実施形態の仕組みでは、別の組（本例ではＮ行目およびＮ＋１行目ともに２行前）の電源駆動パルスDSL を第２電位Ｖssにして（換言すると駆動トランジスタ１２１への電源をオフにして）、信号電位のサンプリングや移動度補正を行なうタイミングを決定しているので、自行の電源駆動パルスDSL もサンプリング期間＆移動度補正期間の後で第２電位Ｖssになる期間がある。しかしながら、信号書込み終了後に自行の電源供給線１０５DSL が第２電位Ｖssになっても（つまり電源がオフしても）、駆動トランジスタ１２１のゲート・ソース間には保持容量１２０が接続されておりブートストラップ機能が働きゲート・ソース間電圧Ｖgsは一定であるため、再び電源供給線１０５DSL が第１電位Ｖccに戻ったとき（つまり電源がオンしたとき）に、有機ＥＬ素子１２７は再び正常に発光することができ、発光輝度が変化することはない。

また、第１のサンプリングトランジスタ１２５については２ライン分が共通に駆動され、第２のサンプリングトランジスタ６２５については電源駆動パルスDSL_N-2 ，DSL_N-1 で行別に駆動されるので、書込駆動パルスWSを共通化した２行についてサンプリング期間＆移動度補正期間Ｑを別の水平走査期間に割り当てつつ閾値補正動作を複数回行なっているとき、第４比較例とは異なり、何れも閾値補正動作が同じ回数となる。よって、第４比較例のようなムラやスジといった画質劣化の問題が生じることはない。

また、第２のサンプリングトランジスタ６２５のゲートを２行前の電源供給線１０５DSL に接続して２行前の電源駆動パルスDSL で制御するようにしているので、第５比較例とは異なり、第２のサンプリングトランジスタ６２５を制御する走査部を書込走査部１０４および駆動走査部１０５とは別に用意する必要がなく低コスト化を確実に実現できる利点がある。

垂直駆動部１０３（スキャナまたはドライバ）から出力される制御信号の数を増やすことなく、また外部に余分な制御回路や制御線を持たずにサンプリングトランジスタ１２５の制御線である書込走査線１０４WSの本数を減らす（本例では半分にする）ことができ低コスト化が確実に可能となる。

なお、前例では、第２のサンプリングトランジスタ６２５のゲートを２行前の電源供給線１０５DSL に接続するようにしていたが、これは一例に過ぎず、第２のサンプリングトランジスタ６２５のゲートは、共用化している部分を除いた他行の電源供給線１０５DSL である限り何れの行の電源供給線１０５DSL に接続してもよい。ただし、共用化している部分から離れるほど配線長が長くなり書込走査線１０４WSとの交差が増える不利益が生じる。たとえば配線抵抗が大きくなることでのタイミングずれが交差によるクロスショートが増えるなどが起こり得る。また、画素アレイ部１０２の垂直走査の端部に設けるダミーの行数が増える難点もある。したがって、第２のサンプリングトランジスタ６２５のゲートは、共用化している部分の近傍の電源供給線１０５DSL に接続するのが好ましい。

また、前例では、書込駆動パルスWSを２行分で共用化する例で説明したが、これは一例に過ぎず、共用化の対象となる書込駆動パルスWSが２行分であればよく、隣接する２行分でなくてもよい。

さらに、前例では、理解を容易にするため、隣接する２行分で書込駆動パルスWSを共用化する例で説明したが、これは一例に過ぎず、共用化の対象数は任意（ｋ個とする）であり、サンプリングトランジスタをダブルゲート構造にして、ｋ行分で書込駆動パルスWSを共用化するようにしてもよい。この場合、第２のサンプリングトランジスタ６２５については、共用化の対象となる行を除く他の組の各別の行の電源供給線１０５DSL に接続して各別の行の電源駆動パルスDSL をサンプリング制御信号SCに使用するようにすればよい。ただし、２行の共用化の場合と同様に、共用化している部分から離れるほど、配線長が長くなる、書込走査線１０４WSとの交差が増える、ダミー行が増える、などの不利益が生じる。

＜改善手法：第２実施形態＞
図９および図９Ａは、図７〜図７Ｂで示した第４比較例および第５比較例の問題点を解消しつつ、垂直駆動部１０３側の書込走査線１０４WSや電源供給線１０５DSL を複数画素で共用化する有機ＥＬ表示装置の第２実施形態を説明する図である。ここで、図９は、第２実施形態の有機ＥＬ表示装置１の８画素（４行２列）分の画素回路Ｐと各走査部（書込走査部１０４、駆動走査部１０５、水平駆動部１０６）との間の各走査線（書込走査線１０４WS、電源供給線１０５DSL 、映像信号線１０６HS）の接続関係の概要を示す図である。図９Ａは、第２実施形態の駆動タイミングを説明するタイミングチャートであり、線順次駆動の場合で示している。理解を容易にするため、第１実施形態と同様に、隣接する２行分の画素回路Ｐに与える書込駆動パルスWSや書込走査線１０４WSを共用化する例で各図は示している。

第２実施形態では、第２のサンプリングトランジスタ６２５の制御入力端（ゲート）を、共用化行の一方は共用化部分を除く他の組の書込走査線１０４WSに接続して他の組の書込駆動パルスWSをサンプリング制御信号SCとして利用して制御するとともに、共用化行の他方は共用化部分を除く他の組の別行の電源供給線１０５DSL に接続して他行の電源駆動パルスDSL をサンプリング制御信号SCとして利用して制御する点に特徴を有する。つまり、共用化部分を除く他の組の書込駆動パルスWSと他行の電源駆動パルスDSL （共用化部分でそれぞれ異なる行にする）を用いて第２のサンプリングトランジスタ６２５を制御することで、書込走査部１０４から引き出される走査線（書込走査線１０４WS）の本数を削減して、書込駆動パルスWSを複数画素で共用するものである。

垂直方向に隣接する２画素（２ライン分の画素回路Ｐ）で書込走査線１０４WSに与える書込駆動パルスWSを共用するため、先ず、図８〜図８Ｂに示した第１実施形態と同様に、サンプリングトランジスタを第１のサンプリングトランジスタ１２５と第２のサンプリングトランジスタ６２５の２段縦続接続構成にする。そして、図９に示すように、第１のサンプリングトランジスタ１２５に対しては、２ライン（２行）分の画素回路Ｐを同じ書込走査線１０４WSに接続することで、書込走査部１０４からの書込駆動パルスWSで２ラインを共通に制御する。第２のサンプリングトランジスタ６２５は、共用化部分の一方のゲートを１組前の共用化部分（２行前）の書込走査線１０４WSに接続することで書込走査線１０４WSからの２行前の書込駆動パルスWSで制御するとともに、共用化部分の他方のゲートを２行前の電源供給線１０５DSL に接続することで駆動走査部１０５からの２行前の電源駆動パルスDSL で制御する。

たとえば、Ｎ行目とＮ＋１行目のサンプリングトランジスタ１２５の各ゲートはサンプリングトランジスタ１２５の制御線である書込走査線１０４WS に共通に接続されている。一方、Ｎ行目のサンプリングトランジスタ６２５のゲートはその共用化部分の１つ前の共用化部分（１組前）であるＮ−２（あるいはＮ−１）行目のサンプリングトランジスタ１２５のゲート制御線である書込走査線１０４WSに接続されており、Ｎ＋１行目のサンプリングトランジスタ６２５のゲートはその２行前であるＮ−１行目の駆動トランジスタ１２１の電源制御線である電源供給線１０５DSL に接続されている。

図９から理解されるように、第２のサンプリングトランジスタ６２５のゲートを２行前の書込走査線１０４WSや電源供給線１０５DSL に接続するので、書込走査線１０４WSあるいは電源供給線１０５DSL と交差させる必要が生じる。なお、画素アレイ部１０２の垂直走査の端部（本例では最上部）についてはサンプリングトランジスタ６２５を制御する書込走査線１０４WSや電源供給線１０５DSL が不足することになるが、その分のダミーの行を設ければよい。

図９Ａに示す第２実施形態のタイミングチャートのように、Ｎ行目のサンプリングトランジスタ６２５_NとＮ＋１行目のサンプリングトランジスタ６２５_N+1についてはサンプリング期間＆移動度補正期間Ｑを別の水平走査期間に割り当てる。このため、Ｎ行目のサンプリングトランジスタ６２５_Nを制御するための１組前の書込駆動パルスWS_N-2（WS_N-1と兼用）はサンプリング期間＆移動度補正期間Ｑ_NにアクティブＨにする。

加えて、他行のサンプリング＆移動度補正の禁止をも加味して、サンプリング期間＆移動度補正期間Ｑ_NにはＮ＋１行目のサンプリングトランジスタ６２５_N+1を制御するためのサンプリング制御信号SC_N+1としても利用される２行前の電源駆動パルスDSL_N-1 を第２電位Ｖssにする。因みに、Ｎ＋１行目のサンプリング期間＆移動度補正期間Ｑ_N+1ではＮ行目のサンプリングトランジスタ６２５_Nを制御するためのサンプリング制御信号SC_Nとしても利用される１組前の書込駆動パルスWS_N-2をインアクティブＬにしているので原理的にはＮ行目の電源駆動パルスDSL_N は第１電位Ｖccのままでもよいが、本例では動作の対称性のため第２電位Ｖssにしている。事実上、１行前の電源駆動パルスDSL を第２電位Ｖssにすることで信号電位のサンプリングを決定することになる。つまり、全ラインを１Ｈずつシフトして同じような変化状態とした方が垂直駆動部１０３（スキャナ、ドライバ）をより簡単な構成にすることができるのでこのようにしているが、このことは必須でない。

ここで、各行の発光期間（第２実施形態）について考察する。本例でも、各行のサンプリング期間＆移動度補正期間Ｑ後にサンプリングトランジスタ１２５をオフした時点が発光開始タイミングとなり、その後に閾値補正動作に入る前の初期化のために電源駆動パルスDSL を第２電位Ｖssに切り替えるタイミングが発光終了タイミングとなり、そのうちの電源駆動パルスDSL が第２電位Ｖssの期間を除いた分がトータルの発光期間となる。

このように、第２実施形態の仕組みでは、第２のサンプリングトランジスタ６２５を制御する制御信号の取扱いが第１実施形態とは異なるものの、別の組（Ｎ行目に対して１行前）の電源駆動パルスDSL を第２電位Ｖssにして（換言すると駆動トランジスタ１２１への電源をオフにして）、信号電位のサンプリングや移動度補正を行なうタイミングを決定しているので、自行の電源駆動パルスDSL もサンプリング期間＆移動度補正期間の後で第２電位Ｖssになる期間がある。しかしながら、第１実施形態での説明から理解されるように、駆動トランジスタ１２１のゲート・ソース間には保持容量１２０が接続されておりブートストラップ機能が働きゲート・ソース間電圧Ｖgsは一定であるため、再び電源供給線１０５DSL が第１電位Ｖccに戻ったとき（つまり電源がオンしたとき）に有機ＥＬ素子１２７は再び正常に発光することができる。

また、書込駆動パルスWSを共通化した２行についてサンプリング期間＆移動度補正期間Ｑを別の水平走査期間に割り当てつつ閾値補正動作を複数回行なっているとき、第１実施形態と同様に何れも閾値補正動作が同じ回数となる。よって、第４比較例のようなムラやスジといった画質劣化の問題が生じることはない。

また、第２のサンプリングトランジスタ６２５の一方のゲートを１組前の書込走査線１０４WSに接続して１組前の書込駆動パルスWSで制御するとともに第２のサンプリングトランジスタ６２５の他方のゲートを２行前の電源供給線１０５DSL に接続して２行前の電源駆動パルスDSL で制御するようにしているので、第１実施形態と同様に、垂直駆動部１０３（スキャナまたはドライバ）から出力される制御信号の数を増やすことなく、また外部に余分な制御回路や制御線を持たずにサンプリングトランジスタ１２５の制御線である書込走査線１０４WSの本数を減らす（本例では半分にする）ことができ低コスト化が確実に可能となる。

＜改善手法：第３実施形態＞
図１０および図１０Ａは、図７〜図７Ｂで示した第４比較例および第５比較例の問題点を解消しつつ、垂直駆動部１０３側の書込走査線１０４WSや電源供給線１０５DSL を複数画素で共用化する有機ＥＬ表示装置の第３実施形態を説明する図である。ここで、図１０は、第３実施形態の有機ＥＬ表示装置１の１２画素（６行２列）分分の画素回路Ｐと各走査部（書込走査部１０４、駆動走査部１０５、水平駆動部１０６）との間の各走査線（書込走査線１０４WS、電源供給線１０５DSL 、映像信号線１０６HS）の接続関係の概要を示す図である。図１０Ａは、第３実施形態の駆動タイミングを説明するタイミングチャートであり、線順次駆動の場合で示している。理解を容易にするため、第１、第２実施形態と同様に、隣接する２行分の画素回路Ｐに与える書込駆動パルスWSや書込走査線１０４WSを共用化する例で各図は示している。

第３実施形態では、第２のサンプリングトランジスタ６２５の制御入力端（ゲート）を、共用化行の一方は他行の電源供給線１０５DSL に接続して他行の電源駆動パルスDSL を利用して制御するするとともに、共用化行の他方は共用化部分を除く他の組の書込走査線１０４WSに接続して他の組の書込駆動パルスWSを利用して制御する点に特徴を有する。つまり、共用化部分を除く他行の電源駆動パルスDSL と他の組の書込駆動パルスWSを用いて第２のサンプリングトランジスタ６２５を制御することで、書込走査部１０４から引き出される走査線（書込走査線１０４WS）の本数を削減するものである。一方と他方の取扱いが異なるだけで、事実上、第２実施形態と同じと考えてよい。

たとえば、Ｎ行目とＮ＋１行目のサンプリングトランジスタ１２５の各ゲートはサンプリングトランジスタ１２５の制御線である書込走査線１０４WS に共通に接続されている。一方、Ｎ行目のサンプリングトランジスタ６２５のゲートはその２行前であるＮ−２行目の駆動トランジスタ１２１の電源制御線である電源供給線１０５DSL に接続されており、Ｎ＋１行目のサンプリングトランジスタ６２５のゲートはその共用化部分の１つ後の共用化部分（１組後）であるＮ＋２（あるいはＮ＋３）行目のサンプリングトランジスタ１２５のゲート制御線である書込走査線１０４WSに接続されている。

図１０から理解されるように、第２のサンプリングトランジスタ６２５のゲートを２行前の電源供給線１０５DSL や１行後の書込走査線１０４WSに接続するので、書込走査線１０４WSあるいは電源供給線１０５DSL と交差させる必要が生じる。なお、画素アレイ部１０２の垂直走査の端部（本例では電源供給線１０５DSL は最上部、書込走査線１０４WSは最下部）についてはサンプリングトランジスタ６２５を制御する書込走査線１０４WSや電源供給線１０５DSL が不足することになるが、その分のダミーの行を設ければよい。

図１０Ａに示す第３実施形態のタイミングチャートのように、Ｎ行目のサンプリングトランジスタ６２５_NとＮ＋１行目のサンプリングトランジスタ６２５_N+1についてはサンプリング期間＆移動度補正期間Ｑを別の水平走査期間に割り当てる。このため、先ず、Ｎ＋１行目のサンプリングトランジスタ６２５_N+1を制御するための１組後の書込駆動パルスWS_N+2（WS_N+3と兼用）はサンプリング期間＆移動度補正期間Ｑ_N+1にアクティブＨにする。また、Ｎ行目とＮ＋１行目の閾値補正回数が同じになるように他行の閾値補正の禁止を加味して、Ｎ＋１行目の閾値補正時にＮ行目のサンプリングトランジスタ６２５_Nをオフさせておくべく電源駆動パルスDSL_N-2 を第２電位Ｖssにする。

加えて、他行のサンプリング＆移動度補正の禁止をも加味して、サンプリング期間＆移動度補正期間Ｑ_N+1にはＮ行目のサンプリングトランジスタ６２５_Nを制御するためのサンプリング制御信号SC_Nとしても利用される２行前の電源駆動パルスDSL_N-2 を第２電位Ｖssにする。因みに、図ではＮ行目の信号書込み完了後でＮ＋１行目の閾値補正開始前に電源駆動パルスDSL_N-2 を第２電位Ｖssにしているが、このことは必須ではなく、少なくとも閾値補正期間Ｐ_N+1とサンプリング期間＆移動度補正期間Ｑ_N+1に電源駆動パルスDSL_N-2 が第２電位Ｖssにあればよい。 事実上、第２実施形態と同様に、１行前の電源駆動パルスDSL を第２電位Ｖssにすることで信号電位のサンプリングを決定することになる。

因みに、Ｎ行目のサンプリング期間＆移動度補正期間Ｑ_Nで電源駆動パルスDSL_N-1を第２電位Ｖssに切り替え、Ｎ＋１行目のサンプリング期間＆移動度補正期間Ｑ_N+1で電源駆動パルスDSL_Nを第２電位Ｖssに切り替えているが、これは各ラインの走査パルスの変化状態を１Ｈずつシフトした状態で揃えるためである。つまり、全ラインを１Ｈずつシフトして同じような変化状態とした方が垂直駆動部１０３（スキャナ、ドライバ）をより簡単な構成にすることができるのでこのようにしているが、このことは必須でない。

ここで、各行の発光期間（第３実施形態）について考察する。第３実施形態の場合、Ｎ行目のサンプリングトランジスタ６２５_Nを制御するサンプリング制御信号SC_Nとして第１実施形態と同様に電源駆動パルスDSL_N-2 を使用しており、第１実施形態と同様の対処が必要になる。すなわち、閾値補正期間Ｐ_N+1やサンプリング期間＆移動度補正期間Ｑ_N+1にＮ−２行目の電源駆動パルスDSL_N-2 を第２電位Ｖssにすると、そのままではサンプリング期間＆移動度補正期間Ｑ_N-2後のサンプリングトランジスタ１２５のオフタイミング以降の発光時間が電源駆動パルスDSL_N-2 を第２電位Ｖssにした分異なってしまい、Ｎ−２行目とＮ−１行目で視覚的には輝度差が感じられる。

そこで、各行の有機ＥＬ素子１２７の発光期間を揃えるため、サンプリング期間＆移動度補正期間Ｑ後のサンプリングトランジスタ１２５のオフと電源ラインである電源供給線１０５DSL の第１電位Ｖccと第２電位Ｖssの切替え（電源オフ）をＮ−２行目とＮ−１行目で同じような遷移状態とするべく、Ｎ−２行目に対して１Ｈ分後ろにずれた状態でＮ−１行目の電源駆動パルスDSL_N-1 を第２電位Ｖssにする。以下、第１実施形態と同様である。

このように、第３実施形態の仕組みでは、第２のサンプリングトランジスタ６２５の一方と他方の取扱いが第２実施形態と逆ではあるが、基本的な考え方は第２実施形態と同様であり、第２実施形態と同様の効果を享受できる。

ところで、ダブルゲート構造とした第２のサンプリングトランジスタ６２５を制御するサンプリング制御信号SCの取扱いに着目して第１実施形態と第２・第３実施形態を比べた場合、第１実施形態では何れも同じ種類の制御信号（別の組の相異なる行の電源駆動パルスDSL ）をサンプリング制御信号SCとして利用しているのに対して、第２・第３実施形態では、異なる種類の制御信号（別の組の書込駆動パルスWSと電源駆動パルスDSL ）をサンプリング制御信号SCとして利用していると言った違いがある。

動作の対称性、換言すると、第２のサンプリングトランジスタ６２５を制御するためのサンプリング制御信号SCのタイミングの観点からは、同種の垂直走査パルス（電源駆動パルスDSL ）を使用する第１実施形態の方が優れている。書込走査線１０４WSと電源供給線１０５DSL とでは負荷が異なり、書込駆動パルスWSや書込走査線１０４WSを複数行で共用化するに当たり第２のサンプリングトランジスタ６２５を制御するためにこれら異種の垂直走査パルスを使用すると、その差が画像に現われる懸念があるからである。

なお、第２実施形態や第３実施形態においても、第１実施形態で述べたように、共用化される書込駆動パルスWSや書込走査線１０４WSの数は２つに限定されないし、第２のサンプリングトランジスタ６２５のゲートを制御する書込駆動パルスWSや電源駆動パルスDSL の行の設定は、共用化される書込駆動パルスWSや書込走査線１０４WSの組とは別の組で、それぞれ異なる行である限り、前述の例に限定されない。ただし、２行の共用化の場合と同様に、共用化している部分から離れるほど、配線長が長くなる、書込走査線１０４WSとの交差が増える、ダミー行が増える、などの不利益が生じる。

異種の場合は、近い画素の制御パルス（サンプリング制御信号SC）や電源駆動パルスDSL が使用できるため、配線の引き回しが簡単になるというメリットがある。第２実施形態と第３実施形態の優劣としては、第２実施形態の方が近いラインのパルスを使っているため、配線の引き回しが簡単になる。

＜改善手法：第４実施形態＞
図１１〜図１１Ｂは、図７〜図７Ｂで示した第４比較例および第５比較例の問題点を解消しつつ、垂直駆動部１０３側の書込走査線１０４WSや電源供給線１０５DSL を複数画素で共用化する有機ＥＬ表示装置の第４実施形態を説明する図である。ここで、図１１は、第２実施形態の有機ＥＬ表示装置１の１２画素（６行２列）分の画素回路Ｐと各走査部（書込走査部１０４、駆動走査部１０５、水平駆動部１０６）との間の各走査線（書込走査線１０４WS、電源供給線１０５DSL 、映像信号線１０６HS）の接続関係の概要を示す図である。図１１Ａおよび図１１Ｂは、第４実施形態の駆動タイミングを説明するタイミングチャートであり、線順次駆動の場合で示している。理解を容易にするため、第１〜第３実施形態と同様に、隣接する２行分の画素回路Ｐに与える垂直走査系の駆動パルス（走査パルス）や垂直走査線を共用化する例で各図は示している。

第４実施形態は、サンプリングトランジスタをサンプリングトランジスタ１２５とサンプリングトランジスタ６２５のダブルゲート構造にして２行分の書込駆動パルスWSを共用化するとともに、２行分の電源駆動パルスDSL をも共用化する点に特徴を有する。

ダブルゲート構造にした第２のサンプリングトランジスタ６２５の制御に関しては、前述の第１〜第３実施形態の何れをも採用することができ、サンプリングトランジスタ６２５のゲートを共用化している部分を除く別行の同種または異種の垂直走査線（書込走査線１０４WSや電源供給線１０５DSL ）に接続し、他行の書込駆動パルスWSや他行の電源駆動パルスDSL を利用して制御する。ただし、第４実施形態では、電源駆動パルスDSL についても複数行の画素回路Ｐで共用化するようにしているので、サンプリングトランジスタ６２５の制御に電源駆動パルスDSL を使用する際には別の組のものを使用するように適宜変更する。

たとえば、理解を容易にするため、図１１および図１１Ａに示すように、２行分の書込走査線１０４WSに与える書込駆動パルスWSを共用化するとともに同じ２行分の電源供給線１０５DSL に与える電源駆動パルスDSL を共用化する例で各図は示している。先ず、第１〜第３実施形態と同様に、垂直方向に隣接する２画素（２ライン分の画素回路Ｐ）で書込走査線１０４WSに与える書込駆動パルスWSを共用するため、サンプリングトランジスタを第１のサンプリングトランジスタ１２５と第２のサンプリングトランジスタ６２５の２段縦続接続構成とし、サンプリングトランジスタをダブルゲート構造にする。

そして、図１１に示すように、第１のサンプリングトランジスタ１２５に対しては、２ライン（２行）分の画素回路Ｐを同じ書込走査線１０４WSに接続することで、書込走査部１０４からの書込駆動パルスWSで２ラインを共通に制御する。第２のサンプリングトランジスタ６２５のゲートは、Ｎ行目とＮ＋１行目で別の組の電源供給線１０５DSL に接続することで、駆動走査部１０５からの別の組の電源駆動パルスDSL で制御する。

たとえば、Ｎ行目のサンプリングトランジスタ６２５のゲートはその２組前であるＮ−４行目およびＮ−３行目の駆動トランジスタ１２１の電源制御線である電源供給線１０５DSL_N-4（１０５DSL_N-3と兼用）に接続されており、Ｎ＋１行目のサンプリングトランジスタ６２５のゲートはその１組前であるＮ−２行目およびＮ−１行目の駆動トランジスタ１２１の電源制御線である電源供給線１０５DSL_N-2（１０５DSL_N-1と兼用）に接続されている。

図１１から理解されるように、第２のサンプリングトランジスタ６２５のゲートを２組前や１組前の電源供給線１０５DSL に接続するので、書込走査線１０４WSあるいは電源供給線１０５DSL と交差させる必要が生じる。なお、画素アレイ部１０２の垂直走査の端部（本例では最上部）についてはサンプリングトランジスタ６２５を制御する電源供給線１０５DSL が不足することになるが、その分のダミーの行を設ければよい。

図１１Ａに示す第４実施形態のタイミングチャートのように、Ｎ行目のサンプリングトランジスタ６２５_NとＮ＋１行目のサンプリングトランジスタ６２５_N+1についてはサンプリング期間＆移動度補正期間Ｑを別の水平走査期間に割り当てる。このため、先ず、Ｎ行目とＮ＋１行目の閾値補正回数が同じになるように他行の閾値補正の禁止を加味して、Ｎ＋１行目の閾値補正時にＮ行目のサンプリングトランジスタ６２５_Nをオフさせておくべく２組前の電源駆動パルスDSL_N-4 （DSL_N-3 と兼用）を第２電位Ｖssにする。

また、他行のサンプリング＆移動度補正の禁止をも加味して、サンプリング期間＆移動度補正期間Ｑ_NにはＮ＋１行目のサンプリングトランジスタ６２５_N+1を制御するためのサンプリング制御信号SC_N+1としても利用される１組前の電源駆動パルスDSL_N-2 （DSL_N-1 と兼用）を第２電位ＶssにしてＮ行目の信号書込み完了後に第１電位Ｖccに戻す。さらに、サンプリング期間＆移動度補正期間Ｑ_N+1にはＮ行目のサンプリングトランジスタ６２５_Nを制御するためのサンプリング制御信号SC_Nとしても利用される２組前の電源駆動パルスDSL_N-4 （DSL_N-3 と兼用）を第２電位ＶssにしてＮ＋１行目の信号書込み完了後に第１電位Ｖccに戻す。別の組の電源駆動パルスDSL を第２電位Ｖssにすることで信号電位のサンプリングを決定することになる。

第４実施形態の仕組みでは、第２のサンプリングトランジスタ６２５の一方のゲートを２組前の電源供給線１０５DSL に接続して２組前の電源駆動パルスDSL で制御するとともに第２のサンプリングトランジスタ６２５の他方のゲートを１組前の電源供給線１０５DSL に接続して１組前の電源駆動パルスDSL で制御するようにしている。このため、第１〜第３実施形態と同様に、垂直駆動部１０３（スキャナまたはドライバ）から出力される制御信号の数を増やすことなく、また外部に余分な制御回路や制御線を持たずにサンプリングトランジスタ１２５の制御線である書込走査線１０４WSの本数を減らす（本例では半分にする）ことができ低コスト化が確実に可能となる。

加えて、第４実施形態の仕組みでは、電源駆動パルスDSL についても２行で共用化する用にしているので、外部に余分な制御線を持たずに書込駆動パルスWS用の制御線である書込走査線１０４WSおよび電源駆動パルスDSL 用の制御線である電源供給線１０５DSL を削減（本例では半分に）することができ、第１〜第３実施形態よりも低コスト化が可能となる。

ここで、各行の発光期間（第４実施形態）について考察する。第４実施形態の場合、Ｎ行目のサンプリングトランジスタ６２５_Nを制御するサンプリング制御信号SC_Nの取扱いが第１実施形態に似通っており、２行前であるか２組前であるかの違いに過ぎず、第１実施形態と同様の対処が必要になる。すなわち、閾値補正期間Ｐ_N+1やサンプリング期間＆移動度補正期間Ｑ_N+1に２組前の電源駆動パルスDSL_N-4 を第２電位Ｖssにすると、そのままではサンプリング期間＆移動度補正期間Ｑ_N-2後のサンプリングトランジスタ１２５のオフタイミング以降の発光時間が電源駆動パルスDSL_N-4 を第２電位Ｖssにした分異なってしまうため、Ｎ−４行目およびＮ−３行目とＮ−２行目およびＮ−１行目で視覚的には輝度差が感じられる。

そこで、各行の有機ＥＬ素子１２７の発光期間を揃えるため、サンプリング期間＆移動度補正期間Ｑ後のサンプリングトランジスタ１２５のオフと電源ラインである電源供給線１０５DSL の第１電位Ｖccと第２電位Ｖssの切替え（電源オフ）をＮ−４行目およびＮ−３行目とＮ−２行目およびＮ−１行目で同じような遷移状態とするべく、Ｎ−４行目およびＮ−３行目に対して１Ｈ分後ろにずれた状態でＮ−２行目およびＮ−１行目の電源駆動パルスDSL_N-2 （DSL_N-1 と兼用）を第２電位Ｖssにする。以下、第１実施形態と同様である。しかしながら、これでは不十分である。

先ず、第３比較例〜第３実施形態の駆動タイミングでは、電源供給線１０５DSL 第２電位Ｖssへの切替え（つまり電源オフ）によって有機ＥＬ素子１２７を消光する方式を採用しているので、有機ＥＬ素子１２７の発光期間はサンプリング期間＆移動度補正期間Ｑ後のサンプリングトランジスタ１２５のオフと電源ラインである電源供給線１０５DSL の第２電位Ｖssへの切替え（電源オフ）で決定される。

これに対して、第４実施形態の仕組みでは、Ｎ行目とＮ＋１行目の電源供給線１０５DSL の第２電位Ｖssの切替え（電源オフ）が同じタイミングであり、閾値補正動作に入る前の初期化のために電源駆動パルスDSL を第２電位Ｖssに切り替えるタイミング（つまり発光期間の終了タイミング）はＮ行目とＮ＋１行目で同じになる。このため、第１実施形態に準じた対処をしても、Ｎ行目とＮ＋１行目で発光期間の開始タイミングが１Ｈ分異なることに起因して、発光時間が１Ｈ分異なってしまい、視覚的には輝度差が感じられる。

この問題を解消するには、第４実施形態の仕組みを採るときには、発光期間の終了タイミング（有機ＥＬ素子１２７の消光タイミング）を電源供給線１０５DSL の第２電位Ｖssへの切替え（電源ラインによる制御）で行なわずに、図１１Ｂに示すように、信号線電位（映像信号線１０６HSの電位）がオフセット電位Ｖofs となったときにダブルゲート構造の第１のサンプリングトランジスタ１２５と第２のサンプリングトランジスタ６２５の双方をオン（導通）させてオフセット電位Ｖofs の情報を保持容量１２０にサンプリングすることで、この後には有機ＥＬ素子１２７を消光する方式を採るのがよい。これにより、行ごと発光時間の差異をなくすことができ、輝度ムラのない均一な画質を得ることが可能となる。

因みに、第４実施形態の仕組みでは、図１１Ａからも明らかなように、第１〜第３実施形態とは異なり閾値補正動作が同じ回数とはならない。この点では、図７および図７Ｂに示した第４比較例と同じである。しかしながら、第４比較例とは異なり、Ｎ行目とＮ＋１行目で閾値補正終了後から信号サンプリングまでの時間がラインごとに同じで１Ｈ以内である。また、閾値補正回数が異なることが画質に与える影響度合いは、回数が少ないときは１回の回数の差は画質不良として認識されるが、回数が増えるほど１回の回数の差が与える影響が小さくなるので、本例のように閾値補正回数が１回異なっていても、ムラやスジといった画質劣化の問題は殆ど解消される。

なお、前述の第１〜第４実施形態では、電流駆動型の電気光学素子の一例である有機ＥＬ素子１２７を駆動する際に、駆動トランジスタ１２１から電流を流しながら信号書込みを行なうことで（つまり保持容量１２０に信号電位Ｖinに応じた情報をサンプリングしながら）移動度補正を行なう仕組みへの適用例において、書込駆動パルスWS（書込走査線１０４WS）を複数行で共用化する仕組みについて具体的に示したが、その適用は、電流を流さずに信号書込みを行なう画素回路、換言すると、駆動トランジスタ１２１に電流を流さない状態で保持容量１２０への信号書込みが完全に終えた後に移動度補正を行なう（信号書込みと移動度補正を別のタイミングで行なう）方式や、駆動トランジスタ１２１に電流を流さない状態で保持容量１２０への信号書込みが概ね終えた後に、駆動トランジスタ１２１に電流を流して引き続き移動度補正に入る方式へも適用できる。

たとえば、特開２００６−２１５２１３号公報に記載の５ＴＲ構成のものへの適用が可能であり、この場合、前記第１〜第４実施形態における電源供給線１０５DSL や電源駆動パルスDSL は、同公報に記載のトランジスタＴｒ４のゲートに接続される走査線ＤＳや制御信号ＤＳに置き換えて、書込走査線１０４WSや書込駆動パルスWSは、同公報に記載のトランジスタＴｒ１のゲートに接続される走査線ＷＳや制御信号ＷＳに置き換えて適用すればよい。

以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

＜画素回路の変形例＞
たとえば、画素回路Ｐの側面からの変更が可能である。たとえば、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、前述の各実施形態に示した画回路Ｐがｎ型の駆動トランジスタ１２１を用いて構成しているのに対し、ｐ型の駆動トランジスタ１２１を用いて画素回路Ｐを構成する。これに合わせて映像信号Ｖsig のオフセット電位Ｖofs に対する信号振幅ΔＶinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。

たとえば「双対の理」に従った変形態様の画素回路Ｐでは、ｐ型の駆動トランジスタ（以下ｐ型駆動トランジスタ１２１ｐと称する）のゲート端とソース端と間に保持容量１２０を接続し、ｐ型駆動トランジスタ１２１ｐのソース端を直接に有機ＥＬ素子１２７のカソード端に接続する。有機ＥＬ素子１２７のアノード端は基準電位としてのアノード電位Ｖanode にする。このアノード電位Ｖanode は、基準電位を供給する全画素共通の基準電源（高電位側）に接続する。ｐ型駆動トランジスタ１２１ｐは、そのドレイン端が低電圧側の第１電位Ｖssに接続され、有機ＥＬ素子１２７を発光させる駆動電流Ｉdsを流す。

このような双対の理を適用して駆動トランジスタ１２１をｐ型にした変形例の有機ＥＬ表示装置においても、ｎ型の駆動トランジスタ１２１にした有機ＥＬ表示装置と同様に、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができる。

このような画素回路Ｐを駆動する際に、前述の第１〜第４実施形態のように、サンプリングトランジスタをダブルゲート構造にして、その内の第１のサンプリングトランジスタ１２５を通常の書込駆動パルスWSで走査しつつ、第２のサンプリングトランジスタ６２５は、書込走査線１０４WS（書込駆動パルスWS）を共用化する複数行の組以外の書込駆動パルスWSや電源駆動パルスDSL をサンプリング制御信号SCとして利用して制御することで、前記実施形態と同様に、垂直駆動部１０３（スキャナまたはドライバ）から出力される制御信号の数を増やすことなく、また外部に余分な制御回路や制御線を持たずに、書込駆動パルスWSをサンプリングトランジスタ１２５のゲートに供給する走査線である書込走査線１０４WSの本数を減らすことができ低コスト化ができる。

なお、ここで説明した画素回路Ｐの変形例は、前記第１〜第４実施形態に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部１０４での走査に合わせて各水平周期内でオフセット電位Ｖofs と信号電位Ｖin（＝Ｖofs ＋ΔＶin）で切り替わる映像信号Ｖsig が映像信号線１０６HSに伝達されるように駆動を行ない、閾値補正の初期化動作のために駆動トランジスタ１２１のドレイン側（電源供給側）を第１電位と第２電位とでスイッチング駆動を行なうものである限り、画素回路Ｐを構成するトランジスタ数は問わない。２ＴＲ構成であるか否かは不問でありトランジスタ数が３個以上であってもよく、それらの全てに、サンプリングトランジスタをダブルゲート化する前述の本実施形態の各改善手法を適用して、書込走査線１０４WS（書込駆動パルスWS）の数を減らすことで低コスト化を図るという本実施形態の思想を適用することができる。

また、閾値補正動作を実行するに当たり、オフセット電位Ｖofs と信号電位Ｖinを駆動トランジスタ１２１のゲートに供給する仕組みとしては、前記実施形態の２ＴＲ構成のように映像信号Ｖsig で対処することに限らず、たとえば、特開２００６−２１５２１３号公報に記載のように、別のトランジスタを介して供給する仕組みを採ることもでき、それらの変形例においても、サンプリングトランジスタをダブルゲート化する前述の本実施形態の各改善手法を適用して、映像信号線１０６HS（映像信号Ｖsig ）の数を減らすことで低コスト化を図るという本実施形態の思想を適用することができる。

本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。 本実施形態の画素回路に対する第１比較例を示す図である。 本実施形態の画素回路に対する第２比較例を示す図である。 有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。 有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を説明する図である。 本実施形態の画素回路に対する第４比較例を示す図である。 図５に示した第３比較例の画素回路に関する第３比較例の駆動タイミングの基本例を説明するタイミングチャートである。 図１に示した有機ＥＬ表示装置を構成する本実施形態の画素回路に対する第４比較例を示す図である。 第４比較例の画素回路に関する第４比較例の駆動タイミングを説明するタイミングチャートである。 第５比較例の駆動タイミングを説明するタイミングチャートである。 第１実施形態の有機ＥＬ表示装置の各走査線と画素回路の接続関係の全体概要を示す図である。 第１実施形態の画素回路と走査線の結線関係の詳細を示す図である。 第１実施形態の駆動タイミングを説明するタイミングチャートである。 第２実施形態の有機ＥＬ表示装置の各走査線と画素回路の接続関係の全体概要を示す図である。 第２実施形態の駆動タイミングを説明するタイミングチャートである。 第３実施形態の有機ＥＬ表示装置の各走査線と画素回路の接続関係の全体概要を示す図である。 第３実施形態の駆動タイミングを説明するタイミングチャートである。 第４実施形態の有機ＥＬ表示装置の各走査線と画素回路の接続関係の全体概要を示す図である。 第４実施形態の駆動タイミングを説明するタイミングチャート（その１）である。 第４実施形態の駆動タイミングを説明するタイミングチャート（その２）である。

符号の説明

１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０５…駆動走査部、１０６…水平駆動部、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２２…発光制御トランジスタ、１２５，６２５…サンプリングトランジスタ、１２７…有機ＥＬ素子（電気光学素子の一例）、２００…駆動信号生成部、３００…映像信号処理部、Ｃel…寄生容量、Ｐ…画素回路

Claims (14)

1. 駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込む縦続接続された第１のサンプリングトランジスタおよび第２のサンプリングトランジスタを具備する画素回路が行列状に配置されており、
   前記画素回路を垂直走査するための垂直走査パルスを生成する垂直走査部と接続される垂直走査線と、
   前記垂直走査部での前記垂直走査に合わせて映像信号を前記画素回路に供給する水平走査部と接続される水平走査線と、
   を備え、
   前記垂直走査部は少なくとも前記画素回路を垂直走査して前記保持容量に前記信号振幅に応じた情報を書き込むための書込走査パルスを生成する書込走査部を有するものであり、
   前記垂直走査線として前記書込走査部と接続される書込走査線を有し、前記書込走査部からの垂直走査用の書込駆動パルスが複数行の前記第１のサンプリングトランジスタの制御入力端に共通に供給されるように前記書込走査線が配線されており、
   前記書込走査線が共用されている前記複数行の組ごとに、前記第２のサンプリングトランジスタの制御入力端は、自行が属する組を除く他の組のそれぞれ異なる行の垂直走査用の前記垂直走査パルスが前記垂直走査部から供給されるように前記垂直走査線と接続されている
   ことを特徴とする表示装置。
2. 前記第２のサンプリングトランジスタの制御入力端は、前記他の組のそれぞれ異なる行の同種の垂直走査用の前記垂直走査パルスが前記垂直走査部から供給されるように同種の前記垂直走査線と接続されている
   ことを特徴とする請求項１に記載の表示装置。
3. 前記第２のサンプリングトランジスタの制御入力端は、前記他の組のそれぞれ異なる行の異種の垂直走査用の前記垂直走査パルスが前記垂直走査部から供給されるように異種の前記垂直走査線と接続されている
   ことを特徴とする請求項１に記載の表示装置。
4. 前記垂直走査部は前記駆動電流を前記電気光学素子に流すために使用される第１電位および前記第１電位とは異なる第２電位を切り替えて前記駆動トランジスタの電源供給端に供給する駆動走査部を有するものであり、
   前記駆動走査部と接続される電源供給線を前記垂直走査線の一例として有し、前記電源供給線は前記書込走査線を共用している前記複数行の前記駆動トランジスタの電源供給端に共通に接続されており、
   前記書込走査線と前記電源供給線が共用されている前記複数行の組ごとに、前記第２のサンプリングトランジスタの制御入力端は、前記他の組でかつそれぞれ異なる組の垂直走査用の前記垂直走査パルスが前記垂直走査部から供給されるように前記垂直走査線と接続されている
   ことを特徴とする請求項１に記載の表示装置。
5. 前記書込走査線が共用されている前記複数行の組ごとに、前記垂直走査部での前記垂直走査に合わせて各行用の映像信号を順番に切り替えて前記画素回路に供給する前記水平走査部と、
   前記書込駆動パルスにより前記第１のサンプリングトランジスタを垂直走査するとともに、前記書込走査パルスを共用している組内で、共用した何れかの行の表示処理の期間に入り共用化した全ての行の表示処理が完了するまでの全表示処理期間では、前記第１のサンプリングトランジスタの導通と合わせて前記第２のサンプリングトランジスタの何れか１つを順番に導通させることで前記表示処理が順番になされるように、前記垂直走査用の同種もしくは異種の前記垂直走査パルスを設定する前記垂直走査部と、
   を備えたことを特徴とする請求項１に記載の表示装置。
6. 前記垂直走査部は、前記全表示処理期間では、複数行の前記第２のサンプリングトランジスタの内、順番に導通する１つの前記第２のサンプリングトランジスタを除くものは全てオフするように、前記垂直走査用の同種もしくは異種の前記垂直走査パルスを設定する
   ことを特徴とする請求項５に記載の表示装置。
7. 前記垂直走査部は、前記第２のサンプリングトランジスタを順番に導通させることの必要ない垂直走査期間では、前記第１および前記第２のサンプリングトランジスタの双方を導通させることで、通常通りの表示処理が行なわれるように前記垂直走査パルスを設定する
   ことを特徴とする請求項５に記載の表示装置。
8. 前記垂直走査部は、前記垂直走査パルスの変化状態が各行で揃うように設定する
   ことを特徴とする請求項５に記載の表示装置。
9. 前記垂直走査部は、前記駆動電流を前記電気光学素子に流すために使用される第１電位および前記第１電位とは異なる第２電位を切り替えて前記駆動トランジスタの電源供給端と接続された前記電源供給線に供給する駆動走査部を有し、
   基準電位と信号電位で切り替わる映像信号を前記サンプリングトランジスタに供給する前記水平走査部を有し、
   前記垂直走査部と前記水平走査部は、前記駆動トランジスタの電源供給端に前記第１電位が供給されている時間帯で、かつ、前記サンプリングトランジスタに前記映像信号における前記基準電位が供給されている時間帯で、前記第１のサンプリングトランジスタと前記第２のサンプリングトランジスタに双方を導通させて前記基準電位の情報ゲート構造の第１のサンプリングトランジスタとサンプリングトランジスタの双方を導通させて前記基準電位の情報を前記保持容量に保持させることで、前記電気光学素子を消光させる
   ことを特徴とする請求項５に記載の表示装置。
10. 前記駆動電流を一定に維持する駆動信号一定化回路を備えている
    ことを特徴とする請求項５に記載の表示装置。
11. 前記駆動信号一定化回路は、所定の大きさの電源電圧が前記駆動トランジスタの前記電源供給端に供給され電流が流れる状態でかつ所定の大きさの基準電位が前記サンプリングトランジスタの入力端に供給されるようにして前記第１および前記第２のサンプリングトランジスタを導通させることで前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持させる閾値補正機能を実現するように構成されている
    ことを特徴とする請求項９に記載の表示装置。
12. 前記垂直走査部は、前記画素回路を垂直走査して前記保持容量に前記信号振幅に応じた情報を書き込むための書込走査パルスを前記第１のサンプリングトランジスタの制御入力端に供給する書込走査部と、前記駆動電流を前記電気光学素子に流すために使用される第１電位および前記第１電位とは異なる第２電位を切り替えて前記駆動トランジスタの電源供給端に供給する駆動走査部とを有し、
    前記水平走査部は、基準電位と信号電位で切り替わる映像信号を前記サンプリングトランジスタに供給するものであり、
    前記駆動信号一定化回路は、前記書込走査部、前記水平駆動部、および前記駆動走査部の制御の元で、前記第１電位に対応する電圧が前記駆動トランジスタの前記電源供給端に供給されかつ映像信号における基準電位の時間帯に前記第１および前記第２のサンプリングトランジスタを導通させることにより、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持させる閾値補正機能を実現するように構成されている
    ことを特徴とする請求項１１に記載の表示装置。
13. 前記駆動信号一定化回路は、前記駆動トランジスタの移動度による前記駆動電流の依存性を抑制する移動度補正機能を実現するように構成されている
    ことを特徴とする請求項９に記載の表示装置。
14. 前記駆動信号一定化回路は、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持させる閾値補正機能動作の後に、前記映像信号における信号電位の時間帯で、前記第１および前記第２のサンプリングトランジスタの双方を導通させることにより、前記保持容量に信号電位に応じた情報を書き込む際に前記移動度補正機能を実現するように構成されている
    ことを特徴とする請求項１３に記載の表示装置。

Images