[go: up one dir, main page]

JP2012248582A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2012248582A
JP2012248582A JP2011117374A JP2011117374A JP2012248582A JP 2012248582 A JP2012248582 A JP 2012248582A JP 2011117374 A JP2011117374 A JP 2011117374A JP 2011117374 A JP2011117374 A JP 2011117374A JP 2012248582 A JP2012248582 A JP 2012248582A
Authority
JP
Japan
Prior art keywords
film
layer
semiconductor device
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011117374A
Other languages
English (en)
Other versions
JP5731904B2 (ja
Inventor
Hisaya Inoue
尚也 井上
Takaaki Kaneko
貴昭 金子
Yoshihiro Hayashi
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011117374A priority Critical patent/JP5731904B2/ja
Priority to TW101116345A priority patent/TWI569411B/zh
Priority to US13/476,468 priority patent/US8901553B2/en
Priority to CN201210166810.5A priority patent/CN102800707B/zh
Publication of JP2012248582A publication Critical patent/JP2012248582A/ja
Priority to US14/527,019 priority patent/US9349844B2/en
Application granted granted Critical
Publication of JP5731904B2 publication Critical patent/JP5731904B2/ja
Priority to US15/139,563 priority patent/US20160240625A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/3434—
    • H10P14/6905—
    • H10P14/69433—
    • H10W20/056—
    • H10W20/074—
    • H10W20/40—
    • H10W20/42—
    • H10W20/47—
    • H10W20/48—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】配線層中の配線をゲート電極として使用し、かつ拡散防止膜と同一層にゲート絶縁膜を有している半導体素子を有する半導体装置において、拡散防止膜の機能を損なうことなく、半導体素子のオン抵抗を低くする。
【解決手段】第１配線層１５０を構成する絶縁層の表層には、第１配線１５４及びゲート電極２１０が埋め込まれている。第１配線層１５０と第２配線層１７０の間には、拡散防止膜１６０が形成されている。ゲート絶縁膜２３０は、拡散防止膜１６０のうちゲート電極２１０と重なる領域及びその周囲の上面に凹部を形成し、この部分を薄くすることにより、形成されている。
【選択図】図１

Description

本発明は、多層配線層中に半導体素子を有する半導体装置及び半導体装置の製造方法に関する。
トランジスタの一つに、化合物半導体の薄膜を用いたものがある。例えば特許文献１，２には、基板上に化合物半導体の薄膜を形成し、この薄膜を用いてトランジスタを形成することが記載されている。
また特許文献３には、配線層中に半導体膜を形成し、この半導体膜及び配線層の配線を用いてトランジスタを形成することが記載されている。このトランジスタでは、半導体膜の下に位置する配線をゲート電極として使用し、かつ、配線層間の拡散防止膜をゲート絶縁膜として使用している。
特開２００７−９６０５５号公報 特開２００７−１２３８６１号公報 特開２０１０−１４１２３０号公報
トランジスタなどの半導体素子に求められる特性に、オン抵抗を低くすることがある。本発明者は、特許文献３に記載の技術では以下の問題があることを見出した。拡散防止膜には、拡散防止機能を維持するために、一定の厚さが必要になる。このため、単純に拡散防止膜をゲート絶縁膜として使用するのみでは、ゲート絶縁膜の厚さが一定以上になる。この場合、半導体装置のオン抵抗の低減には限界が出てきてしまう。
本発明によれば、第１配線層と、前記第１配線層上に位置する第２配線層とを含む多層配線層と、
前記第１配線層に埋め込まれた第１配線と、
前記第１配線層に埋め込まれたゲート電極と、
前記第１配線層と前記第２配線層の間に形成され、前記ゲート電極上に位置するゲート絶縁膜と、
前記第１配線層と前記第２配線層の間に形成され、前記第１配線上に位置する拡散防止膜と、
前記第１配線層と前記第２配線層の間に形成され、前記ゲート絶縁膜上に位置する半導体層と、
前記第２配線層に埋め込まれ、前記半導体層に接続するビアと、
を備え、
前記ゲート絶縁膜は、前記拡散防止膜よりも薄い半導体装置が提供される。
この発明によれば、ゲート絶縁膜は、拡散防止膜と同一層に形成されているが、拡散防止膜よりも薄い。従って、拡散防止膜の機能を損なうことなく、半導体素子のオン抵抗を低くすることができる。
本発明によれば、第１配線層と、前記第１配線層上に位置する第２配線層とを含む多層配線層と、
前記第１配線層に埋め込まれた第１配線と、
前記第１配線層に埋め込まれたゲート電極と、
前記第１配線層と前記第２配線層の間に形成され、前記ゲート電極上に位置するゲート絶縁膜と、
前記第１配線層と前記第２配線層の間に形成され、前記第１配線上に位置する拡散防止膜と、
前記第１配線層と前記第２配線層の間に形成され、前記ゲート絶縁膜上に位置する半導体層と、
前記第２配線層に埋め込まれ、前記半導体装置に接続するビアと、
を備え、
前記ゲート絶縁膜は、前記拡散防止膜とは異なる材料により形成されている絶縁材料層を有している半導体装置が提供される。
この発明によれば、ゲート絶縁膜は、拡散防止膜と同一層に形成されているが、拡散防止膜とは異なる材料により形成されている。従って、拡散防止膜の機能を損なうことなく、半導体素子のオン抵抗を低くすることができる。
本発明によれば、第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜に、第１配線、及びゲート電極を埋め込む工程と、
前記第１層間絶縁膜上、前記第１配線上、及び前記ゲート電極上に、拡散防止膜を形成する工程と、
前記ゲート電極上に位置する拡散防止膜を薄くする工程と、
前記ゲート絶縁膜上の前記拡散防止膜上に、半導体膜を形成する工程と、
前記拡散防止膜上及び前記半導体膜上に、第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜に、前記半導体膜に接続するビアを形成する工程と、
を備える半導体装置の製造方法が提供される。
本発明によれば、第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜に、第１配線、及びゲート電極を埋め込む工程と、
前記第１層間絶縁膜上、前記第１配線上、及び前記ゲート電極上に、拡散防止膜を形成する工程と、
前記ゲート電極上に位置する拡散防止膜を除去する工程と、
前記ゲート絶縁膜上に、前記拡散防止膜とは異なる絶縁材料により形成されている絶縁材料層を形成する工程と、
前記絶縁材料層上に半導体膜を形成する工程と、
前記拡散防止膜上及び前記半導体膜上に、第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜に、前記半導体膜に接続するビアを形成する工程と、
を備える半導体装置の製造方法が提供される。
本発明によれば、配線層中の配線をゲート電極として使用し、かつ拡散防止膜と同一層にゲート絶縁膜を有している半導体素子を有する半導体装置において、拡散防止膜の機能を損なうことなく、半導体素子のオン抵抗を低くすることができる。
第１の実施形態に係る半導体装置の構成を示す断面図である。 図１に示したトランジスタ２００の平面図である。 図１に示した半導体装置の製造方法を示す断面図である。 図１に示した半導体装置の製造方法を示す断面図である。 第２の実施形態に係る半導体装置の構成を示す断面図である。 図５に示した半導体装置の製造方法を示す断面図である。 図５に示した半導体装置の製造方法を示す断面図である。 第３の実施形態に係る半導体装置の構成を示す断面図である。 図８に示した半導体装置の製造方法を示す断面図である。 図８に示した半導体装置の製造方法を示す断面図である。 第４の実施形態に係る半導体装置の構成を示す断面図である。 図１１に示した半導体装置の製造方法を示す断面図である。 図１１に示した半導体装置の製造方法を示す断面図である。 第５の実施形態に係る半導体装置の構成を示す断面図である。 図１４に示した半導体装置の製造方法を示す断面図である。 第６の実施形態に係る半導体装置の構成を示す断面図である。 図１６に示した半導体装置の製造方法を示す断面図である。 第７の実施形態に係る半導体装置の構成を示す断面図である。 図１８に示した半導体装置の平面図である。 第８の実施形態に係る半導体装置の構成を示す断面図である。 第９の実施形態に係る半導体装置の構成を示す断面図である。 第１０の実施形態に係る半導体装置の構成を示す断面図である。 図２２に示した半導体装置の回路図である。 図２２及び図２３に示した半導体装置の全体の構成を示す平面図である。 図２２の変形例を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、第１配線層１５０、第２配線層１７０、第１配線１５４、ゲート電極２１０、ゲート絶縁膜２３０、拡散防止膜１６０、半導体膜２２０、及びビア１８４を備えている。第２配線層１７０は、第１配線層１５０上に位置している。第１配線層１５０及び第２配線層１７０は、多層配線層の少なくとも一部を構成している。この多層配線層は、シリコン基板などの半導体基板（本図では図示せず）上に形成されている。この半導体基板には、トランジスタなどの素子が形成されている。これら半導体基板及びトランジスタについては、別の実施形態を用いて後述する。
第１配線層１５０を構成する絶縁膜、及び第２配線層１７０を構成する絶縁膜は、例えば酸化シリコン又は酸化シリコンより誘電率が低い（例えば比誘電率が２．７以下）低誘電率絶縁層である。低誘電率絶縁層は、例えばＳｉＯＣ膜、ＳｉＯＣＨ膜、もしくはＳｉＬＫ（登録商標）等の炭素含有膜、ＨＳＱ（ハイドロジェンシルセスキオキサン）膜、ＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）膜、ＭＳＱ（メチルシルセスキオキサン）膜、またはこれらの多孔質膜である。
第１配線層１５０は、拡散防止膜１４０上に形成されている。拡散防止膜１４０は、拡散防止膜１６０と同様の材料（詳細は後述）により形成されている。第１配線層１５０を構成する絶縁層の表層には、第１配線１５４及びゲート電極２１０が埋め込まれている。本実施形態において、第１配線１５４及びゲート電極２１０は同一工程で形成されている。このため、第１配線１５４及びゲート電極２１０は、同一の深さを有しており、かつ同一の材料、例えば銅を主成分（９５％以上）とする金属材料により形成されている。
第１配線層１５０と第２配線層１７０の間には、拡散防止膜１６０が形成されている。拡散防止膜１６０は、Ｓｉ、Ｃ、及びＮのうち少なくとも２種の元素を含む絶縁材料により形成されている。例えば拡散防止膜１６０は、ＳｉＮ膜、ＳｉＣＮ膜、又はＳｉＣ膜である。なお、拡散防止膜１６０は、これらの少なくとも２つを積層した積層膜であってもよい。拡散防止膜１６０の厚さは、例えば１０ｎｍ以上１５０ｎｍ以下である。
拡散防止膜１６０と同一層には、ゲート絶縁膜２３０が設けられている。ゲート絶縁膜２３０は、平面視でゲート電極２１０と重なっている。ゲート絶縁膜２３０は、拡散防止膜１６０よりも薄い。本実施形態では、拡散防止膜１６０のうちゲート電極２１０と重なる領域及びその周囲の上面に凹部を形成し、この部分を薄くすることにより、ゲート絶縁膜２３０を形成している。ゲート絶縁膜２３０の厚さは、例えば５ｎｍ以上１００ｎｍ以下である。
ゲート絶縁膜２３０及びその周囲に位置する拡散防止膜１６０上には、半導体膜２２０が形成されている。半導体膜２２０は、厚さが例えば１０ｎｍ以上３００ｎｍ以下である。半導体膜２２０は、例えば、ＩｎＧａＺｎＯ（ＩＧＺＯ）層、ＩｎＺｎＯ層、ＺｎＯ層、ＺｎＡｌＯ層、ＺｎＣｕＯ層、ＮｉＯ層、ＳｎＯ層、ＣｕＯなどの酸化物半導体層を有している。半導体膜２２０は、上記した酸化物半導体層の単層構造であっても良いし、上記した酸化物半導体層と他の層の積層構造であっても良い。後者の例としては、ＩＧＺＯ／Ａｌ２Ｏ３／ＩＧＺＯ／Ａｌ２Ｏ３の積層膜がある。また半導体膜２２０はポリシリコン層又はアモルファスシリコン層であってもよい。
半導体膜２２０には、ソース及びドレインが設けられている。半導体膜２２０が酸化物半導体層である場合、ソース及びドレインは、例えば酸素欠陥を導入することにより形成されるが、不純物を導入することにより形成されても良い。半導体膜２２０がポリシリコン層やアモルファスシリコン層である場合、ソース及びドレインは不純物を導入することにより形成される。ソース及びドレインの幅は、例えば５０ｎｍ以上５００ｎｍ以下である。
半導体膜２２０のうちソース及びドレインに挟まれている領域は、チャネル領域となる。平面視において、このチャネル領域は、ゲート電極２１０及びゲート絶縁膜２３０と重なっている。また、平面視において、拡散防止膜１６０のうちゲート絶縁膜２３０を形成するための凹部が形成されている領域は、半導体膜２２０のうちソース及びドレインとなる領域、及びビア１８４にも重なっている。
また半導体膜２２０の上には、ハードマスク膜２４０（第２ハードマスク膜）が設けられている。ハードマスク膜２４０は、半導体膜２２０をエッチングにより選択的に残す際に用いられる。このため、ハードマスク膜２４０と半導体膜２２０の平面形状は同一である。ハードマスク膜２４０は、半導体膜２２０に対してエッチング選択比が取れる材料であれば良い。ハードマスク膜２４０は、例えば、拡散防止膜１６０と同一材料の層を有している。この層は、例えば、拡散防止膜１６０と同一の厚さを有している。またハードマスク膜２４０は、拡散防止膜１６０と同一材料の層と、この層の上に他の層（例えばＳｉＯ２層又はＳｉＯＣＨ層）をこの順に積層した積層膜であってもよい。この場合、他の層の厚さは、例えば１０ｎｍ以上２００ｎｍ以下である。
第２配線層１７０には、配線１８８及び２つの配線１８６が形成されている。配線１８８は、ビア１８９を介して第１配線１５４に接続しており、２つの配線１８６は、それぞれビア１８４を介して半導体膜２２０のソース／ドレインに接続している。配線１８６及び配線１８８は、互いに同一の工程で形成されている。このため、配線１８６及び配線１８８は、互いに同一の材料、例えば銅を主成分（９５％以上）とする金属材料により形成されている。
本図に示す例において、各配線及びビアは、デュアルダマシン構造を有している。ただし少なくとも一つの層の配線及びビアは、シングルダマシン構造を有していても良い。また各配線及びビアを埋め込むための溝又は孔の側壁には、バリアメタル膜１５６，１８５，１８７，２１２が形成されている。これらバリアメタル膜１５６，１８５，１８７，２１２は、例えば、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、これらの窒化物又は酸化物などにより形成されている。なお、バリアメタル膜１５６，１８５，１８７，２１２は、これらの材料で構成された単層であってもよいし、２つ以上の層が積層したものであってもよい。積層構造の例としては、例えば、ＴｉＮ（上層）／Ｔｉ（下層）、又は、Ｔａ（上層）／ＴａＮ（下 層）の積層構造がある。
なお、各配線の材料と、各バリアメタル膜の材料の組み合わせは、上記した例に限定されない。例えば少なくとも一つの配線層は、Ａｌにより形成されていても良い。
上記した構成において、ゲート電極２１０、ゲート絶縁膜２３０、及び半導体膜２２０は、トランジスタ２００（第２トランジスタ）を構成している。すなわち本実施形態では、多層配線層中に能動素子が形成されている。
図２は、図１に示したトランジスタ２００の平面図である。本図に示す例において、半導体膜２２０のうち一つのトランジスタ２００を形成している領域は、長方形を有している。２つのビア１８４は、半導体膜２２０の２つの短辺の近傍に接続している。
図３及び図４は、図１に示した半導体装置の製造方法を示す断面図である。まず、図３（ａ）に示すように、半導体基板（図示せず）にトランジスタ等を形成し、さらに半導体基板上に下層の配線層（図示せず）を形成する。ついで、この配線層の上に拡散防止膜１４０を形成する。次いで、拡散防止膜１４０上に、第１配線層１５０となる絶縁膜を形成する。次いで、この絶縁膜に、ビアホール及び配線溝を形成する。
次いで、ビアホール及び配線溝の底面及び側壁、ならびに第１配線層１５０となる絶縁膜上に、バリアメタル膜１５６，２１２を形成する。バリアメタル膜１５６，２１２は、例えばスパッタリング法を用いて形成される。次いで、ビアホール及び配線溝内、ならびに第１配線層１５０となる絶縁膜上に、金属膜を例えばめっき法を用いて形成する。次いで、第１配線層１５０となる絶縁膜上の金属膜及びバリアメタル膜を、例えばＣＭＰ法を用いて除去する。これにより、第１配線層１５０が形成される。第１配線層１５０には、第１配線１５４、ビア１５２、及びゲート電極２１０が含まれている。
次いで、第１配線層１５０上に、拡散防止膜１６０を形成する。拡散防止膜１６０は、例えばＣＶＤ法を用いて形成される。
次いで図３（ｂ）に示すように、拡散防止膜１６０上にレジストパターン５０を形成する。レジストパターン５０は、開口を有している。この開口は、ゲート絶縁膜２３０が形成される領域上に位置している。次いで、レジストパターン５０をマスクとして拡散防止膜１６０をエッチングする。これにより、拡散防止膜１６０には凹部が形成される。そして、この凹部の底部が、ゲート絶縁膜２３０となる。
その後、図４（ａ）に示すように、レジストパターン５０を除去する。次いで、ゲート絶縁膜２３０上を含む拡散防止膜１６０の全面上に、半導体膜２２２を形成する。半導体膜２２２がＩｎＧａＺｎＯ、ＩｎＺｎＯ、ＺｎＯ、ＺｎＡｌＯ、ＺｎＣｕＯ、ＮｉＯ、ＳｎＯ、ＣｕＯなどの酸化物半導体層を含んでいる場合、半導体膜２２２は、例えばスパッタリング法により形成される。このとき半導体基板１００は、４００℃以下の温度に加熱される。また半導体膜２２２がポリシリコン層やアモルファスシリコン層である場合、半導体膜２２２は、例えばプラズマＣＶＤ法により形成される。
次いで、半導体膜２２２上にハードマスク膜２４０となる絶縁層を形成する。例えばハードマスク膜２４０が拡散防止膜１６０と同一層を有している場合、この層は、拡散防止膜１６０と同一の方法により形成される。また、ハードマスク膜２４０がさらに酸化シリコン層を有している場合、この酸化シリコン層は、例えばＣＶＤ法を用いて形成される。次いで、この絶縁層上にレジストパターンを形成し、このレジストパターンをマスクとして、絶縁層をエッチングする。これにより、ハードマスク膜２４０が形成される。その後、必要に応じてレジストパターンを除去する。
次いで、図４（ｂ）に示すように、ハードマスク膜２４０をマスクとして、半導体膜２２２をエッチングする。これにより、半導体膜２２０が形成される。半導体膜２２０は、ゲート絶縁膜２３０上、及びゲート絶縁膜２３０の周囲に位置する拡散防止膜１６０上にも形成される。またこの工程において、第１配線１５４上に位置する半導体膜２２２も除去される。
その後、半導体膜２２０にソース及びドレインを形成する。次いで、拡散防止膜１６０上及びハードマスク膜２４０上に、第２配線層１７０となる絶縁膜を形成する。次いで、この絶縁膜に、ビアホール及び配線溝を形成する。第２配線層１７０となる絶縁膜にビアホールを形成する工程において、ハードマスク膜２４０及び拡散防止膜１６０は、エッチングストッパーとしても機能する。特にハードマスク膜２４０が拡散防止膜１６０と同一の材料の膜を同一の厚さで有している場合、ビアの底面に位置するハードマスク膜２４０及び拡散防止膜１６０を貫通させる工程の条件出しを容易に行える。
次いで、半導体膜２２０のうちビアホールの底面に露出している領域には、還元性プラズマ（例：水素プラズマ）による処理、又は窒素含有プラズマ（例：アンモニアプラズマ）による処理が行われる。これにより、半導体膜２２０にソース及びドレインが形成される。
次いで、ビアホール及び配線溝の底面及び側壁、ならびに第２配線層１７０となる絶縁膜上に、バリアメタル膜１８５，１８７を形成する。バリアメタル膜１８５，１８７は、例えばスパッタリング法を用いて形成される。次いで、ビアホール及び配線溝内、ならびに第２配線層１７０となる絶縁膜上に、金属膜を例えばめっき法を用いて形成する。次いで、第１配線層１５０となる絶縁膜上の金属膜及びバリアメタル膜を、例えばＣＭＰ法を用いて除去する。これにより、第２配線層１７０が形成される。第２配線層１７０には、配線１８６，１８８、及びビア１８４，１８９が含まれている。
このようにして、図１に示す半導体装置が形成される。
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、トランジスタ２００のゲート絶縁膜２３０は、拡散防止膜１６０よりも薄い。このため、拡散防止膜１６０の拡散防止機能を維持しつつ、トランジスタ２００のオン抵抗を低くすることができる。特に本実施形態では、拡散防止膜１６０を薄くすることにより、ゲート絶縁膜２３０が形成されている。このため、ゲート絶縁膜２３０を形成するための追加工程数が少なくて済む。
（第２の実施形態）
図５は、第２の実施形態に係る半導体装置の構成を示す断面図であり、第１の実施形態における図１に対応している。この半導体装置は、ハードマスク膜１７２（第１ハードマスク膜）を有している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。
本実施形態において、ハードマスク膜１７２は、第２配線層１７０と拡散防止膜１６０の間に位置している。平面視において、ハードマスク膜１７２は、拡散防止膜１６０のうちゲート絶縁膜２３０以外の部分を覆っている。すなわち、ハードマスク膜１７２は、拡散防止膜１６０に凹部を形成してゲート絶縁膜２３０を形成するときに、ハードマスクとして機能する。ハードマスク膜１７２は、第２配線層１７０を構成する材料と同種の材料、例えばＳｉＯ２膜又はＳｉＯＣＨ膜である。ハードマスク膜１７２の厚さは、例えば１０ｎｍ以上１００ｎｍ以下である。
図６及び図７の各図は、図５に示した半導体装置の製造方法を示す断面図である。まず図６（ａ）に示すように、拡散防止膜１４０、第１配線層１５０、及び拡散防止膜１６０を形成する。これらの形成方法は、第１の実施形態と同様である。次いで、拡散防止膜１６０の上にハードマスク膜１７２となる絶縁膜を、例えばＣＶＤ法を用いて形成する。次いで、この絶縁膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして絶縁膜をエッチングする。これにより、ハードマスク膜１７２が形成される。ハードマスク膜１７２は、開口を有している。この開口は、ゲート絶縁膜２３０が形成される領域上に位置している。
次いで図６（ｂ）に示すように、ハードマスク膜１７２をマスクとして、拡散防止膜１６０をエッチングする。これにより、拡散防止膜１６０には凹部が形成される。そしてこの凹部の底部が、ゲート絶縁膜２３０になる。
次いで図７に示すように、ゲート絶縁膜２３０上、及びハードマスク膜１７２上に、図４（ａ）に示した半導体膜２２２、及びハードマスク膜２４０を形成する。次いで、ハードマスク膜２４０をマスクとして、半導体膜２２２をエッチングする。これにより、半導体膜２２０が形成される。半導体膜２２０は、ゲート絶縁膜２３０上、及びゲート絶縁膜２３０の周囲に位置するハードマスク膜１７２上にも形成される。
その後の工程は、第１の実施形態と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、半導体膜２２０を形成するときのマスクとして、ハードマスク膜１７２を用いている。このため、確実に半導体膜２２０を所望の形状にパターニングすることができる。
また、ハードマスク膜１７２は、第２配線層１７０を構成する絶縁膜と同種の材料により形成されている。このため、ハードマスク膜１７２を除去しなくても、ハードマスク膜１７２を第２配線層１７０の一部と見なすことができるため、ハードマスク膜１７２が半導体装置の特性（例えば配線間の寄生容量など）に影響を与えることを抑制できる。
（第３の実施形態）
図８は、第３の実施形態に係る半導体装置の構成を示す断面図であり、第１の実施形態における図１に対応している。本実施形態に係る半導体装置は、ゲート絶縁膜２３０の構成を除いて、第１の実施形態に係る半導体装置と同様の構成である。
本実施形態において、ゲート絶縁膜２３０は、拡散防止膜１６０とは別の膜として、拡散防止膜１６０とは別の材料により形成されている。すなわちゲート電極２１０上からは拡散防止膜１６０の全層が除去されており、その代わりに、絶縁材料層が、ゲート絶縁膜２３０として形成されている。ゲート絶縁膜２３０を形成する材料は、拡散防止膜１６０を形成する材料よりも、比誘電率が高い。例えばゲート絶縁膜２３０は、ＳｉＮ層、ペロブスカイト構造を有する複合金属酸化物層、またはＳｉ，Ａｌ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉから選ばれた一種類以上の金属の酸化物層を含んでいる。また、ゲート絶縁膜２３０は、拡散防止膜１６０よりも薄い。ゲート絶縁膜２３０の厚さは、例えば５ｎｍ以上１００ｎｍ以下である。
平面視で、ゲート絶縁膜２３０は半導体膜２２０と同一の形状を有している。すなわちゲート絶縁膜２３０は、半導体膜２２０と同一工程でその平面形状が形成されている。詳細には、拡散防止膜１６０には開口が形成されている。この開口は、ゲート電極２１０の上及びその周囲に位置している。ゲート絶縁膜２３０及び半導体膜２２０は、拡散防止膜１６０に形成された開口内、及びこの開口の周囲に位置する拡散防止膜１６０上に形成されている。そして半導体膜２２０の上には、ハードマスク膜２４０が形成されている。
図９及び図１０の各図は、図８に示した半導体装置の製造方法を示す断面図である。まず図９（ａ）に示すように、拡散防止膜１４０、第１配線層１５０、拡散防止膜１６０、及びレジストパターン５０を形成する。これらの形成方法は、第１の実施形態と同様である。次いで、レジストパターン５０をマスクとして拡散防止膜１６０をエッチングする。これにより、拡散防止膜１６０には開口が形成される。
その後、図９（ｂ）に示すように、レジストパターン５０を除去する。次いで、ゲート電極２１０上を含む開口部と、拡散防止膜１６０の全面上に、絶縁材料層２３２及び半導体膜２２２を、この順に形成する。次いで、半導体膜２２２上に、ハードマスク膜２４０を形成する。
次いで、図１０に示すように、ハードマスク膜２４０をマスクとして、半導体膜２２２及び絶縁材料層２３２をエッチングする。これにより、半導体膜２２０及びゲート絶縁膜２３０が形成される。
その後の工程は、第１の実施形態と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、ゲート絶縁膜２３０を拡散防止膜１６０とは異なる材料により形成しているため、ゲート絶縁膜２３０の誘電率の調整幅が広くなる。
（第４の実施形態）
図１１は、第４の実施形態に係る半導体装置の構成を示す断面図であり、第３の実施形態に係る図８に対応している。この半導体装置は、ハードマスク膜１７２を備えている点を除いて、第３の実施形態に係る半導体装置と同様である。ハードマスク膜１７２は、第２の実施形態で説明したように、拡散防止膜１６０と第２配線層１７０と拡散防止膜１６０の間に位置しており、拡散防止膜１６０にゲート絶縁膜２３０を埋め込むための開口を形成するときに、ハードマスクとして機能する。なお、ゲート絶縁膜２３０、半導体膜２２０、及びハードマスク膜２４０は、ハードマスク膜１７２のうち開口の周囲に位置する部分の上にも形成されている。
図１２及び図１３は、図１１に示した半導体装置の製造方法を示す断面図である。まず、図１２（ａ）に示すように、拡散防止膜１４０、第１配線層１５０、及び拡散防止膜１６０を形成する。これらの形成方法は、第３の実施形態と同様である。次いで、拡散防止膜１６０の上にハードマスク膜１７２となる絶縁膜を、例えばＣＶＤ法を用いて形成する。次いで、この絶縁膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして絶縁膜をエッチングする。これにより、ハードマスク膜１７２が形成される。ハードマスク膜１７２は、開口を有している。
次いで図１２（ｂ）に示すように、ハードマスク膜１７２をマスクとして、拡散防止膜１６０をエッチングする。これにより、拡散防止膜１６０には開口が形成される。この開口は、ゲート電極２１０上に位置している。
次いで図１３に示すように、ゲート電極２１０を含む開口部上、及びハードマスク膜１７２上に、図９（ｂ）に示した絶縁材料層２３２、半導体膜２２２、及びハードマスク膜２４０を形成する。次いで、ハードマスク膜２４０をマスクとして、半導体膜２２２及び絶縁材料層２３２をエッチングする。これにより、半導体膜２２０及びゲート絶縁膜２３０が形成される。
その後の工程は、第３の実施形態と同様である。
本実施形態によっても、第３の実施形態と同様の効果を得ることができる。また、ゲート絶縁膜２３０及び半導体膜２２０を形成するときのマスクとして、ハードマスク膜１７２を用いている。このため、確実にゲート絶縁膜２３０及び半導体膜２２０を所望の形状にパターニングすることができる。
（第５の実施形態）
図１４は、第５の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、ゲート絶縁膜２３０が拡散防止膜１６２と絶縁材料膜２３３の積層構造を有している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。
拡散防止膜１６２は、拡散防止膜１６０のうちゲート電極２１０上に位置する部分を薄くすることにより、形成されている。また絶縁材料膜２３３は、第３の実施形態におけるゲート絶縁膜２３０と同様の材料により形成されており、その周縁部は、拡散防止膜１６２の周囲に位置する拡散防止膜１６０の上に位置している。また半導体膜２２０及びハードマスク膜２４０は、平面視で絶縁材料膜２３３と同一形状を有している。
図１５は、図１４に示した半導体装置の製造方法を示す断面図である。まず図１５（ａ）に示すように、拡散防止膜１４０、第１配線層１５０、及び拡散防止膜１６０を形成する。拡散防止膜１４０、第１配線層１５０、及び拡散防止膜１６０の形成方法は、第１の実施形態と同様である。次いで、拡散防止膜１６０上にレジストパターン５０を形成し、レジストパターン５０をマスクとして拡散防止膜１６０をエッチングする。これにより、拡散防止膜１６２が形成される。
次いで図１５（ｂ）に示すように、レジストパターン５０を除去する。拡散防止膜１６２上を含む拡散防止膜１６０の全面上に、絶縁材料層及び半導体膜を、この順に形成する。次いで、半導体膜上に、ハードマスク膜２４０を形成する。次いで、ハードマスク膜２４０をマスクとして、半導体膜及び絶縁材料層をエッチングする。これにより、半導体膜２２０及び絶縁材料膜２３３が形成される。
その後の工程は、第１の実施形態と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、ゲート絶縁膜２３０を拡散防止膜１６２と絶縁材料膜２３３の積層構造にしているため、ゲート絶縁膜２３０に拡散防止機能を持たせつつ、ゲート絶縁膜２３０の比誘電率の調整幅を広くすることができる。
（第６の実施形態）
図１６は、第６の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、ハードマスク膜１７２を備えている点を除いて、第５の実施形態に係る半導体装置と同様の構成である。本実施形態では、絶縁材料膜２３３の周縁部は、ハードマスク膜１７２の上に位置している。
図１７は、図１６に示した半導体装置の製造方法を示す断面図である。本図に示す西方は、レジストパターン５０の代わりにハードマスク膜１７２を用いる点を除いて、第５の実施形態に係る半導体装置の製造方法と同様である。具体的には、まず図１７（ａ）に示すように、拡散防止膜１４０、第１配線層１５０、及び拡散防止膜１６０を形成する。次いで、拡散防止膜１６０上にハードマスク膜１７２を形成し、ハードマスク膜１７２をマスクとして拡散防止膜１６０をエッチングする。これにより、拡散防止膜１６２が形成される。
次いで、ハードマスク膜１７２上及び拡散防止膜１６２上に、絶縁材料層及び半導体膜を、この順に形成する。次いで、半導体膜上に、ハードマスク膜２４０を形成する。次いで、ハードマスク膜２４０をマスクとして、半導体膜及び絶縁材料層をエッチングする。これにより、半導体膜２２０及び絶縁材料膜２３３が形成される。
その後の工程は、第５の実施形態と同様である。
本実施形態によっても、第５の実施形態と同様の効果を得ることができる。また、ゲート絶縁膜２３０及び半導体膜２２０を形成するときのマスクとして、ハードマスク膜１７２を用いている。このため、確実にゲート絶縁膜２３０及び半導体膜２２０を所望の形状にパターニングすることができる。
（第７の実施形態）
図１８は、第７の実施形態に係る半導体装置の構成を示す断面図である。図１９は、図１８に示した半導体装置の平面図である。この半導体装置において、トランジスタ２００を構成する各層の積層構造は、第１の実施形態と同様である。ただし、ゲート電極２１０の平面レイアウトは櫛歯形状である。そして半導体膜２２０のうち各ゲート電極２１０に挟まれている部分の上には、ソース配線となる配線１８６（１８６ｂ）と、ドレイン配線となる配線１８６（１８６ａ）が、交互に延伸している。そして一つの配線１８６について、複数のビア１８４が形成されている。これら２つの配線１８６の平面レイアウトも、櫛歯形状である。すなわち、本実施形態に係るトランジスタ２００は、櫛歯型のレイアウトを有している。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、トランジスタ２００が櫛歯型のレイアウトを有しており、実効的なチャネル幅を広く確保できるため、トランジスタ２００のオン電流を大きくすることができる。
なお、本実施形態において、トランジスタ２００を構成する各層の積層構造は、第２〜第６の実施形態のいずれかに示した構造であっても良い。
（第８の実施形態）
図２０は、第８の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、トランジスタ２００の代わりに容量素子２０２を有している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。
容量素子２０２はＭＩＳ型の容量素子であり、トランジスタ２００におけるソース、チャネル領域、及びドレインそれぞれに接続するビア１８４を、同一の配線１８６に接続した構成を有している。このため、容量素子２０２は、トランジスタ２００と同一の方法により形成することができる。
本実施形態によれば、多層配線層中に、ＭＩＳ型の容量素子２０２を形成することができる。そして、第１の実施形態に示したトランジスタ２００と、本実施形態に係る容量素子２０２を、同一層に、同一工程で形成することができる。
なお、本実施形態において、容量素子２０２を構成する各層の積層構造は、第２〜第６の実施形態のいずれかに示した構造であっても良い。
（第９の実施形態）
図２１は、第９の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、トランジスタ２００の代わりにダイオード２０４を有している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。
ダイオード２０４は、第１の実施形態におけるトランジスタ２００のゲート電極２１０と、半導体膜２２０のソースに接続する配線１８２とを、ビア１８３を介して互いに短絡した構成を有している。ビア１８３は、ビア１８１と同一工程で形成されている。すなわちビア１８１，１８３及び配線１８２は、デュアルダマシン構造を有している。
本実施形態によれば、多層配線層中に、ダイオード２０４を形成することができる。そして、第１の実施形態に示したトランジスタ２００及び第８の実施形態に示した容量素子２０２の少なくとも一方と、本実施形態に係るダイオード２０４を、同一層に、同一工程で形成することができる。
なお、本実施形態において、ダイオード２０４を構成する各層の積層構造は、第２〜第６の実施形態のいずれかに示した構造であっても良い。
（第１０の実施形態）
図２２は、第１０の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、半導体基板１０及び多層配線層１００を備えている。
半導体基板１０には、素子分離膜２０及びトランジスタ１２，１４が形成されている。さらに、素子分離膜２０上には、受動素子（例えば抵抗素子）１６が形成されている。受動素子１６は、トランジスタ１２のゲート電極と同一工程で形成されている。
多層配線層１００には、第１〜第７の実施形態に示したトランジスタ２００、第８の実施形態に示した容量素子２０２、及び第９の実施形態に示したダイオード２０４の少なくとも一つが形成されている。本図に示す例では、第４の実施形態（図１１）に示したトランジスタ２００が形成されている。トランジスタ２００の平面形状は、トランジスタ１２，１４の平面形状よりも大きい。なお、図示していないが、この半導体装置は、トランジスタ２００と同一層に、ダイオード２０４を有している。
本図に示す例では、第１配線層１５０は、回路を形成するための配線層であるローカル配線層１０２の最上層に位置しており、第２配線層１７０は、電源配線及び接地配線を引き回すための配線であるグローバル配線層１０４の最下層に位置している。第２配線層１７０の上には、層間絶縁膜１９０を介して配線１９４が形成されている。配線１９４はＡｌ配線であり、ビア１９２を介して第２配線層１７０の配線（例えば配線１８８）に接続している。配線１９４は、下面及び上面に、バリアメタル膜が形成されている。このバリアメタル膜は、Ｔｉを主成分とする金属膜、この金属の窒化膜、又はこれら金属膜及び窒化膜の積層膜である。なお、配線１９４と同一層には、電極パッド（後述する電源パッド４００、接地パッド４０２、及びＩ／Ｏパッド４１０）が形成されている。
なお、ローカル配線層１０２を構成する各配線層は、グローバル配線層１０４を構成する配線層よりも薄い。そしてローカル配線層１０２の各配線も、グローバル配線層１０４の各配線よりも薄い。
トランジスタ１２のドレイン（又はソース）は、ローカル配線層１０２に形成された配線及びビアを介して、第１配線１５４に接続している。トランジスタ１４のドレインは、ローカル配線層１０２に形成された配線及びビアを介して、ゲート電極２１０に接続している。トランジスタ１２，１４は、後述する内部回路３００，３０２を構成している。なお、トランジスタ１４は、平面視においてトランジスタ２００の半導体膜２２０と重なっている。
図２３は、図２２に示した半導体装置の回路図である。本実施形態において、半導体装置は電源パッド４００、接地パッド４０２、及びＩ／Ｏパッド４１０を有している。電源パッド４００は半導体装置に電源電圧（Ｖｄｄ）を供給するためのパッドであり、接地パッド４０２は、半導体装置に接地電位を供給するためのパッドである。Ｉ／Ｏパッド４１０は、半導体装置に対する信号の入出力を行うためのパッドである。
半導体装置には、内部回路３００，３０２が形成されている。内部回路３００及び内部回路３０２は、いずれもトランジスタ２００を介して電源パッド４００に接続している。すなわちトランジスタ２００は、電源回路の一部を構成している。本実施形態では、内部回路３００，３０２は互いに異なる電源電圧が供給されるため、互いに異なるトランジスタ２００を介して、互いに異なる電源パッド４００に接続している。
また内部回路３００，３０２は、Ｉ／Ｏパッド４１０に接続しており、Ｉ／Ｏパッド４１０を介して外部との間で信号の入出力を行う。内部回路３００，３０２は、いずれも接地パッド４０２に接続している。そしてダイオード２０４は、Ｉ／Ｏパッド４１０と接地パッド４０２の間に、Ｉ／Ｏパッド４１０から接地パッド４０２に向かう方向が順方向となる向きに接続されている。すなわち、ダイオード２０４は内部回路３００をＥＳＤ等から保護するための保護素子であり、内部回路３００に対して並列に接続されている。
図２４は、図２２及び図２３に示した半導体装置の全体の構成を示す平面図である。本図に示すように、半導体装置は、矩形を有している。そして各辺に沿って、複数の電源パッドが配置されている。これら電源パッドは、電源パッド４００、接地パッド４０２、及びＩ／Ｏパッド４１０のいずれかである。
また、平面視で、内部回路３００、トランジスタ２００、及び容量素子２０２が形成されている領域は、電源パッド４００、接地パッド４０２、及びＩ／Ｏパッド４１０で囲まれている領域を内側に含んでいる。すなわち、電源パッド４００、接地パッド４０２、及びＩ／Ｏパッド４１０は、内部回路３００、トランジスタ２００、及び容量素子２０２と重なっている。
図２５は、図２２の変形例を示す図である。この図において、第１配線層１５０及び第２配線層１７０は、いずれもグローバル配線層１０４に形成されている。そして配線１８８及び配線１８６は、Ａｌ配線により形成されている。電源パッド４００、接地パッド４０２、及びＩ／Ｏパッド４１０は、配線１８６，１８８と同一層に形成されている。
本実施形態によれば、トランジスタ２００を用いて内部回路３００，３０２の電源回路を構成し、またダイオード２０４を内部回路３００，３０２の保護素子として使用している。このため、内部回路３００，３０２と、これらの電源回路及び保護素子を、平面視で重ねることができる。従って、半導体装置をさらに小型化することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１０ 半導体基板
１２ トランジスタ
１４ トランジスタ
１６ 受動素子
２０ 素子分離膜
５０ レジストパターン
１００ 多層配線層
１０２ ローカル配線層
１０４ グローバル配線層
１４０ 拡散防止膜
１５０ 第１配線層
１５２ ビア
１５４ 第１配線
１５６ バリアメタル膜
１６０ 拡散防止膜
１６２ 拡散防止膜
１７０ 第２配線層
１７２ ハードマスク膜
１８１ ビア
１８２ 配線
１８３ ビア
１８４ ビア
１８５ バリアメタル膜
１８６ 配線
１８６ａ 配線
１８６ｂ 配線
１８７ バリアメタル膜
１８８ 配線
１８９ ビア
１９０ 層間絶縁膜
１９２ ビア
１９４ 配線
２００ トランジスタ
２０２ 容量素子
２０４ ダイオード
２１０ ゲート電極
２１２ バリアメタル膜
２２０ 半導体膜
２２２ 半導体膜
２３０ ゲート絶縁膜
２３２ 絶縁材料層
２３３ 絶縁材料膜
２４０ ハードマスク膜
３００ 内部回路
３０２ 内部回路
４００ 電源パッド
４０２ 接地パッド
４１０ Ｉ／Ｏパッド

Claims (30)

  1. 第１配線層と、前記第１配線層上に位置する第２配線層とを含む多層配線層と、
    前記第１配線層に埋め込まれた第１配線と、
    前記第１配線層に埋め込まれたゲート電極と、
    前記第１配線層と前記第２配線層の間に形成され、前記ゲート電極上に位置するゲート絶縁膜と、
    前記第１配線層と前記第２配線層の間に形成され、前記第１配線上に位置する拡散防止膜と、
    前記第１配線層と前記第２配線層の間に形成され、前記ゲート絶縁膜上に位置する半導体層と、
    前記第２配線層に埋め込まれ、前記半導体層に接続するビアと、
    を備え、
    前記ゲート絶縁膜は、前記拡散防止膜よりも薄い半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記拡散防止膜及び前記ゲート絶縁膜は同一の絶縁膜であり、
    前記拡散防止膜は、前記ゲート絶縁膜となる部分に凹部を有している半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記拡散防止膜は、ＳｉＮ、ＳｉＣＮ、又はＳｉＣにより形成されている半導体装置。
  4. 請求項２又は３に記載の半導体装置において、
    前記拡散防止膜のうち前記ゲート絶縁膜以外の部分の上に位置する第１ハードマスク膜を備える半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第１ハードマスク膜は、ＳｉＯ２膜又はＳｉＣＯＨ膜である半導体装置。
  6. 半導体基板と、
    前記半導体基板上に形成され、第１配線層と、前記第１配線層上に位置する第２配線層とを含む多層配線層と、
    前記第１配線層に埋め込まれた第１配線と、
    前記第１配線層に埋め込まれたゲート電極と、
    前記第１配線層と前記第２配線層の間に形成され、前記ゲート電極上に位置するゲート絶縁膜と、
    前記第１配線層と前記第２配線層の間に形成され、前記第１配線上に位置する拡散防止膜と、
    前記第１配線層と前記第２配線層の間に形成され、前記ゲート絶縁膜上に位置する半導体層と、
    前記第２配線層に埋め込まれ、前記半導体装置に接続するビアと、
    を備え、
    前記ゲート絶縁膜は、前記拡散防止膜とは異なる材料により形成されている絶縁材料層を有している半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記拡散防止膜は前記ゲート電極上には形成されておらず、
    前記ゲート絶縁膜は、前記絶縁材料層により形成されている半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記拡散防止膜は前記ゲート電極上にも形成されており、かつ前記ゲート電極上に位置する前記拡散防止膜は、前記第１配線上に位置する前記拡散防止膜よりも薄く、
    前記絶縁材料層は、前記ゲート電極上に位置する前記拡散防止膜上に形成されており、
    前記ゲート絶縁膜は、前記ゲート電極上に位置する前記拡散防止膜、及び前記絶縁材料層を有している半導体装置。
  9. 請求項６〜８のいずれか一項に記載の半導体装置において、
    前記絶縁材料層は、前記拡散防止膜よりも誘電率が高い材料により形成されている半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記絶縁材料層は、ＳｉＮ層、ペロブスカイト構造を有する複合金属酸化物層、またはＳｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉから選ばれた一種類以上の金属の酸化物層を含む半導体装置。
  11. 請求項６〜１０のいずれか一項に記載の半導体装置において、
    平面視で前記半導体層と前記ゲート絶縁膜の形状は同一である半導体装置。
  12. 請求項６〜１１のいずれか一項に記載の半導体装置において、
    前記拡散防止膜の上に位置する第１ハードマスク膜を備える半導体装置。
  13. 請求項１〜１２のいずれか一項に記載の半導体装置において、
    前記第１配線と前記ゲート電極は同一の材料により形成されている半導体装置。
  14. 請求項１〜１３のいずれか一項に記載の半導体装置において、
    前記半導体基板に形成された第１トランジスタを備える半導体装置。
  15. 請求項１４に記載の半導体装置において、
    平面視において、前記第１トランジスタは、前記半導体層と重なっている半導体装置。
  16. 請求項１〜１５のいずれか一項に記載の半導体装置において、
    前記ゲート絶縁膜、前記ゲート電極、及び前記半導体層は第２トランジスタを形成している半導体装置。
  17. 請求項１６に記載の半導体装置において、
    内部回路と、
    前記多層配線層の最上層の配線層に形成され、前記内部回路に電源電圧を供給する電源パッドと、
    を備え、
    前記内部回路は、前記第２トランジスタを介して前記電源パッドに接続している半導体装置。
  18. 請求項１〜１５のいずれか一項に記載の半導体装置において、
    前記半導体層は、ソース及びドレインを有しており、
    前記ソースは、前記ゲート電極に短絡しており、
    前記ソース、前記ドレイン、前記ゲート絶縁膜、及び前記ゲート電極は、ダイオードを形成している半導体装置。
  19. 請求項１８に記載の半導体装置において、
    内部回路と、
    前記多層配線層の最上層の配線層に形成され、前記内部回路に信号を供給するＩ／Ｏパッドと、
    前記最上層の配線層に形成され、前記内部回路に接地電位を供給する接地パッドと、
    を備え、
    前記ダイオードは、前記Ｉ／Ｏパッドと前記接地パッドの間に、前記Ｉ／Ｏパッドから前記接地パッドに向かう方向が順方向となる向きに接続されている半導体装置。
  20. 請求項１〜１５のいずれか一項に記載の半導体装置において、
    前記ゲート電極、前記ゲート絶縁膜、及び前記半導体層は容量素子を形成している半導体装置。
  21. 請求項１〜２０のいずれか一項に記載の半導体装置において、
    前記半導体層は、酸化物半導体層である半導体装置。
  22. 請求項２１に記載の半導体装置において、
    前記酸化物半導体層は、ＩｎＧａＺｎＯ層、ＩｎＺｎＯ層、ＺｎＯ層、ＺｎＡｌＯ層、ＺｎＣｕＯ層、ＮｉＯ、ＳｎＯ、またはＣｕＯである半導体装置。
  23. 請求項１〜２２のいずれか一項に記載の半導体装置において、
    前記半導体層上に形成され、平面形状が前記半導体層と同一である第２ハードマスク膜を備える半導体装置。
  24. 請求項２３に記載の半導体装置において、
    前記第２ハードマスク膜は、前記拡散防止膜と同一材料であり、かつ前記拡散防止膜と同一の厚さの層を有している半導体装置。
  25. 半導体基板上に第１層間絶縁膜を形成する工程と、
    前記第１層間絶縁膜に、第１配線、及びゲート電極を埋め込む工程と、
    前記第１層間絶縁膜上、前記第１配線上、及び前記ゲート電極上に、拡散防止膜を形成する工程と、
    前記ゲート電極上に位置する拡散防止膜を薄くする工程と、
    前記ゲート絶縁膜上の前記拡散防止膜上に、半導体膜を形成する工程と、
    前記拡散防止膜上及び前記半導体膜上に、第２層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜に、前記半導体膜に接続するビアを形成する工程と、
    を備える半導体装置の製造方法。
  26. 請求項２５に記載の半導体装置の製造方法において、
    前記半導体膜を形成する工程において、前記半導体層を、前記拡散防止膜上にも形成し、
    前記半導体層を形成する工程の後、前記第２層間絶縁膜を形成する工程の前に、
    前記半導体層上にハードマスクパターンを形成する工程と、
    前記ハードマスクパターンをマスクとして前記半導体層を選択的に除去することにより、前記第１配線上に位置する前記半導体層を除去する工程と、
    を備える半導体装置の製造方法。
  27. 請求項２５に記載の半導体装置の製造方法において、
    前記拡散防止膜を薄くする工程と、前記半導体膜を形成する工程の間に、前記ゲート電極上の前記拡散防止膜の上に、前記拡散防止膜とは異なる絶縁材料により形成されている絶縁材料層を形成する工程を備え、
    前記半導体膜を形成する工程において、前記半導体膜を、前記絶縁材料層上に形成する半導体装置の製造方法。
  28. 半導体基板上に第１層間絶縁膜を形成する工程と、
    前記第１層間絶縁膜に、第１配線、及びゲート電極を埋め込む工程と、
    前記第１層間絶縁膜上、前記第１配線上、及び前記ゲート電極上に、拡散防止膜を形成する工程と、
    前記ゲート電極上に位置する拡散防止膜を除去する工程と、
    前記ゲート絶縁膜上に、前記拡散防止膜とは異なる絶縁材料により形成されている絶縁材料層を形成する工程と、
    前記絶縁材料層上に半導体膜を形成する工程と、
    前記拡散防止膜上及び前記半導体膜上に、第２層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜に、前記半導体膜に接続するビアを形成する工程と、
    を備える半導体装置の製造方法。
  29. 請求項２７又は２８に記載の半導体装置の製造方法において、
    前記絶縁材料層を形成する工程において、前記絶縁材料層を、前記拡散防止膜上にも形成し、
    前記半導体層を形成する工程において、前記半導体層を、前記拡散防止膜上の前記絶縁材料層上にも形成し、
    前記半導体層を形成する工程の後、前記第２層間絶縁膜を形成する工程の前に、
    前記半導体層上にハードマスクパターンを形成する工程と、
    前記ハードマスクパターンをマスクとして前記半導体層及び前記絶縁材料層を選択的に除去することにより、前記第１配線上に位置する前記半導体層及び前記絶縁材料層を除去する工程と、
    を備える半導体装置の製造方法。
  30. 請求項２６又は２９に記載の半導体装置の製造方法において、
    前記ハードマスクパターンは、前記拡散防止膜と同一材料であり、かつ前記拡散防止膜と同一の厚さを有する層を有している半導体装置の製造方法。
JP2011117374A 2011-05-25 2011-05-25 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5731904B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011117374A JP5731904B2 (ja) 2011-05-25 2011-05-25 半導体装置及び半導体装置の製造方法
TW101116345A TWI569411B (zh) 2011-05-25 2012-05-08 半導體裝置及半導體裝置之製造方法
US13/476,468 US8901553B2 (en) 2011-05-25 2012-05-21 Semiconductor device and manufacturing method thereof
CN201210166810.5A CN102800707B (zh) 2011-05-25 2012-05-25 半导体器件及其制造方法
US14/527,019 US9349844B2 (en) 2011-05-25 2014-10-29 Semiconductor device manufacturing method
US15/139,563 US20160240625A1 (en) 2011-05-25 2016-04-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011117374A JP5731904B2 (ja) 2011-05-25 2011-05-25 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012248582A true JP2012248582A (ja) 2012-12-13
JP5731904B2 JP5731904B2 (ja) 2015-06-10

Family

ID=47199765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011117374A Expired - Fee Related JP5731904B2 (ja) 2011-05-25 2011-05-25 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (3) US8901553B2 (ja)
JP (1) JP5731904B2 (ja)
CN (1) CN102800707B (ja)
TW (1) TWI569411B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151564A1 (ja) * 2014-03-31 2015-10-08 株式会社 東芝 半導体装置及びその製造方法
US9196698B2 (en) 2013-08-19 2015-11-24 Kabushiki Kaisha Toshiba Semiconductor device having a gate dielectric film which is thinner below a source or drain electrode than below a channel region
US9263593B2 (en) 2013-08-09 2016-02-16 Kabushiki Kaisha Toshiba Semiconductor device
JP2016072633A (ja) * 2014-10-01 2016-05-09 株式会社半導体エネルギー研究所 配線層およびその作製方法
JP2017028282A (ja) * 2015-07-21 2017-02-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2020057809A (ja) * 2013-05-20 2020-04-09 株式会社半導体エネルギー研究所 半導体装置の作製方法および半導体装置
JP2023025216A (ja) * 2017-06-02 2023-02-21 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
US10304772B2 (en) 2017-05-19 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with resistive element
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10515852B2 (en) 2017-11-09 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with resistive element
US11482622B2 (en) * 2018-12-10 2022-10-25 Intel Corporation Adhesion structure for thin film transistor
TWI743977B (zh) * 2020-09-04 2021-10-21 瑞昱半導體股份有限公司 二極體及其半導體結構

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103677A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPH02260459A (ja) * 1989-03-30 1990-10-23 Ricoh Co Ltd 入力保護回路
JP2001274409A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置及びそれを用いた表示装置
WO2007086368A1 (ja) * 2006-01-30 2007-08-02 Sharp Kabushiki Kaisha 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
JP2009063603A (ja) * 2007-09-04 2009-03-26 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2010010160A (ja) * 2008-06-24 2010-01-14 Hitachi Displays Ltd 表示装置およびその製造方法
JP2010141230A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011009719A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011086927A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100757A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法
JP3981026B2 (ja) * 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
CN100362413C (zh) * 2004-09-29 2008-01-16 财团法人工业技术研究院 一种制作电子装置的方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2008060243A (ja) * 2006-08-30 2008-03-13 Nec Electronics Corp 半導体装置およびその製造方法
US8093150B2 (en) * 2006-09-19 2012-01-10 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
US8629529B2 (en) * 2006-12-27 2014-01-14 Nec Corporation Semiconductor device and its manufacturing method
US8017522B2 (en) * 2007-01-24 2011-09-13 International Business Machines Corporation Mechanically robust metal/low-κ interconnects
JP2009049340A (ja) * 2007-08-23 2009-03-05 Epson Imaging Devices Corp 電気光学装置及びその製造方法
JP5502339B2 (ja) * 2009-02-17 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103677A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPH02260459A (ja) * 1989-03-30 1990-10-23 Ricoh Co Ltd 入力保護回路
JP2001274409A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置及びそれを用いた表示装置
WO2007086368A1 (ja) * 2006-01-30 2007-08-02 Sharp Kabushiki Kaisha 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
JP2009063603A (ja) * 2007-09-04 2009-03-26 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2010010160A (ja) * 2008-06-24 2010-01-14 Hitachi Displays Ltd 表示装置およびその製造方法
JP2010141230A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011009719A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011086927A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057809A (ja) * 2013-05-20 2020-04-09 株式会社半導体エネルギー研究所 半導体装置の作製方法および半導体装置
US9263593B2 (en) 2013-08-09 2016-02-16 Kabushiki Kaisha Toshiba Semiconductor device
US9196698B2 (en) 2013-08-19 2015-11-24 Kabushiki Kaisha Toshiba Semiconductor device having a gate dielectric film which is thinner below a source or drain electrode than below a channel region
US9780220B2 (en) 2014-03-31 2017-10-03 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
JP2015195277A (ja) * 2014-03-31 2015-11-05 株式会社東芝 半導体装置及びその製造方法
WO2015151564A1 (ja) * 2014-03-31 2015-10-08 株式会社 東芝 半導体装置及びその製造方法
KR20240101770A (ko) * 2014-10-01 2024-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US11616085B2 (en) 2014-10-01 2023-03-28 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor
US10644039B2 (en) 2014-10-01 2020-05-05 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor
KR102890593B1 (ko) 2014-10-01 2025-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US11211408B2 (en) 2014-10-01 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor
KR20230002234A (ko) * 2014-10-01 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US12183747B2 (en) 2014-10-01 2024-12-31 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor
KR102680339B1 (ko) 2014-10-01 2024-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US11901372B2 (en) 2014-10-01 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor
JP2016072633A (ja) * 2014-10-01 2016-05-09 株式会社半導体エネルギー研究所 配線層およびその作製方法
JP2017028282A (ja) * 2015-07-21 2017-02-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US12119353B2 (en) 2017-06-02 2024-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
JP2023025216A (ja) * 2017-06-02 2023-02-21 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
CN102800707A (zh) 2012-11-28
US20160240625A1 (en) 2016-08-18
CN102800707B (zh) 2017-03-01
TWI569411B (zh) 2017-02-01
US20150056762A1 (en) 2015-02-26
US8901553B2 (en) 2014-12-02
TW201310613A (zh) 2013-03-01
US9349844B2 (en) 2016-05-24
JP5731904B2 (ja) 2015-06-10
US20120298986A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
JP5731904B2 (ja) 半導体装置及び半導体装置の製造方法
JP5876249B2 (ja) 半導体装置及び半導体装置の製造方法
US9053961B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP5781720B2 (ja) 半導体装置及び半導体装置の製造方法
JP5981711B2 (ja) 半導体装置および半導体装置の製造方法
JP5090696B2 (ja) 半導体装置
KR101862900B1 (ko) 반도체 장치
JP6113500B2 (ja) 半導体装置及び半導体装置の製造方法
JP5856227B2 (ja) 半導体装置
US8754475B2 (en) Semiconductor device and method of manufacturing the same
US8013385B2 (en) Semiconductor device
JP5241159B2 (ja) 半導体装置
JP6072858B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150410

R150 Certificate of patent or registration of utility model

Ref document number: 5731904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees